JPH09331117A - 半導体エッチング方法および半導体レーザ装置 - Google Patents

半導体エッチング方法および半導体レーザ装置

Info

Publication number
JPH09331117A
JPH09331117A JP9046312A JP4631297A JPH09331117A JP H09331117 A JPH09331117 A JP H09331117A JP 9046312 A JP9046312 A JP 9046312A JP 4631297 A JP4631297 A JP 4631297A JP H09331117 A JPH09331117 A JP H09331117A
Authority
JP
Japan
Prior art keywords
etching
semiconductor
plasma
etching method
sicl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9046312A
Other languages
English (en)
Other versions
JP3393637B2 (ja
Inventor
Debitsuto Besutouitsuku Teimoshii
デビット ベストウイック ティモシー
Tonburingu Kureigu
トンブリング クレイグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPH09331117A publication Critical patent/JPH09331117A/ja
Application granted granted Critical
Publication of JP3393637B2 publication Critical patent/JP3393637B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30621Vapour phase etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/209Methods of obtaining the confinement using special etching techniques special etch stop layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32325Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm red laser based on InGaP
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/095Laser devices

Abstract

(57)【要約】 【課題】 対称的な断面形状および平滑な側壁を有する
半導体レーザのリッジを形成できる半導体エッチング方
法を提供する。 【解決手段】 SiCl4プラズマまたはSiCl4
(He,Ne)プラズマを用いて(Al,Ga)As/
(Al,Ga,In)P半導体層構造がエッチングされ
る。エッチングは、0℃〜80℃の温度および1.33
×10-1Pa(1mTorr)未満のプラズマ圧力で行
われる。エッチングされた表面は、(Al,Ga)As
/(Al,Ga,In)P半導体レーザの製造において
用いられるエチングプロセスにとって十分に平滑であ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、(Al,Ga)A
s/(Al,Ga,In)P半導体層をエッチングする
方法およびそのような半導体層を有する半導体レーザ装
置に関する。
【0002】
【従来の技術】赤色光を発光する半導体レーザ装置は商
業的に非常に重要であり、データ記憶などの領域で用い
られている。そのようなレーザ装置の活性領域は、一般
的に、(Al,Ga,In)P合金系の半導体結晶を用
いて形成される。レーザは、通常、GaAs基板上で成
長され、他のGaAs層はレーザ構造において用いられ
得る。
【0003】一般的なレーザ構造の一つとして、埋込み
リッジ型レーザがある。埋込みリッジ型レーザは、安定
した単一モード動作を要求する光ディスクデータ記憶に
適用するために用いられる。3つの半導体積層ステージ
を伴う手順によって埋込みリッジ型レーザを製造するこ
とが公知である。まず、(Ga,In)Pおよび(A
l,Ga,In)Pの多層膜をn型GaAs基板上に積
層し、それによってレーザのn型クラッド領域、活性領
域およびp型クラッド領域を形成する。次いで、リッジ
をエッチングして、p型クラッド領域を形成する。次い
で、リッジを覆うようにn型GaAsを積層し、リッジ
上部のn型GaAsを選択的にエッチング除去してリッ
ジ上部の(Ga,In)P層を露出させる。最後に、構
造全体を覆うようにp型GaAsを積層してリッジを埋
込み、次いで金属性コンタクト層を積層する。
【0004】特願平03-156592号は埋込みリッジ型レー
ザを開示しており、この埋込みリッジ型レーザは2つの
半導体積層ステージしか必要としない。(Ga,In)
P、(Al,Ga,In)PおよびGaAsの複数の膜
をGaAs基板上に積層し、それによって活性領域およ
びクラッド領域を形成する。次いで、リッジをエッチン
グによって形成した後、構造全体を覆ってn型GaAs
を積層し、リッジ上部のn型GaAsをエッチング除去
する。次いで、金属性コンタクト層を積層する。半導体
積層工程数の減少は大量生産に有利である。
【0005】
【発明が解決しようとする課題】リッジは、化学溶液あ
るいはプラズマのいずれかを用いてエッチングされ得
る。しかし、積層が結晶配向ずれを起こしている場合、
化学的エッチングは不十分である。下方に位置する層の
公称(100)結晶方位から各層がわずかに結晶配向ず
れを生じるように各層を積層することが有利である。な
ぜなら、そのような配向ずれを用いることによって、望
ましくない結晶の「配列」が抑制され得るからである。
(110)結晶方位に向かって4度〜15度、あるいは
より大きい角度の結晶配向ずれが可能である。
【0006】化学溶液は、異なる結晶面を異なるエッチ
ング速度でエッチングする。化学的エッチングによって
結晶配向ずれ層に形成されたリッジは非対称であること
が見出され、これによってレーザ装置の特性が劣化す
る。特に、リッジが非対称である場合は、レーザ面に対
して法線方向からの遠視野発光パターンのピークのずれ
が見出され、これによってレーザ出力の結合が困難にな
る。さらに、化学的エッチング手順は多数のステップを
包含し、製造工程における制御が困難であり得る。
【0007】プラズマエッチングは結晶面間を通常区別
しないので、このプロセスは結晶配向ずれ層にリッジを
形成するために用いられ得る。プラズマエッチングの別
の利点は、精密に制御され、かつ製造プロセスに容易に
組み込まれ得ることである。プラズマエッチングプロセ
スにはエッチングされずに残っている半導体にダメージ
を生じさせるものがあるので、すべてのプラズマエッチ
ングプロセスが適切であるわけではない。さらに、レー
ザ装置の様々な層を異なる速度で選択的にエッチングし
得るプロセスがある。これによって、エッチングされた
リッジは、要求される平滑な連続的プロファイルを有さ
ず、(Al,Ga,In)P層とGaAs層との間の界
面で「段状」になり得る。
【0008】「Journal of Vaccum Science and Techno
logy」、Vol. B1、1053〜1055頁(1983)
は、全圧1〜25mTorrで従来の高周波で電源を供
給された平行プレート「反応性イオンエッチング」(R
IE)システムにおいて生成されるSiCl4プラズマ
およびSiCl4/Arプラズマを用いてGaAsおよ
びInPの両方をエッチングすることを開示している。
また、4:1、2:1および1:4のAr:SiCl4
流率でArを添加することによってトレンチがなくな
り、InPにおいて再積層が観察され、SiCl4のみ
を用いたときと比較してより垂直な壁が得られたことも
この文献に開示されている。しかし、この文献は個々の
層のエッチングのみを開示し、GaAs層および(A
l,Ga,In)P層を両方とも含むサンプルをエッチ
ングすることによって得られるプロファイルを検討して
いない。
【0009】英国特許公開公報第0547694号は、光電子
装置に望ましくない粗表面が形成されるので、上述のS
iCl4/Arプラズマエッチング技術がGaAs/
(Al、Ga、In)Pレーザ構造上で用いるためには
不適切であることを教示している。このような文献は、
高周波で電源を供給された平行プレート配置においてS
iCl4、ArおよびCH4ガスの混合ガスを用いてGa
As/(Al,Ga,In)Pレーザのリッジを形成す
る、1ステッププラズマエッチングプロセスを開示して
いる。このプロセスにおいて、エッチングされるサンプ
ルは、100℃〜150℃の間の温度に加熱される。こ
のような文献は、光電子装置に必要とされる平滑な表面
を得る場合、CH4をSiCl4/Ar混合ガスに添加す
ることが必要であることも述べている。しかし、実際の
エッチングプロセスにおいては、エッチングされた表面
にポリマーが形成される可能性があり、および/または
半導体中に水素が拡散する可能性があるために、CH4
ガスの使用は望ましくない。
【0010】米国特許第5338394号は、インジウムベー
スのIII−V族化合物半導体をエッチングする方法を
開示している。この方法において、ECRに適したいず
れもの圧力でECRチャンバにSiCl4およびH2ある
いはCH4が存在する状態で、電子サイクロトロン共鳴
(ECR)エッチングが実行されるが、1mTorrと
5mTorrとの間の圧力を用いることが好ましいこと
が述べられている。
【0011】英国特許公開公報第0607662号は、標準プ
ラズマエッチング装置においてクロロ過フッ化炭化水素
エッチング液の使用を回避するために、SiCl4、C
4、O2およびHeなどの不活性ガスの混合ガスを用い
てAlGaAsを覆うGaAsを選択的にエッチングす
る方法を開示する。しかし、Heを用いずに5mTor
rでエッチングを行うことについて言及している以外
は、用いられた圧力は特に開示されていない。
【0012】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、対称的な断
面形状および平滑な側壁を有する半導体レーザのリッジ
を形成するための半導体エッチング方法を提供すること
である。
【0013】
【課題を解決するための手段】SiCl4プラズマを用
いた(Al,Ga)As/(Al,Ga,In)P半導
体層をエッチングする本発明の方法であって、該エッチ
ングが1.33×10-1Pa(1mTorr)未満の圧
力で行われ、そのことにより上記目的が達成される。
【0014】前記SiCl4プラズマは、エッチング環
境において不活性である少なくとも1つの低原子量ガス
を含んでいてもよい。
【0015】前記少なくとも1つの低原子量不活性ガス
は、ヘリウム(He)およびネオン(Ne)から選択さ
れてもよい。
【0016】前記エッチングは、1.33×10-2Pa
と2.66×10-2Paとの間(0.1mTorrと
0.2mTorrとの間)の圧力で行われてもよい。
【0017】本発明の別の局面によると、SiCl4
ラズマを用いた(Al,Ga)As/(Al,Ga,I
n)P半導体層をエッチングする方法であって、該Si
Cl4プラズマはエッチング環境において不活性である
少なくとも1つの低原子量ガスを含み、そのことにより
上記目的が達成される。
【0018】前記少なくとも1つの低原子量不活性ガス
は、ヘリウム(He)およびネオン(Ne)から選択さ
れてもよい。
【0019】前記エッチングは約1.33×10-1Pa
(1mTorr)の圧力で行われてもよい。
【0020】前記プラズマはアルゴン(Ar)を含まな
くてもよい。
【0021】前記プラズマはCH4を含まなくてもよ
い。
【0022】前記エッチングは100℃までの温度で行
われてもよい。
【0023】前記温度は少なくとも−10℃であっても
よい。
【0024】前記エッチングは−5〜80℃の範囲の温
度で行われてもよい。
【0025】前記温度は50〜70℃の範囲にあっても
よい。
【0026】前記温度は約60℃であってもよい。
【0027】前記方法は、前記プラズマエッチングステ
ップ後に前記半導体構造を化学的にエッチングするステ
ップをさらに包含してもよい。
【0028】前記方法は、前記半導体構造のエッチング
部から反射された光ビーム強度を観察することによっ
て、エッチング深さをモニタするステップをさらに包含
してもよい。
【0029】前記半導体層構造は埋込みリッジ型構造の
一部を形成してもよい。
【0030】本発明のさらに別の局面によると、本発明
の半導体レーザ装置は前記のいずれかの方法によってエ
ッチングされた半導体層構造を有し、そのことにより上
記目的が達成される。
【0031】本発明の第1の局面によると、SiCl4
プラズマを用いる(Al,Ga)As/(Al,Ga,
In)P半導体層構造をエッチングする方法であって、
エッチングが1.33×10-1Pa(1mTorr)未
満の圧力で行われる方法が提供される。
【0032】本発明の第2の局面によると、 SiCl4
プラズマを用いる(Al,Ga)As/(Al,Ga,
In)P半導体層構造をエッチングする方法であって、
SiCl4プラズマがエッチング環境において不活性で
ある少なくとも1つの低原子量ガスを含む方法が提供さ
れる。
【0033】これらの方法でエッチングを行うことによ
って、エッチングが結晶配向ずれ層構造において実行さ
れても、両平滑側壁および対称断面を有するリッジの製
造を可能にし得る。CH4の混合ガスへの添加が必要で
はないことを、本発明者は見出した。従って、本発明の
エッチングプロセスは、好ましくは、CH4が存在しな
い状態で実行され、最も好ましくは、いかなる重合可能
な有機化合物も存在しない状態で実行される。圧力は、
代表的には、約1.33×10-2〜2.66×10-2
a(0.1〜0.2mTorr)であり得る。
【0034】本発明者は、エッチングされる構造に熱を
さらに与えずにエッチングプロセスが実行され得ること
も見出した。エッチングプロセスは、約100℃までの
温度で実行され得る。エッチングプロセス自体の間に行
われる化学的プロセスおよび物理的プロセスの結果とし
て加熱が生じることが理解される。さらに、周囲温度
(−5℃、あるいはさらに−10℃)未満になるように
温度が制御され得る。約10℃〜30℃の範囲の温度に
よって望ましいエッチング特性を生じさせることが可能
になるが、温度の上昇と共にエッチング速度が上昇す
る。約50℃〜約70℃、より詳細には約60℃の温度
が好ましい。約−5℃〜約80℃の範囲内の温度ではエ
ッチングプロファイルは所望の対称性を有し、この対称
性は50℃〜70℃の範囲でさらに良好になる。しか
し、厳密なプロファイルは変化し、−5℃〜80℃の範
囲内の低い方の温度では一定の斜面が観察されるのに対
して、この範囲内の高い方の温度では2つの斜面が観察
され得る。この2つの斜面は、エッチングされたリッジ
の底部では比較的浅く(例えば、約60〜65度)、エ
ッチングされたリッジの上部では比較的急峻(例えば、
90度まで)である。
【0035】100%SiCl4プラズマの使用によっ
て所望の平滑なエッチング効果が生成されるが、本発明
者は、非常に低圧での100% SiCl4プラズマは多
少不安定になる傾向にあることを見出した。従って、
SiCl4/低原子量不活性ガスプラズマを用いること
が好ましい。低原子量不活性ガスは、エッチング特性を
変えずにプラズマの安定性を改善することが見出されて
いる。低原子量ガスは、好ましくは、Heおよび/また
はNeである。本発明者はArの使用によってエッチン
グ構造の品質が劣化することを見出したので、これらの
低原子量ガスをArに使用することが好ましい。従っ
て、Arを含まないプラズマを用いることが非常に好ま
しい。低原子量ガスは、SiCl4単位ボリュームに対
して0.2〜4ボリュームの量で用いられ得る。
【0036】所望であれば、エッチング表面の平滑さを
さらに向上させるために、プラズマエッチング工程後に
半導体構造を化学的にエッチングしてもよい。
【0037】プラズマは、好ましくは、電子サイクロト
ロン共鳴プラズマあるいは誘導結合高周波プラズマであ
る。
【0038】さらに好ましい実施の形態において、エッ
チング深さは、半導体構造のエッチング部から反射され
た光ビーム強度を観察することによってモニタされる。
半導体構造をエッチングすることによってレーザ装置の
リッジを形成する場合は、これによってリッジ高さの制
御が可能になり、レーザ装置の特性が制御される。
【0039】本発明の第3の局面によると、本発明の第
1の局面あるいは第2の局面による方法によってエッチ
ングされる半導体層構造を有する半導体レーザ装置が提
供される。
【0040】
【発明の実施の形態】図1に示す埋込みリッジ型レーザ
は、n型GaAs基板1を有している。 n型GaAs
基板1上には層構造が積層され、層構造中の各層は、下
方に位置する層の(100)結晶方位に対して(11
0)結晶方位に向かって15度の傾斜角度を有してい
る。そのような層構造は、基板1上に積層された(Al
0.7Ga0.30.5In0.5P n型クラッド層2を有して
いる。バリア層と光導波層とを含む多量子井戸層Ga
0.6In0.4P活性層領域3は、n型クラッド層2上に成
長されている。次いで、(Al0.7Ga0.30.5In0.5
P p型クラッド層4、GaInPエッチングストップ
層5、GaInP層6およびGaAsコンタクト層7
が、活性領域3を覆って順次成長される。次いで、構造
をエッチングしてリッジを形成し、リッジをn型GaA
s層8で埋め込む。次いで、リッジ上部からn型GaA
s層8をエッチング除去し、コンタクト9および9'を
積層する。
【0041】レーザ構造がエッチングされる前に半導体
構造表面にマスクが形成され、この結果、マスクはレー
ザのリッジを規定する。例えば、アルミナ(Al23
あるいは二酸化シリコン(SiO2)などの、適切な耐
エッチング性の非汚染材料のいずれもがマスクに用いら
れ得る。マスクは、電子ビーム蒸着、プラズマエンハン
スト化学蒸着、あるいはスピンコーティングなどの従来
の方法によって形成され得る。次いで、マスクパターン
が、例えば、リソグラフィ法によって規定される。ある
いは、ホトリソグラフィ材料、例えば、ホトレジストが
マスクに用いられ得る。
【0042】ECR(電子サイクロトロン共鳴)プラズ
マエッチングシステムにおいて四塩化シリコンガス(S
iCl4)を用いてエッチングが行われる。エッチング
システムを、概略的に図2に示す。サンプル10は、電
極アセンブリ12上に支持されるサンプルホルダ11に
クランプされている。参照符号13は、光学ポートを示
している。
【0043】対称的なプロファイルを生成するためにサ
ンプルを加熱することは不必要である。しかし、温度の
上昇と共に表面の質が向上し、与えられた温度を維持す
ることによってエッチング速度は固定され得る。SiC
4およびHeを、それぞれ6sccm(立方センチメ
ートル毎分)および3sccmの流速でエッチングチャ
ンバ14に導入し、エッチングチャンバ上で排出を行う
ことによって、エッチングチャンバの圧力を1.33×
10-2〜2.66×10-2Pa(0.1〜0.2mTo
rr)の範囲に維持する。
【0044】ECR源におけるプラズマは、周波数2.
45GHzで200Wのマイクロ波パワーを供給するこ
とによって維持される。共鳴条件は、ECR源を取り囲
む電磁石(図示せず)によって維持される。サンプルを
エッチングするイオンのエネルギーの一部は、電極アセ
ンブリに13.56MHzの高周波パワーを供給した結
果として設定されるDC電位によって決定される。DC
電位がほぼ一定に維持され、200V〜250Vの範囲
にあるとき、最もよい結果が得られる。
【0045】プラズマエッチングの完了後、GaAsが
リッジを埋め込むように積層される前に表面の平滑さを
さらに向上させるために短時間の化学的エッチング工程
が行われ得る。この短時間のエッチングによって、リッ
ジの形状は実質的に変化しない。濃硫酸は好適なエッチ
ング液である。
【0046】エッチングによって生成されるリッジの高
さはレーザ特性に影響を与えるので、エッチングをモニ
タすることが望ましい。これは、エッチングされている
半導体レーザ表面の一部にレーザ光(図示せず)を導く
ことによって行われ得る。エッチングされているサンプ
ルの表面によって反射された光と、その下方に存在する
界面で反射された光との間で干渉が生じる。サンプル表
面がエッチングされると、干渉によって反射光に発振が
生じる。これらの発振は検出され、下に位置する層の残
存する厚さ、従って、エッチング深さを決定するために
用いられ得る。同様の方法で、エッチング深さをモニタ
するためにエリプソメータ法も用いられ得る。
【0047】本発明のさらなる実施例を記載する。
【0048】図1に示される上記の構造を、上述した技
術を用いて製造した。リッジを形成するための構造のエ
ッチングを、図2に示すタイプのECR中でSiCl4
を用いたプラズマエッチングによって行った。SiO2
のマスクを用い、プラズマエッチングをエッチングスト
ップ層5に到達する手前で停止した。エッチングストッ
プ層5は、表面の平滑さを向上させるための化学的エッ
チング、すなわち「ウエット」エッチングにおいて有効
である。
【0049】以下の表1は、様々なサンプルを製造する
ために使用したエッチングパラメータを明記している。
この表の「プロファイルタイプ」および「角度θ」と表
記されている列は、対応するパラメータセットを用いて
達成され、図3(a)〜(c)に示されるプロファイル
を指す。
【0050】
【表1】
【0051】これらのサンプルを製造するためにヘリウ
ム(He)を用いたが、エッチング環境において実質的
に不活性なその他の低原子量ガスも用い得る。「不活
性」ガスあるいは「希ガス」のうちで、アルゴン(A
r)は許容不可能なダメージを生じさせ、Heは実質的
にダメージを生じさせない。ネオン(Ne)はHeより
も大きいが、Arよりも小さいダメージを生じさせ得る
ので、(単独であるいはHeと共に)用いられ得る。
【0052】図3(b)で示される約60度の角度θを
有するプロファイルは、半導体レーザの製造に最適であ
る。最適な組のパラメータは、表1の第2行に明記され
ている組であると考えられる。すなわち、ガス流速がS
iCl4について6sccm、Heについて3scc
m、温度が60℃、圧力が0.1mTorr〜0.2m
Torrである。各パラメータを、以下の結果と共に最
適セットから(明記された別のパラメータを用いて)順
に変えた。
【0053】温度:−5℃〜100℃の範囲の温度につ
いて、プロセスは良好に行われた。約−10℃未満では
望ましくない表面特性およびリッジ特性が生じ得ると考
えられる。実験システムでは、100℃を超える温度で
の試験を行うことは可能ではなかった。
【0054】圧力:プロセスは0.1mTorr〜2m
Torrの範囲の圧力で行われ、許容可能なリッジ対称
性が達成された。実験システムでは、0.1mTorr
未満の圧力で試験を行うことは可能ではなかった。約2
mTorrよりも高い圧力については、リッジ斜面は望
ましいものではなかった。
【0055】ガス:プラズマが安定である6sccmの
流速のSiCl4を用いる条件で、プロセスは良好に行
われた。流速をさらに上昇させると、最小圧力よりも高
い圧力が得られる。上記のように流速を変化させ得るの
で、Heは最も低い流速でプラズマを安定化させるため
に用いられる。
【0056】RF:250Wから320WまでのRFパ
ワーで、プロセスは良好に行われたが、表面品質におい
て多少ばらつきが生じた。
【0057】マイクロ波:マイクロ波パワーを増加する
と、マスク剥離が生じることが見出された。
【0058】上記の実施例の様々な変形が可能である。
例えば、HeガスをSiCl4プラズマに添加するので
はなく、Neが添加され得る。あるいは、SiCl4
単独で用いられ得る。
【0059】上記の実施の形態では電子サイクロトロン
共鳴プラズマを用いたが、誘導結合高周波プラズマ源を
用いることが可能であると考えられる。
【0060】
【発明の効果】本発明によると、以下の効果が得られ
る。
【0061】結晶配向がずれている層を有する積層構造
に対してエッチングを行っても、対称的な断面形状およ
び平滑な側壁を有する半導体レーザのリッジを形成でき
る。
【0062】また、エッチングの深さを観測することに
よって、形成されるリッジの高さを容易に制御できる。
【0063】所望の形状および高さのリッジを形成でき
ることによって、信頼性のよい半導体レーザ装置が得ら
れる。
【図面の簡単な説明】
【図1】埋込みリッジ型レーザの構造を示す図である。
【図2】本発明の方法を行うための装置の概略図であ
る。
【図3】本発明の方法によって達成され得る、(a)、
(b)および(c)と表示されたエッチングプロファイ
ルの3つの例を示す図である。
【符号の説明】
1 n型GaAs基板 2 (Al0.7Ga0.30.5In0.5P n型クラッド
層 3 多量子井戸層Ga0.6In0.4P活性層領域 4 (Al0.7Ga0.30.5In0.5P p型クラッド
層 5 GaInPエッチングストップ層 6 GaInP層 7 GaAsコンタクト層 8 n型GaAs層 9、9' コンタクト

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 SiCl4プラズマを用いた(Al,G
    a)As/(Al,Ga,In)P半導体層をエッチン
    グする方法であって、該エッチングが1.33×10-1
    Pa(1mTorr)未満の圧力で行われる半導体エッ
    チング方法。
  2. 【請求項2】 前記SiCl4プラズマは、エッチング
    環境において不活性である少なくとも1つの低原子量ガ
    スを含む、請求項1に記載の半導体エッチング方法。
  3. 【請求項3】 前記少なくとも1つの低原子量不活性ガ
    スは、ヘリウム(He)およびネオン(Ne)から選択
    される、請求項2に記載の半導体エッチング方法。
  4. 【請求項4】 前記エッチングは、1.33×10-2
    aと2.66×10-2Paとの間(0.1mTorrと
    0.2mTorrとの間)の圧力で行われる、請求項1
    から3のいずれかに記載の半導体エッチング方法。
  5. 【請求項5】 SiCl4プラズマを用いた(Al,G
    a)As/(Al,Ga,In)P半導体層をエッチン
    グする方法であって、該SiCl4プラズマはエッチン
    グ環境において不活性である少なくとも1つの低原子量
    ガスを含む、半導体エッチング方法。
  6. 【請求項6】 前記少なくとも1つの低原子量不活性ガ
    スは、ヘリウム(He)およびネオン(Ne)から選択
    される、請求項5に記載の半導体エッチング方法。
  7. 【請求項7】 前記エッチングが約1.33×10-1
    a(1mTorr)の圧力で行われる、請求項5または
    6に記載の半導体エッチング方法。
  8. 【請求項8】 前記プラズマはアルゴン(Ar)を含ま
    ない、請求項1から7のいずれかに記載の半導体エッチ
    ング方法。
  9. 【請求項9】 前記プラズマはCH4を含まない、請求
    項1から8のいずれかに記載の半導体エッチング方法。
  10. 【請求項10】 前記エッチングは100℃までの温度
    で行われる、請求項1から9のいずれかに記載の半導体
    エッチング方法。
  11. 【請求項11】 前記温度は少なくとも−10℃であ
    る、請求項10に記載の半導体エッチング方法。
  12. 【請求項12】 前記エッチングは−5〜80℃の範囲
    の温度で行われる、請求項11に記載の半導体エッチン
    グ方法。
  13. 【請求項13】 前記温度は50〜70℃の範囲にあ
    る、請求項12に記載の半導体エッチング方法。
  14. 【請求項14】 前記温度は約60℃である、請求項1
    3に記載の半導体エッチング方法。
  15. 【請求項15】 前記プラズマエッチングステップ後に
    前記半導体構造を化学的にエッチングするステップをさ
    らに包含する、請求項1から14のいずれかに記載の半
    導体エッチング方法。
  16. 【請求項16】 前記半導体構造のエッチング部から反
    射された光ビーム強度を観察することによって、エッチ
    ング深さをモニタするステップをさらに包含する、請求
    項1から15のいずれかに記載の半導体エッチング方
    法。
  17. 【請求項17】 前記半導体層構造が埋込みリッジ型構
    造の一部を形成する、請求項1から16のいずれかに記
    載の半導体エッチング方法。
  18. 【請求項18】 請求項1から16のいずれかに記載さ
    れた半導体エッチング方法によってエッチングされた半
    導体層構造を有する半導体レーザ装置。
JP04631297A 1996-02-28 1997-02-28 半導体エッチング方法および半導体レーザ装置 Expired - Fee Related JP3393637B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9604189A GB2310755A (en) 1996-02-28 1996-02-28 A method of etching a semiconductor structure
GB9604189.2 1996-02-28

Publications (2)

Publication Number Publication Date
JPH09331117A true JPH09331117A (ja) 1997-12-22
JP3393637B2 JP3393637B2 (ja) 2003-04-07

Family

ID=10789537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04631297A Expired - Fee Related JP3393637B2 (ja) 1996-02-28 1997-02-28 半導体エッチング方法および半導体レーザ装置

Country Status (4)

Country Link
US (1) US5888844A (ja)
EP (1) EP0795893A1 (ja)
JP (1) JP3393637B2 (ja)
GB (1) GB2310755A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057142A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd 化合物半導体装置の製造方法
JP2003069154A (ja) * 2001-06-11 2003-03-07 Sharp Corp 半導体レーザ素子およびその製造方法
JP2003338662A (ja) * 2002-05-22 2003-11-28 Sharp Corp 発光素子の製造方法およびその方法により製造される発光素子
WO2023215398A1 (en) * 2022-05-06 2023-11-09 Applied Materials, Inc. Pulsed etch process

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962921A (en) * 1997-03-31 1999-10-05 Micron Technology, Inc. Interconnect having recessed contact members with penetrating blades for testing semiconductor dice and packages with contact bumps
US6127238A (en) * 1999-03-11 2000-10-03 Chartered Semiconductor Manufacturing Ltd. Plasma enhanced chemical vapor deposited (PECVD) silicon nitride barrier layer for high density plasma chemical vapor deposited (HDP-CVD) dielectric layer
US6399403B1 (en) * 1999-08-20 2002-06-04 Agere Systems Guardian Corp. Method of fabricating a semiconductor mesa device
JP2004055975A (ja) * 2002-07-23 2004-02-19 Sharp Corp 半導体発光装置およびその製造方法
US7170105B1 (en) * 2004-10-20 2007-01-30 Hrl Laboratories, Llc Type II interband heterostructure backward diodes
WO2007106512A2 (en) * 2006-03-13 2007-09-20 Smi Holdings, Inc. Three-dimensional authentication of microparticle mark
CN102768950A (zh) * 2012-07-12 2012-11-07 江苏扬景光电有限公司 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04180684A (ja) * 1990-11-15 1992-06-26 Nec Corp 半導体レーザ
US5404027A (en) * 1991-05-15 1995-04-04 Minnesota Mining & Manufacturing Compay Buried ridge II-VI laser diode
JP2675692B2 (ja) * 1991-06-27 1997-11-12 シャープ株式会社 半導体レーザ素子の製造方法
US5300452A (en) * 1991-12-18 1994-04-05 U.S. Philips Corporation Method of manufacturing an optoelectronic semiconductor device
US5338394A (en) * 1992-05-01 1994-08-16 Alliedsignal Inc. Method for etching indium based III-V compound semiconductors
US5380398A (en) * 1992-11-25 1995-01-10 At&T Bell Laboratories Method for selectively etching AlGaAs
BE1007282A3 (nl) * 1993-07-12 1995-05-09 Philips Electronics Nv Opto-electronische halfgeleiderinrichting met een array van halfgeleiderdiodelasers en werkwijze ter vervaardiging daarvan.
US5663976A (en) * 1995-10-16 1997-09-02 Northwestern University Buried-ridge laser device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057142A (ja) * 2000-08-08 2002-02-22 Fujitsu Ltd 化合物半導体装置の製造方法
JP2003069154A (ja) * 2001-06-11 2003-03-07 Sharp Corp 半導体レーザ素子およびその製造方法
US6870870B2 (en) 2001-06-11 2005-03-22 Sharp Kabushiki Kaisha Semiconductor laser device and process for producing the same
JP2003338662A (ja) * 2002-05-22 2003-11-28 Sharp Corp 発光素子の製造方法およびその方法により製造される発光素子
WO2023215398A1 (en) * 2022-05-06 2023-11-09 Applied Materials, Inc. Pulsed etch process

Also Published As

Publication number Publication date
GB9604189D0 (en) 1996-05-01
EP0795893A1 (en) 1997-09-17
GB2310755A (en) 1997-09-03
US5888844A (en) 1999-03-30
JP3393637B2 (ja) 2003-04-07

Similar Documents

Publication Publication Date Title
US5880036A (en) Method for enhancing oxide to nitride selectivity through the use of independent heat control
US5286344A (en) Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US4786359A (en) Xenon enhanced plasma etch
US6235643B1 (en) Method for etching a trench having rounded top and bottom corners in a silicon substrate
US5310454A (en) Dry etching method
US4640737A (en) Dry etching method of compound semiconductor
JPH0831436B2 (ja) デバイスの製造方法
JP3393637B2 (ja) 半導体エッチング方法および半導体レーザ装置
KR100782632B1 (ko) 절연막의 에칭 방법
JPH04262528A (ja) 半導体基板をエッチングする方法
Hines et al. Patterning of wave guides in LiNbO 3 using ion beam etching and reactive ion beam etching
JP2599250B2 (ja) 窒化ガリウム系化合物半導体のドライエッチング方法
Swanson et al. Electron-cyclotron resonance etching of mirrors for ridge-guided lasers
Dutta Vertical etching of thick SiO2 using C2F6‐based reactive ion beam etching
JP2945034B2 (ja) ドライエッチング方法
Bestwick et al. Method of etching semiconductor laser device having Al x Ga 1-x As and Al v Ga 1-(v+ y) In y P compound
JPH09283505A (ja) 化合物半導体のエッチング方法、半導体レーザ素子およびその製造方法
KR100304369B1 (ko) 화합물 반도체의 활성이온식각법
JPH10294528A (ja) 面発光型半導体レーザの製造方法
JP3753965B2 (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
JP2000195838A (ja) 化合物半導体のエッチング方法、光半導体素子の製造方法、及び光半導体素子
EP0144142B1 (en) Method of fabrication a semiconductor laser
JPH0242722A (ja) 化合物半導体のエッチング方法,電極形成方法,エッチドミラー,分離溝およびエッチドミラーレーザ
Humphreys et al. ECR RIE-enhanced low pressure plasma etching of GaN/InGaN/AlGaN heterostructures
Ren et al. Nanoscale structures in III–V semiconductors using sidewall masking and high ion density dry etching

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees