CN102768950A - 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法 - Google Patents

一种混合式蚀刻产生氮化物器件衬底的孔洞的方法 Download PDF

Info

Publication number
CN102768950A
CN102768950A CN201210240970XA CN201210240970A CN102768950A CN 102768950 A CN102768950 A CN 102768950A CN 201210240970X A CN201210240970X A CN 201210240970XA CN 201210240970 A CN201210240970 A CN 201210240970A CN 102768950 A CN102768950 A CN 102768950A
Authority
CN
China
Prior art keywords
nitride
substrate
nitride device
perforate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210240970XA
Other languages
English (en)
Inventor
廖丰标
顾玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU YANGJING OPTOELECTRONIC CO Ltd
Original Assignee
JIANGSU YANGJING OPTOELECTRONIC CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIANGSU YANGJING OPTOELECTRONIC CO Ltd filed Critical JIANGSU YANGJING OPTOELECTRONIC CO Ltd
Priority to CN201210240970XA priority Critical patent/CN102768950A/zh
Publication of CN102768950A publication Critical patent/CN102768950A/zh
Priority to PCT/CN2012/086088 priority patent/WO2014012324A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，包括如下步骤：使用激光完成对氮化物器件衬底的大部分开孔，距离开孔的目标深度不大于10微米；采用干蚀刻完成对氮化物器件衬底剩余部分的开孔，该剩余部分的深度不大于10微米。本发明开孔速度快，精度高。

Description

一种混合式蚀刻产生氮化物器件衬底的孔洞的方法
技术领域
本发明涉及氮化物器件与集成电路的制造工艺，特别涉及一种混合式蚀刻产生氮化物器件衬底的孔洞的方法。
背景技术
氮化物是化合物半导体之一，氮化物半导体常应用于光电、微波与功率等领域。氮化物半导体常应用于光电领域时，因为氮化镓(GaN)能隙为3.4eV，因此可制成蓝/绿光，紫外光发光二极管、激光、光侦测器等光电器件。氮化物半导体常应用于微波与高功率领域时，因为氮化物半导体具高能隙特性，因此可以应用于微波器件、功率器件、微波集成电路、功率集成电路，例如场效晶体管，功率放大器。
氮化物器件与集成电路的半导体层状结构的成长方法并未特别限定，可适当地采用习知的MOCVD(有机金属化学气相沉积法)、HVPE(氢化物气相沉积法)、MBE(分子线磊晶法)等使化合物半导体成长的所有方法。较佳的成长方法，由膜厚控制性量产性之观点来看，是为MOCVD法。在MOCVD中，例如III族氮化物半导体之情形，使用氢(H2)或氮(N2)作为载气(carrier gas)，使用三甲基镓(TMG)或三乙基镓(TEG)作为III族原料之镓来源，使用三甲基铝(TMA)或三乙基铝(TEA)作为铝之来源，使用三甲基铟(TMI)或三乙基铟(TEI)作为铟之来源，使用氨(NH3)、联胺(N2H4)等作为V族原料之N源。并且，掺杂物方面，在n型中使用单硅烷(SiH4)或二硅烷(Si2H6)作为Si原料，使用有机锗作为Ge原料，在P型中使用例如双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁((EtCp)2Mg)作为镁原料。氮化物器件与集成电路的半导体层状结构外延成长于适当衬底，常用的氮化物器件与集成电路的外延衬底是蓝宝石及碳化硅(SiC)。
氮化物器件与集成电路衬底的孔洞工艺对氮化物半导体器件与集成电路的性能提升很有帮助。使用衬底的孔洞工艺，氮化物半导体的光电器件不必移除蓝宝石衬底，就可以达到电流垂直传输的目的，垂直发光二极管、激光可以得到下列好处：1.电流路径短，因此顺向电压小；2.电流分布均匀，减少电流拥塞(current crowding)现象；3.可以减少打线数目；4.非出光面可接合散热层，减少光衰。使用衬底的孔洞工艺，氮化物半导体的微波与功率器件及集成电路可以减少焊线数目，减少杂散电感量，协助散热，增加击穿电压(breakdown voltage)。
然而，蓝宝石(α-Al2O3单结晶)是电性绝缘体，碳化硅(SiC)是立方晶(3C结晶型)或六方晶(4H或6H结晶型)，蓝宝石、碳化硅(SiC)、氮化物半导体都是结晶性硬脆性材料。因此，常见的开孔方式，例如湿蚀刻、干蚀刻、激光都不适用蓝宝石衬底、碳化硅(SiC)衬底的开孔工艺。
开孔前，一般会使用机械研磨方式做衬底薄化工序，薄化后的衬底厚度范围是30μm～400μm。越薄的衬底有助于开孔，但是薄板化之后的晶圆翘曲变成越大。此时，半导体层侧变成凸状。晶圆翘曲变大之时，会使其后之割沟形成或对各组件之分割变成非常困难，因此，常见衬底薄化后的厚度是100μm。
湿蚀刻可以使用例如硫酸及磷酸的混合酸。湿蚀刻方式有制程冗长的缺点。湿蚀刻厚衬底时，衬底缺陷处的蚀刻速率会显着比其他区域快速，因此不易精确控制蚀刻过程与结果。干蚀刻可使用例如活性离子蚀刻(Reactive Ion Etching；RIE)、感应耦合式电浆(Inductively Coupled Plasma；ICP)、离子蚀刻(ion milling)、会聚光束蚀刻及ECR(电子回旋共振)蚀刻等的方法，干蚀刻方式较好控制，对金属的蚀刻选择性较佳，但是干蚀刻也有制程冗长的缺点，干蚀刻的蚀刻速率小于0.3μm/min，假设目标穿透深度是100μm，蚀刻时间超过50小时。在进行湿蚀刻或干蚀刻之前，在衬底要开口表面上，以成为所要之开口形状的方式而形成预定的光罩乃是当然的事。
激光加工被广泛地使用作为割断装载电子零件之电路衬底等之手段。激光加工使用透镜等照射光学系统将光源射出之激光光线聚光的同时，将成为高功率密度之激光聚光点(光束点)照射于衬底，以割断衬底。
不过，氮化物器件与集成电路衬底的孔洞工艺并不只是要穿透衬底，更要求蚀刻开孔后，精确的停住在预定接面。氮化物器件与集成电路衬底的孔洞工艺有三种形式。1.开孔停住在衬底上氮化物半导体中，或2.开孔停住在衬底上的金属层，或3.开孔穿透衬底表面氮化物半导体，停住在氮化物半导体上的金属层。第一种形式应用于氮化物半导体的光电器件，第二、三种形式则常见于氮化物半导体的微波与功率器件及集成电路。
激光开孔最大的问题是选择性差，氮化物微波与功率器件及集成电路的开孔希望开孔面停留在衬底正面的金属层，氮化物光电器件与集成电路的开孔希望开孔面停留在衬底正面的外延半导体层，典型工序的操作精度约1-3微米，这对激光的操作很困难。假设目标穿透深度是100μm，考虑衬底表面的不平坦度与激光功率波动，单独使用高能激光不适用蓝宝石衬底、碳化硅(SiC)衬底的开孔工艺。
发明内容
发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，开孔速度快，精度高。
技术方案：为实现上述发明目的，本发明采用的技术方案为一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，包括如下步骤：
(1)使用激光完成对氮化物器件衬底的大部分开孔，距离开孔的目标深度不大于10微米；
(2)采用干蚀刻完成对氮化物器件衬底剩余部分的开孔，该剩余部分的深度不大于10微米。
优选地，所述开孔底部与孔壁的夹角大于90度。更优选地，孔壁与水平面的夹角从开孔底部逐渐增加直到衬底表面。
进一步地，所述步骤(1)中，先在半导体晶圆开孔面的背面，产生保护层；还包括步骤(3)：去除保护层。优选地，所述保护层的厚度为0.001μm至5μm。更优选地，所述保护层的厚度为0.01μm至3μm。最优选地，所述保护层的厚度为0.01μm至1μm。
进一步地，所述步骤(1)中，激光的光源为脉冲激光。激光的波长优选200nm至11μm。更优选地，激光的波长为240nm至1.6μm。激光的功率优选不超过2W。更优选地，激光的功率不超过1W。
进一步地，所述步骤(1)中，在使用激光对氮化物器件衬底进行开孔时，将气体吹到激光加工部上进行冷却。
进一步地，所述氮化物器件从下到上依次设有衬底和氮化物半导体，开孔的目标深度为停在氮化物半导体中。
进一步地，所述氮化物器件包括衬底和设在该衬底上的氮化物半导体和金属层，开孔的目标深度为停在衬底和金属层的交界面，确保露出金属层。
进一步地，所述氮化物器件从下到上依次设有衬底、氮化物半导体和金属层，开孔的目标深度为停在氮化物半导体和金属层的交界面，确保露出金属层。
有益效果：本发明先用激光开大部分的孔，再用干蚀刻精确蚀刻到预定的位置，既保证了整体开孔的效率，又能确保达到精度的需求，提高良品率。
附图说明
图1为开孔停住在衬底上的氮化物半导体中，预定的开孔停止面的示意图；
图2为开孔停住在衬底上的氮化物半导体中，激光开孔后的结构示意图；
图3为开孔停住在衬底上的氮化物半导体中，干蚀刻完成开孔后的结构示意图；
图4为开孔停住在衬底上的氮化物半导体中，去除保护层后的结构示意图；
图5为开孔停住在衬底上的金属层的结构示意图；
图6为开孔穿透衬底表面氮化物半导体，停住在氮化物半导体上的金属层的结构示意图；
图7为开孔部分的结构示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
实施例1：开孔停住在衬底上的氮化物半导体中
如图1至图4所示，制程如下：
(1)如图1所示，开孔的另一面保护住。
在半导体晶圆加工面的背面，以旋涂机将水溶性之抗蚀剂均匀地涂布在表面全体上，并予以干燥而形成厚度为2μm之保护膜。
激光加工机照射时，其污物的飞散激烈，而在加工时附着到半导体晶圆的表面及背面。污物以电子显微镜(FE-SEM)作EDX(Energy Dispersive X-ray，X射线能谱定量分析)分析之结果，是为具有化合物半导体及衬底的成分之Al、O、C、Cl、Si等之至少一个元素的成分。因此在激光加工前将加工面的背面以保护层覆盖。
保护层方面，可无任何限制而使用抗蚀剂、透明树脂、玻璃、金属或绝缘膜等。例如，抗蚀剂方面可为光蚀刻术中所使用的水溶性之抗蚀剂等。透明树脂方面，可为亚克力树脂、聚酯、聚亚酰胺、氯乙烯及硅树脂等。金属方面，可为镍及钛等。绝缘膜方面，可为氧化硅或氮化硅等。该等之保护层可藉由涂布法、蒸镀法及溅镀法等周知之方法而形成。
保护层的厚度，其下限为0.001μm以上较佳，更佳为0.01μm以上。厚度的上限是以5μm以下较佳，更佳为3μm以下，尤其更佳为1μm以下。
(2)如图2所示，使用激光，完成大部份开孔，距离目标深度不大于10微米。
将UV(紫外光)胶带黏贴在半导体晶圆的蓝宝石衬底侧之后，使用真空夹头将半导体晶圆固定在脉冲激光加工机之平台上。平台可朝向X轴(左右)及Y轴(前后)方向移动，且为可转动的构造。固定之后，使激光的焦点对加工面的方式而调整光学系。典型脉冲激光蚀刻衬底时，每个脉冲的功率，脉冲长度，光点大小保持一定。以脉冲激光扫描欲开孔区域时，某区域的蚀刻深度和该区域的总脉冲数目成正比。因此控制脉冲激光的脉冲数目、激光与衬底的相对位置、光点的重合程度，可以产生所要的开孔形状。因为衬底开孔后，后续工序常是在衬底的挖孔面蒸镀、溅镀或电镀金属层，希望开孔中的金属和孔外的金属是相连的，而形成一整片电极区域，所以，希望开孔底部与蚀刻壁(即孔壁)的角度θ大于90度，而且希望蚀刻壁与水平面的夹角θ’从开孔底部逐渐增加直到衬底表面，如此，避免孔中的金属和孔外的金属不相连的情况，如图7所示。必须完成大部分开孔(即开孔底部距离目标深度不大于10微米)，否则完成全部开孔后，残留衬底不足以做为支撑。加工完成后，将真空夹头释放，并将晶圆从平台取下。
激光光源之种类，并无特别限定，具体上，可使用CO2激光、YAG激光、准分子激光及脉冲激光等。其中以脉冲激光较佳。例如可举出Nd:YAG激光、Nd:YVO4激光、Yb:YAG激光或Ti:蓝宝石激光等固体激光；光纤激光及其谐波；准分子激光或CO2激光等气体激光。其中，较佳为采用热影响少之短脉冲激光或具有被硬脆性材料强力吸收之紫外区之振荡波长的激光。激光的波长可使用355nm、266nm等，亦可使用更短的波长，较佳为调整在200nm以上11μm以下，特别是调整在240nm以上1600nm以下更佳。过剩的激光输出会对化合物半导体构成损伤，因此激光的功率以2W以下较佳，1W以下更佳。
一般可用固态激光.例如Q切换的Nd:YVO4激光或Nd:YAG激光，其中包含谐波频率产生器，诸如LBO(三硼酸锂)的非线性结晶，使得在以掺杂钕的固态激光所产生之1064纳米线的第二、第三、第四或第五谐波频率之一提供激光的输出。在特殊系统中，提供约355纳米的第三谐波频率。脉波具有在每平方厘米约10与100焦尔之间的能量密度、在约10与30毫微秒之间的脉波持续时间及在约5与25微米之间的光点尺寸。脉波的重复率大于5千赫，较佳为在自约10千赫与50千赫或更高的范围内。蓝宝石衬底以一运动速率移动，造成脉波以50至99百分比的数量重迭。
激光脉冲振荡之振荡形态，并无特别限定，例如可举出脉冲宽度为0.1ps～20ns左右之脉冲振荡、Q开关脉冲振荡等。又，于该Q开关脉冲振荡，亦可采用高速反复用之A/O组件或短脉冲振荡用之E/O组件。此外，即使连续波振荡，藉由使用A/O-Q开关等，亦可得到约数十KHz反复之脉冲状振荡输出。
激光加工机照射时，将气体吹附到激光加工部上，使化合物半导体层之加工部周边冷却，可降低化合物半导体层之热损伤。又，在加工产生的熔解物不会附着于加工面上。吹附到激光加工部的气体方面，可无任何限制使用氧气、氮气、氦气、氢气等。尤其虽然可使用冷却效果高的氦气、氢气、氮气等，但是仍以价廉氮气为较佳。气体的吹附，以前端之喷嘴径为细之程度者较佳。喷嘴径越细之时，可局部地进行吹附，且可使气流的流速变快。
(3)如图3所示，改用干蚀刻。此时，采用无屏蔽蚀刻，即干蚀刻的蚀刻深度不大于10微米，衬底同时减薄相同厚度。
干蚀刻(Dry Etching)又称电浆蚀刻(Plasma Etching)，系利用气体为主要的蚀刻媒介，例如Cl2/BCl3，并藉由电浆能量来驱动反应，蚀刻该蓝宝石衬底后，停住于衬底上氮化物半导体中，或停住在衬底上的金属层(实施例2)，或穿透衬底表面氮化物半导体，停住在氮化物半导体上的金属层(实施例3)。
(4)如图4所示，去保护层。
加工后，与附着于表面之污物一起将保护层除去。除去的方法并未特别限定，任何方法均可。只要可将保护层完全除去的话，可无任何限制使用超声波、喷射水流、冲洗、浸泡、蚀刻、擦洗干净等方法。
将半导体晶圆设置于洗净机的平台上，将半导体晶圆连续地转动，在半导体层侧上藉由冲洗水之流动，将形成的保护层除去。最后，在高转数下转动以将冲洗水吹散并干燥。
水溶性的抗蚀剂，使用旋涂机可在晶圆之表面全体上形成均匀的膜厚之保护层，加工后，可简单地以水洗净除去为较佳。或者，在保护层上使用光阻剂之情形，在割沟形成后浸泡于磷酸、硫酸、盐酸等，将加工部之污物以湿式蚀刻选择地除去，其后使用丙酮等有机溶剂将晶圆表面之光阻剂完全地除去为较佳。
实施例2：如图5所示，本实施例与实施例1的不同在于：开孔停住在衬底上的金属层。
实施例3：如图6所示，本实施例与实施例1的不同在于：开孔穿透衬底表面氮化物半导体，停住在氮化物半导体上的金属层。

Claims (9)

1.一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，包括如下步骤：
(1)使用激光完成对氮化物器件衬底的大部分开孔，距离开孔的目标深度不大于10微米；
(2)采用干蚀刻完成对氮化物器件衬底剩余部分的开孔，该剩余部分的深度不大于10微米。
2.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述步骤(1)中，先在半导体晶圆开孔面的背面，产生保护层；还包括步骤(3)：去除保护层。
3.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述开孔底部与孔壁的夹角大于90度。
4.根据权利要求3所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：孔壁与水平面的夹角从开孔底部逐渐增加直到衬底表面。
5.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述步骤(1)中，激光的光源为脉冲激光。
6.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述步骤(1)中，在使用激光对氮化物器件衬底进行开孔时，将气体吹到激光加工部上进行冷却。
7.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述氮化物器件从下到上依次设有衬底和氮化物半导体，开孔的目标深度为停在氮化物半导体中。
8.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述氮化物器件包括衬底和设在该衬底上的氮化物半导体和金属层，开孔的目标深度为停在衬底和金属层的交界面，确保露出金属层。
9.根据权利要求1所述一种混合式蚀刻产生氮化物器件衬底的孔洞的方法，其特征在于：所述氮化物器件从下到上依次设有衬底、氮化物半导体和金属层，开孔的目标深度为停在氮化物半导体和金属层的交界面，确保露出金属层。
CN201210240970XA 2012-07-12 2012-07-12 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法 Pending CN102768950A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210240970XA CN102768950A (zh) 2012-07-12 2012-07-12 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法
PCT/CN2012/086088 WO2014012324A1 (zh) 2012-07-12 2012-12-07 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210240970XA CN102768950A (zh) 2012-07-12 2012-07-12 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Publications (1)

Publication Number Publication Date
CN102768950A true CN102768950A (zh) 2012-11-07

Family

ID=47096304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210240970XA Pending CN102768950A (zh) 2012-07-12 2012-07-12 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Country Status (2)

Country Link
CN (1) CN102768950A (zh)
WO (1) WO2014012324A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014012324A1 (zh) * 2012-07-12 2014-01-23 江苏扬景光电有限公司 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888844A (en) * 1996-02-28 1999-03-30 Sharp Kabushiki Kaisha Method of etching semiconductor laser device having Alx Ga1-x As and Alv Ga1-(v+y) Iny P compound
CN1677634A (zh) * 2004-03-29 2005-10-05 三洋电机株式会社 半导体装置及其制造方法
US20080286963A1 (en) * 2005-08-31 2008-11-20 Olaf Krueger Method for Producing Through-Contacts in Semi-Conductor Wafers
CN101836283A (zh) * 2007-08-21 2010-09-15 惠普开发有限公司 硅基底中槽的形成
CN101847675A (zh) * 2009-10-30 2010-09-29 武汉华灿光电有限公司 垂直结构发光二极管芯片结构及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3731251B2 (ja) * 1996-06-27 2006-01-05 株式会社ニコン 多層膜ｘ線ハーフミラーの製造方法
JP2005317684A (ja) * 2004-04-27 2005-11-10 Eudyna Devices Inc ドライエッチング方法および半導体装置
CN102768950A (zh) * 2012-07-12 2012-11-07 江苏扬景光电有限公司 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888844A (en) * 1996-02-28 1999-03-30 Sharp Kabushiki Kaisha Method of etching semiconductor laser device having Alx Ga1-x As and Alv Ga1-(v+y) Iny P compound
CN1677634A (zh) * 2004-03-29 2005-10-05 三洋电机株式会社 半导体装置及其制造方法
US20080286963A1 (en) * 2005-08-31 2008-11-20 Olaf Krueger Method for Producing Through-Contacts in Semi-Conductor Wafers
CN101836283A (zh) * 2007-08-21 2010-09-15 惠普开发有限公司 硅基底中槽的形成
CN101847675A (zh) * 2009-10-30 2010-09-29 武汉华灿光电有限公司 垂直结构发光二极管芯片结构及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014012324A1 (zh) * 2012-07-12 2014-01-23 江苏扬景光电有限公司 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法

Also Published As

Publication number Publication date
WO2014012324A1 (zh) 2014-01-23

Similar Documents

Publication Publication Date Title
TWI557789B (zh) 使用基板載具之混成雷射與電漿蝕刻晶圓切割
US9859458B2 (en) Bond and release layer transfer process
US9236305B2 (en) Wafer dicing with etch chamber shield ring for film frame wafer applications
US8993414B2 (en) Laser scribing and plasma etch for high die break strength and clean sidewall
US8969177B2 (en) Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film
US20150011073A1 (en) Laser scribing and plasma etch for high die break strength and smooth sidewall
TW201426836A (zh) 於薄膜框架晶圓應用中利用部分預硬化ｕｖ離型切割膠帶之雷射與電漿蝕刻的晶圓切割
JP2016511934A (ja) 光電子デバイスを形成する技術
JP2011082546A (ja) 化合物半導体素子ウェハーの製造方法
US10916679B2 (en) Optical device wafer processing method
US9412663B1 (en) Dies for RFID devices and sensor applications
US20150311107A1 (en) Wafer edge warp suppression for thin wafer supported by tape frame
WO2015116348A1 (en) Improved wafer coating
US9159621B1 (en) Dicing tape protection for wafer dicing using laser scribe process
US9443765B2 (en) Water soluble mask formation by dry film vacuum lamination for laser and plasma dicing
TWI735406B (zh) 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法
CN108335994A (zh) 晶片接合结构、晶片接合方法、晶片剥离方法及装置
TWI667709B (zh) 用於改良晶圓塗佈處理之烘烤工具
JP2016040809A (ja) 加工方法
CN102769079B (zh) P型、n型半导体出光垂直传导发光二极管的制造方法
CN102768950A (zh) 一种混合式蚀刻产生氮化物器件衬底的孔洞的方法
CN106124548B (zh) 一种复合结构SiC衬底的隐切实验测试方法
Krüger et al. UV Laser Processing for Semiconductor Devices: Highly flexible laser‐assisted fabrication for gallium nitride based devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121107