JP3848546B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法 Download PDFInfo
- Publication number
- JP3848546B2 JP3848546B2 JP2001148230A JP2001148230A JP3848546B2 JP 3848546 B2 JP3848546 B2 JP 3848546B2 JP 2001148230 A JP2001148230 A JP 2001148230A JP 2001148230 A JP2001148230 A JP 2001148230A JP 3848546 B2 JP3848546 B2 JP 3848546B2
- Authority
- JP
- Japan
- Prior art keywords
- stripe
- active layer
- width
- dielectric mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
- H01S5/1064—Comprising an active region having a varying composition or cross-section in a specific direction varying width along the optical axis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
- H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/227—Buried mesa structure ; Striped active layer
- H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
Description
【０００１】
【発明の属する分野】
本発明は、半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
従来の半導体レーザの製造方法として何種類かあるうちの、本発明に関連のある従来例として、ＩｎＰ基板を用いた光通信用半導体レーザ、特にレーザ光の放射角が小さい狭放射角レーザの製造方法について、以下に述べる。
【０００３】
狭放射角レーザには、レーザを構成する活性層及び導波路層の膜厚を共振器方向において変化させることで放射角を抑制する型のものと、導波路層及び活性層の厚さは変化させずに、共振器方向において活性層ストライプの幅をテーパ状に変化させることで放射角を抑制するテーパ活性層型のものがある。後者の型では、基板上に誘電体をテーパ形状に加工した誘電体マスクを用いて、基板をエッチングし、テーパ活性層ストライプを形成する。
【０００４】
上記テーパ活性層型狭放射角レーザの製造方法について、図６を参照して説明する。まず図６（ａ）に示すように、ｎ−ＩｎＰ基板６００上に、ｎ−ＩｎＰ層６０１と、活性層６０２と、ｐ−ＩｎＰ層６０３とをこの順に成長させて、その上に図６（ｂ）に示すように、ＳｉＯ2膜６０４を堆積させる。次に、通常のフォトリソグラフィー法とリアクティブ・イオン・エッチング法により、ＳｉＯ2膜６０４をストライプ形状に加工し、図６（ｃ）に示すようにＳｉＯ2マスク６０５とする。ＳｉＯ2マスク６０５は、半導体レーザの後端側から出射端側に向かって、扇のように幅が徐々に狭くなっていくテーパ状に形成される。後端側と出射端側のＳｉＯ2マスク６０５幅の差は約１μｍである。共振器の長さは約３００μｍから約８００μｍである。
【０００５】
次にＳｉＯ2マスク６０５を用いて、ｎ−ＩｎＰ層６０１と、活性層６０２とｐ−ＩｎＰ層６０３を酢酸、塩酸、過酸化水素水の混合液により除去する（図６（ｄ）参照）。この時ＳｉＯ2マスク６０５の側端部からサイドエッチングが入り、活性層６０２の幅がＳｉＯ2マスク６０５の幅より小さくなる。活性層６０２の幅が所定の値になった時点でエッチングの終点とする。目標とする活性層６０２の幅は、０．５μｍから１μｍである。次に、エッチングにより露出した底面をｎ−ＩｎＰ基板６００表面から所定の深さにするために、塩酸、リン酸の混合液により、活性層６０２の幅を変えることなくエッチングを行う。
【０００６】
次に図６（ｅ）に示すように、気相成長法を用いて、ｐ−ＩｎＰ埋め込み層６０６、ｎ−ＩｎＰ埋め込み層６０７、ｐ−ＩｎＰ埋め込み層６０８、コンタクト層６０９をこの順に成長する。さらに図６（ｆ）に示すように、分離溝６１０と６１１、ｐ型電極６１２を、裏面にｎ型電極６１３を形成して完成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法では、以下に述べる問題点がある。
【０００８】
テーパ活性層ストライプを形成するウエットエッチング工程により、誘電体マスク側端部からサイドエッチングを入れて、出射端部の活性層幅をサブミクロンサイズまで加工する際に、エッチングの終点検出は、出射端部の活性層幅を光学顕微鏡により測定し、所定の寸法内に収まっていることを確認することによって行う。テーパ活性層ストライプは共振器方向で幅が変化しているが、後端部の幅と出射端部の幅の差は約１μｍしかなく、ウエハ上では１本のストライプとしてしか見えない。従って、目視で出射端部分を同定することは非常に困難である。
【０００９】
このため、出射端部の同定に時間を要し、スループットの低下を引き起こしたり、出射端位置の同定ミスを引き起こしたりする。さらには、サブミクロンサイズの活性層幅の測定が困難なため、しばしば誤測定が発生し、加工不良やレーザ特性の不良を引き起こしていた。
【００１０】
本発明は、出射端部の活性層幅をサブミクロンサイズまで加工する際に、エッチングの終点検出が容易で、誤測定を防止できる、半導体レーザの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
【００１７】
本発明の半導体レーザの製造方法は、基板上に、第１の半導体層、半導体多層膜からなる活性層、および第２の半導体層を順次堆積させてストライプ用積層膜を形成し、さらにストライプ用積層膜上に誘電体膜を堆積する工程と、誘電体膜を所定の形状に加工して誘電体マスクを形成する工程と、誘電体マスクを用い、ストライプ用積層膜をエッチングして活性層ストライプを形成するエッチング工程とを備える。誘電体マスクを形成する工程において、活性層ストライプを形成するための第１の誘電体マスクとともに、第１の誘電体マスクと平行に第２の誘電体マスクを形成する。エッチング工程において、第１の誘電体マスクを用いてその直下に活性層ストライプを形成するとともに、第２の誘電体マスクを用いてその直下にモニタストライプを形成し、モニタストライプにおける活性層の幅を基準にしてエッチングの終了検出を行う。第２の誘電体マスクを、その幅が半導体レーザの共振器方向において変化し、出射端近傍での幅より、出射端近傍以外での幅の方が大きくなるように形成し、活性層ストライプの出射端近傍における、活性層ストライプ中の活性層の幅をＷａとし、第１の誘電体マスクの幅をＷ１とし、第２の誘電体マスクの幅をＷ２としたとき、（式２）の関係を満たすように、Ｗａ、Ｗ１、Ｗ２の値を設定する。
【００１８】
Ｗ２≦Ｗ１−Ｗａ （式２）
この方法によれば、モニタストライプ直下の活性層が消失した時点で、直近にある活性層ストライプの出射端幅は最適値となっている。
【００２３】
さらに、上記の製造方法において、エッチング工程によりストライプ状に形成された層を埋め込んで、順次第１の埋め込み層、第２の埋め込み層、および第３の埋め込み層を積層し、第３の埋め込み層上にコンタクト層を形成し、モニタストライプが形成された位置に分離溝を形成し、それにより、モニタストライプを消失させてもよい。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図５を参照して説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１における半導体レーザの斜視図である。図１において、ｎ−ＩｎＰ基板１００上には、ｎ−ＩｎＰ層１０１、活性層１０２、ｐ−ＩｎＰ層１０３がこの順に積層されている。これらの層がストライプ状に加工されて、活性層ストライプ１０４を構成する。活性層ストライプ１０４は、ｐ−ＩｎＰ埋め込み層１０５、ｎ−ＩｎＰ埋め込み層１０６、ｐ−ＩｎＰ埋め込み層１０７、コンタクト層１０８によって埋め込まれている。コンタクト層１０８上にはｐ型電極１０９が、ｎ−ＩｎＰ基板１００裏面にはｎ型電極１１０が形成されている。活性層ストライプ１０４の両側には、半導体レーザの電気容量を低減するため、あるいは以下に述べるモニタストライプとの絶縁を行うために、ｎ−ＩｎＰ基板１００に達する深さまで掘られた分離溝１１１、１１２が形成されている。
【００２６】
図１に１１３で示されている断面はレーザ光の出射端であり、図中に表されていない側の面が後端１１４である。出射端１１３部の活性層１０２の幅（Ｗａ）は、後端１１４部の活性層１０２の幅よりも小さく、約０．７μｍ程度である。
【００２７】
活性層ストライプ１０４に隣接して、モニタストライプ１１５が形成されている。モニタストライプ１１５は、本実施の形態１で説明している半導体レーザの作製プロセス途中で用いられるものであり、半導体レーザとして、電気的、光学的役割は有していない。従って、半導体レーザ作製のプロセスにおいて、図１に示すＢ−Ｂ'線で切断し、最終的にモニタストライプ１１５が半導体レーザに残らないようにしても構わない。
【００２８】
図２は、図１におけるＡ−Ａ’線での切断面を示す。ｎ−ＩｎＰ層１０１、活性層１０２、ｐ−ＩｎＰ層１０３がストライプ状に加工されて、活性層ストライプ１０４を構成する。一方、活性層ストライプ１０４に隣接して、モニタストライプ１１５も形成されている。モニタストライプ１１５も、ｎ−ＩｎＰ層１０１、活性層１０２、ｐ−ＩｎＰ層１０３がストライプ状に加工されて形成されている。図１の出射端１１３に示したモニタストライプ１１５との違いは、活性層１０２が残されているか否かにある。すなわち、モニタストライプ１１５を形成する際に用いる誘電体マスク（図示せず）の幅が、共振器方向で異なる二つの領域を持ち、出射端近傍の幅が狭く、後端近傍の幅が広いことにより、出射端近傍のモニタストライプライプ１１５直下の活性層１０２が消失してしまうため、モニタストライプ１１５の形状にこのような相違が生じる。
【００２９】
活性層ストライプ１０４を形成するための誘電体マスク（図示せず）の出射端部の幅をＷ１、モニタストライプ１１５を形成するための誘電体マスク（図示せず）の出射端部の幅をＷ２、活性層ストライプの出射端幅をＷａとする時、（式２）の関係を満たすようにそれぞれの誘電体マスクを形成する。
【００３０】
Ｗ２≦Ｗ１−Ｗａ （式２）
これにより、モニタストライプ用誘電体マスク（図示せず）直下の活性層１０２が消失した時点で、活性層ストライプ１０４の出射端幅が最適値となっており、終点検出が可能となる。モニタストライプ用誘電体マスク（図示せず）の剥離を防止するために、出射端近傍以外の幅は、広く設定する。
【００３１】
図１において出射端には反射防止膜を、後端には後反射膜をそれぞれ堆積しても構わない。勿論、両端面はへき開面のままでも構わず、後端面のみ後反射膜を堆積しても構わない。
【００３２】
なお、本実施の形態においては、モニタストライプの幅が広い領域と狭い領域を持つ場合について説明したが、一様な幅を有し、活性層が残っているストライプ形状であっても良い。または、モニタストライプの断面形状が全域に渡って、図１の出射端１１３に示したような、活性層が残っていない形状であっても良い。
【００３３】
（実施の形態２）
図３及び図４は、実施の形態２における半導体レーザの製造方法の工程を示す断面図である。図３は半導体レーザ出射端の断面図、図４は半導体レーザ後端近傍の断面図である。
【００３４】
まず、図３(a)に示すように、ｎ−ＩｎＰ基板２００上に、ｎ−ＩｎＰ層２０１、活性層２０２、ｐ−ＩｎＰ層２０３をこの順に結晶成長させる。この上に、図３(b)に示すように、プラズマＣＶＤを用いてＳｉＯ2膜２０４を堆積する。次に図３(c)に示すように、フォトリソグラフィにより、ＳｉＯ2膜２０４をストライプ状に加工する。この時、活性層ストライプ２０５（図３(d)参照）を形成するためのＳｉＯ2マスク２０６と、モニタストライプ２１６（図３(d)参照）を形成するためのＳｉＯ2マスク２０７とを、２本互いに平行に形成しておく。
【００３５】
ＳｉＯ2マスク２０６は、半導体レーザの共振器方向に沿って、後端から出射端に向かいテーパ状に幅が徐々に狭くなっており、後端と出射端の幅の差は、約１μｍ程度である。一方、ＳｉＯ2マスク２０７は、出射端近傍では細くなっているが、出射端から少し離れた部分の幅はそれよりも広くなっている。これは、後述するように、ウエットエッチング工程でのＳｉＯ2マスク２０７の剥離防止のためである。
【００３６】
次に図３(d)に示すように、ＳｉＯ2マスク２０６及びＳｉＯ2マスク２０７で覆いつつ、塩酸、酢酸、過酸化水素水からなる混合液で、ｎ−ＩｎＰ層２０１、活性層２０２、ｐ−ＩｎＰ層２０３、及びｎ−ＩｎＰ基板２００の一部を、ウエットエッチングする。ＳｉＯ2マスク２０６の出射端における幅をＷ１、ＳｉＯ2マスク２０７の出射端おける幅をＷ２、ＳｉＯ2マスク２０６の下に形成される活性層ストライプ２０５の幅をＷａとした時、これらの関係が上記の（式２）を満たすように設定しておくと、出射端近傍のＳｉＯ2マスク２０７直下の結晶がサイドエッチングによって消失したとき、隣接する活性層ストライプ２０５の出射端部分の幅は目標値であるＷａにほぼ等しくなる。
【００３７】
従って、モニタストライプ２１６は、図３(d)の工程において終点検出に用いられる。また、モニタストライプ２１６の幅の狭い部分をＳｉＯ2マスク２０７の出射端近傍のみにしておき、残りの部分の幅を太くしておけば、活性層ストライプ２０５の出射端の目視が非常に容易になり、作業性が向上する。また、ＳｉＯ2マスク２０６を通して、下の活性層ストライプ２０５の幅を光学顕微鏡で測定する際、側端部の境界線が曖昧で誤差が生じるような場合でも、出射端部分のモニタストライプ２１６直下の結晶がちょうど消失した時点で、活性層ストライプ２０５の幅が最適値となっていることを確認できる。
【００３８】
次に図３(e)に示すように、バッファードフッ酸でＳｉＯ2マスク２０６及び２０７を除去した後、気相成長法により、ｐ−ＩｎＰ埋め込み層２０８、ｎ−ＩｎＰ埋め込み層２０９、ｐ−ＩｎＰ層２１０、コンタクト層２１１をこの順に成長させて、活性層ストライプ２０５とモニタストライプ２１６を埋め込む。
【００３９】
次に図３(f)に示すように、電気容量を低減するためと、活性層ストライプ２０５とモニタストライプ２１６を絶縁するために分離溝２１２、２１３を形成し、ｐ型電極２１４を表面に、ｎ型電極２１５をｎ−ＩｎＰ基板２００裏面にそれぞれ蒸着する。
【００４０】
なお、本実施の形態の方法で作製する半導体レーザが、ウエハ状態から素子単体に切り出される際、必ずしもモニタストライプ２１６を同一素子内に残す必要はなく、図３(f)に示したようにＣ−Ｃ’線で切断しても構わない。
【００４１】
図４は、上述の図３と同一の工程における、半導体レーザ後端近傍の状態を示した図である。従って、工程は全く対応し、各部には同一の参照符号を付したので、説明は省略する。図４における図３との違いは、モニタストライプ２１６の直下に活性層が残っていることである。これは、ＳｉＯ2マスク２０７の幅が、活性層ストライプ２０５形成用ＳｉＯ2マスク２０６の幅以上に設定されているからである。
【００４２】
図５に、図３(c)および図４(c)に示した工程における、ウエハの平面図を示す。ｐ−ＩｎＰ層２０３の上に活性層ストライプ形成用ＳｉＯ2マスク２０６及びモニタストライプ形成用ＳｉＯ2マスク２０７がパターニングされている。この後の工程を経たウエハは、表面にいくつかの処理を施され、図５に示されているＥ−Ｅ’線、Ｆ−Ｆ’線、Ｇ−Ｇ’線、Ｈ−Ｈ’線に沿ってへき開されて、半導体レーザチップ２１７を構成する。
【００４３】
なお、モニタストライプを形成するためのＳｉＯ2マスクは、幅を均一とし、形状も長方形としてもよい。また、出射端近傍において、活性層ストライプを形成するためのＳｉＯ2マスクの幅は、モニタストライプを形成するためのＳｉＯ2マスクの幅より小さくしてもよい。この場合、モニタストライプ形成用ＳｉＯ2マスクの出射端近傍の幅のみ細くしておけば、活性層ストライプの出射端を目視により容易に見つけ出すことができる。
【００４４】
また、本実施の形態においては、分離溝を、モニタストライプと活性層ストライプの間に形成した例を示したが、分離溝の位置を、モニタストライプの位置に一致させて、最終的な半導体レーザの形態において、モニタストライプが残っていない状態にしてもよい。モニタストライプは、活性層ストライプ形成時に、活性層幅を制御するためにのみ形成されればよいからである。
【００４５】
【発明の効果】
以上のように本発明によれば、活性層ストライプと平行にモニタストライプを形成することにより、以下のような効果を得ることができる。
【００４６】
先ず、活性層ストライプを形成するための誘電体マスクの幅よりモニタストライプを形成するための誘電体マスクの幅を小さくすることにより、モニタストライプ直下の結晶の消失をもって、活性層ストライプ形成のためのウエットエッチングの終点とすることができる。この終点検出法により、活性層ストライプ幅の誤測定がなくなり、半導体レーザの特性の安定化が図られる。
【００４７】
次に、活性層ストライプ幅がテーパ状に変化している型の半導体レーザ、テーパ活性層型狭放射角レーザの場合、テーパ活性層の後端部と出射端部の目視による位置同定がウエハ上では困難であるが、モニタストライプの位置と形状を本発明のようにすることにより、容易に確認することが可能となる。これにより、活性層ストライプ形成工程の処理時間を大幅に短縮することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体レーザの斜視図
【図２】 図１の半導体レーザにおけるＡ−Ａ’断面図
【図３】 本発明の実施の形態２における半導体レーザの製造方法の工程を示す断面図
【図４】 図３と同一の工程におけるウエハの他の部分の断面を示す断面図
【図５】 図３および図４に示された工程の一部におけるウエハの平面図
【図６】 従来例の半導体レーザの製造方法の工程を示す断面図
【符号の説明】
１００ ｎ−ＩｎＰ基板
１０１ ｎ−ＩｎＰ層
１０２ 活性層
１０３ ｐ−ＩｎＰ層
１０４ 活性層ストライプ
１０５ ｐ−ＩｎＰ埋め込み層
１０６ ｎ−ＩｎＰ埋め込み層
１０７ ｐ−ＩｎＰ埋め込み層
１０８ コンタクト層
１０９ ｐ型電極
１１０ ｎ型電極
１１１、１１２ 分離溝
１１３ 出射端
１１４ 後端
１１５ モニタストライプ
２００ ｎ−ＩｎＰ基板
２０１ ｎ−ＩｎＰ層
２０２ 活性層
２０３ ｐ−ＩｎＰ層
２０４ ＳｉＯ2膜
２０５ 活性層ストライプ
２０６ ＳｉＯ2マスク
２０７ ＳｉＯ2マスク
２０８ ｐ−ＩｎＰ埋め込み層
２０９ ｎ−ＩｎＰ埋め込み層
２１０ ｐ−ＩｎＰ層
２１１ コンタクト層
２１２、２１３ 分離溝
２１４ ｐ型電極
２１５ ｎ型電極
２１６ モニタストライプ
【発明の属する分野】
本発明は、半導体レーザの製造方法に関する。
【０００２】
【従来の技術】
従来の半導体レーザの製造方法として何種類かあるうちの、本発明に関連のある従来例として、ＩｎＰ基板を用いた光通信用半導体レーザ、特にレーザ光の放射角が小さい狭放射角レーザの製造方法について、以下に述べる。
【０００３】
狭放射角レーザには、レーザを構成する活性層及び導波路層の膜厚を共振器方向において変化させることで放射角を抑制する型のものと、導波路層及び活性層の厚さは変化させずに、共振器方向において活性層ストライプの幅をテーパ状に変化させることで放射角を抑制するテーパ活性層型のものがある。後者の型では、基板上に誘電体をテーパ形状に加工した誘電体マスクを用いて、基板をエッチングし、テーパ活性層ストライプを形成する。
【０００４】
上記テーパ活性層型狭放射角レーザの製造方法について、図６を参照して説明する。まず図６（ａ）に示すように、ｎ−ＩｎＰ基板６００上に、ｎ−ＩｎＰ層６０１と、活性層６０２と、ｐ−ＩｎＰ層６０３とをこの順に成長させて、その上に図６（ｂ）に示すように、ＳｉＯ2膜６０４を堆積させる。次に、通常のフォトリソグラフィー法とリアクティブ・イオン・エッチング法により、ＳｉＯ2膜６０４をストライプ形状に加工し、図６（ｃ）に示すようにＳｉＯ2マスク６０５とする。ＳｉＯ2マスク６０５は、半導体レーザの後端側から出射端側に向かって、扇のように幅が徐々に狭くなっていくテーパ状に形成される。後端側と出射端側のＳｉＯ2マスク６０５幅の差は約１μｍである。共振器の長さは約３００μｍから約８００μｍである。
【０００５】
次にＳｉＯ2マスク６０５を用いて、ｎ−ＩｎＰ層６０１と、活性層６０２とｐ−ＩｎＰ層６０３を酢酸、塩酸、過酸化水素水の混合液により除去する（図６（ｄ）参照）。この時ＳｉＯ2マスク６０５の側端部からサイドエッチングが入り、活性層６０２の幅がＳｉＯ2マスク６０５の幅より小さくなる。活性層６０２の幅が所定の値になった時点でエッチングの終点とする。目標とする活性層６０２の幅は、０．５μｍから１μｍである。次に、エッチングにより露出した底面をｎ−ＩｎＰ基板６００表面から所定の深さにするために、塩酸、リン酸の混合液により、活性層６０２の幅を変えることなくエッチングを行う。
【０００６】
次に図６（ｅ）に示すように、気相成長法を用いて、ｐ−ＩｎＰ埋め込み層６０６、ｎ−ＩｎＰ埋め込み層６０７、ｐ−ＩｎＰ埋め込み層６０８、コンタクト層６０９をこの順に成長する。さらに図６（ｆ）に示すように、分離溝６１０と６１１、ｐ型電極６１２を、裏面にｎ型電極６１３を形成して完成する。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記従来の製造方法では、以下に述べる問題点がある。
【０００８】
テーパ活性層ストライプを形成するウエットエッチング工程により、誘電体マスク側端部からサイドエッチングを入れて、出射端部の活性層幅をサブミクロンサイズまで加工する際に、エッチングの終点検出は、出射端部の活性層幅を光学顕微鏡により測定し、所定の寸法内に収まっていることを確認することによって行う。テーパ活性層ストライプは共振器方向で幅が変化しているが、後端部の幅と出射端部の幅の差は約１μｍしかなく、ウエハ上では１本のストライプとしてしか見えない。従って、目視で出射端部分を同定することは非常に困難である。
【０００９】
このため、出射端部の同定に時間を要し、スループットの低下を引き起こしたり、出射端位置の同定ミスを引き起こしたりする。さらには、サブミクロンサイズの活性層幅の測定が困難なため、しばしば誤測定が発生し、加工不良やレーザ特性の不良を引き起こしていた。
【００１０】
本発明は、出射端部の活性層幅をサブミクロンサイズまで加工する際に、エッチングの終点検出が容易で、誤測定を防止できる、半導体レーザの製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
【００１７】
本発明の半導体レーザの製造方法は、基板上に、第１の半導体層、半導体多層膜からなる活性層、および第２の半導体層を順次堆積させてストライプ用積層膜を形成し、さらにストライプ用積層膜上に誘電体膜を堆積する工程と、誘電体膜を所定の形状に加工して誘電体マスクを形成する工程と、誘電体マスクを用い、ストライプ用積層膜をエッチングして活性層ストライプを形成するエッチング工程とを備える。誘電体マスクを形成する工程において、活性層ストライプを形成するための第１の誘電体マスクとともに、第１の誘電体マスクと平行に第２の誘電体マスクを形成する。エッチング工程において、第１の誘電体マスクを用いてその直下に活性層ストライプを形成するとともに、第２の誘電体マスクを用いてその直下にモニタストライプを形成し、モニタストライプにおける活性層の幅を基準にしてエッチングの終了検出を行う。第２の誘電体マスクを、その幅が半導体レーザの共振器方向において変化し、出射端近傍での幅より、出射端近傍以外での幅の方が大きくなるように形成し、活性層ストライプの出射端近傍における、活性層ストライプ中の活性層の幅をＷａとし、第１の誘電体マスクの幅をＷ１とし、第２の誘電体マスクの幅をＷ２としたとき、（式２）の関係を満たすように、Ｗａ、Ｗ１、Ｗ２の値を設定する。
【００１８】
Ｗ２≦Ｗ１−Ｗａ （式２）
この方法によれば、モニタストライプ直下の活性層が消失した時点で、直近にある活性層ストライプの出射端幅は最適値となっている。
【００２３】
さらに、上記の製造方法において、エッチング工程によりストライプ状に形成された層を埋め込んで、順次第１の埋め込み層、第２の埋め込み層、および第３の埋め込み層を積層し、第３の埋め込み層上にコンタクト層を形成し、モニタストライプが形成された位置に分離溝を形成し、それにより、モニタストライプを消失させてもよい。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図５を参照して説明する。
【００２５】
（実施の形態１）
図１は、本発明の実施の形態１における半導体レーザの斜視図である。図１において、ｎ−ＩｎＰ基板１００上には、ｎ−ＩｎＰ層１０１、活性層１０２、ｐ−ＩｎＰ層１０３がこの順に積層されている。これらの層がストライプ状に加工されて、活性層ストライプ１０４を構成する。活性層ストライプ１０４は、ｐ−ＩｎＰ埋め込み層１０５、ｎ−ＩｎＰ埋め込み層１０６、ｐ−ＩｎＰ埋め込み層１０７、コンタクト層１０８によって埋め込まれている。コンタクト層１０８上にはｐ型電極１０９が、ｎ−ＩｎＰ基板１００裏面にはｎ型電極１１０が形成されている。活性層ストライプ１０４の両側には、半導体レーザの電気容量を低減するため、あるいは以下に述べるモニタストライプとの絶縁を行うために、ｎ−ＩｎＰ基板１００に達する深さまで掘られた分離溝１１１、１１２が形成されている。
【００２６】
図１に１１３で示されている断面はレーザ光の出射端であり、図中に表されていない側の面が後端１１４である。出射端１１３部の活性層１０２の幅（Ｗａ）は、後端１１４部の活性層１０２の幅よりも小さく、約０．７μｍ程度である。
【００２７】
活性層ストライプ１０４に隣接して、モニタストライプ１１５が形成されている。モニタストライプ１１５は、本実施の形態１で説明している半導体レーザの作製プロセス途中で用いられるものであり、半導体レーザとして、電気的、光学的役割は有していない。従って、半導体レーザ作製のプロセスにおいて、図１に示すＢ−Ｂ'線で切断し、最終的にモニタストライプ１１５が半導体レーザに残らないようにしても構わない。
【００２８】
図２は、図１におけるＡ−Ａ’線での切断面を示す。ｎ−ＩｎＰ層１０１、活性層１０２、ｐ−ＩｎＰ層１０３がストライプ状に加工されて、活性層ストライプ１０４を構成する。一方、活性層ストライプ１０４に隣接して、モニタストライプ１１５も形成されている。モニタストライプ１１５も、ｎ−ＩｎＰ層１０１、活性層１０２、ｐ−ＩｎＰ層１０３がストライプ状に加工されて形成されている。図１の出射端１１３に示したモニタストライプ１１５との違いは、活性層１０２が残されているか否かにある。すなわち、モニタストライプ１１５を形成する際に用いる誘電体マスク（図示せず）の幅が、共振器方向で異なる二つの領域を持ち、出射端近傍の幅が狭く、後端近傍の幅が広いことにより、出射端近傍のモニタストライプライプ１１５直下の活性層１０２が消失してしまうため、モニタストライプ１１５の形状にこのような相違が生じる。
【００２９】
活性層ストライプ１０４を形成するための誘電体マスク（図示せず）の出射端部の幅をＷ１、モニタストライプ１１５を形成するための誘電体マスク（図示せず）の出射端部の幅をＷ２、活性層ストライプの出射端幅をＷａとする時、（式２）の関係を満たすようにそれぞれの誘電体マスクを形成する。
【００３０】
Ｗ２≦Ｗ１−Ｗａ （式２）
これにより、モニタストライプ用誘電体マスク（図示せず）直下の活性層１０２が消失した時点で、活性層ストライプ１０４の出射端幅が最適値となっており、終点検出が可能となる。モニタストライプ用誘電体マスク（図示せず）の剥離を防止するために、出射端近傍以外の幅は、広く設定する。
【００３１】
図１において出射端には反射防止膜を、後端には後反射膜をそれぞれ堆積しても構わない。勿論、両端面はへき開面のままでも構わず、後端面のみ後反射膜を堆積しても構わない。
【００３２】
なお、本実施の形態においては、モニタストライプの幅が広い領域と狭い領域を持つ場合について説明したが、一様な幅を有し、活性層が残っているストライプ形状であっても良い。または、モニタストライプの断面形状が全域に渡って、図１の出射端１１３に示したような、活性層が残っていない形状であっても良い。
【００３３】
（実施の形態２）
図３及び図４は、実施の形態２における半導体レーザの製造方法の工程を示す断面図である。図３は半導体レーザ出射端の断面図、図４は半導体レーザ後端近傍の断面図である。
【００３４】
まず、図３(a)に示すように、ｎ−ＩｎＰ基板２００上に、ｎ−ＩｎＰ層２０１、活性層２０２、ｐ−ＩｎＰ層２０３をこの順に結晶成長させる。この上に、図３(b)に示すように、プラズマＣＶＤを用いてＳｉＯ2膜２０４を堆積する。次に図３(c)に示すように、フォトリソグラフィにより、ＳｉＯ2膜２０４をストライプ状に加工する。この時、活性層ストライプ２０５（図３(d)参照）を形成するためのＳｉＯ2マスク２０６と、モニタストライプ２１６（図３(d)参照）を形成するためのＳｉＯ2マスク２０７とを、２本互いに平行に形成しておく。
【００３５】
ＳｉＯ2マスク２０６は、半導体レーザの共振器方向に沿って、後端から出射端に向かいテーパ状に幅が徐々に狭くなっており、後端と出射端の幅の差は、約１μｍ程度である。一方、ＳｉＯ2マスク２０７は、出射端近傍では細くなっているが、出射端から少し離れた部分の幅はそれよりも広くなっている。これは、後述するように、ウエットエッチング工程でのＳｉＯ2マスク２０７の剥離防止のためである。
【００３６】
次に図３(d)に示すように、ＳｉＯ2マスク２０６及びＳｉＯ2マスク２０７で覆いつつ、塩酸、酢酸、過酸化水素水からなる混合液で、ｎ−ＩｎＰ層２０１、活性層２０２、ｐ−ＩｎＰ層２０３、及びｎ−ＩｎＰ基板２００の一部を、ウエットエッチングする。ＳｉＯ2マスク２０６の出射端における幅をＷ１、ＳｉＯ2マスク２０７の出射端おける幅をＷ２、ＳｉＯ2マスク２０６の下に形成される活性層ストライプ２０５の幅をＷａとした時、これらの関係が上記の（式２）を満たすように設定しておくと、出射端近傍のＳｉＯ2マスク２０７直下の結晶がサイドエッチングによって消失したとき、隣接する活性層ストライプ２０５の出射端部分の幅は目標値であるＷａにほぼ等しくなる。
【００３７】
従って、モニタストライプ２１６は、図３(d)の工程において終点検出に用いられる。また、モニタストライプ２１６の幅の狭い部分をＳｉＯ2マスク２０７の出射端近傍のみにしておき、残りの部分の幅を太くしておけば、活性層ストライプ２０５の出射端の目視が非常に容易になり、作業性が向上する。また、ＳｉＯ2マスク２０６を通して、下の活性層ストライプ２０５の幅を光学顕微鏡で測定する際、側端部の境界線が曖昧で誤差が生じるような場合でも、出射端部分のモニタストライプ２１６直下の結晶がちょうど消失した時点で、活性層ストライプ２０５の幅が最適値となっていることを確認できる。
【００３８】
次に図３(e)に示すように、バッファードフッ酸でＳｉＯ2マスク２０６及び２０７を除去した後、気相成長法により、ｐ−ＩｎＰ埋め込み層２０８、ｎ−ＩｎＰ埋め込み層２０９、ｐ−ＩｎＰ層２１０、コンタクト層２１１をこの順に成長させて、活性層ストライプ２０５とモニタストライプ２１６を埋め込む。
【００３９】
次に図３(f)に示すように、電気容量を低減するためと、活性層ストライプ２０５とモニタストライプ２１６を絶縁するために分離溝２１２、２１３を形成し、ｐ型電極２１４を表面に、ｎ型電極２１５をｎ−ＩｎＰ基板２００裏面にそれぞれ蒸着する。
【００４０】
なお、本実施の形態の方法で作製する半導体レーザが、ウエハ状態から素子単体に切り出される際、必ずしもモニタストライプ２１６を同一素子内に残す必要はなく、図３(f)に示したようにＣ−Ｃ’線で切断しても構わない。
【００４１】
図４は、上述の図３と同一の工程における、半導体レーザ後端近傍の状態を示した図である。従って、工程は全く対応し、各部には同一の参照符号を付したので、説明は省略する。図４における図３との違いは、モニタストライプ２１６の直下に活性層が残っていることである。これは、ＳｉＯ2マスク２０７の幅が、活性層ストライプ２０５形成用ＳｉＯ2マスク２０６の幅以上に設定されているからである。
【００４２】
図５に、図３(c)および図４(c)に示した工程における、ウエハの平面図を示す。ｐ−ＩｎＰ層２０３の上に活性層ストライプ形成用ＳｉＯ2マスク２０６及びモニタストライプ形成用ＳｉＯ2マスク２０７がパターニングされている。この後の工程を経たウエハは、表面にいくつかの処理を施され、図５に示されているＥ−Ｅ’線、Ｆ−Ｆ’線、Ｇ−Ｇ’線、Ｈ−Ｈ’線に沿ってへき開されて、半導体レーザチップ２１７を構成する。
【００４３】
なお、モニタストライプを形成するためのＳｉＯ2マスクは、幅を均一とし、形状も長方形としてもよい。また、出射端近傍において、活性層ストライプを形成するためのＳｉＯ2マスクの幅は、モニタストライプを形成するためのＳｉＯ2マスクの幅より小さくしてもよい。この場合、モニタストライプ形成用ＳｉＯ2マスクの出射端近傍の幅のみ細くしておけば、活性層ストライプの出射端を目視により容易に見つけ出すことができる。
【００４４】
また、本実施の形態においては、分離溝を、モニタストライプと活性層ストライプの間に形成した例を示したが、分離溝の位置を、モニタストライプの位置に一致させて、最終的な半導体レーザの形態において、モニタストライプが残っていない状態にしてもよい。モニタストライプは、活性層ストライプ形成時に、活性層幅を制御するためにのみ形成されればよいからである。
【００４５】
【発明の効果】
以上のように本発明によれば、活性層ストライプと平行にモニタストライプを形成することにより、以下のような効果を得ることができる。
【００４６】
先ず、活性層ストライプを形成するための誘電体マスクの幅よりモニタストライプを形成するための誘電体マスクの幅を小さくすることにより、モニタストライプ直下の結晶の消失をもって、活性層ストライプ形成のためのウエットエッチングの終点とすることができる。この終点検出法により、活性層ストライプ幅の誤測定がなくなり、半導体レーザの特性の安定化が図られる。
【００４７】
次に、活性層ストライプ幅がテーパ状に変化している型の半導体レーザ、テーパ活性層型狭放射角レーザの場合、テーパ活性層の後端部と出射端部の目視による位置同定がウエハ上では困難であるが、モニタストライプの位置と形状を本発明のようにすることにより、容易に確認することが可能となる。これにより、活性層ストライプ形成工程の処理時間を大幅に短縮することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体レーザの斜視図
【図２】 図１の半導体レーザにおけるＡ−Ａ’断面図
【図３】 本発明の実施の形態２における半導体レーザの製造方法の工程を示す断面図
【図４】 図３と同一の工程におけるウエハの他の部分の断面を示す断面図
【図５】 図３および図４に示された工程の一部におけるウエハの平面図
【図６】 従来例の半導体レーザの製造方法の工程を示す断面図
【符号の説明】
１００ ｎ−ＩｎＰ基板
１０１ ｎ−ＩｎＰ層
１０２ 活性層
１０３ ｐ−ＩｎＰ層
１０４ 活性層ストライプ
１０５ ｐ−ＩｎＰ埋め込み層
１０６ ｎ−ＩｎＰ埋め込み層
１０７ ｐ−ＩｎＰ埋め込み層
１０８ コンタクト層
１０９ ｐ型電極
１１０ ｎ型電極
１１１、１１２ 分離溝
１１３ 出射端
１１４ 後端
１１５ モニタストライプ
２００ ｎ−ＩｎＰ基板
２０１ ｎ−ＩｎＰ層
２０２ 活性層
２０３ ｐ−ＩｎＰ層
２０４ ＳｉＯ2膜
２０５ 活性層ストライプ
２０６ ＳｉＯ2マスク
２０７ ＳｉＯ2マスク
２０８ ｐ−ＩｎＰ埋め込み層
２０９ ｎ−ＩｎＰ埋め込み層
２１０ ｐ−ＩｎＰ層
２１１ コンタクト層
２１２、２１３ 分離溝
２１４ ｐ型電極
２１５ ｎ型電極
２１６ モニタストライプ
Claims (2)
- 基板上に、第１の半導体層、半導体多層膜からなる活性層、および第２の半導体層を順次堆積させてストライプ用積層膜を形成し、さらに前記ストライプ用積層膜上に誘電体膜を堆積する工程と、前記誘電体膜を所定の形状に加工して誘電体マスクを形成する工程と、前記誘電体マスクを用い、前記ストライプ用積層膜をエッチングして活性層ストライプを形成するエッチング工程とを備えた半導体レーザの製造方法であって、
前記誘電体マスクを形成する工程において、前記活性層ストライプを形成するための第１の誘電体マスクとともに、前記第１の誘電体マスクと平行に第２の誘電体マスクを形成し、
前記エッチング工程において、前記第１の誘電体マスクを用いてその直下に前記活性層ストライプを形成するとともに、前記第２の誘電体マスクを用いてその直下にモニタストライプを形成し、前記モニタストライプにおける前記活性層の幅を基準にしてエッチングの終了検出を行い、
前記第２の誘電体マスクを、その幅が半導体レーザの共振器方向において変化し、出射端近傍での幅より、出射端近傍以外での幅の方が大きくなるように形成し、
前記活性層ストライプの出射端近傍における、前記活性層ストライプ中の前記活性層の幅をＷａとし、前記第１の誘電体マスクの幅をＷ１とし、前記第２の誘電体マスクの幅をＷ２としたとき、（式２）の関係を満たすように、Ｗａ、Ｗ１、Ｗ２の値を設定することを特徴とする半導体レーザの製造方法。
Ｗ２≦Ｗ１−Ｗａ （式２） - 基板上に、第１の半導体層、半導体多層膜からなる活性層、および第２の半導体層を順次堆積させてストライプ用積層膜を形成し、さらに前記ストライプ用積層膜上に誘電体膜を堆積する工程と、前記誘電体膜を所定の形状に加工して誘電体マスクを形成する工程と、前記誘電体マスクを用い、前記ストライプ用積層膜をエッチングして活性層ストライプを形成するエッチング工程とを備えた半導体レーザの製造方法であって、
前記誘電体マスクを形成する工程において、前記活性層ストライプを形成するための第１の誘電体マスクとともに、前記第１の誘電体マスクと平行に第２の誘電体マスクを形成し、
前記エッチング工程において、前記第１の誘電体マスクを用いてその直下に前記活性層ストライプを形成するとともに、前記第２の誘電体マスクを用いてその直下にモニタストライプを形成し、前記モニタストライプにおける前記活性層の幅を基準にしてエッチングの終了検出を行い、
前記エッチング工程によりストライプ状に形成された層を埋め込んで、順次第１の埋め込み層、第２の埋め込み層、および第３の埋め込み層を積層し、前記第３の埋め込み層上にコンタクト層を形成し、
前記モニタストライプが形成された位置に分離溝を形成することにより、前記モニタストライプを消失させ、
前記第２の誘電体マスクを、その幅が半導体レーザの共振器方向において変化し、出射端近傍での幅より、出射端近傍以外での幅の方が大きくなるように形成し、
前記活性層ストライプの出射端近傍における、前記活性層ストライプ中の前記活性層の幅をＷａとし、前記第１の誘電体マスクの幅をＷ１とし、前記第２の誘電体マスクの幅をＷ２としたとき、（式２）の関係を満たすように、Ｗａ、Ｗ１、Ｗ２の値を設定することを特徴とする半導体レーザの製造方法。
Ｗ２≦Ｗ１−Ｗａ （式２）
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148230A JP3848546B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体レーザの製造方法 |
| US10/145,647 US6810059B2 (en) | 2001-05-17 | 2002-05-14 | Semiconductor laser and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001148230A JP3848546B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344086A JP2002344086A (ja) | 2002-11-29 |
| JP3848546B2 true JP3848546B2 (ja) | 2006-11-22 |
Family
ID=18993596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001148230A Expired - Fee Related JP3848546B2 (ja) | 2001-05-17 | 2001-05-17 | 半導体レーザの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6810059B2 (ja) |
| JP (1) | JP3848546B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382399C (zh) * | 2004-11-11 | 2008-04-16 | 三菱电机株式会社 | 半导体激光器 |
| KR100640397B1 (ko) * | 2004-11-17 | 2006-10-30 | 삼성전자주식회사 | 식각 종료점의 검출 방법 |
| WO2018180952A1 (ja) | 2017-03-29 | 2018-10-04 | パナソニックＩｐマネジメント株式会社 | 窒化物半導体発光素子、窒化物半導体発光素子の製造方法及び窒化物半導体発光装置 |
| DE102018123019A1 (de) * | 2018-09-19 | 2020-03-19 | Osram Opto Semiconductors Gmbh | Gewinngeführter halbleiterlaser und herstellungsverfahren hierfür |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4652333A (en) * | 1985-06-19 | 1987-03-24 | Honeywell Inc. | Etch process monitors for buried heterostructures |
| JPH06120615A (ja) | 1992-08-21 | 1994-04-28 | Furukawa Electric Co Ltd:The | 半導体レーザ素子の製造方法 |
| WO1997024787A1 (fr) * | 1995-12-28 | 1997-07-10 | Matsushita Electric Industrial Co., Ltd. | Laser a semi-conducteur et procede de fabrication correspondant |
-
2001
- 2001-05-17 JP JP2001148230A patent/JP3848546B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-14 US US10/145,647 patent/US6810059B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020172249A1 (en) | 2002-11-21 |
| US6810059B2 (en) | 2004-10-26 |
| JP2002344086A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573116B2 (en) | Ridge type semiconductor laser of laterally-coupled distributed feedback and method of manufacturing the same | |
| US6289030B1 (en) | Fabrication of semiconductor devices | |
| US11283233B2 (en) | Method of fabricating semiconductor light-emitting device and semiconductor light-emitting device | |
| US8009711B2 (en) | Etched-facet ridge lasers with etch-stop | |
| US9153942B2 (en) | Method of manufacturing semiconductor device | |
| US20070253457A1 (en) | Semiconductor laser device and method for fabricating the same | |
| KR100520796B1 (ko) | 평면 매립형 반도체 광 증폭기의 제작 방법 | |
| US7674391B2 (en) | Manufacturing method of optical semiconductor device | |
| KR100912564B1 (ko) | 반도체 광 소자 및 그 제조 방법 | |
| JP3848546B2 (ja) | 半導体レーザの製造方法 | |
| KR20180137829A (ko) | 식각정지층을 포함하는 하이브리드 광소자 및 그 제조방법 | |
| JP5273459B2 (ja) | 半導体レーザの製造方法 | |
| JP2006093682A (ja) | 半導体レーザおよびその製造方法 | |
| CN115149399A (zh) | 光栅激光器及制备方法 | |
| JP7159750B2 (ja) | 光半導体素子およびその製造方法 | |
| JP7040604B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| US11735888B2 (en) | Semiconductor optical device and method for producing semiconductor optical device | |
| JP5264764B2 (ja) | エッチストップを有するエッチングされたファセットリッジレーザ | |
| JP4489691B2 (ja) | 半導体光素子の製造方法 | |
| JP2006261706A (ja) | 半導体装置 | |
| JP4161671B2 (ja) | 光集積素子の製造方法 | |
| EP0856894A1 (en) | Coating deposition on a semiconductor optical device | |
| JP2008098362A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH07312456A (ja) | 量子細線の作製方法 | |
| JPH06152062A (ja) | 半導体レーザの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060825 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |