JP2006261706A

JP2006261706A - 半導体装置

Info

Publication number: JP2006261706A
Application number: JP2006175906A
Authority: JP
Inventors: Keiichi Yabusaki; 慶一藪▲崎▼; Norio Okubo; 典雄大久保
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2000-12-27
Filing date: 2006-06-26
Publication date: 2006-09-28
Anticipated expiration: 2021-12-21
Also published as: JP3911003B2

Abstract

【課題】半導体装置の加工精度および生産効率を高めること。
【解決手段】半導体レーザ装置は、半導体基板２の上面に、下側クラッド層３、活性層４、上側クラッド層５、コンタクト層９、絶縁膜６が生成されている。また、上側クラッド層５、コンタクト層９、絶縁膜６は、エッチングによってリッジ部１２をなしている。さらに、半導体基板２の下面に負電極１が生成され、多層膜基板３１の上面には導電体層７が生成されている。また、導電体層７は、リッジ部１２の側面において少なくとも１５０ｎｍの厚みを有し、リッジ部１２は砂時計形の断面形状を有する。
【選択図】図１

Description

この発明は、半導体装置に関し、特に半導体基板上に隆起したリッジ部の側面を覆う被覆部における亀裂の発生を防止する半導体装置に関する。

従来から、半導体基板上に所定の多層膜を生成し、エッチングなどを用いて加工し、所望の電気回路や電気素子などの半導体装置を作成する技術が用いられている。

図５は、従来の半導体装置である半導体レーザ装置の断面図である。半導体レーザ装置は、ストライプ状の隆起部であるリッジを有し、光および電流の閉じ込めを行うので、簡便な構造で良好なレーザ特性を示し、光通信、光記録、光計測の分野で、発光装置及び光ファイバアンプ励起装置などに多用される。

この半導体レーザ装置は、半導体基板２の上面に、下側クラッド層３、活性層４、上側クラッド層５、コンタクト層９、および絶縁層６が成膜されている。また、上側クラッド層５、コンタクト層９、絶縁層６は、エッチングによってリッジ部１２を形成する。さらに、半導体基板２の下面に負電極１が形成され、半導体レーザ装置の上面には正電極として機能する導電体層１７が形成されている。

この従来の半導体レーザ装置は、図６（ａ）〜６（ｃ）、図７（ａ）〜７（ｃ）に示す製造方法によって製造される。まず、図６（ａ）に示すように、下側クラッド層３、活性層４、上側クラッド層５およびコンタクト層９を、半導体基板２の上面に順次形成する。つぎに、コンタクト層９の上に、レジスト１０を塗布および形成する。

その後、図６（ｂ）に示すように、レジスト１０をマスクとしてコンタクト層９および上側クラッド層５をエッチングし、リッジ部１２を形成する。さらに、図６（ｃ）に示すように、レジスト１０を除去し、上側クラッド層５の上面、リッジ部１２の上面およびリッジ部１２の側面に絶縁層６を形成する。したがって、絶縁層６は、リッジ部１２を完全に覆うこととなる。

その後、図７（ａ）に示すように、絶縁層６の上面にレジスト１１を塗布する。このレジスト１１は、少なくともリッジ部１２に比して高くなるように塗布を行う。さらに、リッジ部１２およびその周辺部分を平坦化するために、レジスト１１の上面に図示しないレジストを塗布して形成する。その後、図７（ｂ）に示すように、フォトリソグラフィ、酸素プラズマアッシング処理を行い、リッジ部１２の上面およびその周囲のレジスト１１を、リッジ部１２の絶縁層６の高さまで除去し、リッジ部１２上面の絶縁層６を露出させる。

その後、図７（ｃ）に示すように、リッジ部１２上面の絶縁層６をプラズマエッチング処理によって除去し、コンタクト層９を露出させる。さらに、レジスト１１を完全に除去し、リッジ部１２の上面および側面に導電体層１７（図５参照）を形成する。つぎに、半導体基板２の下面をミリングおよびポリッシングにより研磨して半導体基板２を薄くする。最後に、半導体基板２の下面に負電極１（図５参照）を形成する。このようにして、従来のリッジ型半導体装置を得ることができる。

導電体層１７は、フォトリソグラフィ工程、堆積工程、メッキ工程を用いて形成する。ここで、フォトリソグラフィ工程は、導電体層１７の形成箇所を露出するためのマスクの生成に用いる。このフォトリソグラフィ工程は、一般に、ＮａＯＨ、ＫＯＨ、水酸化テトラメチルアンモニウム、ＴＭＡＨなどのイオンを用いた処理工程を含む。

次に、堆積工程は、スパッタリングなどを用いて行われ、導電体の整合層を形成する。この導電体の整合層は、金の拡散を防止する障壁として機能する。この導電体層のうち、最終的な半導体装置にとって必要ではないマスクの上に形成された部分は、第２のフォトリソグラフィ工程において、有機溶剤の洗浄によってマスクともに除去される。

つぎに、メッキ工程によって形成される金属層は、通常、ウェハの表面上に形成される。なお、整合層の表面に金を直接にメッキすることができる場合、この工程は省略することができる。第３のフォトリソグラフィ工程は、導電体層１７に対応する露出パターンを有するメッキマスクを半導体基板上面に形成する。このフォトリソグラフィ工程は、メッキマスクに対するイオン処理を含む。つぎに、メッキマスク上から金を厚くメッキし、有機溶媒によってメッキマスクを除去する。また、必要であれば、金の腐食液を用いて、メッキマスクの下の不要な層を除去してもよい。

また、導電体層１７を形成する工程に類似の工程は、負電極１を形成するために用いられ、この工程においてもイオンによる処理や有機溶媒による処理を行う。また、半導体基板を薄くするミリング処理においても、イオンによる処理が行われる。

特開２０００−１０６４７３号公報

しかしながら、上述した従来の半導体レーザ装置は、導電体層１７および負電極１を形成するフォトリソグラフィ工程やメッキ工程において、コンタクト層９に侵食が発生する。コンタクト層９に侵食が発生した場合、半導体レーザ装置の電流経路が狭くなり、電気抵抗が上昇する。この結果、半導体レーザ装置の光出力が低下する。すなわち、従来の半導体レーザ装置では、コンタクト層９に生じる侵食によって半導体レーザ装置の光出力が低下するという問題点があった。

ここで、本発明者は、図７（ｃ）に示したプラズマエッチング処理によって、絶縁層６が平坦な表面ではなく、傾斜面２３を形成することを見出した。図８は、絶縁層６の傾斜面２３を示す図であり、図１１は傾斜面２３の拡大図である。この傾斜面２３は、コンタクト層９のリッジ部と絶縁層６との間にギャップ２４を形成し、導電体層１７を形成する表面に不連続を形成する。

発明者は、鋭意研究の結果、侵食２２は、コンタクト層９の上部、ギャップ２４の近傍に存在することを見出した。また、発明者は、図９に示すように、導電体層１７と絶縁層６との境界に生じた侵食２２の近傍に、導電体層１７の亀裂２１が存在することを見出した。なお、図９は、リッジの左側面に侵食２２と亀裂２１が生じた場合を示すが、同様の侵食および亀裂はリッジの右側面においても発生する。

さらに、発明者は、フォトリソグラフィ工程およびメッキ工程において用いられるイオン溶液が亀裂２１からコンタクト層９に浸透し、電気化学反応によってコンタクト層９を侵食することを見出した。

また、リッジ部１２は、リッジ部１２の幅がコンタクト層９の上面から上側クラッド層５に向かって逆メサ形状となる部分が形成されており、リッジ部１２の側面が逆メサ形状となっていることから、この部分に応力集中が生じてリッジ部１２の側面の導電体層１７に歪みが発生し、亀裂２１が発生するものと考えられる。

この発明は上記に鑑みてなされたものであって、導電体層における亀裂の発生を防止し、コンタクト層の侵食を防止し、高精度で効率良く生産することができる半導体装置およびその製造方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、この発明にかかる半導体装置は、半導体基板上に多層膜構造のリッジ部を形成した半導体装置において、少なくとも、前記リッジ部の上面と前記リッジ部の長手方向側面の一方とを被覆する導電体層を備え、当該導電体層の前記リッジ部の長手方向側面における膜厚は１５０ｎｍ以上であることを特徴とする。

この発明によれば、半導体装置の導電体層は、１５０ｎｍ以上の膜厚をもって多層膜構造のリッジ部の長手方向側面を覆う。

また、この発明にかかる半導体装置は、上記の発明において、前記導電体層の前記リッジ部の長手方向側面における膜厚は、前記リッジ部の上面における膜厚の５０％以上であることを特徴とする。

この発明によれば、半導体装置の導電体層は、リッジ部の上面における膜厚の５０％以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長手方向側面を覆う。

また、この発明にかかる半導体装置は、上記の発明において、前記導電体層の前記リッジ部の長手方向側面における膜厚は、前記リッジ部の上面における膜厚の６０％以上であることを特徴とする。

この発明によれば、半導体装置の導電体層は、リッジ部の上面における膜厚の６０％以上の膜厚をもってリッジ部の長手方向側面を覆う。

また、この発明にかかる半導体装置は、上記の発明において、前記導電体層の前記リッジ部の長手方向側面における膜厚は、前記リッジ部の上面における膜厚の１２０％以下であることを特徴とする。

この発明によれば、半導体装置の導電体層は、リッジ部の長手方向側面においてリッジ部の上面における膜厚の１２０％以下の膜厚を有する。

また、この発明にかかる半導体装置は、上記の発明において、前記導電体層の前記リッジ部の長手方向側面における膜厚は、前記リッジ部の上面における膜厚以下であることを特徴とする。

この発明によれば、半導体装置の導電体層は、リッジ部の長手方向側面においてリッジ部の上面における膜厚に比して小さい膜厚を有する。

また、この発明かかる半導体装置は、上記の発明において、前記導電体層の前記リッジ部の長手方向側面における膜厚は、前記リッジ部の上面における膜厚と略同一であることを特徴とする。

この発明によれば、半導体装置は、リッジ部の上面と長手方向側面とを略同一の厚さで被覆する導電体層を有する。

また、この発明にかかる半導体装置は、上記の発明において、前記導電体層の前記リッジ部の長手方向側面における膜厚は、２００ｎｍ以上であることを特徴とする。

この発明によれば、半導体装置の導電体層は、リッジ部の長手方向側面において２００ｎｍ以上の膜厚を有する。

また、この発明にかかる半導体装置は、上記の発明において、前記導電体層は、１または複数のサブレイヤーによって形成されることを特徴とする。

この発明によれば、１または複数のサブレイヤーによって形成された導電体層によって、リッジ部の長手方向側面を被覆する。

また、この発明にかかる半導体装置は、上記の発明において、前記サブレイヤーの各々は、金の含有率が重量比で５％に比して小さいことを特徴とする。

この発明によれば、導電体層は、金の含有率が重量比で５％に比して小さいサブレイヤーによって形成され、リッジ部の長手方向側面を被覆するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記サブレイヤーの各々は、ビッカース硬度試験による硬度の値が結晶状態で３０以上である材質によって形成されることを特徴とする。

この発明によれば、サブレイヤーは、ビッカース硬度試験による硬度の値が結晶状態で３０以上である材質によって形成され、リッジ部の長手方向側面を被覆するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記サブレイヤーの各々は、結晶状態における延性が金の結晶状態における延性に比して小さい材質によって形成されることを特徴とする。

この発明によれば、サブレイヤーは、結晶状態における延性が金の結晶状態における延性に比して小さい材質によって形成され、リッジ部の長手方向側面を被覆するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記リッジ部の上面の高さは、前記半導体基板の上面に比して高いことを特徴とする。

この発明によれば、半導体装置は、半導体基板表面に対して隆起したリッジ部の側面を導電体層によって被覆するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記半導体基板の上面に溝を備え、当該溝の側面によって前記リッジ部を形成したことを特徴とする。

この発明によれば、半導体表面に溝を形成し、溝と溝との間をリッジ部として利用した半導体装置において、リッジ部の側面を導電体層によって被覆するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記リッジ部の側面と前記導電体層との間に誘電体層を備えたことを特徴とする。

この発明によれば、リッジ部の長手方向側面に誘電体層を介して導電体層を形成するようにしている。

また、この発明にかかる半導体装置の製造方法は、半導体基板上に多層膜構造のリッジ部を有する半導体装置の製造方法において、前記リッジ部を形成する多層膜を順次形成する多層膜形成工程と、少なくとも前記リッジ部の上面と前記リッジ部の長手方向側面の一方とを被覆し、前記リッジ部の長手方向側面における膜厚が１５０ｎｍ以上である導電体層を堆積によって形成する導電体層堆積工程と、を含むことを特徴とする。

この発明によれば、多層膜形成工程によって多層膜構造のリッジ部を形成し、導電体層堆積工程によって１５０ｎｍ以上の膜厚をもってリッジ部の長手方向側面を覆う導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、前記導電体層堆積工程は、前記リッジ部の長手方向側面における膜厚が前記リッジ部の上面における膜厚の５０％以上である導電体層を形成することを特徴とする。

この発明によれば、多層膜形成工程によって多層膜構造のリッジ部を形成し、導電体層堆積工程によってリッジ部の上面における膜厚の５０％以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長手方向側面を覆う導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体堆積工程前にパターンマスクを形成するパターンマスク形成工程と、前記導電体堆積工程後に処理溶液を用いて前記パターンマスクおよび不要な導電体層を除去するパターンマスク除去工程と、をさらに含むことを特徴とする。

この発明によれば、多層膜形成工程によって多層膜構造のリッジ部を形成し、パターンマスク形成工程によってパターンマスクを形成し、導電体層堆積工程によって導電体層を形成し、パターンマスク除去工程によってパターンマスクおよび不要な導電体層を除去する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記多層膜形成工程は、前記リッジ部の側面と前記導電体層との間に誘電体層を形成する誘電体層形成工程を含むことを特徴とする。

この発明によれば、多層膜形成工程は、リッジ部の側面に誘電体層を形成し、誘電体層の上面に導電体層を形成するようにしている。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層堆積工程は、前記リッジ部の長手方向側面における膜厚が２００ｎｍ以上の導電体層を形成することを特徴とする。

この発明によれば、導電体層堆積工程は、リッジ部の長手方向側面において２００ｎｍ以上の膜厚を有する導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層堆積工程は、前記リッジ部の長手方向側面における膜厚が前記リッジ部の上面における膜厚の５０％以上１２０％以下である導電体層を形成することを特徴とする。

この発明によれば、導電体層堆積工程は、リッジ部の上面における膜厚の５０％以上１２０％以下の膜厚を有する導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層堆積工程は、前記リッジ部の長手方向側面における膜厚が前記リッジ部の上面における膜厚の６０％以上である導電体層を形成することを特徴とする。

この発明によれば、導電体層堆積工程は、リッジ部の上面における膜厚の６０％以上の膜厚を有する導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層堆積工程は、前記リッジ部の長手方向側面における膜厚が前記リッジ部の上面における膜厚以下である導電体層を形成することを特徴とする。

この発明によれば、導電体層堆積工程は、リッジ部の上面における膜厚以下の膜厚を有する導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層堆積工程は、前記リッジ部の長手方向側面における膜厚が前記リッジ部の上面における膜厚と略同一である導電体層を形成することを特徴とする。

この発明によれば、導電体層堆積工程は、リッジ部の上面とリッジ部の長手方向側面とを略同一の膜厚によって被覆する導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層形成工程は、前記リッジ部の長手方向側面の上方から前記導電体層を形成する導電体材料を供給することを特徴とする。

この発明によれば、導電体層堆積工程は、リッジ部の長手方向側面の上方から導電体材料を供給し、リッジ部長手方向側面を被覆する導電体層を形成する。

また、この発明にかかる半導体装置の製造方法は、上記の発明において、前記導電体層堆積工程は、前記半導体基板の法線方向を前記導電体材料の供給方向に対して傾けて前記半導体基板を保持し、前記半導体基板の法線方向を軸として前記半導体基板を回転させながら前記導電体層の形成を行うことを特徴とする。

この発明によれば、半導体基板の法線方向を導電体材料の供給方向に対して傾けて半導体基板を保持し、半導体基板の法線方向を軸として回転させながら導電体材料を供給して導電体層を形成する。

また、この発明にかかる半導体装置は、半導体基板上に多層膜構造のリッジ部を形成した半導体装置において、前記リッジ部は、前記半導体基板に接するリッジ底面と、前記リッジ底面の上方に形成された第１のボディセクションと、前記リッジ部の上面と前記第１のボディセクションとの間に形成された第２のボディセクションと、前記第２のボディセクションの側面の一部と前記第１のボディセクションの側面とを少なくとも被覆する誘電体膜と、を備え、前記第１のボディセクションの側面は、垂直メサ傾斜もしくは順メサ傾斜を形成し、前記第２のボディセクションの側面は逆メサ傾斜を形成することを特徴とする。

この発明によれば、半導体装置は、リッジ底面の上方に形成され、垂直メサ傾斜もしくは順メサ傾斜の側面を有する第１のボディセクションと、第１のボディセクションとリッジ部上面との間に形成され、逆メサ傾斜の側面を有する第２のボディセクションとを備えたリッジ部を形成し、リッジ部側面に誘電体膜を形成している。

また、この発明にかかる半導体装置は、上記の発明において、前記誘電体層は、前記第１のボディセクションの側面と前記第２のボディセクションの側面とを全て被覆することを特徴とする。

この発明によれば、リッジ部側面に形成した誘電体膜が、第１のボディセクションの側面と第２のボディセクションの側面とを全て被覆するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記リッジ部の上面近傍は、前記誘電体層に比してプラズマエッチングに対して大きな耐性を有する材質によって形成することを特徴とする。

この発明によれば、リッジ底面の上方に形成され、垂直メサ傾斜もしくは順メサ傾斜の側面を有する第１のボディセクションと、第１のボディセクションとリッジ部上面との間に形成され、逆メサ傾斜の側面を有する第２のボディセクションとを備えたリッジ部の上面近傍を、誘電体層に比してプラズマエッチング速度の低い材質によって形成している。

また、この発明にかかる半導体装置は、上記の発明において、前記誘電体層、前記リッジ部の上面および前記リッジ部側面の上面近傍の一部を被覆する導電体層をさらに備えたことを特徴とする。

この発明によれば、リッジ部の上面と、上面近傍の側面の一部を被覆する導電体層を形成するようにしている。

また、この発明にかかる半導体装置は、上記の発明において、前記リッジ部は、前記リッジ底面において２．７μｍから４．５μｍまでの幅を備え、前記リッジ部の上面は、前記リッジ底面の幅の４０％以上６５％以下の幅を備え、前記第１のボディセクションと前記第２のボディセクションとの接触面は、前記リッジ部の上面の幅の８０％以上９５％以下の幅を備えたことを特徴とする。

この発明によれば、リッジ底面の幅を２．７μｍから４．５μｍまでの値とし、リッジ上面の幅をリッジ底面の幅の４０％以上６５％以下の値とし、前記第１のボディセクションと前記第２のボディセクションとの接触面の幅をリッジ上面の幅の８０％以上９５％以下の値としている。

また、この発明にかかる半導体装置は、上記の発明において、前記リッジ底面から前記第１のボディセクションと前記第２のボディセクションとの接触面までの高さは１．３μｍ以上１．４μｍ以下に形成され、前記第１のボディセクションと前記第２のボディセクションとの接触面から前記リッジ部の上面までの高さは０．４μｍ以上０．６μｍ以下に形成されることを特徴とする。

この発明によれば、リッジ底面から第１のボディセクションと前記第２のボディセクションとの接触面までの高さは１．３μｍ以上１．４μｍとし、第１のボディセクションと第２のボディセクションとの接触面からリッジ部の上面までの高さは０．４μｍ以上０．６μｍとしている。

この発明によれば、半導体装置の導電体層は、１５０ｎｍ以上の膜厚をもって多層膜構造のリッジ部の長手方向側面を覆うので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、半導体装置の導電体層は、リッジ部の上面における膜厚の５０％以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長手方向側面を覆うので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、半導体装置の導電体層は、リッジ部の上面における膜厚の６０％以上の膜厚をもってリッジ部の長手方向側面を覆うので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、半導体装置の導電体層は、リッジ部の長手方向側面においてリッジ部の上面における膜厚の１２０％以下の膜厚を有するので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良くかつ容易に得ることできるという効果を奏する。

また、この発明によれば、半導体装置の導電体層は、リッジ部の長手方向側面においてリッジ部の上面における膜厚に比して小さい膜厚を有するので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良くかつ容易に得ることできるという効果を奏する。

また、この発明によれば、半導体装置は、リッジ部の上面と長手方向側面とを略同一の厚さで被覆する導電体層を有するので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良くかつ容易に得ることできるという効果を奏する。

また、この発明によれば、半導体装置の導電体層は、リッジ部の長手方向側面において２００ｎｍ以上の膜厚を有するので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、１または複数のサブレイヤーによって形成された導電体層によって、リッジ部の長手方向側面を被覆するので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、導電体層は、金の含有率が重量比で５％に比して小さいサブレイヤーによって形成され、リッジ部の長手方向側面を被覆するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、サブレイヤーは、ビッカース硬度試験による硬度の値が結晶状態で３０以上である材質によって形成され、リッジ部の長手方向側面を被覆するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、サブレイヤーは、結晶状態における延性が金の結晶状態における延性に比して小さい材質によって形成され、リッジ部の長手方向側面を被覆するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、半導体装置は、半導体基板表面に対して隆起したリッジ部の側面を導電体層によって被覆するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、半導体表面に溝を形成し、溝と溝との間をリッジ部として利用した半導体装置において、リッジ部の側面を導電体層によって被覆するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、リッジ部の長手方向側面に誘電体層を介して導電体層を形成するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、多層膜形成工程によって多層膜構造のリッジ部を形成し、導電体層堆積工程によって１５０ｎｍ以上の膜厚をもってリッジ部の長手方向側面を覆う導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、多層膜形成工程によって多層膜構造のリッジ部を形成し、導電体層堆積工程によってリッジ部の上面における膜厚の５０％以上かつ１５０ｎｍ以上の膜厚をもってリッジ部の長手方向側面を覆う導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、多層膜形成工程によって多層膜構造のリッジ部を形成し、パターンマスク形成工程によってパターンマスクを形成し、導電体層堆積工程によって導電体層を形成し、パターンマスク除去工程によってパターンマスクおよび不要な導電体層を除去するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、多層膜形成工程は、リッジ部の側面に誘電体層を形成し、誘電体層の上面に導電体層を形成するようにしているので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、導電体層堆積工程は、リッジ部の長手方向側面において２００ｎｍ以上の膜厚を有する導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、導電体層堆積工程は、リッジ部の上面における膜厚の５０％以上１２０％以下の膜厚を有する導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、導電体層堆積工程は、リッジ部の上面における膜厚の６０％以上の膜厚を有する導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、導電体層堆積工程は、リッジ部の上面における膜厚以下の膜厚を有する導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、導電体層堆積工程は、リッジ部の上面とリッジ部の長手方向側面とを略同一の膜厚によって被覆する導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、導電体層堆積工程は、リッジ部の長手方向側面の上方から導電体材料を供給し、リッジ部長手方向側面を被覆する導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、半導体基板の法線方向を導電体材料の供給方向に対して傾けて半導体基板を保持し、半導体基板の法線方向を軸として回転させながら導電体材料を供給して導電体層を形成するので、半導体装置のリッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高い歩留まりで生産することができるという効果を奏する。

また、この発明によれば、半導体装置は、リッジ底面の上方に形成され、垂直メサ傾斜もしくは順メサ傾斜の側面を有する第１のボディセクションと、第１のボディセクションとリッジ部上面との間に形成され、逆メサ傾斜の側面を有する第２のボディセクションとを備えたリッジ部を形成し、リッジ部側面に誘電体膜を形成しているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、リッジ部側面に形成した誘電体膜が、第１のボディセクションの側面と第２のボディセクションの側面とを全て被覆するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、リッジ底面の上方に形成され、垂直メサ傾斜もしくは順メサ傾斜の側面を有する第１のボディセクションと、第１のボディセクションとリッジ部上面との間に形成され、逆メサ傾斜の側面を有する第２のボディセクションとを備えたリッジ部の上面近傍を、誘電体層に比してプラズマエッチング速度の低い材質によって形成しているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、リッジ部の上面と、上面近傍の側面の一部を被覆する導電体層を形成するようにしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、リッジ底面の幅を２．７μｍから４．５μｍまでの値とし、リッジ上面の幅をリッジ底面の幅の４０％以上６５％以下の値とし、前記第１のボディセクションと前記第２のボディセクションとの接触面の幅をリッジ上面の幅の８０％以上９５％以下の値としているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

また、この発明によれば、リッジ底面から第１のボディセクションと前記第２のボディセクションとの接触面までの高さは１．３μｍ以上１．４μｍとし、第１のボディセクションと第２のボディセクションとの接触面からリッジ部の上面までの高さは０．４μｍ以上０．６μｍとしているので、リッジ側面において生ずる応力に対抗し、亀裂や侵食の発生を防止し、高精度な半導体装置を歩留まり良く得ることできるという効果を奏する。

以下に添付図面を参照して、この発明に係る半導体装置およびその製造方法の好適な実施の形態を詳細に説明する。

（実施の形態）
図１は、この発明の実施の形態である半導体レーザ装置の概要構成を示す断面図である。また、図４（ｃ）は、図１に示したリッジ部１２の拡大断面図である。図１において、この半導体レーザ装置を形成する多層膜基板３１は、半導体基板２の上面に、下側クラッド層３、活性層４、上側クラッド層５、コンタクト層９、絶縁層６を生成している。上側クラッド層５、コンタクト層９、絶縁層６は、リッジ部１２を形成している。加えて、正電極として機能する導電体層７を半導体基板２の上面に形成し、負電極１を多層膜基板３１の下面に形成する。

この半導体レーザ装置は、図２（ａ）〜図２（ｃ）、図３（ａ）〜図３（ｃ）、図４（ａ）〜図４（ｃ）に示す工程を用いて製造される。まず、図２（ａ）に示すように、ｎ型ＧａＡｓからなる半導体基板２の上面に、ＭＯＣＶＤ法、ＭＢＥ法などの薄膜エピタキシャル成長方法を用いて、ｎ型ＡｌＧａＡｓからなる下側クラッド層３、活性層４、ｐ型ＡｌＧａＡｓからなる上側クラッド層５、コンタクト層９を順次形成する。なお、コンタクト層９は、ｐ型ＧａＡｓによって形成することが望ましい。つぎに、コンタクト層９の上に、レジスト１０を塗布して形成する。

その後、図２（ｂ）に示すように、クエン酸系溶液を用いたウェットエッチング処理によりコンタクト層９および上側クラッド層５をエッチングし、レジスト１０と同じ幅のリッジ部１２を形成する。

さらに、多層膜基板３１の上面のレジスト１０を、剥離液を用いて溶解して除去する。さらに、残存したレジスト１０を酸素プラズマアッシング処理によって除去する。図４（ａ）は、この酸素プラズマアッシング処理後におけるリッジ部１２の拡大断面図である。図４（ａ）に示すように、リッジ部１２は半導体基板に接するリッジ底面を有し、リッジ底面とリッジ上面との間に側面部を有する。この図から分かる様に、側面部はリッジ中腹でくびれた「砂時計」形を有し、リッジ部１２はこのくびれの下方である下部本体（下側ボディセクション）４１と、くびれの上方である上部本体（上側ボディセクション）４２とに分割される。下側ボディセクション４１の側面部は、下方に広がる順メサ傾斜を有する。ここで、「順メサ傾斜」とは、傾斜の上端が傾斜の下端に比してリッジ中心線４３に近いことをいうものとする。上側ボディセクション４２の側面部は、上方に広がる逆メサ傾斜を有する。ここで、「逆メサ傾斜」とは、傾斜の上端が傾斜の下端に比してリッジ中心線４３から遠いことをいうものとする。なお、レジスト１０をマスクとしてエッチングを行い、リッジ部１２を形成する際に、リッジの上面の両端、すなわち上側ボディセクション４２の上面の両端は、コンタクト層９の一部であるコンタクト層端部９Ａが除去されて丸くなる。コンタクト層端部９Ａが除去されることによって形成される傾斜は、順メサ傾斜もしくは半導体基板２に対して垂直な傾斜、すなわち垂直メサ傾斜となる。この場合、上側ボディセクション４２は、リッジのくびれ部分からコンタクト層端部９Ａまでとなり、リッジ上面までは到達しない。

リッジの「砂時計」形は、厚さ４００ｎｍのｐ型ＧａＡｓからなるコンタクト層９および厚さ１４００ｎｍ〜１５００ｎｍのＡｌ_0.3Ｇａ_0.7Ａｓからなる上側クラッド層５によってリッジ部１２を構成し、このリッジ部１２をクエン酸エッチング処理することで得ることができる。この構成では、クエン酸エッチング処理におけるコンタクト層９と上側クラッド層５とのエッチング速度の違いによって、下側ボディセクション４１に順メサ傾斜を形成し、上側ボディセクション４２に逆メサ傾斜を形成することができる。

半導体レーザ装置の次の製造工程として、多層膜基板３１の上面に、プラズマＣＶＤ法等を用いて絶縁層６を成膜する。この絶縁層６は、上側クラッド層５の上面、リッジ部１２の上面およびリッジ部１２の側面に形成される。なお、絶縁層６には、窒化珪素膜などを用い、約１２０ｎｍの厚さに形成する。この絶縁層６を形成した半導体装置の概要構成を図２（ｃ）に示し、リッジ部１２の拡大図を図４（ｂ）に示す。

つづいて、図３（ａ）に示すように、多層膜基板３１の上面に、少なくともリッジ部１２の段差に比して高くしたレジスト１１を形成する。レジスト１１の形成にはスピンコートなどを用いればよい。

さらに、図３（ｂ）に示すように、フォトリソグラフィ、酸素プラズマエッチング処理によってレジスト１１を除去する。なお、エッチング処理を行う時間を制御し、リッジ部１２上面の絶縁層６が露出した状態でエッチングを終了する。

その後、図３（ｃ）に示すように、たとえばフロン系ガスのプラズマエッチング処理を施して、リッジ部１２上面の絶縁層６を除去する。なお、エッチング処理を行う時間を制御し、コンタクト層９が露出し、さらに小さなオーバーエッチングが発生した状態でエッチングを終了する。ここで、レジスト１１の膜厚は、リッジ部１２の高さ１．８〜２μｍに対して、１．６〜１．８μｍである。このため、レジスト１１は、リッジ部１２上面の絶縁層６をエッチングして除去する場合に、リッジ部１２以外の絶縁層６をエッチングから保護する保護膜として機能する。しかしながら、図４（ｃ）に示すように、リッジ側面の絶縁層６は、上方の一部が除去され、リッジ上面に比して約１００ｎｍ低くなる。

その後、有機溶媒などの剥離液を用いてレジスト１１を溶解、除去し、さらに、酸素プラズマアッシング処理を施して、残存したレジスト１１を除去する。なお、剥離液としては、芳香族炭化水素：フェノール：アルキルベンゼンスルホン酸＝６：２：２などを用いることができる。

つぎに、リッジ部１２のコンタクト層９の露出面上、および絶縁層６の上に、フォトリソグラフィ技術と蒸着装置またはスパッタ装置（例えば平行スパッタ装置）を用いて厚さ２００ｎｍの導電体層７（図１参照）を形成する。フォトリソグラフィ工程において、フォトレジストは通常２μｍ以上の厚さで基板上面に形成され、形成する導電体層７に対応してパターニングおよび除去される。たとえば、リッジ上面およびリッジ側面に導電体層７を形成する場合、リッジ上面およびリッジ側面のフォトレジストを除去する。その後、導電体層７を形成する導電体物質を、半導体基板の上面全体に堆積させる。ここで、半導体基板の上面全体とは、リッジ上面、リッジ側面およびリッジ両側に残ったフォトレジストの上面を指す。リッジ両側に残ったフォトレジストおよびフォトレジスト上面の導電体物質は、剥離液を用いて除去する。この剥離液としては、通常、有機溶媒を用いる。導電体層７は、チタン層（第１サブレイヤー）、プラチナ層（第２サブレイヤー）、チタン層および金層を順次蒸着して形成する。または、チタン層（第１サブレイヤー）、プラチナ層（第２サブレイヤー）および金層を順次蒸着して導電体層７としてもよい。ここで、第１サブレイヤーは、厚さ７５ｎｍ以上の高粘性金属層である。また、第２サブレイヤーは、厚さ７５ｎｍ以上の金拡散防止層であり、金層から金が拡散することを防止する。この第１サブレイヤーおよび第２サブレイヤー層は、金の含有率が重量比で各々５．０％以下であることが好ましい。この金の含有率は、さらに好ましくは０．５％以下であり、全く含まないのが理想的である。

ここで、堆積工程は、ＣＶＤ装置やスパッタリング装置などの堆積装置によって行うドライデポジション、およびそれに類するものを指す。堆積装置は、低圧もしくは真空中で堆積物質を流す堆積軸と、基板を保持するホルダとを有する。ホルダは、ホルダに載置した基板表面の法線方向に設けたホルダの中心軸によって自転可能とする。また、ホルダは、その中心軸を堆積物質の流れる方向に対して傾けて設ける。この傾きとしては、例えば、堆積物質の流れる方向に対して鋭角に設けるようにする。この構成によれば、リッジ部１２の上面における電極の厚さと、リッジ部１２側面における電極の厚さとをほぼ同じとすることができる。リッジ部１２を有する多層膜基板３１をホルダに載置し、ホルダを傾けて組付け、ホルダを回転させながら堆積工程を行う。その結果、導電体材料は、リッジ部１２上面、リッジ部１２側面および絶縁層６の上面に付着し、導電体層７を形成する。この方法では、導電体層７は、メッキ溶液などのイオン溶液、有機溶媒、その他の液体対して露出されることなく、１５０ｎｍ以上、より好適には２００ｎｍ以上の厚さに形成することができる。

つぎに、従来技術に示した半導体基板と同様に、導電体層７を金（Ａｕ）によって厚くメッキし、正電極を形成する。このメッキ工程では、メッキマスクのパターニングにイオン水溶液を使用し、金メッキにイオンメッキ溶液を使用する。イオン水溶液およびイオンメッキ溶液は、導電体層７に接触し、導電体層７から浸透した場合にリッジに腐食部分を発生させる。しかしながら、この発明においては、リッジ側面の導電体層７の厚さによって浸透および侵食の発生を防止することができる。

金は、導電体層７に含まれる第１サブレイヤーおよび第２サブレイヤーに比して柔らかく、延性が高い。（言い換えれば、第１サブレイヤーおよび第２サブレイヤーに用いた物質は、金に比して硬く、延性が低い。）結晶状態の金はビッカース硬度試験において約２５の硬度を有するが、プラチナの硬度は約４０であり、チタン硬度は約６０である。堆積させた場合における物質の硬度の値は結晶構造における値とは異なるが、硬度の大小関係は同一である。導電体層７は、リッジ側表面から１５０ｎｍまでを第１サブレイヤーおよび第２サブレイヤーによって形成し、第１サブレイヤーおよび第２サブレイヤーの硬度は、結晶状態のビッカース硬度試験において３０〜６０の値であることが望ましい。

つぎに、半導体基板２の下面を削って薄くした後、さらに研磨して鏡面化する。さらに、この鏡面化した面に負電極１を形成する。ここで、負電極１の形成においては、少なくとも一回のイオン溶液処理および有機溶媒処理が含まれる。また、半導体基板２を薄くする工程においても有機溶媒が用いられ、さらにイオン溶液処理が用いられることがある。この負電極１を形成した後の半導体装置を図１に示し、拡大断面図を図４（ｃ）に示す。

多層膜基板３１は、上述のように形成され、モジュールとして組み立てられ、その後、実装を行って半導体レーザ装置を完成させる。

したがって、この発明の実施の形態によれば、導電体層７は、リッジ部１２上面およびリッジ部１２側面において同じ厚さを有することとなる。ここで同じ厚さとはそれぞれの厚さの差が１０％以内であることとする。特に、この実施の形態では、リッジ部１２上面およびリッジ部１２側面において、２００ｎｍの厚さを有する導電体層７を形成している。発明者は、リッジ部１２側面における導電体層７の厚さ、すなわち図４（ｃ）においてＴ₁として表示した厚さを１５０ｎｍ以上とすることで、導電体層７と絶縁層６との間における亀裂の発生を防止し、コンタクト層９における侵食の発生を防止可能であることを見出した。図９は、リッジ部１２側面における導電体層７の厚さＴ₁が１５０ｎｍを下回る従来の半導体レーザ装置において、亀裂２１および侵食２２が発生した状態を示す。図９に示したリッジ部１２において、リッジ部１２の上側ボディセクション４２が有する逆メサ傾斜は、応力の集中を引き起こし、この応力の集中によって導電体層１７に歪みが発生し、亀裂２１を生じる。導電体層７のリッジ部１２側面における厚さＴ₁を１５０ｎｍ以上とすることで、この応力集中と歪みに対抗することができる。

つぎに、リッジ部１２の断面形状について説明する。上述したように、図４（ａ）〜図４（ｃ）に示したリッジ部は、下側ボディセクション４１および上側ボディセクション４２によって形成され、砂時計形の断面形状を有する。以降、図７（ｃ）および図３（ｃ）を参照して、プラズマエッチング処理におけるオーバーエッチングとリッジ部の砂時計形断面形状との関係について説明する。

半導体装置を製造する場合、ウェハ表面上に複数の半導体装置を一括して形成し、劈開して個々の半導体装置を得ることが一般的である。ウェハ上に複数の半導体装置を形成する場合、ウェハ中心部において形成した半導体装置と、ウェハ周辺部おいて形成した半導体装置が完全に同一であるのが理想的であるが、現実にはレジストの塗布量、エッチング量などの均一性に差が生じる。たとえば、図７（ａ）に示した従来の半導体装置においてレジスト１１が堆積する厚さは、ウェハ表面上の場所によって大きく異なる。また、図３（ｂ）、図７（ｂ）、図３（ｃ）、図７（ｃ）に示したプラズマアッシングプロセスおよびプラズマエッチングプロセスにおいて、このようなレジスト１１の厚さの差、およびエッチング量の差によってオーバーエッチングがしばしば生じる。言い換えれば、エッチング処理の時間は、これらの層の最も厚い部分を完全にエッチングするために要する時間に、マージンを加えて設定される。結果として、被エッチング層の最も薄い部分は、大きくオーバーエッチングされることとなる。

リッジ部１２は、従来のリッジの順メサ形状に比して、オーバーエッチングに対する耐性を高め、許容量を増大させることができるという利点を持つ。従来の順メサ形状のリッジに対してプラズマアッシング処理を施した状態を図１０に示す。図１０において、リッジの上面からレジスト１１の最も低い点までの距離を、オーバーエッチング距離ＯＥ１としている。レジスト１１のもっとも低い点は、絶縁層６に隣接して生じ、リッジ側面の絶縁層の一部を露出する。図１１は、従来の順メサ形状のリッジに対するプラズマエッチング処理後の構造を示す図である。比較的長い時間オーバーエッチングされた場合、その結果として比較的大きいオーバーエッチング距離ＯＥ２が生じる。このオーバーエッチング距離ＯＥ２は、リッジの上面からギャップ２４の底までである。ギャップ２４は比較的深く、リッジ側面において上側クラッド層５およびコンタクト層９を露出する。上側クラッド層５とコンタクト層９とでは化学組成が異なるため、フォトリソグラフィに用いるイオン溶液がギャップ２４に流入した場合に、これらの層の間で電気化学反応が生じ、リッジに侵食を形成する。上述したように、フォトリソグラフィ溶液は、導電体層１７および負電極１を形成するためのフォトリソグラフィ工程において、図８に示した亀裂２１を通ってギャップ２４に流入する。加えて、フォトリソグラフィに用いるイオン溶液は、ギャップ２４に長時間溜まった場合に、隣接する上側クラッド層５およびコンタクト層９をエッチングする。

図１２は、砂時計形であるリッジ部１２に、レジスト１１のプラズマアッシング処理を施した状態を示す図である。図１２におけるオーバーエッチング距離は、図１０に示した従来技術で用いるオーバーエッチング距離ＯＥ１とほぼ同じとしている。図１３は、砂時計形であるリッジ部１２に、プラズマエッチング処理後の構造を示す図であり、オーバーエッチング距離ＯＥ３が生じている。従来技術と同じオーバーエッチング時間を用いたにも関わらず、リッジ上面から被エッチング領域の底までのオーバーエッチング距離ＯＥ３は、オーバーエッチング距離ＯＥ２に比して遥かに小さい。加えて、プラズマエッチング処理後の構造において、ギャップ２４は形成されない。また、上側ボディセクション４２の逆メサ傾斜によって、絶縁層６はその内側面ではなく、外側面をエッチングされる。結果として、絶縁層６の外側面とコンタクト層９の側面とは比較的滑らかに連続することとなり、亀裂２１の発生を抑制する。エッチングがオーバーエッチング距離ＯＥ３に到達した後、絶縁層６の残存部分はコンタクト層９によって保護され、絶縁層６にさらなるエッチングが生じることを防止する。

したがって、新規な形状を有するリッジ部１２は、リッジ側面に比較的滑らかな連続面を形成し、この滑らかな連続面によってさらに大量のオーバーエッチングを許容することができる。図１４は、ギャップのない滑らかな側面を有するリッジ部１２に、導電体層７を形成した状態を示す図である。なお、コンタクト層９の材質は、絶縁層６の材質に比してプラズマエッチング対して高い耐性を持つことが望ましい。

図１５は、リッジ部１２の形状を示す断面図である。図１５において、リッジ底面の幅をリッジ底面幅Ａ３、リッジのくびれ部分の幅をくびれ幅Ａ２、リッジ上面の幅をリッジ上面幅Ａ１、リッジ底面からくびれ部分までの高さをＨ１、くびれ部分からリッジ上面までの高さをＨ２と定義する。リッジ部１２のリッジ上面幅Ａ１は、リッジ底面幅Ａ３の４０％以上６５％以下であることが望ましい。また、くびれ幅Ａ２は、リッジ上面幅Ａ１の８０％以上９５％以下であることが望ましい。

Ａ１〜Ａ３の値の好適な値としては、例えば、Ａ３を４μｍ、Ａ２を１．８μｍ、Ａ１を２．０μｍとする。高さＨ２の値は、０．４μｍ〜０．６μｍであることが望ましく、０．５μｍとするのが好適である。高さＨ１は、１．３μｍ〜１．４μｍであることが望ましい。

以上説明したように、この実施の形態にかかる理想的なリッジ部１２は、リッジ側面で第１の厚さＴ₁を有し、リッジ部１２上面で第２の厚さＴ₂を有する導体層を備える。導体層の第１の厚さＴ₁は１５０ｎｍ以上、または第２の厚さＴ₂の５０％以上であり、従来の半導体装置における導電体層の厚さに比して著しく大きい。この従来に比して著しく大きい膜厚は、堆積工程において、半導体基板およびリッジ部１２を堆積物質の射出方向に対して傾けて保持し、基板を回転させながら堆積工程を行うことによって実現する。この従来の半導体装置に比して著しく大きいリッジ部１２側面の膜厚によって、導電体層における亀裂の発生を防止することができる。

また、この実施の形態にかかる理想的なリッジ部１２は、垂直メサ傾斜または順メサ傾斜の側面を有する下側ボディセクション４１、逆メサ傾斜の側面を有する上側ボディセクション４２によって形成され、砂時計形の断面形状を有する。また、リッジ部１２は、プラズマエッチング処理に先だって形成され、下側ボディセクション４１および上側ボディセクション４２の側面を覆う誘電体層を備える。ここで、誘電体層はリッジ部１２上面をさらに覆うことが好ましい。また、リッジ部１２上面を覆う誘電体層は、プラズマエッチング処理の後、除去する。リッジ部１２上面近傍において側面を覆う誘電体層は、表面を滑らかにする工程において除去される。リッジ部１２の材質は、そのプラズマエッチング速度が誘電体層のプラズマエッチング速度に比して小さいものであることが望ましい。このリッジ部１２の砂時計形状によって、オーバーエッチングに対する許容量を増大し、絶縁層のギャップを減少し、防止することができる。

なお、この実施の形態においては、リッジ部１２は、砂時計形の断面形状と、１５０ｎｍ以上もしくはリッジ部１２上面における膜厚の５０％以上の膜厚を有する導電体層と、をともに備えているが、砂時計形の断面形状と、１５０ｎｍ以上もしくはリッジ部１２上面における膜厚の５０％以上の膜厚を有する導電体層と、はそれぞれ独立して半導体装置に適用することができる。

また、この実施の形態では、ウェットエッチングによってリッジ部１２を作成したが、ドライエッチングによってリッジ部１２を作成する場合においても、本発明を用いることができる。

なお、この実施の形態では、単純なリッジストライプ構造を用いて半導体レーザ装置を構成しているが、本発明の利用はこれに限られるものではなく、ダブルチャンネル構造を有する埋込ヘテロ型半導体レーザ装置においても本発明を利用することができる。単純なリッジストライプ構造を用いる場合、リッジ部１２は半導体基板の上面の上に形成する。ダブルチャンネル構造を用いる場合、半導体基板の上面に溝を設け、この溝によってリッジを形成する。この場合、一般に、リッジの一方の側面を形成する溝と、リッジを取り囲む溝との２つの溝を形成し、この溝の側面をリッジの側面とすることで２つの溝の間をリッジとして利用する。

さらに、この実施の形態では、リッジ型半導体レーザ装置において本発明を利用しているが、本発明の利用はこれに限られるものではなく、たとえば、リッジ導波路型半導体受光装置に適用することができる。

なお、この実施の形態では、半導体レーザ装置において本発明を利用しているが、本発明の利用はこれに限られるものではなく、多層膜をエッチングによって加工する工程において広く用いることができる。

上述のように本発明を実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかになると思われる。

この発明の実施の形態である半導体レーザ装置の断面図である。図１に示した半導体レーザ装置の製造工程を示す断面図である（その１）。図１に示した半導体レーザ装置の製造工程を示す断面図である（その２）。図１に示したリッジ部１２の拡大断面図である。従来の半導体装置である半導体レーザ装置の断面図である。図５に示した半導体レーザ装置の製造工程を示す断面図である（その１）。図５に示した半導体レーザ装置の製造工程を示す断面図である（その２）。図５に示した絶縁層６の傾斜面２３を示す図である。導電体層１７と絶縁層６との境界に生じた侵食２２を示す図である。導電体層１７と絶縁層６との境界に生じた侵食２２および導電体層１７の亀裂２１を説明する図である。図８に示した傾斜面２３の拡大図である。砂時計形であるリッジ部１２に、レジスト１１のプラズマアッシング処理を施した状態を示す図である。砂時計形であるリッジ部１２に、プラズマエッチング処理後の構造を示す図である。ギャップのない滑らかな側面を有するリッジ部１２に、導電体層７を形成した状態を示す図である。リッジ部１２の形状を示す断面図である。

符号の説明

１負電極
２半導体基板
３下側クラッド層
４活性層
５上側クラッド層
６絶縁層
７導電体層
９コンタクト層
９Ａコンタクト層端部
１０，１１レジスト
１２リッジ部
２１亀裂
２２侵食
２３傾斜面
２４ギャップ
３１多層膜基板
４１下側ボディセクション
４２上側ボディセクション
４３リッジ中心線

Claims

半導体基板上に多層膜構造のリッジ部を形成した半導体装置において、
前記リッジ部は、前記半導体基板に接するリッジ底面と、前記リッジ底面の上方に形成された第１のボディセクションと、前記リッジ部の上面と前記第１のボディセクションとの間に形成された第２のボディセクションと、前記第２のボディセクションの側面の一部と前記第１のボディセクションの側面とを少なくとも被覆する誘電体膜と、を備え、
前記第１のボディセクションの側面は、垂直メサ傾斜もしくは順メサ傾斜を形成し、前記第２のボディセクションの側面は逆メサ傾斜を形成することを特徴とする半導体装置。
前記誘電体層は、前記第１のボディセクションの側面と前記第２のボディセクションの側面とを全て被覆することを特徴とする請求項１に記載の半導体装置。
前記リッジ部の上面近傍は、前記誘電体層に比してプラズマエッチングに対して大きな耐性を有する材質によって形成することを特徴とする請求項１または２に記載の半導体装置。
前記誘電体層、前記リッジ部の上面および前記リッジ部側面の上面近傍の一部を被覆する導電体層をさらに備えたことを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
前記リッジ部は、前記リッジ底面において２．７μｍから４．５μｍまでの幅を備え、
前記リッジ部の上面は、前記リッジ底面の幅の４０％以上６５％以下の幅を備え、
前記第１のボディセクションと前記第２のボディセクションとの接触面は、前記リッジ部の上面の幅の８０％以上９５％以下の幅を備えたことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置。
前記リッジ底面から前記第１のボディセクションと前記第２のボディセクションとの接触面までの高さは１．３μｍ以上１．４μｍ以下に形成され、
前記第１のボディセクションと前記第２のボディセクションとの接触面から前記リッジ部の上面までの高さは０．４μｍ以上０．６μｍ以下に形成されることを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。