CN100592584C - 半导体光元件的制造方法 - Google Patents
半导体光元件的制造方法 Download PDFInfo
- Publication number
- CN100592584C CN100592584C CN200710137346A CN200710137346A CN100592584C CN 100592584 C CN100592584 C CN 100592584C CN 200710137346 A CN200710137346 A CN 200710137346A CN 200710137346 A CN200710137346 A CN 200710137346A CN 100592584 C CN100592584 C CN 100592584C
- Authority
- CN
- China
- Prior art keywords
- wave guide
- film
- guide ridge
- resist
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
本发明提供一种半导体光元件的制造方法。可在波导脊的上表面,稳定地防止半导体层与电极层的接触面积的减少,提供一种成品率高的制造方法。本发明的LD(10)的制造方法是在层叠了半导体层的晶片中形成波导脊(40),在晶片整个面中形成SiO2膜(78),形成于波导脊(40)顶部的SiO2膜(78)的表面露出,同时,利用抗蚀剂膜埋设邻接于波导脊(40)的沟道(38)的SiO2膜(78),形成第2抗蚀剂图案(82),该抗蚀剂膜具有比波导脊(40)的p-GaN层(74)表面高、且比波导脊(40)顶部上的SiO2膜(78)表面低的表面,将第2抗蚀剂图案(82)作为掩膜,去除SiO2膜(78),使波导脊(40)的p-GaN层(74)表面露出,并在其上形成电极层(46)。
Description
技术领域
本发明涉及一种半导体光元件的制造方法,尤其涉及一种在波导脊(waveguide ridge)顶部具备电极的半导体光元件的制造方法。
背景技术
近年来,作为光盘高密度化所需的从蓝色区域至紫外线区域可发光的半导体激光器,大量进行着使用了AlGaInN等氮化物系III-V族化合物半导体的氮化物系半导体激光器的研究开发,并且已经实用化。
这种蓝紫色LD(下面将激光二极管记载为LD)由化合物半导体在GaN基板上结晶生长来形成。
典型的化合物半导体有III族元素与V族元素结合的III-V族化合物半导体,利用多个III族原子或V族原子结合,得到具有各种组成比的混晶化合物半导体。作为蓝紫色LD中使用的化合物半导体,例如有GaN、GaPN、GaNAs、InGaN、AlGaN等。
脊波导型的LD通常在波导脊顶部设置电极层。在覆盖波导脊的绝缘膜中、在波导脊顶部设置开口,经该开口执行该电极层与作为波导脊最上层的接触层的连接。具有该开口的绝缘膜使用形成波导脊时使用的抗蚀剂掩膜,采用剥离(lift-off)法形成。因此,与接触层粘接的抗蚀剂掩膜由于在与接触层的接合部沿接触层的表面凹陷,所以在剥离后,覆盖波导脊的一部分绝缘膜也残留在该凹入部分中,变为仅由该残留的绝缘膜来覆盖接触层的表面,电极层与接触层的接触面积变为比接触层的总表面积小。
以前,红色LD中使用的接触层的材料、例如GaAs等中,接触阻抗较低,所以因剥离法产生的接触面积减少不会使接触阻抗大大增加,对LD的动作电压的上升的影响不大。
但是,在蓝紫色LD的情况下,用于接触层的材料为GaN等,材料的接触阻抗较高,因此,电极与接触层的接触面积降低导致电极与接触层的接触阻抗提高,蓝紫色LD的动作电压变高。
为了防止电极与接触层的接触面积减少,已知如下的LD制造方法的公知例。
在形成氮化物半导体激光元件的情况下,首先,在包含多个半导体层的晶片的p型接触111层上,形成由钯/钼/金构成的p型电极层112。接着,在p型电极层112上,形成条状的抗蚀剂掩膜(未图示),利用RIE(反应性离子蚀刻),形成脊条纹114。即,利用Ar气体,通过蚀刻形成p型电极112,再利用Ar与Cl2及SiCl4的混合气体,通过蚀刻至P型接触层111与p型包层110的中途、或蚀刻至p引导层109的中途,形成脊条纹。进而在残留脊条纹114的抗蚀剂不变的情况下,将绝缘膜115(主要是由ZrO2构成的Zr氧化物)形成至厚度为0.5微米,以覆盖晶片的上面。之后,通过去除抗蚀剂,露出脊条纹114的上边。进而形成由钼与金构成的p型衬垫电极(padelectrode)116,以覆盖p型电极112和至少其两侧附近的绝缘膜115。(例如参照专利文献1、第9页、42-50行及图1)。
在另一个公知例中,公开了包含层叠两个不同光致抗蚀剂层的步骤,用于制造脊波导管半导体LD的自整合法。该制造方法为如下方法。
下侧的光致抗蚀剂层仅对具有不足300nm波长的光起反应,上侧的光致抗蚀剂层仅对具有比300nm长的波长的光起反应。在形成第2包覆波导层406和在其上形成顶盖层408的半导体层叠结构中,去除顶盖层408与第2包覆波导层406的一部分,形成脊结构414与双沟道412。并且,在脊结构414与双沟道412的表面,形成第2绝缘膜416。在该第2绝缘膜上,形成下层第1光致抗蚀剂层420与上层第2光致抗蚀剂层422。为了露出脊结构414附近的第1光致抗蚀剂层420,图案化第2光致抗蚀剂层422。接着,为了露出脊结构414上的第2绝缘膜416,对第1光致抗蚀剂层420执行RIE加工。接着,为了去除脊414外侧的第2绝缘膜416,执行包含RIE加工的蚀刻加工。接着去除残留的第1光致抗蚀剂层420和第2光致抗蚀剂层422,第1金属层424作为电极被沉积(例如参照专利文献2、段落序号[0024]-[0034]及图7-图18)。
进而,在另一公知例中,公开了使用Al金属掩膜,利用湿蚀刻,蚀刻接触层,再残留金属掩膜不变,将接触层作为掩膜,执行湿蚀刻,由此形成脊与沟道,同时,利用等离子体CVD在整个面中形成绝缘膜,接着利用剥离去除Al图案和堆积在其上的绝缘膜。接着,利用通常的平版印刷加工,形成p侧电极的部分露出的抗蚀剂图案,将该抗蚀剂图案作为掩膜,真空沉积电极材料,利用剥离去除抗蚀剂图案及其上的电极材料,形成紧贴在脊的接触层上的电极(例如参照专利文献3、段落序号[0025]-[0034]及图1)。
在又一公知例中公开如下工序。在接触层13表面的大致整个面中,形成第1保护膜61,在该第1保护膜61上,形成条状的第3保护膜63。在附着第3保护膜63不变,蚀刻第1保护膜61之后,去除第3保护膜63,形成条状的第1保护膜61。接着,将第1保护膜作为掩膜,蚀刻至p侧接触层13和接触层之下的层、例如p侧包层12的中途,由此形成条状的波导。接着,在条状波导的侧面和蚀刻后露出的氮化物半导体层、即在刚才的蚀刻中为p侧包层12的平面中,形成材料与第1保护膜61不同、具有绝缘性的第2保护膜62,利用剥离法,仅去除第1保护膜61,在第2保护膜和p侧接触层13上,形成与该p侧接触层13电连接的p电极(例如参照专利文献4、段落序号[0020]-[0027]及图1)。
专利文献1:再公布专利(A1)JP WO2003/085790公报
专利文献2:特开2000-22261号公报
专利文献3:特开2000-340880号公报
专利文献4:特开2003-142769号公报
即便在现有方法中,作为确保波导脊的接触层和电极层的接触面积,也存在包含同时蚀刻金属膜与金属膜下层的半导体层的工序;或在使用2层抗蚀剂的情况下,稳定下层的抗蚀剂,残留规定厚度,停止蚀刻的工序;或将金属膜作为掩膜,或使用多个保护膜时执行剥离的工序等,稳定地制造特性一致的器件上的问题。另外,还存在使用多个抗蚀剂或保护膜时工序的自由度下降等问题。
发明内容
本发明为了解决上述问题而做出,第1目的在于利用简单的工序,可在波导脊的上表面稳定地防止半导体层和电极层的接触面积的减少,提供一种成品率高的制造方法。
本发明的半导体光元件的制造方法包含如下工序:在半导体基板上依次层叠第1导电型的第1半导体层、活性层、第2导电型的第2半导体层,形成半导体层叠结构;在该半导体层叠结构的表面涂布抗蚀剂,利用照相制版工序,形成具备具有对应于波导脊的宽度的条状抗蚀剂膜部分的第1抗蚀剂图案;将该第1抗蚀剂图案作为掩膜,利用干蚀刻,去除第2半导体层上表面侧的一部分,并在其底部形成残留第2半导体层一部分的凹部,由此形成波导脊;在去除第1抗蚀剂图案之后,在包含凹部的半导体层叠结构的表面形成第1绝缘膜;在形成于波导脊顶部的第1绝缘膜的表面露出的同时,利用抗蚀剂膜埋设邻接于波导脊的凹部的第1绝缘膜,形成第2抗蚀剂图案,该抗蚀剂膜具有比波导脊的第2半导体层表面高、且比波导脊顶部上的第1绝缘膜表面低的表面;将第2抗蚀剂图案作为掩膜,利用蚀刻去除第1绝缘膜,使波导脊的第2半导体层表面露出;和在露出的波导脊的第2半导体层表面上形成电极层。
发明效果
在本发明的半导体光元件的制造方法中,由于形成于邻接于波导脊的凹部中的第2抗蚀剂图案具有比波导脊的第2半导体层表面高、且比波导脊顶部上的第1绝缘膜表面低的表面,所以当使用该第2抗蚀剂图案、利用蚀刻去除第1绝缘膜时,则边残留波导脊侧面及凹部的第1绝缘膜,边露出波导脊顶部的第2半导体层,所以可利用简单的工序,接触面积不减少地接合第2半导体层与电极层。
附图说明
图1是本发明一实施方式的半导体LD的截面图。
图2是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图3是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图4是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图5是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图6是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图7是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图8是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图9是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图10是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图11是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图12是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图13是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图14是表示本发明另一半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图15是表示本发明另一半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
图16是表示本发明另一半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
符号说明
16:第1n-包层、
18:第2n-包层、
20:第3n-包层、
26:活性层、
34:p-包层、
36:接触层、
76:抗蚀剂图案、
40:波导脊、
78:SiO2膜、
82:抗蚀剂图案、
46:p侧电极
具体实施方式
在下面的实施方式中,作为半导体光元件,例如以蓝紫色LD为例进行说明,但不限于蓝紫色LD,适用于红色LD等全部半导体光元件中也可实现同样的效果。
实施方式1
图1是本发明一实施方式的半导体LD的截面图。各图中,相同符号表示相同或相当的部件。
图1中,该LD10为波导脊型的蓝紫色LD,在n型GaN基板12(下面将“n型”表述为“n-”,将“p型”表述为“p-”,尤其是未掺杂杂质的非掺杂的情况下,表述为“i-”)的一个主面、即Ga面上,依次层叠由n-GaN形成的缓冲层14,在该缓冲层14上,由n-AlGaN形成的作为第1半导体层的、例如第1n-包层16、第2n-包层18和第3n-包层20,在该第3n-包层20上,由n-GaN形成的n侧光引导层22、由InGaN形成的n侧SCH(SeparateConfinement Heterostructure)层24、和活性层26。
在该活性层26上,依次层叠由InGaN形成的p侧SCH层28、由p-AlGaN形成的电子屏蔽层30、由p-GaN形成的p侧光引导层32、由p-AlGaN形成的p-包层34、和由p-GaN形成的接触层36。作为第2半导体层,在本实施方式中,包含p-包层34与接触层36。但是,根据不同情况,第2半导体层既可以是1层,也可以是3层以上。
通过在接触层36和p-包层34中形成作为凹部的沟道38,接触层36和与接触层36相接侧的p-包层34的一部分形成波导脊40。
波导脊40配置于构成LD10的谐振器端面的避开端面的宽度方向的中央部分,并在构成谐振器端面的两个端面之间延伸。该波导脊40的长度方向的尺寸、即谐振器长度为1000微米,垂直于该长度方向的方向的脊宽度为数微米-数十微米,例如在本实施方式中为1.5微米。
另外,沟道宽度在本实施方式中为10微米。经沟道38形成于波导脊40两外侧的台状部例如为电极衬垫基台42。
另外,波导脊40的高度、即距沟道38底面的高度例如为0.5微米。
包含波导脊40的侧壁和电极衬垫基台42的侧壁的沟道38的两侧面及底面被作为第1绝缘膜的第1硅绝缘膜44覆盖。该第1硅绝缘膜44例如由膜厚为200nm的SiO2膜形成。另外,该第1硅绝缘膜44未形成于接触层36的上表面,第1硅绝缘膜44具有的开口部44a使接触层36的整个上表面露出。
在接触层36的上表面,配置有与接触层36相接并电连接的p侧电极46。p侧电极46通过利用真空沉积法依次层叠铂(Pt)和Au来形成。该p侧电极46从接触层36的上表面进而延伸至波导脊40的侧壁和沟道38底部的一部分上的第1硅绝缘膜44。
另外,在电极衬垫基台42上表面、和配置于沟道38内的电极衬垫基台42侧面与沟道38底面的一部分上的第1硅氧化膜44表面上,配置有例如由SiO2形成的第2硅绝缘膜48。
在p侧电极46的表面上,与p侧电极46紧贴,配置衬垫电极50,该电极衬垫50配置在两侧的沟道38内部的p侧电极46、第1硅绝缘膜44和第2硅绝缘膜48上,并且延伸至配置于电极衬垫基台42上表面的第2硅绝缘膜48上。
并且,在n-GaN基板12的背面,配置利用真空沉积法依次层叠Ti和Au膜所形成的n侧电极52。
在该LD10中,作为n型杂质,掺杂硅(Si),作为p型杂质,掺杂镁(Mg)。
n-GaN基板12的层厚为500-700nm左右。另外,缓冲层14的层厚为1微米左右。第1n-包层16的层厚为400nm左右,例如由n-Al0.07Ga0.93N形成,第2n-包层18的层厚为1000nm左右,例如由n-Al0.045Ga0.955N形成,第3n-包层20的层厚为300nm左右,例如由n-Al0.015Ga0.985N层形成。
n侧光引导层22的层厚例如为80nm。n侧SCH层24的膜厚为30nm,由i-In0.02Ga0.98N形成。
活性层26是2重量子井(double quantum well)结构,由邻接n侧SCH层24配置的、由i-In0.12Ga0.88N构成的、层厚为5nm的井层26a;配置在井层26a上的、由i-In0.02Ga0.98N构成的、层厚为8nm的势垒层26b;和配置于势垒层26b上的、由i-In0.12Ga0.88N构成的、层厚为5nm的井层26c构成。
在活性层26的井层26c上,与其相接配置的p侧SCH层28是膜厚为30nm,并由i-In0.02Ga0.98N形成。
电子屏蔽层30的层厚为20nm左右,由p-Al0.2Ga0.8N形成。p侧光引导层32的层厚为100nm,p-包层34的层厚为500nm左右、由p-Al0.07Ga0.93N形成,接触层36的层厚为20nm。
下面,说明LD10的制造方法。
图2-图13是表示本发明半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
在该制造工序中,由于n-GaN基板12与依次层叠于其上的p侧光引导层32之前的各层在制造工序中无特别变化,所以从各图省略,对包含p侧光引导层32一部分的上层的各层示出截面。
首先,利用有机金属化学气相生长法(下面称为MOCVD法),在事先利用热清洗(thermal cleaning)等洗净了表面的GaN基板12上,在例如1000度的生长温度下形成作为缓冲层14的n-GaN层。
接着,依次形成作为第1n-包层16的n-Al0.07Ga0.93N层、作为第2n-包层18的n-Al0.045Ga0.955N层、作为第3n-包层20的n-Al0.015Ga0.985N层、作为n侧光引导层22的i-In0.02Ga0.98N层、作为n侧SCH层24的i-In0.02Ga0.98N层,在其上,依次形成构成活性层26的作为井层26a的i-In0.12Ga0.88N层、作为势垒层26b的i-In0.02Ga0.98N层、与作为井层26c的i-In0.12Ga0.88N层。
接着,在活性层26上,依次层叠作为p侧SCH层28的i-In0.02Ga0.98N层、作为电子屏蔽层30的p-Al0.2Ga0.8N层、作为p侧光引导层32的p-Al0.2Ga0.8N层70、作为p-包层34的p-Al0.07Ga0.93N层72和作为接触层36的p-GaN层74,形成具有这种半导体层叠结构的晶片。
图2示出该工序的结果。
下面,参照图3,在结晶生长结束的晶片整个面中,涂布抗蚀剂,利用照相制版工序,在对应于波导脊40的形状的部分76a中,残留抗蚀剂,去除对应于沟道38形状的部分76b的抗蚀剂,形成作为第1抗蚀剂图案的抗蚀剂图案76。该结果为图3。在本实施方式中,对应于波导脊40的形状的部分76a的宽度为1.5微米,对应于沟道38形状的部分76b的宽度为10微米。
接着,参照图4,将抗蚀剂图案76作为掩膜,利用RIE(ReactiveIon Etching),蚀刻p-GaN层74和p-Al0.07Ga0.93N层72中与p-GaN层74相接侧的一部分,残留p-Al0.07Ga0.93N层72的一部分,形成作为底部的沟道38。此时的蚀刻深度a在本实施方式中为a=500nm(0.5微米)。通过形成沟道38,形成波导脊40和电极衬垫基台42。图4表示该工序的结果。
接着,参照图5,使用有机溶剂等,去除刚才蚀刻中使用的抗蚀剂图案76。此时的沟道38的深度、即波导脊40的高度等于蚀刻深度a,为500nm(0.5微米)。另外,在该工序中,还形成构成电极衬垫基台42的部分。图5表示该工序的结果。
接着,参照图6,接着对晶片整个面使用CVD法、或真空沉积法、或溅射法等,形成膜厚为0.2微米的、作为第1绝缘膜的第1硅绝缘膜44的SiO2膜78。SiO2膜78覆盖波导脊40的上表面、沟道38的内部表面和电极衬垫基台42的上表面。图6表示该工序的结果。
接着,参照图7,在晶片整个面上涂布光致抗蚀剂,形成抗蚀剂膜80,使沟道38中的抗蚀剂膜的膜厚b比波导脊40的顶部及电极衬垫基台42的顶部中的抗蚀剂膜的膜厚c厚。例如,形成抗蚀剂膜80,使b=0.8微米、c=0.4微米左右。
图7中,虽然记述为沟道38上的抗蚀剂膜80的表面比波导脊40的顶部及电极衬垫基台42的顶部中的抗蚀剂膜80的表面凹陷,但若能同样平整地形成抗蚀剂膜的表面,则自然满足b>c。
但是,如图7所示,即便沟道38上的抗蚀剂膜80的表面比波导脊40的顶部及电极衬垫基台42的顶部中的抗蚀剂膜80的表面凹陷,只要满足b>c,则抗蚀剂膜80的表面形状不限。
通常,光致抗蚀剂使用旋涂法来涂布。即,将抗蚀剂滴于晶片上,使晶片自转,由此形成均匀的膜厚。
因而,通过将光致抗蚀剂的粘度和滴下量、晶片旋转时的旋转数及旋转时间设定为适当的值,可控制抗蚀剂膜的膜厚。
如图7所示,在晶片表面中形成段差或凹部的情况下突出的部分、即此时在波导脊40的顶部及电极衬垫基台42的顶部变薄、凹陷的部分在此时在沟道38的地方变厚,但该膜厚的差的大小受光致抗蚀剂的粘度的影响。
在图7所示晶片的情况下,当设沟道38的底部与波导脊40的顶部或电极衬垫基台42的顶部中的SiO2膜78的膜厚相等时,若粘度小,则沟道38的蚀刻深度a、沟道38中的抗蚀剂膜80的膜厚b、和波导脊40的顶部或电极衬垫基台42的顶部中的抗蚀剂膜80的膜厚c的关系接近b=c+a。这意味着可使抗蚀剂膜80的表面大致一样平整。
另外,在抗蚀剂膜80的表面不大致一样平整、在沟道38的位置、抗蚀剂的表面凹陷的情况下,若光致抗蚀剂的粘度变大,则接近b=c。这意味着沟道38中的抗蚀剂膜80的膜厚与波导脊40的顶部或电极衬垫基台42的顶部中的抗蚀剂膜80的膜厚大致相等。
另外,在抗蚀剂膜80的表面不大致一样平整、在沟道38的位置、抗蚀剂的表面凹陷的情况下,只要抗蚀剂的粘度不很低,则b>c,即沟道38部分中的抗蚀剂膜80的膜厚比波导脊40的顶部或电极衬垫基台42的顶部中的抗蚀剂膜80的膜厚厚。
这样,通过适当设定抗蚀剂的粘度与晶片旋转时的旋转数,可将沟道38部分中的抗蚀剂膜80的膜厚b与波导脊40的顶部或电极衬垫基台42的顶部中的抗蚀剂膜80的膜厚c的关系设定为规定关系,即b>c。图7表示该工序的结果。
接着,参照图8,同样地从抗蚀剂膜80的表面去除抗蚀剂,边残留沟道38的抗蚀剂膜80,边完全去除波导脊40的顶部和电极衬垫基台42的顶部中的抗蚀剂膜80,使波导脊40的顶部和电极衬垫基台42的顶部露出,形成抗蚀剂图案82。
例如,通过使用O2等离子体的干蚀刻,蚀刻规定厚度,即波导脊40的顶部和电极衬垫基台42的顶部的SiO2膜78完全露出,并且在沟道38中残留抗蚀剂膜80的表面比p-GaN层74的上面高的程度,在本实施方式中例如蚀刻为400nm。
抗蚀剂膜80形成为沟道38中的抗蚀剂膜80的膜厚为800nm左右,另外,还形成为波导脊40的顶部和电极衬垫基台42的顶部的抗蚀剂膜80的膜厚为400nm左右。因此,从抗蚀剂膜80的表面,利用蚀刻去除400nm的抗蚀剂,则波导脊40的顶部和电极衬垫基台42的顶部的抗蚀剂膜80被去除,SiO2膜78的上面露出,同时,沟道38中的抗蚀剂膜80的表面形成在SiO2膜78膜厚一半的高度位置,残留的抗蚀剂膜形成作为第2抗蚀剂图案的抗蚀剂图案82。
如下所示,正确执行从抗蚀剂膜80的表面一样进行蚀刻时的蚀刻的停止。
例如,可如下控制通过使用O2等离子体的干蚀刻去除抗蚀剂膜时的蚀刻量。
当通过使用O2等离子体的干蚀刻去除抗蚀剂膜时,在等离子体中激励O2等离子体中的氧与光致抗蚀剂中的碳起反应生成的CO,发出波长为451nm的激励光。边从蚀刻室的外部观察该激励光的强度,边进行蚀刻。
进行干蚀刻,去除波导脊40的顶部和电极衬垫基台42的顶部的光致抗蚀剂,当作为蚀刻对象的抗蚀剂膜80的表面积减少时,则波长为451nm的激励光的强度下降。
观测该光强度的下降,设为蚀刻的停止时期即可。因此,可高精度地控制蚀刻的停止。
当然,实际中波导脊40的高度、或波导脊40的顶部和电极衬垫基台42的顶部的抗蚀剂膜80的厚度、或光致抗蚀剂的蚀刻速度等由于在晶片面内具有分布,为了在晶片整个面中确实去除波导脊40的顶部和电极衬垫基台42的顶部的抗蚀剂膜80,不用说,必须考虑在从检测到发光强度下降的时刻起、再继续蚀刻规定的一定时间之后停止等。
作为再一个蚀刻停止时刻的检测法,有如下方法。
即,在干蚀刻中,从晶片的面对位置向波导脊40的顶部和电极衬垫基台42的顶部入射单一波长的光、例如激光,使之在波导脊40的顶部和电极衬垫基台42的顶部反射。
该反射光的光强度随着波导脊40的顶部和电极衬垫基台42的顶部中存在的抗蚀剂膜80的残留厚度而变化。通过观测该反射光的光强度,可把握波导脊40的顶部和电极衬垫基台42的顶部中存在的抗蚀剂膜80的残留厚度,在该残留厚度变为0的时刻,指示蚀刻停止即可。
在这些个任一方法中,均可边高精度检测抗蚀剂膜80的蚀刻量,边蚀刻,所以可边残留沟道38内的抗蚀剂膜,边去除波导脊40的顶部和电极衬垫基台42的顶部中的抗蚀剂膜80,形成抗蚀剂图案82。图8表示该工序的结果。
下面,参照图9,将抗蚀剂图案82作为掩膜,同样地从表面蚀刻露出的SiO2膜78,残留形成于沟道38的侧面及底部中的SiO2膜78,同时,完全去除形成于波导脊40的顶部和电极衬垫基台42的顶部中的SiO2膜78。在波导脊40的顶部,在SiO2膜78中确实形成开口部44a。
此时的蚀刻可使用反应性离子蚀刻法等干蚀刻、或基于稀释氟酸等的湿蚀刻法。
此时,也可利用下述方法控制正确的蚀刻量。
例如,在使用CF4气体等含氟气体干蚀刻SiO2膜78的情况下,通过观测由SiO2膜78中的Si与蚀刻气体中的F发生的SiF2所发出的波长约为390nm的光的强度,可观测随着光的强度变化、形成于波导脊40的顶部和电极衬垫基台42的顶部中的SiO2膜78消失,确认该光的强度下降,停止蚀刻即可。
另外,在利用稀释氟酸等湿蚀刻SiO2膜78的情况下,从晶片表面的面对位置向波导脊40的顶部和电极衬垫基台42的顶部中形成的SiO2膜78入射单一波长的激光,观测反射光的强度,由此,可计测残留在波导脊40的顶部和电极衬垫基台42的顶部中的SiO2膜78的膜厚。确认该计测的SiO2膜78的残留厚度为0,停止蚀刻即可。图9表示该工序的结果。
下面,参照图10,通过使用有机溶剂的湿蚀刻,去除抗蚀剂图案82。图10表示该工序的结果。
下面,参照图11,在波导脊40的顶部形成p侧电极46。
首先,在晶片整个面中,涂布抗蚀剂,利用照相制版工序,对波导脊40最上层的p-GaN层74的上表面、波导脊40的侧壁和沟道38底部一部分进行开口,形成抗蚀剂图案(未图示),并在该抗蚀剂图案上,例如利用真空沉积法,成膜Pt与Au的层叠结构构成的电极层之后,使用剥离法去除抗蚀剂膜与形成于该抗蚀剂膜上的电极层,由此形成p侧电极46。
由于波导脊40的顶部的p-GaN层74的上表面不被SiO2膜78覆盖,由开口部44a露出全部上表面,所以该p侧电极46与p-GaN层74的接触面积不会在形成开口部44a时减少。
因此,可防止接触阻抗因p侧电极46与p-GaN层74的接触面积减少而增加。图11表示该工序的结果。
接着,参照图12,形成第2硅绝缘膜48。
首先,在晶片整个面中涂布抗蚀剂,利用照相制版工序,在去除p侧电极46上的部分、即电极衬垫基台42上表面、和沟道38内的电极衬垫基台42侧面与沟道38底面的一部分中,形成具有开口的抗蚀剂图案(未图示),利用沉积,在晶片整个面中形成厚度为100nm的SiO2膜,利用剥离法去除p侧电极46上形成的抗蚀剂膜和在该抗蚀剂膜上形成的SiO2膜,从而形成由SiO2膜形成的第2硅绝缘膜48。图12表示该工序的结果。
最后,参照图13,利用真空沉积法,在p侧电极46、沟道38和第2硅绝缘膜48上,层叠由Ti、Pt及Au构成的金属膜,并形成衬垫电极50。
变形例1
图14-16是表示本发明另一半导体LD的制造方法中各制造工序的半导体LD的局部截面图。
前面说明的半导体LD的各制造工序中、图1-图6的工序在本变形例中也一样。使用图14-图16的工序来代替前面的图7和图8时的工序。
前面的图6的工序中,在由SiO2膜78覆盖波导脊40的上表面、沟道38的内部表面和电极衬垫基台42的上表面之后,参照图14,在晶片整个面上涂布以酚醛树脂为主要成分的光致抗蚀剂,形成抗蚀剂膜90,在邻接于波导脊40的沟道38中、抗蚀剂膜90的表面具有与波导脊40顶部的SiO2膜78的上面大致相同的高度。
在本实施方式中,沟道38中的抗蚀剂膜90的层厚d、即从配置于沟道38底部的SiO2膜78的表面至抗蚀剂膜90的表面的高度d为500nm(0.5微米)。
此时,正确控制沟道38中的抗蚀剂膜90的层厚d的抗蚀剂膜90的制造方法与已述图7中的抗蚀剂膜80的形成方法一样,通过适当设定抗蚀剂的粘度与晶片旋转时的旋转数,可将沟道38部分中的抗蚀剂膜90的膜厚d设定为期望的值。图14表示该工序的结果。
接着,参照图15,在抗蚀剂膜90中,使用照相制版工序,在沟道38底面的SiO2膜78上的一部分中,残留抗蚀剂膜90,在沟道38内抗蚀剂膜90与波导脊40的侧壁上的SiO2膜78之间、和抗蚀剂膜90与电极衬垫基台42的侧壁上的SiO2膜78之间,设定规定的间隔e进行隔离,同时,使波导脊40顶部和电极衬垫基台42的顶部中的SiO2膜78表面一样露出,从而形成抗蚀剂图案92。图15表示该工序的结果。
下面,参照图16,对晶片进行热处理,例如在大气中保持140度的温度,将晶片加热10分钟,从而光致抗蚀剂流动,消除沟道38内、抗蚀剂膜90与波导脊40的侧壁上的SiO2膜78之间、和抗蚀剂膜90与电极衬垫基台42的侧壁上的SiO2膜78之间的规定的间隔e,即使抗蚀剂膜与沟道38内的侧壁上的SiO2膜78紧贴,从而边在沟道38内残留抗蚀剂膜,边使波导脊40的顶部和电极衬垫基台42的顶部露出,形成抗蚀剂图案82。
将配置在抗蚀剂图案82的沟道38内的抗蚀剂膜表面的高度位置f大致设定为比波导脊40顶部和电极衬垫基台42顶部中的SiO2膜78表面低、比波导脊40顶部和电极衬垫基台42的顶部中的p-GaN层74的上面高。在本实施方式中,设定为f=400nm。
因此,必需设定间隔e,以使在该工序中的热处理前后,在抗蚀剂膜的体积无变化的情况下,图15和图16截面中的抗蚀剂图案92的截面积与抗蚀剂图案82的截面积相等,得到期望的f值。
另外,图15中,在沟道38内的抗蚀剂膜的两侧设置抗蚀剂图案92的间隔e,但只要设定间隔e以得到期望的f值,则也可在单侧设置间隔。图16表示该工序的结果。
该工序之后的工序与前面说明的图9之后的工序一样。
在本实施方式1的LD10的制造方法中,通过在层叠了半导体层的晶片中形成沟道38,来形成波导脊40和电极衬垫基台42,并在晶片整个面中形成SiO2膜78。
接着,在晶片整个面中涂布抗蚀剂,形成抗蚀剂膜80,使沟道38中的抗蚀剂膜的膜厚比波导脊40顶部和电极衬垫基台42顶部中的抗蚀剂膜80的膜厚厚。
接着,同样地从抗蚀剂膜80的表面去除抗蚀剂,边残留沟道38的抗蚀剂膜80,边去除波导脊40顶部和电极衬垫基台42顶部中的抗蚀剂膜80,使波导脊40顶部和电极衬垫基台42顶部露出,形成抗蚀剂图案82。
接着,将抗蚀剂图案82作为掩膜,同样地从表面蚀刻露出的SiO2膜78,残留形成于沟道38的侧面及底部中的SiO2膜78,同时,去除形成于波导脊40的顶部和电极衬垫基台42的顶部中的SiO2膜78,在波导脊40的顶部,在SiO2膜78中确实形成开口部44a。
接着,在去除抗蚀剂图案82之后,在波导脊40的顶部形成p侧电极46。
在该LD的制造方法中,与p侧电极46接触的半导体层、此时为构成接触层36的p-GaN层74的上表面利用SiO2膜78的开口部44a而确实露出,在p-GaN层74的上表面上未残留SiO2膜78。因此,不会减少p侧电极46与接触层36的接触面积,接触阻抗不会增大,动作电压也不会增加。
另外,通过控制光致抗蚀剂的粘度和晶片旋转时的旋转数,以沟道38中的抗蚀剂膜80的膜厚比波导脊40顶部和电极衬垫基台42顶部中的抗蚀剂膜80的膜厚厚的方式,可形成抗蚀剂膜80。
并且,同样地从该抗蚀剂膜80的表面去除抗蚀剂,边残留沟道38的抗蚀剂膜80,边去除波导脊40顶部和电极衬垫基台42顶部中的抗蚀剂膜80,使波导脊40顶部和电极衬垫基台42顶部露出,形成抗蚀剂图案82,在该工序中,通过观测O2等离子体中的CO激励光,或观测从晶片的面对位置入射的激光的反射光的光强度等,可高精度地控制蚀刻的停止。
并且,通过使用同样方法,可确实去除波导脊40顶部和电极衬垫基台42顶部中形成的SiO2膜78,形成开口部44a。因此,可由简单的工序高成品率地制造LD10。
并且,边残留沟道38的抗蚀剂膜80、边去除波导脊40顶部和电极衬垫基台42顶部中的抗蚀剂膜80,使波导脊40顶部和电极衬垫基台42顶部露出,形成抗蚀剂图案82,作为其另一方法,有如下方法。
在层叠了半导体层的晶片中,形成沟道38,由此,形成波导脊40和电极衬垫基台42,并在晶片整个面中形成SiO2膜78。接着,在晶片整个面上涂布以酚醛树脂为主要成分的抗蚀剂,形成抗蚀剂膜90,在沟道38中的抗蚀剂膜90的表面具有与波导脊40顶部的SiO2膜78的上面大致相同的高度。接着,在抗蚀剂膜90中,使用照相制版工序,在沟道38底面的SiO2膜78上的一部分中,残留抗蚀剂膜90,沟道38内的抗蚀剂膜90与沟道30内的侧壁上的SiO2膜78之间以规定的间隔e隔开,同时,同样地使波导脊40顶部和电极衬垫基台42的顶部中的SiO2膜78表面露出,形成抗蚀剂图案92。接着,对晶片进行热处理,使光致抗蚀剂流动,并使沟道30内抗蚀剂膜90与沟道38内侧壁上的SiO2膜78紧贴,从而形成抗蚀剂图案82。
在该制造方法中,也可确实去除波导脊40顶部和电极衬垫基台42顶部中形成的SiO2膜78,形成开口部44a。因此,可由简单的工序高成品率地制造LD10。
如上所述,本发明的半导体光元件的制造方法包含如下工序:在半导体基板上依次层叠第1导电型的第1半导体层、活性层、第2导电型的第2半导体层,形成半导体层叠结构的工序;在该半导体层叠结构的表面涂布抗蚀剂,利用照相制版工序,形成具备具有对应于波导脊的宽度的条状抗蚀剂膜部分的第1抗蚀剂图案的工序;将该第1抗蚀剂图案作为掩膜,利用干蚀刻,去除第2半导体层上表面侧的一部分,并在其底部形成残留第2半导体层一部分的凹部,由此形成波导脊的工序;在去除第1抗蚀剂图案之后,在包含凹部的半导体层叠结构的表面形成第1绝缘膜的工序;在形成于波导脊顶部的第1绝缘膜的表面露出的同时,利用抗蚀剂膜埋设邻接于波导脊的凹部的第1绝缘膜,形成第2抗蚀剂图案的工序,该抗蚀剂膜具有比波导脊的第2半导体层表面高、并且比波导脊顶部上的第1绝缘膜表面低的表面;将第2抗蚀剂图案作为掩膜,利用蚀刻去除第1绝缘膜,使波导脊的第2半导体层表面露出的工序;和在露出的波导脊的第2半导体层表面上形成电极层的工序,所以邻接于波导脊的凹部中形成的第2抗蚀剂图案具有比波导脊的第2半导体层表面高、并且比波导脊顶部上的第1绝缘膜表面低的表面,所以当使用该第2抗蚀剂图案、利用蚀刻去除第1绝缘膜时,则边残留波导脊侧面及凹部的第1绝缘膜,边露出波导脊顶部的第2半导体层,所以可利用简单的工序,接触面积不减少地接合第2半导体层与电极层。进而可由简单的工序高成品率地制造半导体光元件。
产业上利用的可能性
如上所述,本发明涉及的半导体光元件的制造方法适用于波导脊顶部具有电极的半导体光元件的制造方法。
Claims (4)
1.一种半导体光元件的制造方法,其特征在于,包含:
在基板上依次层叠了第1导电型的第1半导体层、活性层、第2导电型的第2半导体层的半导体层叠结构的表面上,涂布抗蚀剂,利用照相制版工序,形成具备了具有对应于波导脊的形状的抗蚀剂膜部分的第1抗蚀剂图案的工序;
通过将该第1抗蚀剂图案作为掩膜,利用蚀刻,去除第2半导体层上表面侧的一部分,并在其底部形成残留了第2半导体层的一部分的凹部,形成波导脊的工序;
在去除了第1抗蚀剂图案之后,在包含凹部的半导体层叠结构的表面形成第1绝缘膜的工序;
在形成于波导脊顶部的第1绝缘膜的表面露出的同时,利用抗蚀剂膜埋设邻接于波导脊的凹部的第1绝缘膜,形成第2抗蚀剂图案的工序,该抗蚀剂膜具有比波导脊的第2半导体层表面高、且比波导脊顶部上的第1绝缘膜表面低的表面;
将第2抗蚀剂图案作为掩膜,利用蚀刻去除第1绝缘膜,并且边残留凹部的第1绝缘膜,边使波导脊的第2半导体层表面露出的工序;和
在去除了第2抗蚀剂图案之后,形成露出了波导脊的第2半导体层表面的第3抗蚀剂图案,并在露出的第2半导体层表面上形成电极层的工序。
2.根据权利要求1所述的半导体光元件的制造方法,其特征在于,
形成第2抗蚀剂图案的工序包含:
在第1绝缘膜上涂布抗蚀剂的同时,形成邻接于波导脊的凹部的抗蚀剂膜的膜厚比波导脊顶部的抗蚀剂膜的膜厚厚的抗蚀剂膜的工序;和
同样地从该抗蚀剂膜的表面去除抗蚀剂,边残留邻接于波导脊的凹部的抗蚀剂膜,边使波导脊顶部的第1绝缘膜露出的工序。
3.根据权利要求1所述的半导体光元件的制造方法,其特征在于,
形成第2抗蚀剂图案的工序包含:
在第1绝缘膜上涂布抗蚀剂,并覆盖第1绝缘膜,形成抗蚀剂膜的工序,该抗蚀剂膜是在邻接于波导脊的凹部中,抗蚀剂膜的表面具有与波导脊的第1绝缘膜的上表面大致相同的高度的抗蚀剂膜;
利用照相制版工序,在邻接于波导脊的凹部底面的一部分中,残留抗蚀剂膜,并覆盖第1绝缘膜的同时同样地使波导脊顶部的第1绝缘膜露出,形成抗蚀剂图案的工序;和
将凹部底面的抗蚀剂膜的包覆面积扩展到凹部底面整个区域的工序。
4.根据权利要求1~3之一所述的半导体光元件的制造方法,其特征在于,
利用GaN形成基板,利用AlGaN形成第1半导体层,利用InGaN形成活性层,利用包含GaN的半导体层形成第2半导体层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199574 | 2006-07-21 | ||
JP2006199574 | 2006-07-21 | ||
JP2007137581 | 2007-05-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101110512A CN101110512A (zh) | 2008-01-23 |
CN100592584C true CN100592584C (zh) | 2010-02-24 |
Family
ID=39042451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710137346A Expired - Fee Related CN100592584C (zh) | 2006-07-21 | 2007-07-20 | 半导体光元件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100592584C (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212386A (ja) * | 2008-03-05 | 2009-09-17 | Mitsubishi Electric Corp | 半導体光素子の製造方法 |
JP2011165869A (ja) * | 2010-02-09 | 2011-08-25 | Mitsubishi Electric Corp | 半導体発光素子及びその製造方法 |
JP6447352B2 (ja) * | 2015-05-08 | 2019-01-09 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
CN114552387B (zh) * | 2022-02-25 | 2024-07-19 | 安徽格恩半导体有限公司 | 具有金属夹层钝化层的GaN基激光二极管结构及制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534841A (zh) * | 2003-03-31 | 2004-10-06 | ������������ʽ���� | 半导体激光器元件及其制造方法 |
-
2007
- 2007-07-20 CN CN200710137346A patent/CN100592584C/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1534841A (zh) * | 2003-03-31 | 2004-10-06 | ������������ʽ���� | 半导体激光器元件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101110512A (zh) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101950924B (zh) | 半导体光学元件的制造方法 | |
CN101276994B (zh) | 半导体光元件的制造方法 | |
US8143148B1 (en) | Self-aligned multi-dielectric-layer lift off process for laser diode stripes | |
US7476903B2 (en) | Semiconductor light-emitting device | |
US7964424B2 (en) | Method for manufacturing nitride semiconductor light-emitting element | |
US20080311694A1 (en) | Method for manufacturing semiconductor optical device | |
CN108631153A (zh) | 一种全反射光波导半导体激光器芯片及其制备方法 | |
CN100592584C (zh) | 半导体光元件的制造方法 | |
US7879635B2 (en) | Method for manufacturing semiconductor optical device | |
CN101527427B (zh) | 半导体光元件的制造方法 | |
CN101276993B (zh) | 半导体光学元件的制造方法 | |
US7751456B2 (en) | Method for manufacturing semiconductor optical device | |
US20100244074A1 (en) | Semiconductor light-emitting device and method of manufacturing the same | |
CN101119010A (zh) | 半导体光学元件及其制造方法 | |
JP2006093682A (ja) | 半導体レーザおよびその製造方法 | |
US7879684B2 (en) | Method for manufacturing semiconductor light-emitting element | |
US7901966B2 (en) | Method for manufacturing nitride semiconductor device | |
US20070026550A1 (en) | Method of manufacturing semiconductor light emitting apparatus and semiconductor light emitting apparatus | |
JP3911003B2 (ja) | 半導体装置 | |
JP2006237475A (ja) | 半導体レーザの製造方法 | |
JP5402222B2 (ja) | 半導体素子の製造方法 | |
FR3075464A1 (fr) | Dispositif optoelectronique a diodes electroluminescentes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100224 Termination date: 20120720 |