JP4609830B2

JP4609830B2 - 半導体装置の製造方法

Info

Publication number: JP4609830B2
Application number: JP2003159270A
Authority: JP
Inventors: 義浩佐藤
Original assignee: THE FURUKAW ELECTRIC CO., LTD.
Current assignee: THE FURUKAW ELECTRIC CO., LTD.
Priority date: 2003-06-04
Filing date: 2003-06-04
Publication date: 2011-01-12
Anticipated expiration: 2023-06-04
Also published as: JP2004363287A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、コンパクトディスクなどの光学的記録媒体の普及や、光通信システムの普及に伴い、その光源として用いられる半導体レーザ装置への需要が高まっている。従来から、半導体レーザ装置として、埋め込みメサストライプ構造の半導体レーザ装置が用いられている。
【０００３】
図７は、一般的な埋め込みメサストライプ型の半導体レーザ装置の構造を示す縦断面図である。この半導体レーザ装置１は、ｐ型半導体基板２の上面にｐ型クラッド層３、活性層４およびｎ型クラッド層５ａを有する。ｐ型クラッド層３、活性層４およびｎ型クラッド層５ａは、メサストライプ６を形成している。なお、メサストライプ６のストライプ方向は紙面に垂直である。また、メサストライプ６の側方には、ｐ型分離層７、ｎ型ブロック層８およびｐ型ブロック層９が形成され、メサストライプ６を埋め込んでいる。さらに、ｎ型クラッド層５ａおよびｐ型ブロック層９の上面に、ｎ型クラッド層５ｂ、ｎ型コンタクト層１０およびｎ側上部電極１１が形成されている。また、ｐ型半導体基板２の下面に、ｐ側下部電極１２が形成されている。
【０００４】
ｐ側下部電極１２およびｎ側上部電極１１は、図示しない電源に接続され、半導体レーザ装置１に電流が供給される。供給された電流は、ｐ型半導体基板２、ｐ型クラッド層３、活性層４、ｎ型クラッド層５ａ、ｎ型クラッド層５ｂおよびｎ型コンタクト層１０を通ってｎ側上部電極１１に至る。ここで、活性層４は、電流が注入されることによりレーザ光を生じる。また、ｐ型分離層７、ｎ型ブロック層８およびｐ型ブロック層９は、電流の制御を行い、電流が活性層４に注入されるようにする。
【０００５】
ここで、メサストライプ６の形成には、ドライエッチングを用いている。ドライエッチングは、エッチングの方向が制御可能な異方性エッチングであり、ほぼ垂直なエッチング形状が得られるので、メサストライプ６の側面をほぼ垂直にし、所望のパターンに対して忠実に加工することができる。エッチングガスとしては、半導体材料がＩｎＰ系の場合には、炭化水素系ガスまたは塩素ガスが用いられる。塩素ガスによるドライエッチングは、加工速度が速いという特徴を有し、一方、メタン水素混合ガスを用いたドライエッチングは、加工速度は遅いが、製造される半導体レーザ装置の信頼性に特に優れている。
【０００６】
次に、図８〜１０を参照して、半導体レーザ装置１の製造方法について説明する。図８（ａ）において、ｐ型半導体基板２の上面に、ｐ型クラッド層３、活性層４およびｎ型クラッド層５ａを順にエピタキシャル成長法などを用いて形成する。次に、ｎ型クラッド層５ａの上面にＳｉＯ_２膜１３をＣＶＤ（ｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタ法などにより成膜する。その後、ＳｉＯ_２膜１３上面にフォトレジストを塗布し、フォトリソグラフィを用いてストライプ形状のレジスト１４を形成する（図８（ｂ））。更に、レジスト１４をマスクとして、ＳｉＯ_２膜１３をプラズマエッチングした後、有機溶剤等によりレジスト１４を除去する（図８（ｃ））。
【０００７】
続いて、図９（ａ）に示すように、ストライプ形状となったＳｉＯ_２膜１３をマスクとして、ｎ型クラッド層５ａ、活性層４およびｐ型クラッド層３の途中までをエッチングし、メサストライプ６を形成する。この時、エッチングは、炭化水素系のドライエッチングガス（図中の符号Ｄ１）を用いたドライエッチングである。このため、メサストライプ６の形状は、ＳｉＯ_２膜１３の幅を忠実に再現し、その側面はほぼ垂直となる。なお、このＳｉＯ_２膜１３は、後の工程である埋め込み成長においてもマスクの役割を果たす。
【０００８】
このドライエッチングは、炭化水素系ガスを用いているため、マスクであるＳｉＯ_２膜１３上に、ドライエッチングの残渣物１５として炭化水素系の重合物の堆積が起こる。この残渣物１５が堆積したままだと、その後の埋め込み成長においてマスク上にも成長が起こってしまい不都合なので、図９（ｂ）（ｃ）に示すように、酸素プラズマ（図中の符号Ｐ１）によるアッシングにより後処理を行い、残渣物１５を除去する。
【０００９】
次に、図１０において、メサストライプ６の側面およびｐ型クラッド層３の上面に、ｐ型分離層７、ｎ型ブロック層８、ｐ型ブロック層９を、順次埋め込み成長させる。さらに、ＳｉＯ_２膜１３をバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングにより除去し、ｎ型クラッド層５ａおよびｐ型ブロック層９の上面に、図７に示すようにｎ型クラッド層５ｂ、ｎ型コンタクト１０およびｎ側上部電極１１を形成し、また、ｐ型半導体基板２の下面にｐ側下部電極１２を形成することによって、半導体レーザ装置１を得ることができる。
【００１０】
上記のように、ドライエッチング後の残渣物を除去するために、酸素プラズマを用いたアッシングが行われるが、この時にメサ側面の酸化が起こり、その後の埋め込み成長時にｐ型半導体へのドーパントとして用いられる亜鉛（Ｚｎ）が取り込まれやすくなるという弊害がある。このような活性層付近での高濃度のＺｎの存在は、光吸収をもたらし、レーザ特性の悪化をもたらす原因となる。これを避けるために、メサ側面の酸化された部分を除去するための方法として、メサ側面をウェットエッチングする方法（特許文献１）や、メサ側面を硫化アンモニウムにより清浄化する方法（特許文献２）が提案されている。
【００１１】
【特許文献１】
特開２００２−０３３３０５号公報
【特許文献２】
特開平０８−２５０４５９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、ドライエッチングにより生じる残渣物を除去するために酸素プラズマによるアッシングを行い、更にアッシングによる影響を取り除くためにメサ側面のウェットエッチングを行う方法では、ドライエッチングの特徴であるメサの垂直性が失われるという問題がある。また、アッシングによる影響を取り除くためにメサ側面を硫化アンモニウムで清浄化する方法では、その後の埋め込み成長で異常成長が起こり易いという問題がある。
以上に鑑み、本発明は、半導体装置の製造において、ドライエッチング後の表面への悪影響のない方法により残渣物を除去することを目的としてなされたものである。
【００１３】
【課題を解決するための手段】
以上の課題を解決するため、本発明の請求項１に記載の発明は、半導体表面の選択領域にマスクを形成し、ドライエッチングにより該マスクを利用して前記半導体表面への加工処理を行う工程を有する半導体装置の製造方法において、前記マスクは少なくとも二つの層からなり、前記加工処理の後に、他の層の形成工程を間にはさむことなく、ウェットエッチングにより前記マスクのうち一つの層を選択的に除去するエッチング工程を含み、前記マスクは、上部層および下部層の二つの層からなり、前記上部層が前記ウェットエッチングにおけるエッチング速度の大きい材料で構成されることによって、前記ウェットエッチング後に前記上部層が除去され、前記ドライエッチングに炭化水素系ガスが用いられ、前記上部層がＳｉＯ _２膜であり、前記下部層がＳｉＮ _ｘ膜であることを特徴とするものである。
この請求項１の発明により、加工処理の後に、多層状のマスクのうち一部の層が除去される。また、この請求項１の発明により、加工処理が行われた後に、二層マスクのうち上部層のみが除去され、下部層が半導体表面に残された状態となる。
【００１７】
【発明の実施の形態】
以下、本発明について具体的実施例を挙げながら説明する。なお、図面は模式的なものであり、各部分の厚みと幅の関係、各部分の大きさの比率などは、現実のものと異なることに留意する必要がある。
【００１８】
[実施例１] 図１は、本実施例の方法により作製される半導体装置２１の縦断面図である。この半導体装置２１は、ｐ型半導体基板２の上面にｐ型クラッド層３、活性層４およびｎ型クラッド層５ａを有する。ｐ型クラッド層３、活性層４およびｎ型クラッド層５ａは、メサストライプ６を形成している。なお、メサストライプ６のストライプ方向は紙面に垂直である。また、メサストライプ６の側方には、ｐ型分離層７、ｎ型ブロック層８およびｐ型ブロック層９が形成され、メサストライプ６を埋め込んでいる。更に、半導体装置２１は、ｎ型クラッド層５ａの上にＳｉＮ_ｘ膜１３ａを有する。
【００１９】
次に、図２および図３を参照して、半導体装置２１の製造方法について説明する。図２において、まず、ｐ型半導体基板２の上面に、ｐ型クラッド層３、活性層４およびｎ型クラッド層５ａを順にエピタキシャル成長法により形成する。次に、ｎ型クラッド層５ａの上面に２００ｎｍ厚さのＳｉＮ_ｘ膜１３ａ、１００ｎｍのＳｉＯ_２膜１３ｂを順に、ＣＶＤ法またはスパッタ法などにより成膜する。その後、ＳｉＯ_２膜１３ｂ上面にフォトレジストを塗布し、フォトリソグラフィを用いてストライプ形状のレジスト１４を形成する（図２（ａ））。更に、レジスト１４をマスクとして、ＳｉＮ_ｘ膜１３ａおよびＳｉＯ_２膜１３ｂをプラズマエッチングした後、有機溶剤等によりレジスト１４を除去する（図２（ｂ））。
【００２０】
このようにして、後述するドライエッチングのための二層マスク１３が形成される。ここで、下部層であるＳｉＮ_ｘ膜１３ａについては、後述するバッファードフッ酸（ＢＨＦ）によるウェットエッチングにおいて、エッチング耐性を十分に有するような組成とする。一般にＢＨＦによるＳｉＮ_ｘのエッチング速度は、Ｓｉの組成比が高いほど小さくなる。Ｓｉの組成比は、エリプソメトリー等で屈折率を測定することにより、知ることができる。たとえば、エリプソメトリーにより測定された屈折率が２．０以上であれば、十分なエッチング耐性を得ることができる。
また、上部層であるＳｉＯ_２は、ＢＨＦによりエッチングされやすい性質を持つ。
【００２１】
続いて、図３（ａ）に示すように、ストライプ形状となったＳｉＮ_ｘ膜１３ａおよびＳｉＯ_２膜１３ｂをマスクとして、ｎ型クラッド層５ａ、活性層４およびｐ型クラッド層３の途中までをドライエッチングし、メサストライプ６を形成する。この時、ドライエッチングに、メタン水素混合ガス等の炭化水素系のドライエッチングガス（図３（ａ）における符号Ｄ１）を用いる。このため、メサストライプ６の形状は、ＳｉＮ_ｘ膜１３ａおよびＳｉＯ_２膜１３ｂの幅を忠実に再現し、その側面はほぼ垂直となる。
【００２２】
上記のようにドライエッチングに炭化水素系ガスを用いているため、ドライエッチング後には、マスクであるＳｉＯ_２膜１３ｂの上面に炭化水素系重合物からなる残渣物１５が堆積している。ここで、ＢＨＦ（ＨＦ：７．２％、ＮＨ_４Ｆ：３３．６％）中で１分間処理を行うことにより、図３（ｂ）に示すように、側面からＳｉＯ_２膜１３ｂがウェットエッチングされ、消失する。それに伴って、ＳｉＯ_２膜１３ｂ上に堆積していた残渣物１５がリフトオフ式に除去され、ＳｉＮ_ｘ層１３ａの表面が露出する（図３（ｃ））。
【００２３】
次に、以下のようにメサ側方部の埋め込み成長により、図１に示された半導体装置２１を作製する。すなわち図１に示すように、メサストライプ６の側面およびｐ型クラッド層３の上面に、ｐ型分離層７、ｎ型ブロック層８およびｐ型ブロック層９を順次埋め込み成長させる。こうして半導体装置２１を得ることができる。
【００２４】
更に、この半導体装置２１のＳｉＮ_ｘ膜１３ａをＢＨＦを用いたウェットエッチングにより除去し、コンタクト層および電極を形成することで、半導体レーザ装置を得ることができる。この半導体レーザ装置の構造は、従来のものと同様であるので、一般的な半導体レーザ装置の縦断面図を示す図７を用いて説明する。図１に示された半導体装置２１のｎ型クラッド層５ａおよびｐ型ブロック層９の上面に、ｎ型クラッド層５ｂ、ｎ型コンタクト層１０およびｎ側上部電極１１を形成する。さらに、ｐ型半導体基板２の下面に、ｐ側下部電極１２を形成する。以上のようにして、図７の半導体レーザ装置１を得ることができる。
【００２５】
以上説明したように、この実施の形態に示した半導体装置２１は、メサストライプ６を形成するためのドライエッチングの際に、ＳｉＮ_ｘ膜１３ａとＳｉＯ_２膜１３ｂからなる二層マスク１３を用い、ドライエッチング後に、上部層であるＳｉＯ_ｘ膜１３ａをウェットエッチングで除去するため、ＳｉＯ_２膜１３ｂ上に堆積していた残渣物１５が除去され、下部層であるＳｉＮ_ｘ膜１３ａが残される。このＳｉＮ_ｘ膜１３ａをマスクとして次工程である埋め込み成長を行うが、この際、上述のようにマスク上にドライエッチングの残渣物が存在しないため、選択成長が良好に行われ、良好な製造歩留まりが得られる。また、残渣物が存在しないことによって、従来必要とされていた残渣物除去のための工程が必要でないため、メサストライプ側面にダメージを与えることなく、信頼性に優れた半導体レーザ装置を製造することができる。
【００２６】
なお、マスクを構成する材料は、上部層としては、ＢＨＦなどの適切なエッチング液によるエッチング速度が大きいものであれば良く、また、下部層としては上記のエッチング液によるエッチング速度が小さく、かつ後の工程である埋め込み成長においてもマスクとして機能するものであれば良いので、ＳｉＮ_ｘ膜とＳｉＯ_２膜の組合せに限定されるものではない。また、上部層と下部層のエッチング速度比を示す選択比は大きいほど好ましいが、およそ９以上あれば十分である。
【００２７】
また、二層マスクを構成する上部層および下部層の厚さについては、本実施例では１００ｎｍおよび２００ｎｍとしたが、これに限定されるものではない。二層マスクの厚さとしては、少なくともドライエッチングに対して十分な耐性を持つだけの厚さが望ましいが、あまりに厚いと応力により半導体基板に反りが生じるため、そのような反りが生じないような厚さとする。
【００２８】
[実施例２] 上の実施例１では、二層マスクを用いた加工処理の後にウェットエッチングにより上部層を除去する場合について説明したが、これは、加工処理の次の工程として、同じマスク領域を用いた選択的な埋め込み成長が行われる場合に特に効果的であった。実施例２では、加工処理を行った後はマスクが不要になるような場合についての本発明の適用例を説明する。
【００２９】
ＩｎＰなどの半導体をドライエッチングする場合、エッチングガスとしては、実施例１に挙げたような炭化水素系ガスのほかに、塩素系ガスが挙げられる。塩素系ガスは、炭化水素系ガスに比べてはるかに大きなエッチング速度が得られることが特徴である。本実施例では、塩素系ガスによるドライエッチングの際、マスクを二層構造とし、下部層としてＳｉＯ_２膜、上部層として次に説明するようなハードベークドレジストを用いる。ドライエッチングの後、下部層に対するエッチング速度の大きなウェットエッチャントを用いて下部層を除去することにより、上部層であるハードベークドレジストが同時に除去される。
【００３０】
例として、特に高速動作に適したトレンチ（溝）構造を有する半導体レーザ装置を製造する場合について説明する。この半導体レーザ装置は埋め込みメサストライプ型レーザであり、電流が注入されるメサストライプ部の側方部にトレンチが形成されているため、寄生容量が低減され、数ＧＨｚ以上といった高速動作に適している。
【００３１】
まず、実施例１の場合と同様に、図１に示す半導体装置２１を作製する。この中で、ドライエッチングによるメサストライプ６の形成を行う際に、実施例１で示した本発明の方法を用いても良い。
【００３２】
図４〜６は、作製された半導体装置２１を用いて、トレンチ構造を持った半導体レーザ装置を製造する方法を示す縦断面図である。図４（ａ）において、ｐ型分離層７、ｎ型ブロック層８およびｐ型ブロック層９を埋め込み成長する。続いて、ｎ型上部クラッド層５ａとｐ型ブロック層９の上に、ｎ型上部クラッド層５ｂおよびｎ型コンタクト層１０を順に成長する。その上に、フォトリソグラフィを用いてレジスト（図示せず）をパターニングし、蒸着・リフトオフ法によりストライプ電極２２を形成する。
【００３３】
次に、図４（ｂ）に示すように、コンタクト層１０およびストライプ電極２２の上面に、ＣＶＤ法またはスパッタ法などにより１００ｎｍ厚さのＳｉＯ_２膜２３を形成する。その上にフォトリソグラフィを用いて、２０μｍの開口幅ｗを持ったレジストパターニングを行い、２００℃で１５分間ベーキングを行って厚さ２μｍのハードベークドレジスト２４を形成する。次に、ハードベークドレジスト２４をマスクとして、ＳｉＯ_２膜２３をプラズマエッチングにより除去する。
【００３４】
このようにして、図５（ａ）に示すように二層マスク２５が形成される。すなわちこの二層マスク２５は、上部層がハードベークドレジスト２４で、下部層がＳｉＯ_２膜２３で構成されており、本発明の特徴となるものである。
【００３５】
図５（ｂ）に示すように、この二層マスク２５をエッチングマスクとして、塩素系ガス（図中の符号Ｄ３）を用いたドライエッチングを行い、ｐ型下部クラッド層３までの深さのトレンチ２６を形成する。
【００３６】
その後、図６（ａ）に示すように、ＢＨＦ（ＨＦ：７．２％、ＮＨ_４Ｆ：３３．６％）を用いたウェットエッチングを１分間行うことによりＳｉＯ_２膜２３が側方から除去されていく。この時、上部層であるハードベークドレジスト２４も同時に除去される。なお、図６（ａ）は二層マスク２５の周辺を拡大したものである。
【００３７】
その後、図６（ｂ）においてトレンチを含む表面全体に保護膜となる誘電体膜２７をＣＶＤ法などにより成膜する。続いて、誘電体膜２７のうち、ストライプ電極２２の上部のみをプラズマエッチングにより除去し、引き出し電極２８を蒸着・リフトオフ法により形成する。最後に、ｐ型半導体基板２の下面にｐ側下部電極１２を形成する。
【００３８】
以上のように、本実施例では、トレンチ２６を形成するためのドライエッチングの際に、エッチングマスクを、下部層であるＳｉＯ_２膜２３と上部層であるハードベークドレジスト２４からなる二層マスク構造とし、ドライエッチング後にＳｉＯ_２膜２３をウェットエッチングで側方から除去するため、従来ハードベークドレジストを除去するのに必要であった、有機溶剤を用いた超音波洗浄等の必要がなく、しかも従来に比して確実にレジスト除去を行うことができ、その後の工程の安定性に効果的である。
【００３９】
ところで、本発明の特徴である多層マスクを用いた加工処理は、ドライエッチングに限るものではない。たとえば、半導体に高エネルギーのイオンを打ち込んで高抵抗領域を形成するイオンインプラを行う際にも、マスクとしてハードベークドレジストが使用され、イオンインプラ後はハードベークドレジストの除去が行われるが、このような場合においても、本発明の多層マスクを用いることにより、簡単で確実なハードベークドレジスト除去を行うことができる。
【００４０】
以上、実施例１および２には、加工処理用のマスクを二層マスクとした場合について説明したが、場合によっては、マスクは三層以上でも良く、そのうちの特定の層のみをウェットエッチングされやすい組成とするような構成にしてもよい。
【００４１】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法は、少なくとも二つの層からなるマスクを利用して半導体の加工処理を行い、その後前記マスクのうち一つの層を選択的に除去するウェットエッチング工程を含むことが特徴である。
【００４２】
マスクのうち最上部の層を除去する方法は、ドライエッチングにより生じる残渣物の除去方法として特に有効である。たとえば埋め込みストライプ型半導体レーザのメサストライプ作製時に、マスクを二層構造とし、ドライエッチングによりメサを形成した後に上部層のみをウェットエッチングすることによって、マスク上のドライエッチング残渣物を効果的に、かつ後の工程に悪影響を及ぼさずに除去することができる。したがって、その後の埋め込み成長を歩留まり良く行うことができると共に、信頼性に優れた半導体レーザ装置を製造することができる。
【００４３】
また、マスクのうち最下部の層を除去する方法は、エッチング等の加工処理にマスクが使用された後にマスクを完全に除去したい場合に適している。特に、ハードベークドレジストのように通常の方法では除去しにくい層を含むマスクの場合に効果的である。
【図面の簡単な説明】
【図１】は、本発明の実施例１の方法により製造される半導体装置の縦断面図である。
【図２】（ａ）（ｂ）は、図１に示した半導体装置の製造方法を示す説明図（その１）である。
【図３】（ａ）（ｂ）（ｃ）は、図１に示した半導体装置の製造方法を示す説明図（その２）である。
【図４】（ａ）（ｂ）は、本発明の実施例２の方法により製造される半導体レーザ装置の製造方法を示す説明図（その１）である。
【図５】（ａ）（ｂ）は、本発明の実施例２の方法により製造される半導体レーザ装置の製造方法を示す説明図（その２）である。
【図６】（ａ）（ｂ）は、本発明の実施例２の方法により製造される半導体レーザ装置の製造方法を示す説明図（その３）である。
【図７】は、一般的な埋め込みメサストライプ型の半導体レーザ装置の縦断面図である。
【図８】（ａ）（ｂ）（ｃ）は，図７に示した半導体レーザ装置の製造方法を示す説明図（その１）である。
【図９】（ａ）（ｂ）（ｃ）は，図７に示した半導体レーザ装置の製造方法を示す説明図（その２）である。
【図１０】は、図７に示した半導体レーザ装置の製造方法を示す図（その３）である。
【符号の説明】
１半導体レーザ装置
２ｐ型半導体基板
３ｐ型クラッド層
４活性層
５ａｎ型クラッド層
５ｂｎ型クラッド層
６メサストライプ
７ｐ型分離層
８ｎ型ブロック層
９ｐ型ブロック層
１０ｎ型コンタクト層
１１ｎ側上部電極
１２ｐ側下部電極
１３、１３ｂ、２３ＳｉＯ_２膜
１３ａＳｉＮ_ｘ膜
１４レジスト
１５残渣物
２１半導体装置
２２ストライプ電極
２４ハードベークドレジスト
２５二層マスク
２６トレンチ
２７誘電体膜
２８引き出し電極
Ｄ1、Ｄ２、Ｄ３ドライエッチングガス
Ｐ１酸素プラズマ
ｗ開口幅

Claims

半導体表面の選択領域にマスクを形成し、ドライエッチングにより該マスクを利用して前記半導体表面への加工処理を行う工程を有する半導体装置の製造方法において、
前記マスクは少なくとも二つの層からなり、
前記加工処理の後に、他の層の形成工程を間にはさむことなく、ウェットエッチングにより前記マスクのうち一つの層を選択的に除去するエッチング工程を含み、
前記マスクは、上部層および下部層の二つの層からなり、
前記上部層の前記エッチング工程におけるエッチング速度が前記下部層の前記エッチング工程におけるエッチング速度より大きくなるような材料で構成されることによって、前記エッチング工程の後に前記上部層が除去され、
前記ドライエッチングに炭化水素系ガスが用いられ、
前記上部層がＳｉＯ_２膜であり、前記下部層がＳｉＮ_ｘ膜であることを特徴とする半導体装置の製造方法。