KR100640397B1 - 식각 종료점의 검출 방법 - Google Patents

식각 종료점의 검출 방법 Download PDF

Info

Publication number
KR100640397B1
KR100640397B1 KR1020040094374A KR20040094374A KR100640397B1 KR 100640397 B1 KR100640397 B1 KR 100640397B1 KR 1020040094374 A KR1020040094374 A KR 1020040094374A KR 20040094374 A KR20040094374 A KR 20040094374A KR 100640397 B1 KR100640397 B1 KR 100640397B1
Authority
KR
South Korea
Prior art keywords
etching
mask
etch
indicator
width
Prior art date
Application number
KR1020040094374A
Other languages
English (en)
Other versions
KR20060055070A (ko
Inventor
김영현
배유동
이중기
김인
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040094374A priority Critical patent/KR100640397B1/ko
Priority to US11/222,136 priority patent/US7361286B2/en
Priority to JP2005328358A priority patent/JP2006148099A/ja
Publication of KR20060055070A publication Critical patent/KR20060055070A/ko
Application granted granted Critical
Publication of KR100640397B1 publication Critical patent/KR100640397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명에 따른 식각 종료점의 검출 방법은, 식각 대상물의 패턴 영역 상에 마스크를 형성하는 과정과; 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 식각 표시자를 형성하는 과정과; 상기 마스크를 이용하여 상기 대상물을 식각하는 과정과; 상기 식각 표시자를 이용하여 상기 마스크에 의해 가려진 잔류 대상물의 크기를 파악하는 과정을 포함한다.
식각 공정, 식각 종료점, 마스크, 활성층, 식각 표시자

Description

식각 종료점의 검출 방법{METHOD FOR DETECTING END-POINT OF ETCHING}
도 1 내지 도 5는 본 발명의 바람직한 제1 실시예에 따른 칩(chip) 단위의 식각 종료점의 검출 방법을 설명하기 위한 도면들,
도 6 및 도 7은 본 발명에 따른 식각 표시자의 다양한 형태들을 나타내는 도면들,
도 8 내지 도 10은 본 발명의 바람직한 제2 실시예에 따른 식각 종료점의 검출 방법을 설명하기 위한 도면들.
본 발명은 반도체 소자를 제작하기 위한 일련의 공정들 중 한 공정인 식각 공정(etching process)에 관한 것으로서, 특히 식각 종료점(end-point of etching)을 검출하기 위한 방법에 관한 것이다. 더 자세하게는, 본 발명은 마스크(mask)를 이용하여 기설정된 패턴(pattern)을 나타내도록 대상물을 식각하는 공정에서 상기 마스크에 의해 가려진 잔류 대상물(remaining object)의 크기(size)가 목표 크기 (target size)에 도달하는 시점인 식각 종료점을 검출하기 위한 방법에 관한 것이다.
반도체 소자들 중의 하나인 레이저 다이오드(laser diode)는 레이저가 발진하는 좁은 폭의 활성층(active layer)을 가지며, 이러한 활성층은 유기 금속 화학 증착법(metall-organic chemical vapor deposition: MOCVD) 또는 분자 빔 증착법(molecular beam epitaxy: MBE)을 통해 웨이퍼(wafer) 상에 다중양자우물(multi-quantum well: MQW)을 성장시킴으로써 형성된다.
레이저 다이오드의 활성층을 제작하는 방법을 일 예로 제시하자면 아래와 같다.
첫 째, n+ 타입의 반도체 기판 상에 다중양자우물 구조의 활성층을 유기 금속 화학 증착법 또는 분자 빔 증착법을 통해 성장시키고, 상기 활성층 상에 전류 주입을 위한 p+ 타입의 반도체 클래드(clad)를 적층한다.
둘 째, 마스크 형성을 위해 상기 클래드 상에 SiO2 또는 SiNx와 같은 유전체 재질의 마스크층(mask layer)을 적층한다.
셋 째, 사진식각 공정(photolithography)을 통해 기설정된 직사각형 패턴을 나타내도록 상기 마스크층을 식각함으로써 마스크(패터닝(patterning)된 상기 마스크층)를 형성한다.
넷 째, 상기 마스크를 이용하여 기설정된 직사각형 패턴을 나타내도록 상기 활성층 및 클래드를 건식 식각 또는 습식 식각한다. 상기 마스크에 의해 가려진 잔 류 활성층의 폭은 단일 모드(single mode)를 유지할 수 있도록 1~1.6㎛인 것이 일반적이며, 광섬유와의 정렬을 용이하게 하기 위해 상기 잔류 활성층의 단부에 스폿 사이즈 변환 영역(spot size converting region)을 형성하는 경우에 상기 스폿 사이즈 변환 영역의 폭은 0.4~0.6㎛인 것이 일반적이다.
또는, 상기한 바와 다르게 활성층 상에 마스크를 형성하고, 클래드를 상기 활성층의 식각 과정이 완료된 후에 적층할 수 있다.
이러한 활성층 식각 과정에서, 식각 속도가 일정하지 않고 상기 클래드(또는 활성층)와 마스크의 계면(interface) 상태가 일정치 않은 이유로, 동일한 마스크를 사용한다고 하더라도 일정 시간을 식각했을 때 얻을 수 있는 잔류 활성층의 폭이 일정하지 않다. 이러한 이유로, 필요한 시간보다 식각 시간을 적게 하고, 잔류 활성층의 폭과 마스크의 폭을 현미경으로 관찰해서 원하는 목표 크기까지 식각이 되었는지 확인하고, 만일 잔류 활성층의 폭이 더 넓게 형성된 경우는 추가적으로 식각을 하는 것이 통상적이다.
레이저 발진과 원거리장 복사 패턴(far field pattern: FFP)의 특성을 예측하기 위하여, 잔류 활성층에 대해 전산모의실험(simulation)을 해보면, 원하는 특성을 얻을 수 있는 상기 잔류 활성층의 폭에 대한 공차는 ±0.1㎛ 정도이다. 하지만, 가시광선을 이용하는 광학 현미경을 통해서 잔류 활성층의 폭을 관찰하는 경우 실질적으로 0.2㎛ 이하의 차이를 구별하기 어렵기 때문에 잔류 활성층의 폭을 정확하게 아는 것은 어렵다. 이러한 이유로, 레이저 다이오드 소자를 만들면 레이저 발진 특성과 원거리장 복사 패턴이 원하는 것과 다른 결과를 보이는 경우가 많다.
상술한 바와 같이, 종래의 광학 현미경을 이용한 식각 종료점의 검출 방법은 정확도가 낮다는 문제점이 있다. 따라서, 종래보다 정확도가 향상된 새로운 식각 종료점의 검출 방법이 요구된다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 종래보다 정확도가 향상된 식각 종료점의 검출 방법을 제공함에 있다.
상기한 문제점을 해결하기 위하여, 본 발명에 따른 식각 종료점의 검출 방법은, 식각 대상물의 패턴 영역 상에 마스크를 형성하는 과정과; 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 식각 표시자를 형성하는 과정과; 상기 마스크를 이용하여 상기 대상물을 식각하는 과정과; 상기 식각 표시자를 이용하여 상기 마스크에 의해 가려진 잔류 대상물의 크기를 파악하는 과정을 포함한다.
이하에서는 첨부도면들을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 본 발명을 설명함에 있어서, 관련된 공지기능이나 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
도 1 내지 도 5는 본 발명의 바람직한 제1 실시예에 따른 칩(chip) 단위의 식각 종료점의 검출 방법을 설명하기 위한 도면들이다. 상기 식각 종료점의 검출 방법은 식각 표시자(etching indicator)를 형성하는 과정과, 상기 식각 표시자를 이용하여 식각 종료점을 검출하는 과정을 포함한다.
도 1 내지 도 3은 식각 표시자를 형성하는 과정을 설명하기 위한 도면들이다.
도 1을 참고하면, 칩 단위의 반도체 기판(110) 상에 식각 대상물인 다중양자우물 구조의 활성층(120)을 유기 금속 화학 증착법 또는 분자 빔 증착법을 통해 성장시킨다. 상기 활성층(120) 상에 SiO2 또는 SiNx와 같은 유전체 재질의 마스크층(130)을 적층한다. 상기 마스크층(130)으로는 유전체 외에 금속, 고분자, 상기 활성층(120)의 물성과는 다른 물성을 갖는 반도체 등의 재질을 사용할 수 있다.
이후, 상기 마스크층(130) 상에 포토레지스트(photoresist)를 이용한 사진 식각을 수행한다.
도 2와 도 2에 도시된 구성을 평면도로 나타낸 도 3을 참고하면, 상기 마스크층(130)을 사진 식각함으로써, 상기 활성층(120)의 패턴 영역(122) 상에 마스크(132)(상기 마스크층(130)의 일 패턴)를 형성하고, 상기 마스크(132)에 의해 가려지지 않은 상기 활성층(120)의 식각 영역(124,126) 상에 제1 및 제2 식각 표시자들(134,136)(상기 마스크층(130)의 다른 패턴들)을 형성한다. 상기 마스크(132)와 상기 제1 및 제2 식각 표시자들(134,136)은 각각 기설정된 폭과 상기 폭보다 큰 길이를 갖는 직사각형 또는 줄무늬(stripe) 형상을 갖는다. 상기 마스크(132)의 폭(WM)은 상기 활성층(120)의 목표 폭(WT)보다 큰 값을 갖는데, 이는 이후의 식각 과정에서 상기 패턴 영역(122) 내의 상기 활성층(120)의 부분이 그 가장자리부터 중심 방 향으로(폭 방향으로) 식각되는 것에 기인한다. 따라서, 상기 마스크(132)의 폭은 상기 활성층(120)에 대한 폭 방향의 식각 속도를 고려하여 설정된다. 또한, 상기 목표 폭을 얻기 위해서는 하나의 식각 표시자(여기에서, 상기 제1 식각 표시자(134))로 충분하지만, 본 제1 실시예에서는 식각 과정을 설명하기 위해 두 개의 식각 표시자들(134,136)을 예시한다. 필요에 따라, 상기 활성층(120) 상에 1~20 개의 식각 표시자를 생성할 수 있으며, 이 때 식각 표시자들간의 폭의 차이는 0.01~2㎛로 설정할 수 있다.
상기 제1 식각 표시자(134)의 폭(WI1)은 하기 <수학식 1>에 의해 정해진다.
Figure 112004053473505-pat00001
상기 마스크(132)의 폭이 5.2㎛인 경우에, 상기 목표 폭이 0.4㎛이면 제1 식각 표시자(134)의 폭은 4.8㎛(=5.2㎛-0.4㎛)로 설정되고, 상기 목표 폭이 0.5㎛이면 제1 식각 표시자(134)의 폭은 4.7㎛(=5.2㎛-0.5㎛)로 설정된다. 본 제1 실시예에서 상기 마스크(132)의 폭은 5.2㎛이고, 상기 제1 식각 표시자(134)의 폭은 4.8㎛이며, 상기 제2 식각 표시자(136)의 폭(WI2)은 4.7㎛이다.
도 4 및 도 5는 상기 제1 식각 표시자(134)를 이용하여 식각 종료점을 검출하는 과정을 설명하기 위한 도면이다. 이 때, 식각 방식은 건식 식각 및 식각 용액을 이용한 습식 식각을 포함하며, 상기 활성층(120)의 폭 방향 식각 속도는 동일한 웨이퍼 상에서 상기 마스크(132)의 폭에 상관없이 일정하다고 가정한다.
도 4를 참조하면, 식각 과정을 진행하여 상기 패턴 영역(122) 내의 잔류 활성층(120)의 폭이 0.5㎛이 되면, 상기 식각 영역(124,126) 내의 잔류 활성층(120)의 폭은 0.1㎛ 이하가 되고, 제2 식각 표시자(136)에 의해 가려진 잔류 활성층(120)의 폭은 0㎛가 되어서 상기 제2 식각 표시자(136)는 소멸된다(통상의 리프트-오프(lift-off) 공정에서처럼).
작업자는 광학 현미경을 통해 상기 제2 식각 표시자(136)가 소멸된 것을 보고 상기 패턴 영역(122) 내의 잔류 활성층(120)의 폭이 0.5㎛인 것을 파악하여 추각 식각 과정을 진행한다.
도 5를 참조하면, 이후의 추가 식각 과정을 진행하여 상기 패턴 영역(122) 내의 잔류 활성층(120)의 폭이 0.4㎛이 되면, 상기 식각 영역(124,126) 내의 잔류 활성층(120)의 폭도 0㎛이 되어서 상기 제1 식각 표시자(134)도 소멸된다.
작업자는 광학 현미경을 통해 상기 제1 식각 표시자(134)가 소멸된 것을 보고 상기 패턴 영역(122) 내의 잔류 활성층(120)의 폭이 목표 폭에 해당하는 0.4㎛인 것을 파악하여 식각 과정을 종료한다.
도 6 및 도 7은 본 발명에 따른 식각 표시자의 다양한 형태들을 나타내는 도면들이다. 상기 식각 표시자는 식각 대상물이 식각되는 양태(상기 대상물의 재질이 갖는 식각 특성, 식각 방법, 대상물의 목표 패턴(target pattern) 등)에 따라 다양한 형태를 가질 수 있다. 또한, 상기 식각 표시자는 2~10㎛×2~200㎛의 크기를 갖는 것이 바람직하다. 식각을 정지하는 시점(즉, 식각 종료점)을 정확히 알기 위해서 원하는 대상물의 폭표 패턴과 유사한 형태의 식각 표시자를 사용한다. 예를 들 어, 대상물을 식각하여 직사각형 패턴을 만드는 경우에는 직사각형의 식각 표시자를 사용하거나 식각 표시자가 대상물(예로, 칩 등) 내에 위치하는 공간 여유를 고려해 정사각형 형태를 사용하는 것이 적합하다. 또한, 대상물을 식각하여 원형 패턴을 만드는 경우에 타원형의 식각 표시자를 사용하거나 식각 표시자가 대상물(예로, 칩 등) 내에 위치하는 공간 여유를 고려해 원형의 식각 표시자를 사용하는 것이 적합하다. 도 6에서, (a)는 삼각형의 식각 표시자를 나타내고, (b)는 사각형의 식각 표시자를 나타내며, (c)는 마름모형의 식각 표시자를 나타내고, (d)는 육각형의 식각 표시자를 나타내며, (e)는 원형의 식각 표시자를 나타내고, (f)는 타원형의 식각 표시자를 나타낸다.
대상물의 목표 패턴과 동일하게 식각 표시자의 형태가 결정되는 경우에 상기 식각 표시자의 크기를 설정하는 방법을 예로 들면 아래와 같다. 도 6의 (b)에 도시된 바와 같은 사각형 식각 표시자의 크기(폭으로 정의됨)는 정사각형 마스크의 폭에서 목표 크기(대상물의 목표 패턴이 갖는 폭으로 정의됨)을 뺀 값으로 정해진다. 또한, 도 6의 (e)에 도시된 바와 같은 원형의 식각 표시자의 크기(직경으로 정의됨)는 원형 마스크의 직경에서 목표 크기(대상물의 목표 패턴이 갖는 직경으로 정의됨)을 뺀 값으로 정해진다. 도 6의 (a), (c) 및 (d)에 도시된 바와 같은 삼각형, 마름모, 육각형 등의 다각형의 식각 표시자의 크기(도형의 각 변에서 도형의 중심까지의 거리들 중 가장 짧은 거리의 두 배로 정의됨)는 다각형 마스크의 크기에서 목표 크기(대상물의 목표 패턴의 각 변에서 그 중심까지의 거리들 중 가장 짧은 거리의 두 배로 정의됨)를 뺀 값으로 정해진다. 상기한 형태 이외에 본 발명에 따른 식각 표시자는 기타 다각형, 숫자, 문자 등의 형태를 가질 수 있다.
일반 도형 형태의 식각 표시자는 식각 표시자의 폭에 대한 정보를 미리 알고 있어야 하는 불편이 있기 때문에, 식각 표시자의 크기를 식각 표시자 자신이 나타내도록 하기 위해 도 7과 같이 숫자나 문자 형태를 사용한다. 도 7에서, (g)는 '1' 형태의 식각 표시자를 나타내고, (h)는 '2' 형태의 식각 표시자를 나타내며, (i)는 'A' 형태의 식각 표시자를 나타낸다. 이 때, 각이 지는 부분의 폭은 직선이나 곡선인 부분에 비해서 커져서 정확한 식각지점을 검출하는 것을 방해할 수 있기 때문에, 숫자 및 문자는 각각 직사각형의 유닛들로 나누어진 형태로 구성된다. 또한, 각 직사각형 유닛(unit)의 폭은 대상물의 마스크 크기(마스크의 폭, 대각선이나 직경으로 정의됨)에서 목표 크기(대상물의 목표 패턴이 갖는 폭, 대각선이나 직경으로 정의됨)를 뺀 값으로 정의 된다.
상술한 바와 같이, 본 발명에 따른 식각 종료점의 검출 방법은 칩 단위로 적용될 수 있고, 이러한 경우에 칩의 크기가 매우 작으므로 작업자가 현미경을 통해 식각 종료점을 검출할 필요가 있다.
또한 후술하는 바와 같이, 본 발명에 따른 추가적인 식각 종료점의 검출 방법은 웨이퍼 단위로 적용될 수 있으며, 이러한 경우에 작업자는 전술한 바와 같이 현미경을 사용하지 않고 육안으로 식각 종료점을 검출할 수 있다.
도 8 내지 도 10은 본 발명의 바람직한 제2 실시예에 따른 식각 종료점의 검출 방법을 설명하기 위한 도면들이다. 상기 식각 종료점의 검출 방법은 식각 표시자를 형성하는 과정과, 상기 식각 표시자를 이용하여 식각 종료점을 검출하는 과정 을 포함한다.
도 8은 제1 내지 제7 식각 표시자들(220~280)을 갖는 웨이퍼를 나타내는 도면이다. 도시된 바와 같이, 상기 제1 내지 제7 식각 표시자들(220~280)은 각각 1×1㎜의 면적을 가지며 100×70 매트릭스(matrix) 구조의 유닛들(unit, 225~285)로 이루어진다. 상기 제1 내지 제7 식각 표시자들(220~280)은 4.3㎛, 4.4㎛, 4.5㎛, 4.6㎛, 4.7㎛, 4.8㎛ 및 4.9㎛의 폭을 가진 유닛들을 차례로 갖는다. 필요에 따라, 유닛 폭들의 차이는 0.01~2㎛로 설정될 수 있다. 상기 웨이퍼(210) 상에는 식각 대상물인 활성층(214)이 형성되어 있으며, 상기 웨이퍼(210)는 복수의 칩들(212)로 구분된다. 상기 각 칩(212)이 차지하는 상기 활성층(214) 부분의 패턴 영역 상에는 직사각형의 마스크(216)가 형성되어 있다. 상기 마스크(216)의 폭은 5.2㎛이고, 각 칩(212)이 차지하는 상기 활성층(214) 부분의 폭에 대한 목표 폭은 0.4㎛이다. 상기 제1 내지 제7 식각 표시자들(220~280)은 상기 활성층(214) 상에 형성된다. 필요에 따라, 상기 제1 내지 제7 식각 표시자들(220~280)은 각각 200~5000㎛×300~5000㎛의 크기를 가질 수 있으며, 또한 각각 삼각형, 사각형, 원형, 타원형, 마름모형, 기타 다각형, 숫자, 문자 등의 형태를 가질 수 있다. 필요에 따라, 상기 각 유닛(225~285)은 2~10㎛×2~200㎛의 크기를 가질 수 있으며, 삼각형, 사각형, 원형, 타원형, 마름모형, 기타 다각형, 숫자, 문자 등의 형태를 가질 수 있다. 또한, 상기 각 유닛(225~285)은 유전체, 금속, 고분자, 상기 활성층(120)의 물성과는 다른 물성을 갖는 반도체 등의 재질을 사용할 수 있다.
도 9 및 도 10은 상기 제1 내지 제7 식각 표시자들(220~280)을 이용하여 식 각 종료점을 검출하는 과정을 설명하기 위한 도면이다. 이 때, 식각 방법은 건식 식각 및 식각 용액을 이용한 습식 식각을 포함하며, 상기 활성층(214)의 폭 방향 식각 속도는 상기 마스크(216)의 폭에 상관없이 일정하다.
도 9를 참조하면, 식각 과정을 진행함에 따라 각 패턴 영역 상의 잔류 활성층(214)의 폭이 0.5㎛이 되면, 상기 제1 내지 제5 식각 표시자들(220~260)이 소멸된다.
작업자는 육안으로 상기 제5 식각 표시자(260)까지 소멸된 것을 보고 상기 잔류 활성층(214)의 폭이 0.5㎛인 것을 파악하여 추가 식각 과정을 진행한다.
도 10을 참조하면, 이후의 추가 식각 과정을 진행하여 상기 잔류 활성층(214)의 폭이 0.4㎛이 되면, 상기 제6 식각 표시자(270)도 소멸된다.
작업자는 육안으로 상기 제2 식각 표시자가 소멸된 것을 보고 상기 잔류 활성층(214)의 폭이 0.4㎛인 것을 파악하여 식각 과정을 종료한다.
상술한 바와 같이, 본 발명에 따른 식각 종료점의 검출 방법은 현미경 또는 육안으로 관찰 가능한 식각 표시자를 이용하여 종래보다 정확도가 향상시킬 수 있다는 이점이 있다.
또한, 본 발명에 따른 식각 종료점의 검출 방법을 레이저 다이오드와 같은 광 반도체 칩에 적용하는 경우에, 상기 칩에 식각 표시자를 집적하여 칩 완성 후에 발광점의 폭을, 칩을 잘라서 보지 않고도, 광학 현미경으로 상기 칩 표면의 식각 표시자를 봄으로써 정확하게 알 수 있고, 필요에 따라 발광점의 폭에 따라 칩을 구분할 수 있다는 이점이 있다.

Claims (10)

  1. 식각 종료점을 검출하는 방법에 있어서,
    (a) 식각 대상물의 패턴 영역 상에 마스크를 형성하는 과정과;
    (b) 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 적어도 하나의 식각 표시자를 형성하는 과정과;
    (c) 상기 마스크를 이용하여 상기 대상물을 식각하는 과정과;
    (d) 상기 식각 표시자를 이용하여 상기 마스크에 의해 가려진 잔류 대상물의 크기를 파악하는 과정을 포함하고,
    상기 마스크 및 식각 표시자는 모두 사각형의 형상을 가지며, 상기 식각 표시자의 폭은 상기 마스크의 폭에서 상기 대상물의 목표 폭을 뺀 값으로 정해짐을 특징으로 하는 식각 종료점의 검출 방법.
  2. 제1항에 있어서,
    상기 식각 표시자는 2~10㎛×2~200㎛의 크기를 가짐을 특징으로 하는 식각 종료점의 검출 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 식각 표시자는 유전체, 금속, 고분자 또는 반도체의 재질로 이루어짐을 특징으로 하는 식각 종료점의 검출 방법.
  5. 식각 종료점을 검출하는 방법에 있어서,
    (a) 식각 대상물의 패턴 영역 상에 마스크를 형성하는 과정과;
    (b) 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 적어도 하나의 식각 표시자를 형성하는 과정과;
    (c) 상기 마스크를 이용하여 상기 대상물을 식각하는 과정과;
    (d) 상기 식각 표시자를 이용하여 상기 마스크에 의해 가려진 잔류 대상물의 크기를 파악하는 과정을 포함하고,
    상기 (b) 과정에서 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 서로 다른 크기를 갖는 복수의 식각 표시자들을 형성함을 특징으로 하는 식각 종료점의 검출 방법.
  6. 제5항에 있어서,
    상기 식각 표시자들은 모두 사각형의 형상을 가지며, 상기 식각 표시자들간의 폭의 차이는 0.01~2㎛로 설정됨을 특징으로 하는 식각 종료점의 검출 방법.
  7. 삭제
  8. 식각 종료점을 검출하는 방법에 있어서,
    (a) 식각 대상물의 패턴 영역 상에 마스크를 형성하는 과정과;
    (b) 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 적어도 하나의 식각 표시자를 형성하는 과정과;
    (c) 상기 마스크를 이용하여 상기 대상물을 식각하는 과정과;
    (d) 상기 식각 표시자를 이용하여 상기 마스크에 의해 가려진 잔류 대상물의 크기를 파악하는 과정을 포함하며,
    상기 (b) 과정에서 상기 마스크에 의해 가려지지 않은 상기 대상물의 식각 영역 상에 복수의 식각 표시자들을 형성하고,
    상기 각 식각 표시자는 복수의 유닛들로 이루어짐을 특징으로 하는 식각 종료점의 검출 방법.
  9. 제8항에 있어서,
    상기 식각 표시자들은 서로 다른 유닛 폭들을 가지며, 유닛 폭들의 차이는 0.01~2㎛로 설정됨을 특징으로 하는 식각 종료점의 검출 방법.
  10. 제1항에 있어서,
    상기 식각 대상물은 광 반도체 칩을 포함하며,
    상기 식각 표시자를 상기 광 반도체 칩에 집적함으로써 상기 광 반도체 칩의 완성 후에 상기 식각 표시자를 이용하여 상기 광 반도체 칩의 발광점의 폭을 검출함을 특징으로 하는 식각 종료점의 검출 방법.
KR1020040094374A 2004-11-17 2004-11-17 식각 종료점의 검출 방법 KR100640397B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040094374A KR100640397B1 (ko) 2004-11-17 2004-11-17 식각 종료점의 검출 방법
US11/222,136 US7361286B2 (en) 2004-11-17 2005-09-08 Method of detecting etching end-point
JP2005328358A JP2006148099A (ja) 2004-11-17 2005-11-14 エッチング終点の検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040094374A KR100640397B1 (ko) 2004-11-17 2004-11-17 식각 종료점의 검출 방법

Publications (2)

Publication Number Publication Date
KR20060055070A KR20060055070A (ko) 2006-05-23
KR100640397B1 true KR100640397B1 (ko) 2006-10-30

Family

ID=36386918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094374A KR100640397B1 (ko) 2004-11-17 2004-11-17 식각 종료점의 검출 방법

Country Status (3)

Country Link
US (1) US7361286B2 (ko)
JP (1) JP2006148099A (ko)
KR (1) KR100640397B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8267576B2 (en) 2004-11-08 2012-09-18 Freshpoint Holdings Sa Time-temperature indicating device
EP2288879B1 (en) * 2008-06-04 2018-01-24 G Patel A monitoring system based on etching of metals
KR101655144B1 (ko) 2008-06-04 2016-09-07 지 파텔 금속의 에칭에 기초한 모니터링 시스템
US11320387B2 (en) * 2018-11-28 2022-05-03 International Business Machines Corporation Structure facilitating optically checking via formation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3848546B2 (ja) * 2001-05-17 2006-11-22 松下電器産業株式会社 半導体レーザの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
01215984

Also Published As

Publication number Publication date
JP2006148099A (ja) 2006-06-08
US20060105539A1 (en) 2006-05-18
US7361286B2 (en) 2008-04-22
KR20060055070A (ko) 2006-05-23

Similar Documents

Publication Publication Date Title
US8009711B2 (en) Etched-facet ridge lasers with etch-stop
KR100500469B1 (ko) 정렬마크와 이를 이용하는 노광정렬시스템 및 그 정렬방법
KR100598258B1 (ko) 위상 시프트 마스크 및 제조 방법
KR100640397B1 (ko) 식각 종료점의 검출 방법
US7767101B2 (en) Method for fabricating probe for use in scanning probe microscope
US20040020893A1 (en) Method of producing a rib waveguide
CN101097903B (zh) 重叠对准图案及其制造方法
US6770213B2 (en) Method of inspecting an anisotropic etch in a microstructure
US7083994B2 (en) Method of manufacturing a semiconductor device with outline of cleave marking regions and alignment or registration features
KR20000057036A (ko) 레티클 및 반도체 장치 제조방법
JP3754995B2 (ja) 半導体光素子
KR101067860B1 (ko) 멀티오버레이 측정마크 및 그 형성 방법
EP1288687B1 (en) Method for aligning a passive optical element to an active optical device
US7123639B2 (en) Semiconductor optical device and method of making the same
JP3768770B2 (ja) 半導体発光素子及びその製造方法
JP4225358B2 (ja) 半導体装置及び半導体装置の製造方法
JP5264764B2 (ja) エッチストップを有するエッチングされたファセットリッジレーザ
JP5760667B2 (ja) 光半導体デバイスの製造方法
KR20230038285A (ko) 광학 디바이스들 및 광학 디바이스 계측 방법
JPH07201804A (ja) 半導体ウェハのストライプエッチング方法
KR100857939B1 (ko) 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를위한 웨이퍼 구조
JP2008227287A (ja) 半導体光素子の製造方法
JP2003186177A (ja) フォトマスク、半導体レーザ素子の製造方法、並びに、半導体レーザ素子
JP2007165538A (ja) 半導体光素子の製造方法
JPH0997949A (ja) 光半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee