JP4225358B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

Description

本発明は、アライメントマークを有する半導体装置およびアライメントマークを有する半導体装置の製造方法に関する。

従来、露光装置を用いて半導体基板上にマスクパターンに形成された回路パターンを転写する工程を繰り返して半導体装置が製造される。

この露光工程では、下地層に設けられたアライメントマークを用いて位置合わせが行われる。このアライメントマークが、露光装置で認識され、マスクとのアライメントが行われた後に露光が行われる。

アライメントマークは例えば、矩形形状の外形と、この外形を規定する辺部分の間に等間隔に設けられた３本のスリットとからなる形状のものがある。このスリットにより、照射されたレーザー光が回折、散乱される。

このような、段差を有するアライメントマークは以下のように形成される。

まず、シリコン基板上に被膜が形成され、その後、リソグラフィーエッチングのプロセスでこの被膜に回路パターンが形成されると同時にアライメントマークが形成される。

アライメントマークの形成されたシリコン基板上には次工程で加工される被膜が形成され、その被膜上にホトレジストが塗布される。

露光装置において、シリコン基板を載せたステージの移動によりシリコン基板に照射したレーザー光を移動させアライメントマークに照射する。その反射光はアライメントマークに設けられた３本のスリットでそれぞれ回折、散乱する。この反射光は、入射光と同じ光路を戻るが、途中で分離され、露光装置に設けられた検出器で検出される。この検出器に入射される回折光によりアライメントマークの位置が認識される。

このようにして認識されたシリコン基板上のアライメントマーク位置とマスクの原点座標の差分を求め、露光する位置が補正される。

しかしながら、上述した従来のアライメントマークの形状の場合、複数のスリットのうち、アライメントマークの外形を規定する辺に最も近いスリットと外形を規定する辺との間隔が、互いに等間隔に設けられた３本のスリット間の間隔と等しくなる場合がある。この場合、外形を規定する辺による露光光の回折、散乱を、スリットによる露光光の回折、散乱と誤認識してしまう可能性がある。

本発明では、アライメントマークの外形を規定する辺をアライメントマーク内に設けられたスリットと誤認識することなく、確実にアライメントできるアライメントマークを有する半導体装置を提供することを目的とする。

本発明の半導体装置では、上記課題を解決するために、半導体基板上に形成されたアライメントマークが、外形を規定する１対の凹凸を有する辺と、この外形を規定する１対の辺間に１対の辺と実質的に平行な部分を有するパターンとを備えた構成となっている。

本発明に係る半導体装置では、アライメントマークにおける、アライメントパターンと平行する辺に凹凸を設けている。このため、露光装置においてアライメントを行う際に、アライメントパターンとアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。
また、アライメントマークの外形を規定する辺部分における段差を、アライメントパターン部分における段差よりもなだらかになるようにしている。このため、露光装置においてアライメントを行う際に、アライメントパターンとアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。

以下の実施例にて最良の形態を示す。

以下、図１および図２を用いて本発明の実施例1について説明する。
図１は本願発明の実施例1のアライメントマークを示す上面図である。この図１において、アライメントマーク１は、半導体ウエハ２に形成されたグリッドライン３上に形成される。グリッドライン３は、半導体ウエハ２に形成される複数の回路素子領域６間に形成される領域であり、個々の半導体チップに分割する際にはこのグリッドライン３の部分で切断される。このグリッドライン３は、例えば１００μｍの幅で形成される。

また、アライメントマーク１は、回路素子領域６に形成される各層のパターンの位置合わせに用いられる。

アライメントマーク１は、グリッドライン３の延在方向と実質的に平行に配置される１対の辺を有する長方形である。大きさは、例えば、１８０×７０μｍ程度に形成される。この１対の辺には、凹部４および凸部５が連続的に設けられている。すなわち、１対の辺に凹部４と凸部５とが交互に連続してジグザグに設けられている。この凹部４と凸部５のピッチおよび、凹部４と凸部５との段差は例えば、それぞれ５〜１０μｍ程度に形成される。

この１対の辺は、例えば、互いに７０μｍ程度の間隔を有しており、その間には例えば同じ形状の３本のアライメントパターン７が形成されている。本実施形態では、このアライメントパターン７は、アライメントマーク１内に形成されたスリットである。このアライメントパターン７は、互いに平行に、かつ、等間隔に配置される。さらに、これらアライメントパターン７は、凹部４、凸部５が形成された辺と実質的に平行に配置される。

アライメントパターン７は、例えば、幅１〜５μｍ、長さ４０μｍ程度で形成される。また、アライメントパターン７は、互いに１２μｍ程度の幅で形成される。

図２（Ａ）は、図１におけるＡ−Ａ’すなわち、アライメントマーク１の、グリッドライン３の延在方向と平行に配置された辺における凹部５に対応する断面図である。

また、図２（Ｂ）は、図１におけるＢ−Ｂ’すなわち、アライメントマーク１の、グリッドライン３の延在方向と平行に配置された辺における凸部４に対応する断面図である。

アライメントマーク１は、下地層１０上に形成される。下地層１０は特に限定されるものではなく、例えばシリコン基板、導電層、層間絶縁膜等であっても構わない。下地層１０上に、アライメントマーク１が形成される被膜、レジスト膜が順に形成され、このレジスト膜を露光、現像することにより、素子領域に所定のパターンのレジストを残存させるとともに、グリッドラインにアライメントマーク１に対応するレジストを残存させる。この残存するレジスト膜をマスクとしてアライメントマーク１が形成される被膜をエッチングすることにより、素子領域上に所定のパターンを形成するとともに、グリッドラインにアライメントマーク１が形成される。このアライメントマーク１が形成される被膜は、導電層、絶縁層何れでも構わないが、下地層１０の材料、用途に合わせて適宜決められる。

例えば、下地層１０がゲート電極を形成する多結晶シリコンであれば、アライメントマーク１が形成される被膜は、例えば二酸化シリコンなどの層間絶縁膜が用いられる。

図２（Ａ）、図２（Ｂ）に示されるように、凹部４で切断した断面と、凸部５で切断した断面とでは、アライメントパターン７とアライメントマーク１の外形を規定する辺までの距離が異なっている。すなわち、凹部４で切断した断面では、アライメントパターン７からアライメントマークの外形を規定する辺までの距離が、凸部５で切断した断面よりもその距離が短くなっている。

このアライメントマーク１を用いてアライメントを行う場合、露光装置は、アライメントパターン７に対して、一定の領域のデータを平均化してアライメント波形として検出する。図２（Ｃ）は、この検出した波形を示している。ここで、露光装置においては、例えば、アライメントマークを画像で取り込み、この取り込んだ画像の一定の領域におけるデータが認識され、平均化が行われる。この一定の領域には、凹部４、凸部５が含まれていなければならない。

アライメントマーク１の外形を規定する辺部分については、図２（Ａ）に示される凹部４に対応する領域の波形は、実線１２で示される波形となる。

また、図２（Ｂ）に示される凸部５に対応する領域の波形は、破線１３で示される波形となる。ここで、縦軸は露光装置の検出するアライメント光の強度が示され、横軸はアライメントした位置が図２（Ａ）および図２（Ｂ）に対応して示されている。

これら凹部４および凸部５を含む一定の領域のデータを平均化したアライメント波形が図２（Ｄ）に示される。アライメントパターン７の部分は凹部４、凸部５ともに同じ位置であるため、平均化しても波形に変化はないが、周辺部分においては凹部４および凸部５に対応して波形にずれが生じるため、互いに波形が相殺される。

したがって、露光装置の検出するアライメント波形は、アライメントマーク部の周辺領域の段差における検出波形のピーク高さＨ２が、アライメントパターン７部分におけるピーク高さＨ１よりも小さくなる。

また、周辺領域の段差における検出波形のピーク幅Ｗ２が、アライメントパターン７部分におけるピーク幅Ｗ１よりも大きくなる。

このため、露光装置においてアライメントを行う際に、アライメントパターン７とアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。

次に、図３、図４、図５を用いて本発明の実施例２を説明する。なお、実施例1と同一構成については同一符号を付し、詳細な説明を省略する。

図３は、露光マスクに形成されたマスクパターンの内、アライメントマーク部分のマスクパターン２０が示されている。

このマスクパターン２０は、外形を規定する辺部分に凹部２１および凸部２２が連続的に設けられている。この凹部２１および凸部２２のピッチＰ１は、露光装置の解像限界以下に設定する。このピッチＰ１は、露光装置の解像力の半分程度に設定することが望ましい。例えば、０．５０μｍの解像力を有する露光装置であれば、その半分程度の０．２０〜０．３０μｍに設定することが望ましい。

また、マスクパターン２０には、アライメントパターンに対応する開口部２３も設けられている。

このような露光マスクを用いてアライメントマークを形成する被膜上に形成されたホトレジストに対して露光、現像を行い、ホトレジストパターンを形成する。

このホトレジストパターンは、外形を規定する辺部分において、解像限界以下のピッチで設けられた凹部２１および凸部２２の影響で完全には解像されずに膜べりして残る。

図４には、このホトレジストパターンを用いてアライメントマークを形成する被膜をエッチングした状態が示されている。アライメントマーク２５の外形を規定する辺部分２６は、なだらかな段差を有する形状となっている。また、実施例1と同様に、外形を規定する辺部分２６間には、複数のスリット状のアライメントパターン７が互いに平行に、かつ、等間隔に形成されている。

図５（Ａ）は、図４におけるＡ−Ａ’で切断した断面図である。アライメントマーク２５は下地層２８上に形成されている。アライメントマーク２５の外形を規定する辺部分２６においては、アライメントパターン７部分の段差と比較してなだらかな段差を有している。

このような段差を有するアライメントパターン７を露光装置において検出する場合、アライメントマーク２５の外形を規定する辺部分２６においてはコントラストがぼやけて認識される。

これにより、露光装置の検出するアライメント波形は、図５（Ｂ）に示すように、アライメントマーク２５の外形を規定する辺部分２６における段差部分に対応するピーク高さＨ３は、アライメントパターン７のピーク高さＨ１よりも小さくなる。

また、辺部分２６における段差部分に対応するピーク幅Ｗ３は、アライメントパターン７におけるピーク幅Ｗ１よりも大きくなる。

このため、露光装置においてアライメントを行う際に、アライメントパターン７とアライメントマークの外形を規定する辺部分における段差とを同じパターンと誤認識することがなくなる。

実施例２では、アライメントマークの外形を規定する辺部分になだらかな段差を設けるために、なだらかな段差を設けたい部分に対応する露光マスクの部分に解像限界以下のピッチを有する凹部および凸部を設けた。

なだらかな段差を設ける方法としては上述した方法以外にも、例えば以下のような方法がある。

図６は、この変形例を示す図であり、露光マスクのアライメントマーク部分が示されている。

この図６に示すように、アライメントマークを形成するマスクパターン３０の外形を規定する辺に沿って、ラインパターン３２を設ける。このラインパターン３２とマスクパターン３０とのピッチＰ１およびラインパターンの幅Ｗ４を解像限界以下とすることにより、外形を規定する辺がなだらかなアライメントマークを形成することができる。

また、図７に示すように、ラインパターン３２を複数設けることも可能である。この場合、ラインパターン３２とマスクパターン３０とのピッチＰ３およびラインパターン３２間のピッチＰ３、およびラインパターン３２の幅Ｗ５はいずれも解像限界以下とする。

このように、ラインパターン３２を複数設けることにより、アライメントマークの外形を規定する辺部分における段差を、よりなだらかにすることができる。また、解像限界の小さい露光装置を用いる場合には、ラインパターン３２が一本では十分になだらかにできない場合もある、その場合は、ラインパターン３２を複数設けることが有用である。

本発明の実施例1におけるアライメントマークを示す平面図である。 本発明の実施例1におけるアライメントマークの断面図である。 本発明の実施例２におけるマスクパターンを示す図である。 本発明の実施例２におけるアライメントマークを示す平面図である。 本発明の実施例２におけるアライメントマークの断面図である。 本発明の実施例２におけるマスクパターンの変形例を示す図である。 本発明の実施例２におけるマスクパターンの変形例を示す図である。

符号の説明

１ アライメントマーク
２ 半導体ウエハ
３ グリッドライン
４ 凹部
５ 凸部
６ 回路素子領域
７ アライメントパターン
１０ 下地層
１２ 凹部に対応する波形
１３ 凸部に対応する波形

Claims (10)

1. 半導体基板上にアライメントマークが形成された半導体装置において、
   前記アライメントマークは、平面方向に凹凸を有する互いに平行に配置される１対の辺と、前記１対の辺間に前記１対の辺と実質的に平行に配置される前記アライメントマーク内に設けられた複数のアライメントパターンとを備えている連続する外周辺を有する膜から構成されることを特徴とする半導体装置。
2. 請求項１記載の半導体装置において、前記複数のアライメントパターンは前記１対の辺間に実質的に等間隔に配置されることを特徴とする半導体装置。
3. 請求項１記載の半導体装置において、さらに前記１対の辺と直交する方向に延在する辺間に、この直交する辺と実質的に平行な複数のアライメントパターンを含むことを特徴とする半導体装置。
4. 請求項１記載の半導体装置において、前記凹凸は、前記一対の辺の一端から他端に亙って凹部と凸部とが交互に繰り返して形成されることを特徴とする半導体装置。
5. 基板上に、平面方向に凹凸を有する互いに平行に配置される１対の辺と、前記１対の辺間に前記１対の辺と実質的に平行に配置される複数のアライメントパターンとを備えたアライメントマークを形成する工程と、
   前記アライメントパターンにおける前記１対の辺の前記凹部に対応する部分と、前記アライメントパターンにおける前記１対の辺の前記凸部に対応する部分とを用いて前記アライメントマークの位置合わせを行う工程とを含むことを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、前記アライメントマークの位置合わせを行う工程は、前記アライメントパターンにおける前記１対の辺の前記凹部に対応する部分と、前記アライメントパターンにおける前記１対の辺の前記凸部に対応する部分とを含む領域の複数箇所における検出結果を平均化して行うことを特徴とする半導体装置の製造方法。
7. 半導体基板上にアライメントマークが形成された半導体装置において、
   前記アライメントマークは、互いに平行に配置される１対の辺と、前記１対の辺間に前記１対の辺と実質的に平行に配置される複数のアライメントパターンとを備え、
   前記１対の辺部分における段差は前記アライメントパターン部分の段差と比較してなだらかな段差であることを特徴とする半導体装置。
8. 請求項７記載の半導体装置において、前記複数のアライメントパターンは前記１対の辺間に実質的に等間隔に配置されることを特徴とする半導体装置。
9. 請求項７記載の半導体装置において、さらに前記１対の辺と直交する方向に延在する辺間に、この直交する辺と実質的に平行な複数のアライメントパターンを含むことを特徴とする半導体装置。
10. 請求項７記載の半導体装置において、前記複数のアライメントパターンは前記１対の辺間に実質的に等間隔に配置され、最外側の前記アライメントパターンと前記辺との間隔は前記辺間の間隔と実質的に等しいことを特徴とする半導体装置。

Images