JP7040604B2 - 半導体レーザ素子およびその製造方法 - Google Patents

半導体レーザ素子およびその製造方法 Download PDF

Info

Publication number
JP7040604B2
JP7040604B2 JP2020510278A JP2020510278A JP7040604B2 JP 7040604 B2 JP7040604 B2 JP 7040604B2 JP 2020510278 A JP2020510278 A JP 2020510278A JP 2020510278 A JP2020510278 A JP 2020510278A JP 7040604 B2 JP7040604 B2 JP 7040604B2
Authority
JP
Japan
Prior art keywords
contact layer
conductive
layer
semiconductor laser
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020510278A
Other languages
English (en)
Other versions
JPWO2019186743A1 (ja
Inventor
一誠 岸本
直幹 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019186743A1 publication Critical patent/JPWO2019186743A1/ja
Application granted granted Critical
Publication of JP7040604B2 publication Critical patent/JP7040604B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0208—Semi-insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227—Buried mesa structure ; Striped active layer
    • H01S5/2275—Buried mesa structure ; Striped active layer mesa created by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments
    • H01S5/0283—Optically inactive coating on the facet, e.g. half-wave coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties
    • H01S5/2224—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special electric properties semi-insulating semiconductors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

この発明は、ドライエッチングで共振器端面を形成する表面実装型の半導体レーザ素子、およびその製造方法に関する。
光通信ネットワークでやり取りされるデータ量は増大を続けているため、光通信ネットワークで使用される半導体レーザ素子には動作速度の高速化が継続的に要求されている。
半導体レーザ素子の中には高速化を実現するために複数のＤＦＢ（Distributed Feedback）レーザを集積したものがある。一例として、波長が異なる４つの２５Ｇｂｐｓ ＤＦＢレーザを集積し、これらから出射されるレーザ光を内部で合波して１００Ｇｂｐｓの光信号を出力するものが挙げられる。
このような多波長集積半導体レーザ素子の実現には電気容量の低減と共振器端面の位置精度向上が重要である。電気容量の低減は、半導体レーザ素子を変調する電気信号の高速化に寄与する。共振器端面の位置精度向上は、共振器端面における回折格子の位相制御を容易にし、ＳＭＳＲ（Side Mode Suppression Ratio）歩留まり向上につながる。
電気容量を低減するには表面実装型構造の適用が有効である。表面実装型でない半導体レーザ素子では２つの電極がそれぞれ素子表面と裏面にあるため、素子容量が大きくなる。一方、表面実装型では２つの電極をどちらも素子表面側に形成するため、素子容量が低減される。加えて、フリップチップ実装が可能になるためワイヤ配線に起因する寄生容量の低減が可能になる。
共振器端面の位置精度を向上するには端面形成にドライエッチングを用いるのが有効である。端面形成にドライエッチングでなくへき開を用いると機械的ばらつきにより位置精度が悪くなる。一方、ドライエッチングは位置精度がフォトリソグラフの重ね合わせ精度で決まり、その値はサブミクロンレベルであるため、端面形成にドライエッチングを用いれば位置精度を向上できる。
表面実装型の半導体レーザ素子について記載したものに特許文献１、２がある。これらに記載の半導体レーザ素子の共振器端面形成はへき開で実施している。
また、表面実装型であって、共振器端面の形成をドライエッチングで実施した半導体レーザ素子について記載したものに特許文献３がある。この文献では共振器端面形成と、基板側電極形成のためのコンタクト層露出とを１度のドライエッチングで実施する方法が開示されている。
特開平７－１３５３６９号公報 特開２０１２－２０９４８９号公報 特開２００４－２８８８７６号公報
特許文献１、２のように、共振器端面の形成にドライエッチングではなくへき開を用いた場合、機械的ばらつきによって端面位置精度が悪化してしまうという問題がある。このことは、ＤＦＢレーザにおいて高度な端面位相制御が求められる場合、特に１００Ｇｂｐｓ通信に用いる４波長集積ＤＦＢレーザを製造する場合においては、ＳＭＳＲ歩留まりを大きく低下させる要因となる。
一方、特許文献３のように、端面をドライエッチングで形成する場合、端面位置精度は改善される。このドライエッチングによる端面形成工程は、基板側電極引き出し部分を設けるための基板側コンタクト層露出を兼ねることが工程簡略化の観点から望ましいが、その場合は以下に述べるような製造上の問題がある。
通常ドライエッチングレートはウエハ面内で分布を持つことに加えて、イオンのシャドーイングに起因してエッチング側面近傍でレートが遅くなり裾引きが生じる。したがってウエハ全面において所望の領域で基板側コンタクト層を確実に露出させるには、レート分布および裾引きを考慮してオーバーエッチングを行う必要がある。この場合、オーバーエッチングによって基板側コンタクト層の厚みが減少し、素子抵抗の増大を招くことから、今度は層厚減少を想定してあらかじめ厚膜化しておく必要が生じる。しかしながら、コンタクト層厚膜化はエピ成長装置のスループットを低下させる。さらに、同一チップ上に、ＤＦＢレーザに加えて例えばモニタＰＤを集積しようとした場合、両素子間の電流リークを抑制することが望ましく、これには基板側コンタクト層を部分的に高抵抗化することがが必要になる。高抵抗化には不純物の熱拡散、あるいはイオン注入といった手法が想定されるが、コンタクト層が厚いと高抵抗化に必要な熱拡散の時間、あるいはイオン注入エネルギーが飛躍的に増大し、更なる製造スループット増大を招く。
この発明は上述の問題を解決するためになされたもので、その目的は、寄生容量および素子容量が小さく、共振器端面の位置精度が高く、コンタクト層膜厚を最小限に抑えることで生産スループット増大を可能にする半導体レーザ素子およびその製造方法を得ることである。
この発明に係る半導体レーザ素子は、基板と、基板の上に形成され、第１導電型コンタクト層を有する半導体層とを備え、前記半導体層には、前記第１導電型コンタクト層の上に設けられた共振器と、前記共振器の上に設けられた第２導電型コンタクト層とを有し、両脇が溝に挟まれたメサが設けられ、共振器は下から順に第１導電型クラッド層、活性層、第２導電型クラッド層を含み、共振器の少なくとも片側の端面を含むメサの側面と第１導電型コンタクト層の上面とがＬ字形状を成し、溝の底面はどちらも第１導電型コンタクト層の上面で構成され、溝の側面は、溝の底面近傍にあり傾斜した第１の傾斜面、および、第１の傾斜面の上にありほぼ垂直な第１の側面で構成され、Ｌ字形状の側面は、Ｌ字形状の底面近傍にあり傾斜した第２の傾斜面、および、第２の傾斜面の上にありほぼ垂直な第２の側面で構成され、少なくとも１つの溝の底面で第１導電型コンタクト層に接続された第１の電極を備え、第２導電型コンタクト層に接続された第２の電極を備える。
この発明に係る半導体レーザ素子の製造方法は、共振器を有するメサを備えた半導体レーザ素子の製造方法であって、基板の上に、順に第１導電型コンタクト層、第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型コンタクト層を積層する工程と、第１導電型クラッド層の一部を残すようにドライエッチングすることで、メサの両脇にある溝を形成し、共振器の端面を含む前記メサの側面を有するＬ字形状を形成するドライエッチング工程と、ドライエッチング工程で形成されたエッチング側面をマスクし、第１導電型コンタクト層に対して選択性を有するエッチャントを使用し、溝の底面およびＬ字形状の底面の上の第１導電型クラッド層をウェットエッチングすることで、第１導電型コンタクト層を露出させるウェットエッチング工程と、少なくとも１つの溝の底面において第１導電型コンタクト層に接続された、第１の電極を形成する工程と、第２導電型コンタクト層に活性層の上方で接続された第２の電極を形成する工程とを備える。
この発明に係る半導体レーザ素子は、寄生容量および素子容量が小さく、共振器端面の位置精度が高く、コンタクト層の膜厚を最小限とすることができる。
この発明に係る製造方法を用いると、寄生容量および素子容量が小さく、共振器端面の位置精度が高く、コンタクト層の膜厚を最小限に抑えた半導体レーザ素子が製造可能になる。またエピ成長装置のスループットが向上する。
実施の形態１に係る半導体レーザ素子の断面図である。 実施の形態１に係る半導体レーザ素子の上面図である。 実施の形態１に係る半導体レーザ素子の断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態１に係る半導体レーザ素子の製造方法を説明するための断面図である。 本発明の効果の検証実験に用いた半導体レーザ素子の断面図である。 本発明の効果の検証実験の結果を示す図である。 実施の形態２に係る半導体レーザ素子の製造方法を説明するための断面図である。 実施の形態２に係る半導体レーザ素子の断面図である。 実施の形態２に係る半導体レーザ素子の断面図である。
実施の形態１．
実施の形態１に係る半導体レーザ素子とその製造方法について説明する。
（構造）
実施の形態１に係る半導体レーザ素子の構造について説明する。図１は実施の形態１に係る半導体レーザ素子の断面図である。図２は上面図である。図２のＡ－Ａ、Ｂ－Ｂはそれぞれ図１（ａ）、（ｂ）の断面を示す切断線である。図３は図１と同様の図であるが、説明のためにハッチングを消し、一部の線を太くしている。
基板１０の上にｎ型コンタクト層１２が形成されている。ｎ型コンタクト層１２の上にｎ型クラッド層１４、活性層１８、ｐ型クラッド層２０が形成されている。ｎ型クラッド層１４の一部、活性層１８、ｐ型クラッド層２０の一部でリッジ２２が構成される。リッジ２２はレーザ導波路として機能する。リッジ２２の両側面にブロック層１６が埋め込まれている。ｐ型クラッド層２０の上にｐ型コンタクト層２４が形成されている。ｎ型コンタクト層１２からｐ型コンタクト層２４にかけての複数の層をまとめて半導体層３６と称する。なおｎ型クラッド層１４またはｐ型クラッド層２０内に屈折率が周期的に変化する回折格子構造が形成されていてもいい。
上記の各部材の材料を記載する。基板１０は半絶縁性のＩｎＰでできている。ｎ型コンタクト層１２は厚さが１．０μｍのｎ型ＩｎＧａＡｓでできている。ｎ型クラッド層１４は厚さが３．０μｍのｎ型ＩｎＰでできている。活性層１８は厚さが０．２μｍでｉ型ＡｌＧａＩｎＡｓからなるＭＱＷ（Multiple Quantum Well）構造を含む。ｐ型クラッド層２０は厚さが２．０μｍのｐ型ＩｎＰでできている。ブロック層１６はＦｅ－ＩｎＰ（ＦｅがドープされたＩｎＰ）、ｎ型ＩｎＰ、ｐ型ＩｎＰが順に積層されてできている。ｐ型コンタクト層２４は厚さが０．３μｍのｐ型ＩｎＧａＡｓでできている。なおｎ型コンタクト層１２、ｐ型コンタクト層２４がそれぞれｎ型ＩｎＧａＡｓＰ、ｐ型ＩｎＧａＡｓＰでできていてもいい。
図１（ａ）、３（ａ）に示すようにリッジ２２を含む領域の両脇に溝３２が形成されている。これらの溝３２に挟まれたｎ型クラッド層１４、活性層１８、ｐ型クラッド層２０、ｐ型コンタクト層２４、ブロック層１６でメサ３４が構成されている。メサ３４中のｐ型クラッド層２０からｎ型クラッド層１４にかけて埋込み型半導体レーザの電流狭窄構造が構成されている。
図３（ａ）に示すように溝３２の底面４６はｎ型コンタクト層１２の上面で構成されている。溝３２の側面は、底面４６近傍の傾斜面３８と、その上の側面４２に分けられる。傾斜面３８は基板１０に鉛直な方向に対して逆メサ方向の傾斜を持つ。逆メサ方向とは基板に垂直な方向の上方から下方にかけてｎ型クラッド層１４が食い込む方向のことである。一方、側面４２は基板１０に対してほぼ垂直である。
なお底面４６を構成するｎ型コンタクト層１２の上面は、各種の製造工程を経て、凹凸などが存在してもいい。
また図３（ａ）では底面４６の上にはｎ型クラッド層１４が存在しないが、一部に存在してもいい。ただしｎ型クラッド層１４は、後述のｎ型電極２８とｎ型コンタクト層１２との電気的接続を妨げないように、傾斜面３８付近にのみ存在が許される。
図１（ｂ）、３（ｂ）に示すように共振器端面付近においてメサ３４が削られている。この削られた領域においてＬ字形状５０が、共振器端面を含むメサ３４の側面とｎ型コンタクト層１２の上面で形成されている。
図３（ｂ）に示すようにＬ字形状５０の底面４８はｎ型コンタクト層１２の上面で構成されている。Ｌ字形状５０の側面は、底面４８近傍の傾斜面４０と、その上の側面４４に分けられる。傾斜面４０は基板１０に鉛直な方向に対して順メサ方向の傾斜を持つ。順メサ方向とは基板に垂直な方向の上方から下方にかけてｎ型クラッド層１４が広がる方向のことである。一方、側面４４は基板１０に対してほぼ垂直である。側面４４はその下端がｎ型コンタクト層１２の上面付近まで延びており、共振器の端面として機能する。なお図では説明のために傾斜面４０を長くしたが、実際は傾斜面４０が短く、側面４４の下端がｎ型コンタクト層１２の上面付近まで延びているのが望ましい。
なお底面４８を構成するｎ型コンタクト層１２の上面は、各種の製造工程を経て、凹凸などが存在してもいい。
また図３（ａ）では底面４８の上にはｎ型クラッド層１４が存在しないが、存在してもいい。
図１、３に示すように溝３２の底面から側面を通り、ｐ型コンタクト層２４の上にかけて絶縁膜２６が形成されている。この絶縁膜２６はＬ字形状５０の底面から側面を通り、ｐ型コンタクト層２４の上にかけても形成されている。絶縁膜２６には溝３２の底面４６とメサ３４の上部に開口がある。
図１（ａ）、３（ａ）に示した左右の溝３２のうち左側の溝３２の底面４６にある絶縁膜２６の開口を通じてｎ型コンタクト層１２と接続されたｎ側電極２８が溝３２の側面を通り、絶縁膜２６の上に引き出されるように形成されている。またメサ３４の上の絶縁膜２６の開口を通じてｐ型コンタクト層２４と接続されたｐ側電極３０が形成されている。なおここでいう接続とは電気的な接続のことである。このように実施の形態１に係る半導体レーザ素子はｎ側電極２８とｐ側電極３０がどちらも表面側に形成された表面実装型の半導体レーザ素子である。
（製造方法）
実施の形態１に係る半導体レーザ素子の製造方法を説明する。以下、図４～１４を参照しながら説明する。これらの図の（ａ）、（ｂ）はそれぞれ図２のＡ－Ａ、Ｂ－Ｂにおける断面図である。
まず、基板１０として（１００）ＩｎＰ基板を用意し、図４に示すように基板１０の上にｎ型コンタクト層１２、ｎ型クラッド層１４、活性層１８、ｐ型クラッド層２０をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法によって積層する。
次いで、図５に示すように＜０１１＞方向に沿って伸びるリッジ２２を形成する。そのためにはまずリッジパターンを有するマスク５２を形成する。マスク５２の形成は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により膜厚０．４μｍのＳｉＯ（組成は任意）膜を成膜し、その後フォトリソグラフィを用いてレジストパターンをＳｉＯ膜上に形成し、ＣＦ4／Ｏ２混合ガスを用いたＲＩＥ（Reactive Ion Etching）法によってレジストパターンをＳｉＯ膜に転写したあと、Ｏ２プラズマによりレジストを除去すれば可能である。続いて例えばＳｉＣｌ4／Ａｒ混合ガスを用いたＲＩＥ法により、マスク５２をエッチングマスクとしてｐ型クラッド層２０、活性層１８、そしてｎ型クラッド層１４の一部をエッチングしてリッジ２２を形成する。
次いで、図６に示すようにマスク５２を選択成長マスクとして、ＭＯＣＶＤ法によりリッジ２２の両側面をブロック層１６で埋め込む。
次いで、図７に示すようにマスク５２をフッ酸で除去したあと、全面にｐ型クラッド層２０、ｐ型コンタクト層２４をＭＯＣＶＤ法により積層する。
次いで、図８に示すようにマスク５４を形成する。マスク５４の形成方法は上述のマスク５２と同様である。マスク５４には開口５６と開口５８が形成されている。開口５６のエッジ部はリッジ２２に対して平行（すなわち＜０１１＞方向に平行）であり、開口５８のエッジはリッジ２２に対して垂直（すなわち＜０１－１＞方向に平行）になるように形成する。
次いで、図９に示すようにマスク５４を用いてドライエッチングし、溝３２ａとＬ字形状５０ａを形成する。Ｌ字形状５０ａは、ｐ型コンタクト層２４、ｐ型クラッド層２０、活性層１８、ｎ型クラッド層１４の側面と、ｎ型クラッド層１４の上面で構成されている。なお図９（ｂ）では説明のためにＬ字形状５０ａを太い線で表現している。ドライエッチングは溝３２ａとＬ字形状５０ａの側面が基板１０に対してほぼ垂直となるように行う。このようにして形成された側面をエッチング側面と称する。エッチング側面の、基板１０に垂直な面に対する傾斜角は５°以内、さらには１°以内とするのが良い。ドライエッチング条件としては、エッチングガスにはハロゲン元素を含むガス、例えばＳｉＣｌ4／Ａｒ混合ガスを用い、低圧かつ高バイアス下でＩＣＰ（Inductive Coupled Plasma）－ＲＩＥ法により行うのがよい。ドライエッチングの停止は、Ｌ字形状５０ａの底面の最深部がｎ型コンタクト層１２に到達する前に行う。なおドライエッチングをＬ字形状５０ａの底面の最深部がｎ型コンタクト層１２に到達するまで実施した場合は、膜厚減少分だけｎ型コンタクト層１２の電気抵抗が高くなるが、これが許容できるのであれば、そのようにしてもかまわない。またこのドライエッチングで共振器の前端面だけを形成してもいいし、後端面だけを形成してもいいし、両方の端面を形成してもいい。
ドライエッチングを終えると、溝３２ａとＬ字形状５０ａの側面と底面が交わる辺りは図９に示すような裾引き形状を持つ。図９（ｂ）にはＬ字形状５０ａの底面付近を拡大した図を示している。この裾引きは、イオンのシャドーイング効果によって側面近傍でのエッチングレートが低下するためである。
次いで、図１０に示すように溝３２ａおよびＬ字形状５０ａの側面を含む全面にマスク６０を成膜する。マスク６０には、プラズマＣＶＤで成膜した厚さ０．２μｍのＳｉＯを用いることができる。
次いで、図１１に示すようにマスク６０を全面エッチバックし、溝３２ａおよびＬ字形状５０ａの側面以外のマスク６０を除去する。このときエッチバック時間を適切に調整することでｐ型コンタクト層２４上のマスク５４を残せる。エッチバックは、溝３２ａおよびＬ字形状５０ａの側面に形成されたＳｉＯの膜厚がサイドエッチングにより減少するのを防ぐため低圧条件で行うのがよく、例えばＣＦ４／Ｏ２の混合ガスを用いたＩＣＰ－ＲＩＥ法を用いることができる。
次いで、図１２に示すように溝３２ａとＬ字形状５０ａの底面をウェットエッチングする。具体的にはｎ型コンタクト層の材料であるＩｎＧａＡｓに対して選択性を有するエッチャント、例えば塩酸／リン酸の混合液に浸漬し、溝３２ａとＬ字形状５０ａの底面にあるｎ型クラッド層１４をエッチングする。このようにしてメサ３４、溝３２、Ｌ字形状５０が形成される。図３にも示したように溝３２の底面４６近傍の傾斜面３８は逆メサ方向の垂直に近い傾斜を持ち、底面４６はｎ型コンタクト層１２が露出する。またＬ字形状の底面４８近傍の傾斜面４０は順メサ方向の傾斜を持ち、底面４８はｎ型コンタクト層１２が露出する。また溝３２ａとＬ字形状５０ａの側面に形成されたマスク６０によってエッチング側面がウェットエッチングから保護されるので、エッチング側面の垂直性は維持される。また溝３２とＬ字形状５０は同時に形成するため、それぞれの底面４６と底面４８は高さが等しくなる。なおエッチャントとして臭化水素を含んだものを使用してもいい。ところで、上記マスク６０の形成において、マスク５４を残すことは必須ではない。この実施例ではｐ型コンタクト層２４をＩｎＧａＡｓとしたので、仮にマスク５４が消失するまでエッチバックを行ったとしても、ｐ型コンタクト層２４がウェットエッチングに対するエッチングマスクとなり半導体表面がエッチングされるのを防ぐことができる。
また、図１２に示すように、このウェットエッチング工程では底面４６および底面４８の上のｎ型クラッド層１４が完全に削られるとしたが、一部が残っていてもかまわない。
逆メサ方向や順メサ方向の傾斜ができるのは、ウェットエッチングの結晶方位依存性による。この実施の形態ではメサ３４を＜０１１＞方向に沿って形成し、エッチャントに塩酸／リン酸の混合液を用いたので、メサ３４の傾斜面３８は垂直に近い逆メサとなり、Ｌ字形状５０の傾斜面４０は順メサとなる。メサ３４の方向を９０°回転しても良く（すなわち＜０１－１＞方向に沿って形成しても良く）、この場合はＩｎＰ結晶の対称性より図１２とはメサの順／逆方向が逆になる。またエッチャントに臭化水素を含む液、例えば臭化水素とＨ２Ｏの混合液を用いることも可能で、順／逆メサの角度はエッチング条件によって変わる。このように、この発明はメサの方向および角度を制限するものではなく、メサ方向、エッチャントによる変形が可能である。
次いで、図１４に示すように絶縁膜２６を形成する。具体的にはまずＢＨＦ（バッファードフッ酸）に浸漬し、マスク５４とマスク６０を除去したあと、例えばプラズマＣＶＤ法を用いて厚さが０．４μｍのＳｉＯ（組成は任意）膜を全面に形成する。さらにフォトリソグラフィとＲＩＥ法を用いて溝３２の底面４６およびメサ３４の上にそれぞれ開口６６、開口６８を形成する。開口６６はｎ側電極２８とのコンタクト領域、開口６８はｐ側電極３０とのコンタクト領域となる。また絶縁膜２６は電流注入領域を画定するとともに、半導体表面を汚染から保護する保護膜として機能し、さらには共振器端面における反射率制御のためのコーティング膜の一部として機能する。絶縁膜２６にはＳｉＯのほかに、ＳｉＮ、ＴｉＯ、ＴａＯ、ＡｌＯ（これらの組成は任意）やこれらの積層膜でもよく、成膜方法はスパッタ法やＡＬＤ（Atomic Layer Deposition）法であってもよい。
次いで、全面にスパッタ法によりＴｉ／Ａｕの積層膜を形成したあと、フォトリソグラフィおよびウェットエッチングによってｎ側電極２８およびｐ側電極３０を形成する。このあと基板１０をバー状態にへき開し、Ｌ字形状５０の側面にコート膜を形成することで共振器端面における反射率調整を行っても良い。これにより半導体レーザ素子の形成を完了する。
なお、上記はＦＰ（ファブリペロ）レーザへの適用例であるが、これをＤＦＢレーザに用いることもできる。この場合、ｎ型クラッド層１４またはｐ型クラッド層２０内に、例えば厚さ４０ｎｍで共振器方向に２００ｎｍピッチの周期構造を持つ、ＩｎＧａＡｓＰからなる回折格子構造を形成すればいい。具体的には、ＩｎＰクラッド層形成の途中で厚さ４０ｎｍのＩｎＧａＡｓＰ層を形成し、プラズマＣＶＤ法により厚さ２５ｎｍのＳｉＯ膜を形成し、電子ビーム描画法およびＲＩＥ法を用いて回折格子パターンをＳｉＯ膜に転写し、ＣＨ４／Ｈ２の混合ガスを用いたＲＩＥ法によってＩｎＧａＡｓＰ層をエッチングし、再度クラッド層を成長させることでＩｎＧａＡｓＰからなる回折格子を埋め込めばいい。
（効果）
実施の形態１に係る半導体レーザ素子およびその製造方法が有する効果について述べる。
この半導体レーザ素子は表面実装型であるため、ワイヤ配線に起因する寄生容量および電極間の容量が小さい。表面実装型でない場合、２つの電極がそれぞれ素子の上面と下面にあるため、電極間の容量が大きくなる。これに対し、表面実装型では２つの電極がどちらも素子表面側にあるため、電極間の容量が小さくなる。
また、メサの両脇に溝を設けているため、素子容量をさらに低減することができる。
また、共振器端面をドライエッチングで形成しているため、その位置精度が高い。このようにして形成された共振器端面位置の重ね合わせ精度はフォトリソグラフィの重ね合わせ精度であるサブミクロンレベルであり、へき開を用いた場合の数ミクロンレベルのばらつきに対して大きく向上できる。特に多波長集積半導体レーザ素子では波長の異なるＤＦＢレーザを複数集積するが、これらＤＦＢの共振器端面における回折格子の位相を制御することがＳＭＳＲ歩留り向上のために必要となる。このため、意図した位置で回折格子の位相が揃うようにパターン形成を行うことに加え、その位置に精度よく共振器端面を形成しなければならない。従って、この発明は多波長集積半導体レーザ素子にも適している。
また、共振器端面を含むほぼ垂直なメサ側面の下端が、活性層から離れたｎ型コンタクト層の上面付近まで延びているため、ミラー損失が小さい。もしこの下端が活性層に近づいた場合、その下の傾斜面に起因するミラー損失が大きくなるが、この半導体レーザ素子ではそのような問題を抑えられる。
ここで、傾斜面の上端が活性層から遠いほどレーザ特性が優れることを実験結果から示す。図１５（ａ）、（ｂ）はどちらも実験に用いたＦＰレーザの断面図である。図１５（ａ）中のｄａおよび図１５（ｂ）中のｄｂは、活性層の下端から傾斜面の上端までの距離を表しており、ｄａ＞ｄｂになっている。図１６はＦＰレーザの光出力（ＰＯ）に対する電流（ＩＦ）依存性（Ｐ－Ｉ特性）を示す測定結果であり、図中の（ａ）、（ｂ）がそれぞれ図１５（ａ）、（ｂ）に対応する。図１６に示すように、図１５（ａ）のＦＰレーザのほうがＰ－Ｉ特性がいい。これはｄａ＞ｄｂという条件によるものであり、傾斜面が活性層から離れるほどミラー損失が小さいことを示している。
傾斜面の上端を活性層から離すには、ドライエッチングをｎ型クラッド層に到達する直前までできるだけ長い時間行うか、ｎ型クラッド層を厚くすればいい。
実施の形態１に係る製造方法では共振器端面と溝の形成を同時に行うため、少ない工程で半導体レーザ素子を形成できる。
また、ウェットエッチングの選択性により基板側コンタクト層の膜厚を減少させることなく露出できるため、コンタクト層厚減少による素子抵抗の増大を防げる。したがって所望の素子抵抗が得られる最小限の膜厚をあらかじめ確保しておけばよく、エピ成長装置のスループットが向上する。
実施の形態２．
実施の形態２に係る半導体レーザ素子の製造方法について説明する。ここでは実施の形態１の製造方法と同様の工程については詳述せず、主に実施の形態１との違いを説明する。得られる効果についても主に実施の形態１との違いを記述する。
（製造方法）
実施の形態２の製造方法は、ドライエッチング直前まで、すなわち図８の状態までは実施の形態１と同じである。以下では、実施の形態１との違いがあるドライエッチング工程について図１７～１８を参照しながら説明する。これらの図の（ａ）、（ｂ）はそれぞれ図２のＡ－Ａ、Ｂ－Ｂにおける断面図である。
図８のあと、ドライエッチングで溝とＬ字形状を形成する際、ドライエッチングでｎ型コンタクト層が露出したことをプラズマ発光強度の変化で検知し、その検知後にドライエッチングを停止させる。ｎ型コンタクト層が露出すると、ｎ型コンタクト層あるいはｎ型クラッド層の構成元素のプラズマ発光強度が変化するため、これらの元素のいずれかをモニタすればいい。ここではｎ型コンタクト層がＩｎＧａＡｓ、ｎ型クラッド層がＩｎＰであるため、Ｉｎ、Ｇａ、Ａｓ、Ｐのいずれかのプラズマ発光強度をモニタすればいい。なお、ｎ型クラッド層より上にもこれらの元素を含む層が積層されているため、これらの層のエッチング途中にプラズマ発光強度が変化してしまう。この変化を誤検出しないためには、ドライエッチングの速度を事前に把握しておき、エッチングがｎ型クラッド層に達する時間を予想し、その時間が経過したあとにモニタを開始すればいい。
図１７にドライエッチング後の断面図を示す。図１７（ｂ）にはＬ字形状７２ａの角部付近を拡大した図を示している。図から、ドライエッチングで形成された溝７０ａとＬ字形状７２ａの最深部がｎ型コンタクト層７４の上面と一致していることが分かる。また図１７（ｂ）の拡大図を見れば、基板１０に対してほぼ垂直なＬ字形状７２ａの側面がｎ型クラッド層７６の下端付近まで延びていることが分かる。このほぼ垂直な側面の下端は、ドライエッチングがｎ型コンタクト層７４を削り過ぎないという制約の中で最大限、下方にある。
次いで、溝７０ａおよびＬ字形状７２ａの側面を含む全面にマスクを成膜する。このマスク成膜の工程は、実施の形態１で図１０を用いて説明したのと同じである。その後の工程も、実施の形態１と同様に実施する。そのようにして図１８、１９に示した半導体レーザ素子が形成される。実施の形態１ではこれらの図に対応するのはそれぞれ図１、３である。図１９と図３を比べると、実施の形態２の製造方法を用いて製造した半導体レーザ素子のほうが、側面８４および側面８６の下端がより下方に延びていることが見て取れる。
（効果）
実施の形態２に係る半導体レーザ素子の製造方法を用いれば、素子抵抗の増大を防げる。この製造方法ではドライエッチング時にｎ型コンタクト層７４が露出したことを検知するため、ｎ型コンタクト層７４を削りすぎることがなく、素子抵抗の増大を防止できる。
また、傾斜面によるミラー損失を抑えられる。この製造方法ではｎ型コンタクト層７４が露出するぎりぎりまでドライエッチングを実施するため、Ｌ字形状７２の側面８６が下方に最大限延びることになる。そのため側面８６の下にある傾斜面８２に起因するミラー損失を低減できる。
（変形例）
実施の形態２の変形として、ドライエッチングがｎ型コンタクト層７４の上面に到達したことを確認したあと、一定時間経過後にドライエッチングを停止させることも可能である。ｎ型コンタクト層７４が削られることにはなるが、上記の時間を調節することで側面８６の下端をさらに下に延ばせるため、ミラー損失がより低減される。
１０ 基板
１２，７４ ｎ型コンタクト層
１４，７６ ｎ型クラッド層
１６ ブロック層
１８ 活性層
２０ ｐ型クラッド層
２２ リッジ
２４ ｐ型コンタクト層
２６，７８ 絶縁膜
２８ ｎ側電極
３０ ｐ側電極
３２，３２ａ，７０，７０ａ 溝
３４，９２ メサ
３６，９４ 半導体層
３８，４０，８０，８２ 傾斜面
４２，４４，８４，８６ 側面
４６，４８，８８，９０ 底面
５０，５０ａ，７２，７２ａ Ｌ字形状
５２，５４，６０ マスク
５６，５８，６６，６８ 開口

Claims (8)

  1. 基板と、
    前記基板の上に形成され、第１導電型コンタクト層を有する半導体層とを備え、
    前記半導体層には、前記第１導電型コンタクト層の上に設けられた共振器と、前記共振器の上に設けられた第２導電型コンタクト層とを有し、両脇が溝に挟まれたメサが設けられ、
    前記共振器は下から順に第１導電型クラッド層、活性層、第２導電型クラッド層を含み、
    前記共振器の少なくとも片側の端面を含む前記メサの側面と前記第１導電型コンタクト層の上面とがＬ字形状を成し、
    前記溝の底面は前記第１導電型コンタクト層の上面で構成され、
    前記溝の側面は、前記溝の底面近傍にあり傾斜した第１の傾斜面、および、前記第１の傾斜面の上にありほぼ垂直な第１の側面で構成され、
    前記Ｌ字形状の側面は、前記Ｌ字形状の底面近傍にあり傾斜した第２の傾斜面、および、前記第２の傾斜面の上にありほぼ垂直な第２の側面で構成され、
    少なくとも１つの前記溝の底面で前記第１導電型コンタクト層に接続された第１の電極を備え、
    前記第２導電型コンタクト層に接続された第２の電極を備えた半導体レーザ素子。
  2. 前記第１導電型クラッド層または前記第２導電型クラッド層に回折格子構造を備えた請求項１に記載の半導体レーザ素子。
  3. 前記基板は半絶縁性のＩｎＰでできており、前記第１導電型コンタクト層はｎ型ＩｎＧａＡｓまたはｎ型ＩｎＧａＡｓＰでできており、前記第１導電型クラッド層はｎ型ＩｎＰでできた請求項２に記載の半導体レーザ素子。
  4. 共振器を有するメサを備えた半導体レーザ素子の製造方法であって、基板の上に、順に第１導電型コンタクト層、第１導電型クラッド層、活性層、第２導電型クラッド層および第２導電型コンタクト層を積層する工程と、
    前記第１導電型クラッド層の一部を残すようにドライエッチングすることで、前記メサの両脇にある溝を形成し、前記共振器の端面を含む前記メサの側面を有するＬ字形状を形成するドライエッチング工程と、
    前記ドライエッチング工程で形成されたエッチング側面をマスクし、前記第１導電型コンタクト層に対して選択性を有するエッチャントを使用し、前記溝の底面および前記Ｌ字形状の底面の上の前記第１導電型クラッド層をウェットエッチングすることで、前記第１導電型コンタクト層を露出させるウェットエッチング工程と、
    少なくとも１つの前記溝の底面において前記第１導電型コンタクト層に接続された、第１の電極を形成する工程と、
    前記第２導電型コンタクト層に前記メサの上方で接続された第２の電極を形成する工程とを備えた半導体レーザ素子の製造方法。
  5. 前記ドライエッチング工程において、前記第１導電型コンタクト層または前記第１導電型クラッド層の構成元素のうち、前記第１導電型コンタクト層が露出すると強度が変化する元素のプラズマ発光強度をモニタし、前記プラズマ発光強度の変化を検出した時点あるいは前記時点から一定時間経過後に前記ドライエッチングを停止する請求項４に記載の半導体レーザ素子の製造方法。
  6. 前記第１導電型クラッド層または前記第２導電型クラッド層に回折格子構造を形成する工程を備えた請求項４または５に記載の半導体レーザ素子の製造方法。
  7. 前記基板は半絶縁性のＩｎＰでできており、前記第１導電型コンタクト層はｎ型ＩｎＧａＡｓまたはｎ型ＩｎＧａＡｓＰでできており、
    前記第１導電型クラッド層はｎ型ＩｎＰでできた請求項４～６のいずれか１項に記載の半導体レーザ素子の製造方法。
  8. 前記エッチャントとして塩酸または臭化水素のいずれかを用いる請求項７に記載の半導体レーザ素子の製造方法。
JP2020510278A 2018-03-28 2018-03-28 半導体レーザ素子およびその製造方法 Active JP7040604B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/012627 WO2019186743A1 (ja) 2018-03-28 2018-03-28 半導体レーザ素子およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019186743A1 JPWO2019186743A1 (ja) 2020-12-10
JP7040604B2 true JP7040604B2 (ja) 2022-03-23

Family

ID=68059394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020510278A Active JP7040604B2 (ja) 2018-03-28 2018-03-28 半導体レーザ素子およびその製造方法

Country Status (4)

Country Link
US (1) US11870212B2 (ja)
JP (1) JP7040604B2 (ja)
CN (1) CN111903021B (ja)
WO (1) WO2019186743A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022121857A1 (de) * 2022-08-30 2024-02-29 Ams-Osram International Gmbh Kantenemittierende halbleiterlaserdiode; verfahren zur herstellung eines halbleiterlaserbauelements und halbleiterlaserbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288876A (ja) 2003-03-20 2004-10-14 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2009295952A (ja) 2008-05-02 2009-12-17 Nichia Corp 窒化物半導体レーザ素子の製造方法
US20170331247A1 (en) 2016-05-11 2017-11-16 Prima Electro S.P.A. Method for obtaining a laser diode

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57157590A (en) * 1981-03-24 1982-09-29 Toshiba Corp Manufacture of semiconductor laser device
JP2779176B2 (ja) * 1988-09-12 1998-07-23 古河電気工業株式会社 半導体レーザ製造方法
JPH0283990A (ja) * 1988-09-20 1990-03-26 Nec Corp 半導体発光装置の製造方法
JP3230785B2 (ja) 1993-11-11 2001-11-19 日本電信電話株式会社 半導体レーザおよびその製造方法
JP3184440B2 (ja) * 1995-02-10 2001-07-09 株式会社リコー 半導体発光装置
JP4238508B2 (ja) * 2001-09-28 2009-03-18 沖電気工業株式会社 光導波路型素子およびその製造方法
DE10322112B4 (de) * 2003-05-10 2007-07-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Auslegung einer modengekoppelten Halbleiterlaser-Pulsquelle und damit ausgelegte Halbleiterlaser-Pulsquelle
US7852892B2 (en) * 2005-01-18 2010-12-14 Panasonic Corporation Semiconductor laser device and method for manufacturing the same
CN101160699A (zh) * 2005-02-18 2008-04-09 宾奥普迪克斯股份有限公司 高可靠性的蚀刻小面光子器件
JP2007048813A (ja) * 2005-08-08 2007-02-22 Mitsubishi Electric Corp 半導体レーザ装置およびその製造方法
JP4966591B2 (ja) * 2006-06-07 2012-07-04 日本オプネクスト株式会社 半導体発光素子の製造方法
JP5451332B2 (ja) * 2008-12-02 2014-03-26 日本オクラロ株式会社 光半導体装置
CN102025110B (zh) * 2009-09-09 2012-03-28 中国科学院半导体研究所 斜腔面二维光子晶体分布反馈量子级联激光器及制备方法
JP5691741B2 (ja) 2011-03-30 2015-04-01 富士通株式会社 光半導体素子及びその製造方法
JP6178990B2 (ja) * 2012-10-31 2017-08-16 パナソニックＩｐマネジメント株式会社 半導体発光装置およびその製造方法
JP6447352B2 (ja) * 2015-05-08 2019-01-09 三菱電機株式会社 半導体装置の製造方法、半導体装置
JP6897928B2 (ja) * 2016-01-14 2021-07-07 住友電工デバイス・イノベーション株式会社 光半導体素子の製造方法および光半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288876A (ja) 2003-03-20 2004-10-14 Nichia Chem Ind Ltd 窒化物半導体素子の製造方法及び窒化物半導体素子
JP2009295952A (ja) 2008-05-02 2009-12-17 Nichia Corp 窒化物半導体レーザ素子の製造方法
US20170331247A1 (en) 2016-05-11 2017-11-16 Prima Electro S.P.A. Method for obtaining a laser diode

Also Published As

Publication number Publication date
US11870212B2 (en) 2024-01-09
JPWO2019186743A1 (ja) 2020-12-10
WO2019186743A1 (ja) 2019-10-03
US20200350741A1 (en) 2020-11-05
CN111903021A (zh) 2020-11-06
CN111903021B (zh) 2022-08-12

Similar Documents

Publication Publication Date Title
JP3104789B2 (ja) 半導体光素子およびその製造方法
KR101252469B1 (ko) 반도체 소자 및 그 제조 방법과 분포 궤환형 레이저 소자
JP5190115B2 (ja) 多重キャビティエッチファセットｄｆｂレーザ
US8637338B2 (en) Method for producing integrated optical device
JPH0582889A (ja) 半導体レーザおよびその製造方法
JP7040604B2 (ja) 半導体レーザ素子およびその製造方法
US10063031B2 (en) Method for manufacturing optical device
KR20080014613A (ko) 반도체 광 소자 및 그 제조 방법
JP4664742B2 (ja) 半導体光装置及びその製造方法
US8964809B2 (en) Semiconductor optical integrated device
WO2005011076A1 (en) Weakly guiding ridge waveguides with vertical gratings
US20010026672A1 (en) Waveguide optical device and method of fabricating the same
US6316280B1 (en) Method of manufacturing semiconductor devices separated from a wafer
JP2953449B2 (ja) 光半導体素子及びその製造方法
JP2002057405A (ja) 半導体レーザ装置及びその製造方法
KR100745918B1 (ko) 반도체 광 소자, 반도체 광 소자의 제조 방법 및 광 모듈
JPH0724324B2 (ja) 半導体レーザ・チップおよびその製造方法
JP3455404B2 (ja) 半導体光素子とその作製方法
JP3192687B2 (ja) 半導体レーザ装置及びその製造方法
JPH1168221A (ja) 半導体レーザ
JP2001345512A (ja) 分布帰還型レーザダイオード
US20210305769A1 (en) Quantum cascade laser
JP4816260B2 (ja) 半導体発光素子の製造方法
JPH0730195A (ja) 半導体素子及びその製造方法
JP2005158953A (ja) 半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R150 Certificate of patent or registration of utility model

Ref document number: 7040604

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150