JP6178990B2 - 半導体発光装置およびその製造方法 - Google Patents

半導体発光装置およびその製造方法 Download PDF

Info

Publication number
JP6178990B2
JP6178990B2 JP2014544214A JP2014544214A JP6178990B2 JP 6178990 B2 JP6178990 B2 JP 6178990B2 JP 2014544214 A JP2014544214 A JP 2014544214A JP 2014544214 A JP2014544214 A JP 2014544214A JP 6178990 B2 JP6178990 B2 JP 6178990B2
Authority
JP
Japan
Prior art keywords
layer
etching
emitting device
semiconductor light
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014544214A
Other languages
English (en)
Other versions
JPWO2014068814A1 (ja
Inventor
佐藤　智也
智也 佐藤
毅 横山
毅 横山
高須賀　祥一
祥一 高須賀
木戸口　勲
勲 木戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014068814A1 publication Critical patent/JPWO2014068814A1/ja
Application granted granted Critical
Publication of JP6178990B2 publication Critical patent/JP6178990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31679—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of AIII BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3215—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities graded composition cladding layers

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、半導体発光装置、特にリッジ型の半導体レーザとその製造方法に関するものである。
現在、半導体レーザは産業用では光通信、溶接や医療など、民生用では光ディスクなど、さまざまな用途で使用されている。多くの半導体レーザの構造として、活性層への電流注入効率の改善と横モードの安定化を両立しやすいリアルガイド構造が使用されている。リアルガイド構造の実現方法は、埋め込み型、リッジ型などさまざまな方法があるが、半導体レーザのコスト削減や製作の容易性から多くはリッジ型が採用されている。
図６は特許文献１に開示された従来のリッジ型半導体レーザの構造を示したものである。
図６で示した構造のリッジ型半導体レーザは、ｐ型ＧａＩｎＰキャップ層１０８からｐ型ＡｌＧａＩｎＰクラッド層１０７までをエッチングし、リッジ形状に加工している。その際、図６で示したｐ型ＧａＩｎＰエッチングストップ層１０６をｐ型ＡｌＧａＩｎＰクラッド層１０５とｐ型ＡｌＧａＩｎＰクラッド層１０７の間に設けている。従来の方法では、ｐ型ＡｌＧａＩｎＰクラッド層１０５をエッチング時に削らないようにするために、ｐ型ＧａＩｎＰエッチングストップ層１０６のエッチングレートがｐ型ＡｌＧａＩｎＰクラッド層１０７のエッチングレートレートより小さいことを利用し、ｐ型ＡｌＧａＩｎＰクラッド層１０５がエッチングされる前にエッチングを終了するようにしている。エッチングレートの調整は、主に各層のＡｌ組成を調整して行われる。通常はＡｌ組成が高い場合はエッチングレートが大きくなり、Ａｌ組成が低い場合はエッチングレートが小さくなる。このため、従来のリッジ型半導体レーザは、十分なエッチングレート差を確保するため、エッチングストップ層はＡｌを含まないｐ型ＧａＩｎＰとし、ｐ型ＡｌＧａＩｎＰクラッド層１０７とのエッチング選択比を確保している。
特許第３２４２９６７号公報
特許文献１の半導体レーザ装置は、ｐ型ＧａＩｎＰエッチングストップ層１０６とｐ型ＡｌＧａＩｎＰクラッド層１０７とのエッチング選択比を確保するため、リッジの大部分が、比較的高Ａｌ組成に設定されたｐ型ＡｌＧａＩｎＰクラッド層１０７により形成されている。ｐ型ＡｌＧａＩｎＰクラッド層１０７のＡｌ組成を高く設定することは、バンドギャップの拡大が生じるため、ダブルへテロ構造に注入されたキャリアオーバーフローを抑制し光出力の熱飽和特性の改善をもたらす反面、バンドギャップの拡大のために動作電圧の増加に繋がる。動作電圧の増加は半導体レーザの消費電力の増加を招き素子の温度上昇、電気的、光学的特性の悪化や長期信頼性特性の悪化をもたらし好ましくない。
一方で、動作電圧の増加を抑制するためにｐ型ＡｌＧａＩｎＰクラッド層１０７のＡｌ組成を低減させると、ｐ型ＧａＩｎＰエッチングストップ層１０６とのエッチング選択比が小さくなり、エッチング精度の低下を招いてしまう。このことは半導体レーザの横モード制御性が悪化することを意味し、設計した遠視野像（Ｆａｒ Ｆｉｅｌｄ Ｐａｔｔｅｒｎ、以下、単にＦＦＰと呼ぶ）からの誤差増大や製造バラツキが増大するため応用上好ましくない。
このように、特許文献１に開示された構成では、動作電圧を低減するのが困難である。
本発明の第１の目的は、動作電圧を低減された半導体発光装置を実現することである。また第２の目的は、リッジを形成する際のエッチング選択比を大きくし、リッジ形成精度を向上することである。
そこで、半導体発光装置は、基板上に、III−Ｖ族半導体混晶である第１導電型クラッド層と、活性層と、第２導電型クラッド層とを有し、第２導電型クラッド層は、活性層に近い順から第１層、第２層、第３層を含む少なくとも３層以上の積層構造で構成され、第２層および第３層はストライプ状に加工されて成るリッジに含まれ、且つ該第２層は該リッジの裾部に位置し、第１層の表面は、リッジの両脇の平坦部であり、第１層、第２層、第３層のＡｌ組成をＸ１、Ｘ２、Ｘ３とすると、Ｘ２＞Ｘ１、Ｘ３の関係を満たし、第１層、第２層、第３層の膜厚をＤ１、Ｄ２、Ｄ３とすると、Ｄ２＜Ｄ３の関係を満たす。
また、第３層は、第２層よりもＡｌ組成が小さい層が複数積層された積層膜であり、Ｄ３は当該積層膜の合計膜厚であってもよい。
また、第２層の側壁の傾斜は、第２層の下部の方が、第２層の上部よりも緩やかであってもよい。
また、Ｄ２は、２００ｎｍ以上、５００ｎｍ以下であることが好ましい。
また、第１層、第２層は共にＡｌＧａＩｎＰからなり、Ｘ１が０．３５以下、Ｘ２が０．５５以上であることが好ましい。
また、第３層から第２層の上部は非選択的エッチングによりストライプ状に加工され、第２層の下部は選択的エッチングによりストライプ状に加工されていてもよい。
また、非選択的エッチングはドライエッチングであり、選択的エッチングはウェットエッチングであってもよい。
次に、半導体発光装置の製造方法は、基板上に、III−Ｖ族半導体混晶である第１導電型クラッド層と、活性層と、該活性層に近い順から第１層、第２層、第３層を含む少なくとも３層以上の積層構造からなる第２導電型クラッド層とを形成する工程と、第３層から第２層の上部を非選択的エッチングによりストライプ状に加工する工程と、第２層の下部を選択的エッチングによりストライプ状に加工する工程とを備え、第１層、第２層、第３層のＡｌ組成をＸ１、Ｘ２、Ｘ３とすると、Ｘ２＞Ｘ１、Ｘ３の関係を満たし、第１層、第２層、第３層の膜厚をＤ１、Ｄ２、Ｄ３とすると、Ｄ２＜Ｄ３の関係を満たす。
動作電圧が低減された半導体発光装置を実現できる。
図１は、実施形態の半導体レーザの断面構造を示す図である。 図２は、実施形態の半導体レーザの各層のＡｌ組成と膜厚を示す図である。 図３Ａは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｂは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｃは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｄは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｅは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｆは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｇは、実施形態の半導体レーザの製造方法を示す図である。 図３Ｈは、実施形態の半導体レーザの製造方法を示す図である。 図４は、実施形態の半導体レーザのｐ型ＡｌＧａＩｎＰクラッド層のＡｌ組成とエッチングレートとの関係を示す図である。 図５は、実施形態の半導体レーザの電流−光出力特性と電流−電圧特性を示す図である。 図６は、従来の半導体レーザの断面構造を示す図である。
以下に、実施形態に係る半導体発光装置について、図１から図５を用いて説明する。なお、本実施形態に係る半導体発光装置は、リッジ型の半導体レーザである。また、本発明は、以下に示す本実施形態の構造、および製法に限定されるものではなく、適宜変更が可能である。
図１は、本実施形態の半導体レーザの断面図である。本実施形態の半導体レーザは、ＸをＡｌ組成とすると、ＧａＡｓ基板１上に、III−Ｖ族半導体混晶である、ｎ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層２、ＧａＡｓ井戸層とＡｌｘＧａ１−ｘＡｓ障壁層からなる活性層３、ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第１層４、ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第２層５、ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第３層６、ｐ型ＡｌＧａＩｎＰ中間層７、およびｐ型ＧａＡｓコンタクト層８を有する。ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第２層５からｐ型ＧａＡｓコンタクト層８まではストライプ形状に加工されることによりリッジを成し、ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第２層５はリッジの裾部に位置する。ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第１層４の表面は、リッジ部両脇の平坦部となる。さらに、リッジ部とその両脇の平坦部に、電流狭窄と光閉じ込めを行うための誘電体膜９を被膜する。誘電体膜９はリッジ頂部において開口を有し、当該開口からｐ型ＧａＡｓコンタクト層８が露出する。さらに、誘電体膜９の表面、および誘電体膜９の開口内に露出されたｐ型ＧａＡｓコンタクト層８の表面上にｐ側電極１０が蒸着され、ＧａＡｓ基板１の裏面にｎ側電極１１が蒸着されている。
図２は、図１で示した本実施形態の半導体レーザの各層のＡｌ組成と膜厚を示したものである。なお、本図で示す各層の組成、および膜厚は一例であり、次に説明する関係を満たす限り、適宜変更することができる。ｐ型クラッド層は、活性層に近い順から第１層、第２層、第３層を含む少なくとも３層以上の積層構造で構成される。ここで、第１層、第２層、第３層のＡｌ組成をＸ１、Ｘ２、Ｘ３とすると、Ｘ２＞Ｘ１、Ｘ３の関係を満たしている。本実施形態においては、第２層のＡｌ組成（Ｘ２）が０．６０と高く、第１層のＡｌ組成（Ｘ１）および第３層のＡｌ組成（Ｘ３）は、Ｘ２より小さい。また、第１層、第２層、第３層の膜厚をＤ１、Ｄ２、Ｄ３とすると、Ｄ２＜Ｄ３の関係を満たしている。
本実施形態の半導体レーザでは、上記のような関係により、各層の膜厚がＤ２＜Ｄ３の関係を満たしていることにより、リッジ部が比較的低Ａｌ組成の層により構成されるため、動作電圧を低減された半導体発光装置を実現することができる。加えて、第２導電型クラッド層の第２層がリッジの裾部に位置し、且つ各層のＡｌ組成の関係がＸ２＞Ｘ１、Ｘ３の関係を満たすため、リッジを形成する際のエッチング選択比が大きくなり、リッジ形成精度を向上させることができる。
ここで、第１層、第２層、第３層は互いに接した層でもよく、互いに接さずに、間に別の層が挿入されていてもよい。
また、第１層、第２層、第３層のそれぞれは、単層ではなく、組成の異なる複数層からなってもよい。例えば、第３層が、第２層よりも低Ａｌ組成の層が複数積層された積層膜であり、その合計膜厚が第２層の膜厚よりも大きければ、上述した関係（Ｘ２＞Ｘ３、Ｄ２＜Ｄ３）を満たしているものとする。
また、リッジの裾部に位置する、とは、必ずしもリッジの最下部に位置することに限られず、リッジ最下部の近傍に位置していれば良い。例えば、リッジ最下部と第２層の間に極薄い膜厚の低Ａｌ組成の層が存在してもよい。
なお、第１層は活性層に接していなくてもよく、間にガイド層などの別の層が挿入されていてもよい。
図２に示した本実施形態の半導体レーザのＡｌ組成と膜厚は、リッジ加工精度の向上のために、ｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第１層４のエッチングレートｔｅ１とｐ型（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐクラッド層第２層５のエッチングレートｔｅ２の関係がｔｅ１＜ｔｅ２となるように設定されている。また、半導体レーザで重要な特性であるスロープ効率の低下防止と所望のＦＦＰ特性を満たすようにも設定されている。
なお、以降の説明では、特に記載しない限りは（ＡｌｘＧａ１−ｘ）０．５Ｉｎ０．５Ｐは単にＡｌＧａＩｎＰと、ＡｌｘＧａ１−ｘＡｓは単にＡｌＧａＡｓのようにＡｌ組成Ｘは省略して記載する。
次に、本実施形態における半導体レーザの製造方法について図３Ａ〜図３Ｈを用いて説明する。まず、図３Ａに示すようにＧａＡｓ基板１上にｎ型ＡｌＧａＩｎＰクラッド層２からｐ型ＧａＡｓコンタクト層８までを図２で示したＡｌ組成と膜厚に設定してＭＯＣＶＤ法などを用いて結晶成長する。次に図３Ｂに示すように、ｐ型ＧａＡｓコンタクト層８からｐ型ＡｌＧａＩｎＰクラッド層第２層５までをストライプ状に加工してリッジを形成するために、フォトリソグラフィー技術を用いてＳｉＯ2などでマスク１２を形成する。次に図３Ｃに示すように、ドライエッチングなどの非選択的エッチングによりリッジ形成を行う。このとき、ドライエッチングはｐ型ＡｌＧａＩｎＰクラッド層第２層５の途中まで実施する。非選択的エッチングによりストライプ状に加工された部分を、ｐ型ＡｌＧａＩｎＰクラッド層第２層５の上部とする。ここで、本実施形態で好適に採用し得る上記ドライエッチング技術としては、異方性のプラズマエッチングであれば良く、ドライエッチングの例として、誘導結合型プラズマ（以下ＩＣＰ）やエレクトロン・サイクロトロン・レソナンス（以下ＥＣＲ）プラズマを用いた方法などが挙げられる。また、エッチングガスとしては、ＳｉＣｌ４とＡｒの混合ガスなどが用いられるが、ＳｉＣｌ４の代わりに、塩素ガスもしくは三塩化ホウ素ガスなどを用いてもよい。なお、ここでは、ドライエッチング技術はＩＣＰ法で、エッチングガスとしてＳｉＣｌ４とＡｒの混合ガスを用いている。エッチング条件として、混合ガス中のＳｉＣｌ４の体積含有率は５〜１２％、半導体基板を設置する下部電極の温度は１５０〜２００℃、チャンバー内圧力は０．１〜１Ｐａ、下部電極のバイアスパワーは５０〜１５０Ｗ、ＩＣＰパワーは２００〜３００Ｗとするが、これに限るものではなく、適宜選定すればよい。
次に図３Ｄに示すように、ドライエッチング後のリッジを保護することを目的として、リッジ側壁にＳｉＯ２などの側壁保護膜１３を形成する。本実施形態では側壁保護膜としてＳｉＯ２膜を用いたが、これに限るものではない。リッジ側壁保護膜として使用できる材料としては、（１）後述する工程で用いるウェットエッチング薬液に対して耐エッチング薬液性を確保できる、（２）ＡｌＧａＩｎＰ系半導体層と中間生成物を形成しない、（３）成膜時の膜厚制御性が高い、といった性質を有する材料を用いればよい。具体例としては、ＳｉＯ２膜のほかにＳｉＮやＡｌ２Ｏ３といった誘電体膜、ＧａＡｓやＡｌＧａＡｓといった半導体層、のような性質を持つ金属膜および有機膜などが挙げられる。なお、これらの保護膜を成膜する手段の例として、ＣＶＤ法（例えばプラズマＣＶＤ、常圧ＣＶＤ、ＭＯＣＶＤなど）やＰＶＤ（スパッタ、蒸着など）が挙げられるが、本実施形態では、高い膜厚均一性の成膜が可能であり、成膜が容易なプラズマＣＶＤ法が特に好ましい。なおＣＶＤ法とは化学気相成長法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）の略称であり、ＰＶＤ法とは物理的蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）の略称である。また、本発明の実施形態で用いた側壁保護膜は、ＳｉＯ２膜の単層としたが、これに限定されるものではなく、複数の層から構成されてもよい。
その後、図３Ｅに示すように、リッジ側壁、リッジ頂部以外のＳｉＯ2保護膜をドライエッチングにより除去し、リッジ側壁、リッジ頂部のみが保護膜で覆われた構造とする。本工程で用いるドライエッチングとしては、反応性イオンエッチング法（以下ＲＩＥ法）、ＩＣＰ法、ＥＣＲ法などが採用可能である。また、エッチングガスとしてＣＦ４とＣＨＦ３の混合ガスなど、ＣＦ系ガスが用いられる。なお、本実施形態ではＲＩＥ法を採用しており、エッチングガスとしてＣＦ４とＣＨＦ４とＯ２の混合ガスを用いている。また、ドライエッチング条件として、混合ガス中のＣＦ４およびＣＨＦ３の体積含有率はそれぞれ１〜１０％および３０〜５０％、圧力は４０〜６０Ｐａ、ステージ温度は１０〜２０℃としたが、これに限るものではなく、適宜変更可能である。
次に図３Ｆに示すように、ウェットエッチングなどの選択的エッチングでｐ型ＡｌＧａＩｎＰクラッド層第２層５を完全に除去する。なお、この選択的エッチングによりストライプ状加工された部分を、ｐ型ＡｌＧａＩｎＰクラッド層第２層５の下部とする。ウェットエッチング薬液としては、酒石酸と塩酸と水との混合液である塩酸系薬液（薬液中の酒石酸の体積含有率は３０〜５０％、塩酸の体積含有率は１５〜３５％）を用いてエッチングを行う。この時、ｐ型ＡｌＧａＩｎＰクラッド層第１層４のエッチングレートｔｅ１とｐ型ＡｌＧａＩｎＰクラッド層第２層５のエッチングレートｔｅ２との関係がｔｅ１＜ｔｅ２であることから、ｐ型ＡｌＧａＩｎＰクラッド層第２層５のエッチングが完了した後、ｐ型ＡｌＧａＩｎＰクラッド層第１層４は塩酸系薬液に耐性があるために、ほとんど削られることがない。よって、ｐ型ＡｌＧａＩｎＰクラッド層第１層４が露出した時点で、ストライプ加工のためのウェットエッチングを完了することが可能である。また、ウェットエッチング終了の判断は、半導体基板表面のエッチング領域における干渉縞の目視により行える。ｐ型ＡｌＧａＩｎＰクラッド層第１層４が露出すると、基板表面に対して垂直方向のエッチング速度が極端に低下し、基板表面の膜厚均一性が向上するため、エッチング領域の干渉縞の変化が停止する。従って、基板表面に対して垂直方向のエッチングが停止したことが確認できる。なお、本実施形態では、ｐ型ＡｌＧａＩｎＰクラッド層第２層５をウェットエッチングする薬液として塩酸系薬液を用いたが、これに限定されるものではなく、ＳｉＯ2側壁保護膜とｐ型ＡｌＧａＩｎＰクラッド層第１層４に対して高い選択性を有する薬液であればよく、例えば硫酸系薬液を用いてもよい。
また、ウェットエッチングがｐ型ＡｌＧａＩｎＰクラッド層第１層４表面で完全に停止しない場合、当該ｐ型ＡｌＧａＩｎＰクラッド層第１層４の表面近傍もストライプ状に加工され、リッジの一部となり得るが、このような場合も、ｐ型ＡｌＧａＩｎＰクラッド層第２層５がリッジ裾部に位置することに変わりはない。
その後、図３Ｇに示すように、フッ酸系薬液を用いてマスク１２、および側壁保護膜１３を除去した後に、リッジ側壁部とその両脇の平坦部に誘電体膜９からなる電流ブロック層を被膜する。ここで、本実施形態では、マスク１２、および側壁保護膜１３の除去にウェットエッチング技術を用いたが、ウェットエッチングに限定されるものではなく、マスク１２、および側壁保護膜１３を構成する材料に応じて、適宜ケミカルドライエッチング法（ＣＤＥ法）などを選択するのが好ましい。この時、誘電体膜９は、リッジからの光放射損失を低減するためにＳｉＮ、ＳｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３などレーザ発振波長に対して半導体材料より屈折率が小さく、且つ吸収係数が小さい誘電体膜を使用することが望ましい。さらに、誘電体膜９には開口部が形成される。その後、図３Ｈに示すようにｐ側電極１０とｎ側電極１１を成膜する。本実施形態における製造方法では、上述したように、非選択的エッチングと選択的エッチングを用いてリッジを形成している。このとき、非選択的エッチングで加工されたｐ型ＡｌＧａＩｎＰクラッド層第２層５の上部の側壁は、基板表面に対してほぼ垂直になる。一方で、選択的エッチングで加工されたｐ型ＡｌＧａＩｎＰクラッド層第２層５の下部の側壁は、上部の側壁よりも傾斜が緩やかとなる特徴を持つ。選択的エッチングで加工されたリッジ側壁部の傾斜が緩やかとなるのは、ウェットエッチングのような選択的エッチングのエッチングレートが、結晶面方位によって異なるためである。本実施形態では、ＧａＡｓ基板の結晶面方位である（１００）面を主面としており、第２層下部の側壁には（１１１）面が現れる。
図４は、本実施形態における半導体レーザのｐ型ＡｌＧａＩｎＰクラッド層のＡｌ組成Ｘとエッチングレートの関係を示したものである。図４よりＡｌ組成Ｘが０．３５以下の場合のエッチングレートはほぼ一定であり、Ａｌ組成Ｘが０．３５を超えるとエッチングレートは急激に増加し、Ａｌ組成Ｘが０．５５以上でエッチングレートはほぼ一定に増加する傾向を示す。本実施形態における半導体レーザの製造方法は、ｐ型ＡｌＧａＩｎＰクラッド層第１層４のエッチングレートｔｅ１とｐ型ＡｌＧａＩｎＰクラッド層第２層５のエッチングレートｔｅ２との比である選択比ｔｅ２／ｔｅ１を高く設定することが好ましい。具体的には、図４に従い、ｐ型ＡｌＧａＩｎＰクラッド層第１層のＡｌ組成（Ｘ１）を、エッチングレートがＡｌ組成Ｘに対してほぼ一定である０．３５以下の任意の値に設定し、ｐ型ＡｌＧａＩｎＰクラッド層第２層のＡｌ組成(Ｘ２)を、エッチングレートがＡｌ組成Ｘに対して一定に増加する０．５５以上の任意の値に設定することにより実現できる。例えば、ｐ型ＡｌＧａＩｎＰクラッド層第２層のＡｌ組成（Ｘ２）を０．５５、ｐ型ＡｌＧａＩｎＰクラッド層第１層のＡｌ組成（Ｘ１）を０．３５に設定すると、選択比６以上を実現できる。このとき、Ａｌ組成Ｘ２とＸ１の比は１．６倍以上となる。選択比が６以上の場合は、ｐ型ＡｌＧａＩｎＰクラッド層第２層５を完全にエッチングし、且つｐ型ＡｌＧａＩｎＰクラッド層第１層４をエッチングせずにストライプ加工完了することができる。選択比が小さい場合、エピの膜厚分布とリッジ形成時のドライエッチングのウエハ面内分布の影響が、リッジ形状の出来映えに影響してくる。すなわち、実際の生産においては、半導体層の膜厚分布およびドライエッチングでのエッチング深さ分布がウエハ面内で生じることにより、ウェットエッチング時にｐ型ＡｌＧａＩｎＰクラッド層第２層５がエッチングされる量が、ウエハ面内でばらつくことになる。選択比が小さい場合は、ｐ型ＡｌＧａＩｎＰクラッド層第２層５を完全に除去するためにウェットエッチングのエッチング時間を長く設定すると、ｐ型ＡｌＧａＩｎＰクラッド層第２層５がエッチングされた後に、エッチング溶液がｐ型ＡｌＧａＩｎＰクラッド層第１層４の表面に長く曝されることになる。その結果、ｐ型ＡｌＧａＩｎＰクラッド層第１層４内部にもエッチングが進行してしまう。このために、リッジ両脇のｐ型ＡｌＧａＩｎＰクラッド層第１層４の膜厚が薄くなってしまい、半導体レーザの水平方向の光閉じ込めが強くなる。水平方向の光閉じ込めが強くなると、設計値のＦＦＰ特性と大きく乖離してしまう可能性がある。また、水平方向の光閉じ込めが強くなると、半導体レーザの単一モード性が弱くなり、光出力の増加と共に電流−光出力特性の線形成が悪化する現象である、キンクが発生しやすくなる。
また、ｐ型ＡｌＧａＩｎＰクラッド層第１層４がエッチングされることを防止するために、ｐ型ＡｌＧａＩｎＰクラッド層第２層５のエッチング時間を短く設定すると、ｐ型ＡｌＧａＩｎＰクラッド層第２層５が完全にエッチングされる前にエッチングを終了してしまう可能性がある。ｐ型ＡｌＧａＩｎＰクラッド層第２層５が完全にエッチングされない場合は、リッジ両脇のｐ型ＡｌＧａＩｎＰクラッド層の膜厚が、ｐ型ＡｌＧａＩｎＰクラッド層第１層４の膜厚と、ｐ型ＡｌＧａＩｎＰクラッド層第２層５のエッチングされずに残った部分の膜厚との和となるために、厚くなる。この場合は、半導体レーザの水平方向の光閉じ込めが弱くなってしまい、水平ＦＦＰが狭くなりすぎる。水平光閉じ込めが弱くなりすぎると、半導体レーザの閾値電流の増加など特性に悪影響を及ぼす。なお、本実施形態では、Ｘ２を０.６に、Ｘ１を０.３に設定しＸ２とＸ１の比を２倍以上とすることで選択比１０以上を確保している。このように本実施形態では選択比１０以上を確保することにより、リッジ形状の出来栄えに対してバラツキ余裕を確保している。以上のように、選択比は６以上、より好ましくは１０以上であることが好ましい。
特許文献１に示されるような従来の半導体レーザでは、リッジ形成時のエッチング選択比を高くするためには、リッジ部のエッチングレートを高くする必要がある。すなわち、リッジ部を形成しているｐ型ＡｌＧａＩｎＰクラッド層のＡｌ組成を高くする必要がある。すると、リッジ部のバンドギャップが拡がり、また、リッジ部の抵抗が高くなる。リッジ型半導体レーザの直列抵抗成分は、リッジ部のｐ型クラッド層の抵抗でほぼ決定されるために、ｐ型ＡｌＧａＩｎＰクラッド層のＡｌ組成を高くしすぎると、半導体レーザの直列抵抗が増加し、動作電圧の上昇を招く結果となる。半導体レーザの動作電圧の上昇は、消費電力の増加を招き、望ましいことでない。従って、従来の半導体レーザでは、リッジ形成時のエッチング選択比の向上（すなわち、リッジ加工精度の向上）と、半導体レーザの動作電圧の低減を両立することが難しい。
これに対し、本実施形態の半導体レーザでは、ｐ型ＡｌＧａＩｎＰクラッド層の第１層のＡｌ組成（Ｘ１）および第３層のＡｌ組成（Ｘ３）は、第２層のＡｌ組成（Ｘ２）より小さい。また、ｐ型ＡｌＧａＩｎＰクラッド層の第２層の膜厚（Ｄ２）は、第３層の膜厚（Ｄ３）よりも小さい。このような構造では、リッジ部において、高Ａｌ組成の第２の層よりも、比較的低Ａｌ組成の第３層の占める割合が大きいため、動作電圧が低減された半導体発光装置を実現することができる。加えて、第２層と第１層のＡｌ組成差により、精度よくリッジを形成することができる。さらに、第３層、および第２層の上部までを非選択的エッチングでストライプ加工し、第２層の下部を選択的エッチングによりストライプ加工することにより、低Ａｌ組成の第３層を効率よくエッチングでき、且つ第１層の表面付近でエッチングを精度よく終了できる。
ここで、Ｘ３の値は、基本的にＸ１の値と同等にすることが望ましい。Ｘ３が高すぎるとｐ型ＡｌＧａＩｎＰクラッド層第３層６のバンドギャップが拡大し半導体レーザの動作電圧の上昇を招くためであり、Ｘ３を低く設定しすぎると、半導体レーザの垂直方向の光分布がｐ型ＧａＡｓコンタクト層８に近づくために光吸収損失が増加し半導体レーザのスロープ効率の低下を招く恐れがあるためである。
また、本実施形態における半導体レーザにおいて、ｐ型ＡｌＧａＩｎＰクラッド層第２層５の膜厚Ｄ２を４００ｎｍと設定したが、Ｄ２は２００ｎｍ以上、５００ｎｍ以下であることが望ましい。Ｄ２が２００ｎｍより小さい場合は、非選択的エッチングを第２層の途中で止めるために、エッチング時間を高度に調整する必要がある。またＤ２を５００ｎｍより大きく設定すると、リッジ部において高Ａｌ組成の層の占める割合が増加し、半導体レーザの動作電圧の上昇を招く恐れがある。
次に、本実施形態の半導体レーザの特性について述べる。なお、本実施形態における半導体レーザは、各層のＡｌ組成と膜厚を図２の通りとした他、リッジ幅を３．０μｍ、共振器長を３５０μｍとして製作した。
図５は、比較例と本実施形態における半導体レーザの、８０℃時の電流−光出力特性と電流−電圧特性を示したものである。図５中で、破線は比較例の電流−光出力特性および電流−電圧特性を示し、実線は本実施形態の電流−光出力特性および電流−電圧特性を、それぞれ示したものである。なお、比較例の半導体レーザは、図６に示す従来の半導体レーザの構造を基本とし、ｐ型ＡｌＧａＩｎＰクラッド層１０５とｐ型ＡｌＧａＩｎＰクラッド層１０７のＡｌ組成は０．６５に、ｐ型ＧａＩｎＰエッチングストップ層１０６のＡｌ組成は０．３に設定した。図５に示すように、本実施形態の半導体レーザの電流−光出力特性は比較例とほぼ同等であり、一方で、電流−電圧特性は比較例よりも改善することが確認できた。このとき、スロープ効率は、比較例では１．１８Ｗ／Ａ、本実施形態では１．１５Ｗ／Ａであった。また、光出力が５０ｍＷ時の動作電圧は、比較例では２．３７Ｖであるのに対し、本実施形態では２．１９Ｖとなり、比較例と比べて９．２％の削減を実現した。また、光出力が５０ｍＷ時の電力変換効率（Ｗａｌｌ Ｐｌｕｇ Ｅｆｆｉｃｉｅｎｃｙ、以下ＷＰＥと呼ぶ）は、比較例が３５．８％であり、本実施形態では３７．９％と、約２．１％改善した。また、このときの５０ｍＷ時におけるＦＦＰ特性は、比較例では水平ＦＦＰが９．０°、垂直ＦＦＰが１８．９°であった。一方で本実施形態では、水平ＦＦＰが８．５°、垂直ＦＦＰが１９．５°となり、比較例とほぼ同等の値を得ることができた。このように、本実施形態の半導体レーザでは、電流−光出力特性およびＦＦＰ特性は比較例と遜色のないレベルを達成している一方で、電流−電圧特性、および同光出力時の動作電圧は大幅に低減することができた。
以上のように本実施形態の半導体レーザによれば、動作電圧が低減された半導体発光装置を実現できることを確認できた。また、リッジ形成精度を向上することで、ＦＦＰ特性は従来と遜色のないものを実現できた。すなわち、リッジ形成精度を低下させることなく、動作電圧の低減を実現できた。
本発明は、半導体レーザの動作電圧を低減することにより消費電力を削減し、当該半導体レーザを用いた機器の小型化や低消費電力化の実現を可能とするものである。
１ ＧａＡｓ基板
２ ｎ型ＡｌＧａＩｎＰクラッド層
３ ＧａＡｓ／ＡｌＧａＡｓ活性層
４ ｐ型ＡｌＧａＩｎＰクラッド層第１層
５ ｐ型ＡｌＧａＩｎＰクラッド層第２層
６ ｐ型ＡｌＧａＩｎＰクラッド層第３層
７ ｐ型ＡｌＧａＩｎＰ中間層
８ ｐ型ＧａＡｓコンタクト層
９ 誘電体膜
１０ ｐ側電極
１１ ｎ側電極
１２ マスク
１３ 側壁保護膜

Claims (12)

  1. 基板上に、第１導電型クラッド層と、活性層と、第２導電型クラッド層とを有し、
    前記第２導電型クラッド層は、活性層に近い順から第１層、第２層、第３層を含む少なくとも３層以上の積層構造で構成され、
    前記第１導電型クラッド層、前記第１層、前記第２層及び前記第３層は、ＡｌＧａＩｎＰ系半導体混晶であり、
    前記第２層及び前記第３層は、ストライプ状のリッジであり、
    前記第３層の側壁及び前記第２層の上部の側壁は、前記基板に対して垂直であり、
    前記第２層の下部の側壁は、前記基板側において前記第２層の上部の側壁より側方に広がり、且つ前記第２層の上部の側壁よりも緩やかな傾斜を有し、
    前記第１層の表面は、前記リッジの両脇の平坦部であり、
    前記第１層、第２層、第３層のＡｌ組成をＸ１、Ｘ２、Ｘ３とすると、
    Ｘ２＞Ｘ１、Ｘ３
    の関係を満たし、
    前記第１層、第２層、第３層の膜厚をＤ１、Ｄ２、Ｄ３とすると、
    Ｄ２＜Ｄ３
    の関係を満たすことを特徴とする半導体発光装置。
  2. 前記Ｄ２は、２００ｎｍ以上、５００ｎｍ以下であることを特徴とする請求項１に記載の半導体発光装置。
  3. 前記第１層、第２層は共にＡｌＧａＩｎＰからなり、前記Ｘ１が０．３５以下、前記Ｘ２が０．５５以上であることを特徴とする請求項１または２に記載の半導体発光装置。
  4. 前記Ｘ２は前記Ｘ１の２倍以上であることを特徴とする請求項３に記載の半導体発光装置。
  5. 前記Ｘ３は前記Ｘ１と同じであることを特徴とする請求項１〜４のいずれか１項に記載の半導体発光装置。
  6. 基板上に、第１導電型クラッド層と、活性層と、該活性層に近い順から第１層、第２層、第３層を含む少なくとも３層以上の積層構造からなる第２導電型クラッド層とを形成する工程と、
    前記第２層及び前記第３層に対してエッチングを行い、ストライプ状のリッジを形成するリッジ形成工程とを備え、
    前記リッジ形成工程は、
    前記第３層及び前記第２層の上部に対してエッチングを行い、前記第３層の側壁及び前記第２層の上部の側壁が前記基板に対して垂直となるよう加工する第１エッチング工程と、
    前記第２層の下部をエッチングして、前記第２層の下部の側壁が、前記基板側において前記第２層の上部の側壁より側方に広がり、且つ、前記第２層の上部の側壁よりも緩やかな傾斜を有するように加工する第２エッチング工程とを有し、
    前記第１導電型クラッド層及び前記第２導電型クラッド層は、ＡｌＧａＩｎＰ系半導体混晶であり、
    前記第１層、第２層、第３層のＡｌ組成をＸ１、Ｘ２、Ｘ３とすると、
    Ｘ２＞Ｘ１、Ｘ３
    の関係を満たし、
    前記第１層、第２層、第３層の膜厚をＤ１、Ｄ２、Ｄ３とすると、
    Ｄ２＜Ｄ３
    の関係を満たすことを特徴とする半導体発光装置の製造方法。
  7. 前記第１エッチング工程の後に、前記第３層の側壁及び前記第２層の上部の側壁に保護膜を形成する工程を備え、前記第２エッチング工程は、前記第３層の側壁及び前記第２層の上部の側壁が前記保護膜に覆われた状態で行われることを特徴とする請求項６に記載の半導体発光装置の製造方法。
  8. 前記Ｄ２は、２００ｎｍ以上、５００ｎｍ以下であることを特徴とする請求項６または７に記載の半導体発光装置の製造方法。
  9. 前記第１層、第２層は共にＡｌＧａＩｎＰからなり、前記Ｘ１が０．３５以下、前記Ｘ２が０．５５以上であることを特徴とする請求項６〜８のいずれか１項に記載の半導体発光装置の製造方法。
  10. 前記Ｘ２は前記Ｘ１の２倍以上であることを特徴とする請求項９に記載の半導体発光装置の製造方法。
  11. 前記第１エッチング工程において、前記第３層及び前記第２層の上部に対して非選択的エッチングが行われ、前記第２エッチング工程において、前記第２層の下部に対して選択的エッチングが行われることを特徴とする請求項６〜１０のいずれか１項に記載の半導体発光装置の製造方法。
  12. 前記非選択的エッチングはドライエッチングであり、前記選択的エッチングはウェットエッチングであることを特徴とする請求項１１に記載の半導体発光装置の製造方法。
JP2014544214A 2012-10-31 2013-07-10 半導体発光装置およびその製造方法 Active JP6178990B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012240181 2012-10-31
JP2012240181 2012-10-31
PCT/JP2013/004258 WO2014068814A1 (ja) 2012-10-31 2013-07-10 半導体発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014068814A1 JPWO2014068814A1 (ja) 2016-09-08
JP6178990B2 true JP6178990B2 (ja) 2017-08-16

Family

ID=50626772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014544214A Active JP6178990B2 (ja) 2012-10-31 2013-07-10 半導体発光装置およびその製造方法

Country Status (3)

Country Link
US (1) US9276379B2 (ja)
JP (1) JP6178990B2 (ja)
WO (1) WO2014068814A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7134018B2 (ja) 2018-08-17 2022-09-09 立川ブラインド工業株式会社 揺れ抑制装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018168430A1 (ja) * 2017-03-16 2018-09-20 パナソニックＩｐマネジメント株式会社 半導体レーザ装置、半導体レーザモジュール及び溶接用レーザ光源システム
WO2019186743A1 (ja) * 2018-03-28 2019-10-03 三菱電機株式会社 半導体レーザ素子およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2550725B2 (ja) * 1989-11-14 1996-11-06 日本電気株式会社 半導体レーザとその製造方法
JPH05121829A (ja) * 1991-10-24 1993-05-18 Sony Corp 半導体レーザ
JP3242967B2 (ja) 1992-01-31 2001-12-25 株式会社東芝 半導体発光素子
US5436193A (en) * 1993-11-02 1995-07-25 Xerox Corporation Method of fabricating a stacked active region laser array
JPH1126864A (ja) * 1997-07-03 1999-01-29 Toshiba Corp 半導体レーザ
JPH11274657A (ja) * 1999-02-15 1999-10-08 Nec Corp 半導体レ―ザ及びその製造方法
JP2002050831A (ja) * 2000-08-03 2002-02-15 Matsushita Electric Ind Co Ltd 半導体レーザ
JP4089446B2 (ja) * 2003-01-23 2008-05-28 ソニー株式会社 半導体レーザ素子の製造方法
US20070091956A1 (en) 2003-01-23 2007-04-26 Yoshifumi Sato Semiconductor laser element and method of fabrication thereof
US7874908B2 (en) 2003-03-03 2011-01-25 Igt Method and apparatus for payouts determined based on a set completion game
JP4200892B2 (ja) * 2003-12-18 2008-12-24 ソニー株式会社 半導体発光装置の製造方法
JP4551121B2 (ja) * 2004-05-24 2010-09-22 シャープ株式会社 半導体レーザ装置
KR101145965B1 (ko) 2004-06-18 2012-05-15 소니 주식회사 반도체 발광 장치 및 그 제조 방법
KR20060038057A (ko) * 2004-10-29 2006-05-03 삼성전기주식회사 반도체 레이저 소자 및 그 제조 방법
JP4755090B2 (ja) 2005-01-18 2011-08-24 パナソニック株式会社 半導体レーザ装置及びその製造方法
JP4261592B2 (ja) * 2007-04-16 2009-04-30 三菱電機株式会社 窒化物半導体発光素子
JP2009170895A (ja) * 2007-12-18 2009-07-30 Rohm Co Ltd 窒化物半導体装置及び半導体レーザ
JP2010245491A (ja) * 2009-03-17 2010-10-28 Qd Laser Inc 半導体レーザ
JP2013074002A (ja) * 2011-09-27 2013-04-22 Sony Corp 発光素子及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7134018B2 (ja) 2018-08-17 2022-09-09 立川ブラインド工業株式会社 揺れ抑制装置

Also Published As

Publication number Publication date
WO2014068814A1 (ja) 2014-05-08
US20150043604A1 (en) 2015-02-12
JPWO2014068814A1 (ja) 2016-09-08
US9276379B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
US6990132B2 (en) Laser diode with metal-oxide upper cladding layer
JP4902682B2 (ja) 窒化物半導体レーザ
US8906721B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8633041B2 (en) Method for manufacturing quantum cascade laser
JP6941771B2 (ja) 半導体発光素子
JP5247444B2 (ja) 半導体レーザ装置
JP2007235107A (ja) 半導体発光素子
JP2002057406A (ja) 端面非注入型半導体レーザおよびその製造方法
JP6178990B2 (ja) 半導体発光装置およびその製造方法
JP2006128617A (ja) 半導体レーザー素子及びその製造方法
JP4126878B2 (ja) 窒化ガリウム系化合物半導体レーザ
JP5626279B2 (ja) Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
JP4028158B2 (ja) 半導体光デバイス装置
JP2005012178A (ja) 半導体レーザ
JP4226515B2 (ja) 半導体装置の製造方法
JP2006093682A (ja) 半導体レーザおよびその製造方法
JP2013102043A (ja) 半導体レーザ素子、及び、半導体レーザ素子の作製方法
JP4379469B2 (ja) Ｉｉｉ族窒化物半導体のエッチング方法
JP2010045256A (ja) 半導体レーザ及び半導体レーザの製造方法
JP2014090090A (ja) Ｉｉｉ族窒化物半導体レーザ素子、ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JPH09232678A (ja) 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法
JP2018101752A (ja) 半導体光素子およびその製造方法
JP2009088441A (ja) 半導体レーザ装置および半導体レーザ装置の製造方法
JP2010098094A (ja) 窒化物系半導体レーザ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170619

R151 Written notification of patent or utility model registration

Ref document number: 6178990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250