KR101145965B1 - 반도체 발광 장치 및 그 제조 방법 - Google Patents

반도체 발광 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101145965B1
KR101145965B1 KR1020067003251A KR20067003251A KR101145965B1 KR 101145965 B1 KR101145965 B1 KR 101145965B1 KR 1020067003251 A KR1020067003251 A KR 1020067003251A KR 20067003251 A KR20067003251 A KR 20067003251A KR 101145965 B1 KR101145965 B1 KR 101145965B1
Authority
KR
South Korea
Prior art keywords
layer
ridge
shaped
cladding
cladding layer
Prior art date
Application number
KR1020067003251A
Other languages
English (en)
Other versions
KR20070028274A (ko
Inventor
시로오 우찌다
쯔요시 도오조오
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20070028274A publication Critical patent/KR20070028274A/ko
Application granted granted Critical
Publication of KR101145965B1 publication Critical patent/KR101145965B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H01S2301/185—Semiconductor lasers with special structural design for influencing the near- or far-field for reduction of Astigmatism

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

레이저 빔의 종횡비를 개선하여 원형에 가깝게 할 수 있는 반도체 발광 장치 및 그 제조 방법을 제공하기 위해, 기판(10)에 제1 도전형의 제1 클래드층(11), 활성층(12), 일부가 전류 협착 구조로서 리지 형상(RD)으로 되어 있는 제2 도전형의 제2 클래드층(17)이 적층되어 있고, 이 리지 형상의 부분의 상기 제2 클래드층이 활성층에 가까운 측이며 밴드 갭이 높은 제1 리지 형성층(15)과, 활성층으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층(16)을 포함하는 구조로 되어 있는 반도체 발광 장치로 한다. 기판에 에피택셜 성장법에 의해 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하고, 제2 클래드층의 일부를 리지 형상으로 가공하고, 제2 클래드층을 형성하기 위해서는 리지 형상이 되는 부분에 제1 리지 형상층과 제2 리지 형상층을 포함하도록 하여 제조한다.
클래드층, 리지 형성층, 밴드 갭, 활성층, 전류 블럭층

Description

반도체 발광 장치 및 그 제조 방법{SEMICONDUCTOR LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 발광 장치 및 그 제조 방법에 관한 것으로, 특히 빔 형상을 개선한 반도체 발광 장치 및 그 제조 방법에 관한 것이다.
반도체 레이저 등의 반도체 발광 장치는 예를 들어 CD(콤팩트 디스크)나 DVD(디지털 다용도 디스크), 또는 차세대 광디스크 장치의 광학 픽업 장치의 광원이나, 그 밖의 기기의 광원 등으로서 다양한 분야에서 이용되고 있다.
상기한 반도체 발광 장치로서, 예를 들어 비특허문헌 1에 AlGaInP계 재료로 이루어지는 반도체 레이저가 개시되어 있다.
도1a는 상기한 반도체 레이저의 단면도이다.
예를 들어, n형 기판(110) 상에 도시하지 않은 n형 버퍼층을 거쳐서, AlGaInP층으로 이루어지는 n형 클래드층(111), 활성층(112), AlGaInP층(113, 115)으로 이루어지는 p형 클래드층(117), GaAs층으로 이루어지는 p형 캡층(118)이 적층되어 형성되어 있다.
AlGaInP층(113)과 AlGaInP층(115)의 계면에 GaInP층의 에칭 정지층(114)이 형성되어 있고, p형 캡층(118)의 표면으로부터 AlGaInP층(115)까지가 리지(볼록) 형상(RD)으로 가공되어 있고, 전류 협착 구조가 되는 스트라이프를 형성하고 있다.
리지 형상(RD)의 양측에는 전류 블럭층(119)이 형성되어 있고, 또한 p형 캡층(118)에 접속하여 p 전극(120)이 형성되고, n형 기판(110)에 접속하여 n 전극(121)이 형성되어 있다.
도1b는 도1a 중의 x1-x2에 따른 단면에서의 밴드 갭 프로파일이다.
n형 클래드층(111), 활성층(112), AlGaInP층(113), 에칭 정지층(114), AlGaInP층(115)의 각 층의 밴드 갭을 나타내고 있다.
예를 들어, n형 클래드층(111)의 알루미늄의 조성비는 0.65이고, p형 클래드층에 대해서는 AlGaInP층(113, 115)의 2층 모두 0.70으로 되어 있고, n형 클래드층(111)보다도 밴드 갭이 높은 구조로 되어 있다.
상기한 반도체 레이저에 있어서, 레이저 빔의 종횡비를 조정하여 빔 형상을 원형에 가깝게 하는 것은 중요한 과제 중 하나이다.
빔 형상은 반도체 레이저를 구성하는 각 층의 굴절률에 크게 의존한다.
한편, 상기한 종래의 반도체 레이저에 있어서, 내부 양자 효율을 개선하기 위해 다양한 시도가 이루어져 왔지만, 2개의 누설 전류를 최소한으로 하는 것이 요구되고 있다.
첫 번째 누설 전류는 도1의 단면도에 있어서 헤테로 접합에 평행한 방향인 X 방향으로 과분하게 누설되는 횡방향 누설 전류(ILx)이고, 두 번째의 누설 전류는 활성층으로부터 p 클래드층으로 전자가 Y 방향으로 누설되는 오버플로우라 불리우는 종방향 누설 전류(ILy)이다.
횡방향 누설 전류(ILx)는 도1 중 AlGaInP층(113)의 두께를 얇게 함으로써 억제하는 방법이 있지만, 실제로는 이 AlGaInP층(113)을 300 ㎚ 이하로 제어하여 얇게 하는 것은 어렵다.
예를 들어, 리지 스트라이프 중앙부의 실행 굴절률(Neff1)과 리지 스트라이프 외부의 실행 굴절률(Neff2)과의 차가 커져 X 방향에서의 광집중(optical confinement)이 강해지고, X 방향에서의 중앙부에서의 광자 분포가 극대화하여 전자 정공의 소비가 증가하여 공급 부족 상태가 된다. 이를 캐리어의 홀 버닝(hole burning)이라 부르지만, 이 때, 광자는 그 모드를 유지하는 전자 정공의 수급을 할 수 없으므로, 공급을 받을 수 있는 모드로 이동하고자 한다. 이 현상은 그 전자-광 변환 효율의 변화를 초래하여, 광출력-전류(L-I) 특성에 있어서는 그 직선성이 손상되어 킹크(kink)라는 현상으로서 관측된다.
또한, 상기한 종래의 반도체 레이저에 있어서, 종방향 누설 전류(ILy)로서 고온도시에 전자가 그 열전자 에너지로 활성층으로부터 p형 클래드층으로 누설되어 버려, L-I 특성의 악화를 초래하고 있었다.
이 대책의 본질은, Γ-밴드에 속하는 전자가 감지하는 에너지적 장벽의 높이를 높게 하거나 클래드층의 p형 불순물의 농도를 향상시키는 등의 방법이 일반적 방법이었다. 그 때, 중요한 과제로서, AlGaInP층(113)을 얇게 하면 X-밴드에 속하 는 전자군의 드리프트 전류가 증가하는 것이 알려져 있다(비특허문헌 1 참조).
이것은 실험에서도 확인할 수 있고, AlGaInP층(113)은 그다지 얇게 할 수 없어 상기 기재한 X 방향의 누설 전류(ILx)를 억제하는 방법을 사용할 수 없다.
비특허문헌 1 : Numerical Simulation of Semiconductor Optoelectronic Devices, proceedings, MD4, L39-40
비특허문헌 2 : IEEE JQE, VOL 38, NO. 3, MARCH 2002, L285
해결하고자 하는 문제점은, 도1에 도시하는 구조의 반도체 레이저에 있어서 레이저 빔의 종횡비를 개선하여 원형에 가깝게 하는 것이 어렵다는 점이다.
본 발명의 반도체 발광 장치는 기판과, 상기 기판에 형성된 제1 도전형의 제1 클래드층과, 상기 제1 클래드층 상에 형성된 활성층과, 상기 활성층 상에 형성되어 일부가 전류 협착 구조로서 리지 형상으로 되어 있는 제2 도전형의 제2 클래드층을 갖고, 상기 리지 형상의 부분의 상기 제2 클래드층은 상기 활성층에 가까운 측이며 밴드 갭이 높은 제1 리지 형상층과, 활성층으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층을 포함한다.
상기한 반도체 발광 장치는 기판에 제1 도전형의 제1 클래드층, 활성층, 일부가 전류 협착 구조로서 리지 형상으로 되어 있는 제2 도전형의 제2 클래드층이 적층되어 있고, 이 리지 형상의 부분의 상기 제2 클래드층은 활성층에 가까운 측이며 밴드 갭이 높은 제1 리지 형상층과, 활성층으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층을 포함하는 구조로 되어 있다.
또한, 반도체 발광 장치의 제조 방법은 기판에 에피택셜 성장법에 의해 적어도 제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하는 공정과, 상기 제2 클래드층의 일부를 전류 협착 구조로서 리지 형상으로 가공하는 공정을 갖고, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 리지 형상이 되는 부분이, 상기 활성층에 가까운 측이며 밴드 갭이 높은 제1 리지 형상층과, 활성층으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층을 포함하도록 형성한다.
상기한 본 발명의 반도체 발광 장치의 제조 방법은, 기판에 에피택셜 성장법에 의해 적어도 제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하고, 다음에 제2 클래드층의 일부를 전류 협착 구조로서 리지 형상으로 가공한다.
여기서, 제2 클래드층을 형성할 때에는, 리지 형상이 되는 부분이, 활성층에 가까운 측이며 밴드 갭이 높은 제1 리지 형상층과, 활성층으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층을 포함하도록 형성한다.
본 발명의 반도체 발광 장치는 제2 클래드층의 리지 형상 부분에 밴드 갭이 높은 층과 낮은 층이 포함되어 있는 구조를 갖고 있고, 이에 의해 제2 클래드층의 리지 형상 부분에 굴절률이 낮은 층과 높은 층이 포함되어 있는 구조로서 발광하는 광의 빔 형상에 영향을 미치는 굴절률 프로파일이 조정 가능해져, 빔의 종횡비를 개선하여 원형에 가깝게 할 수 있다.
본 발명의 반도체 발광 장치의 제조 방법은, 제2 클래드층의 리지 형상 부분에 밴드 갭이 높은 층과 낮은 층이 포함되도록 형성하므로, 제2 클래드층의 리지 형상 부분에 굴절률이 낮은 층과 높은 층이 포함되어 있는 구조로 하여, 발광하는 광의 빔 형상에 영향을 미치는 굴절률 프로파일을 조정할 수 있어 빔의 종횡비를 개선하여 원형에 가깝게 할 수 있다.
도1a는 종래예에 관한 반도체 발광 장치인 반도체 레이저의 단면도이고, 도1b는 도1a 중 x1-x2에 따른 단면에서의 밴드 갭 프로파일이다.
도2a는 본 발명의 제1 실시 형태에 관한 반도체 발광 장치인 반도체 레이저의 단면도이고, 도2b는 도2a 중 x1-x2에 따른 단면에서의 밴드 갭 프로파일이다.
도3은 본 발명의 제1 실시 형태에 있어서 드리프트 전자를 저감시키는 효과를 설명하는 모식도이다.
도4는 제1 실시예에 있어서 실시예와 비교예의 반도체 레이저의 임계 전류를 측정한 결과를 나타내는 도면이다.
도5는 제2 실시예에 있어서 실시예와 비교예의 반도체 레이저의 θ⊥를 측정한 결과를 나타내는 도면이다.
도6은 제3 실시예에 있어서 실시예와 비교예의 반도체 레이저의 미분 효율을 측정한 결과를 나타내는 도면이다.
도7은 제4 실시예에 있어서 실시예와 비교예의 반도체 레이저의 킹크 레벨을 측정한 결과를 나타내는 도면이다.
도8은 제5 실시예에 있어서 미분 계수의 감소율(KSEp)을 원시야상의 절반치 폭(θ?)에 대해 플롯한 도면이다.
도9a는 본 발명의 제2 실시 형태에 관한 반도체 발광 장치인 반도체 레이저의 단면도이고, 도9b는 도9a 중 x1-x2에 따른 단면에서의 밴드 갭 프로파일이다.
[부호의 설명]
10 : n형 기판
11 : n형 클래드층(제1 클래드층)
12 : 활성층
13 : d2층
14 : 에칭 정지층
15 : d2'층(제1 리지 형상층)
16 : 제2 리지 형상층
17 : p형 클래드층(제2 클래드층)
18 : p형 캡층
19 : 전류 블럭층
20 : p 전극
21 : n 전극
110 : n형 기판
111 : n형 클래드층
112 : 활성층
113 : AlGaInP층 p형 클래드층
114 : 에칭 정지층
115 : AlGaInP층
117 : p형 클래드층
118 : p형 캡층
119 : 전류 블럭층
120 : p 전극
121 : n 전극
이하, 본 발명의 반도체 발광 장치의 실시 형태에 대해 도면을 참조하여 설명한다.
제1 실시 형태
도2a는 본 실시 형태에 관한 반도체 발광 장치인 반도체 레이저의 단면도이다.
예를 들어 n형 기판(10) 상에 도시하지 않은 n형 버퍼층을 거쳐서 AlGaInP층으로 이루어지는 n형 클래드층(제1 클래드층)(11), 다중 양자 우물 구조를 갖는 활성층(12), AlGaInP층으로 이루어지는 d2층(13), GaInP층으로 이루어지는 에칭 정지층(14), AlGaInP층으로 이루어지는 d2'층(제1 리지 형상층)(15), AlGaInP층으로 이 루어지는 제2 리지 형상층(16)이 적층되어 있고, d2층(13)으로부터 제2 리지 형상층(16)까지가 p형 클래드층(제2 클래드층)(17)이 된다. 또한, 제2 리지 형상층(16) 상에 GaAs층으로 이루어지는 p형 캡층(18)이 형성되어 있다.
또한, p형 캡층(18)의 표면으로부터 AlGaInP층(15)까지가 리지(볼록) 형상(RD)으로 가공되어 전류 협착 구조가 되는 스트라이프를 형성하고 있고, 리지 형상(RD)의 양측에는 예를 들어 AlInP 등으로 이루어지는 전류 블럭층(19)이 형성되어 있다.
또한, p형 캡층(18)에 접속하여 p 전극(20)이 형성되고, n형 기판(10)에 접속하여 n 전극(21)이 형성되어 있다.
도2b는 도2a 중 x1-x2에 따른 단면에서의 밴드 갭 프로파일이다.
n형 클래드층(11), 활성층(12), d2층(13), 에칭 정지층(14), d2'층(제1 리지 형상층)(15) 및 제2 리지 형상층(16)의 각 층의 밴드 갭을 나타내고 있다. 여기서, 밴드 갭의 고저는 알루미늄의 조성비의 고저에 대응하고 있어, 알루미늄의 조성비가 높을수록 밴드 갭이 높아진다.
예를 들어, n형 클래드층(11)의 알루미늄의 조성비가 0.65, p형 클래드층에 대해서는 d2층(13) 및 d2'층(제1 리지 형상층)(15)이 0.70, 제2 리지 형상층(16)이 0.65로 되어 있다. 즉, n형 클래드층(11)과 p형 클래드층(17)에 대해, 예를 들어 n형 클래드층(11)과 제2 리지 형상층(16)의 밴드 갭이 낮고, d2층(13) 및 d2'층(제1 리지 형상층)(15)의 밴드 갭이 높은 프로파일이다.
이와 같이, 본 실시 형태의 반도체 레이저에 있어서는 p형 클래드층(제2 클래드층)(17)의 리지 형상의 부분[d2'층(제1 리지 형상층)(15), 제2 리지 형상층(16)]에 대해 활성층(12)에 가까운 측이며 밴드 갭이 높은 d2'층(제1 리지 형상층)(15)과, 활성층(12)으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층(16)을 포함하는 구성으로 되어 있다.
또한, p형 클래드층(17) 중 d2층(13) 및 d2'층(제1 리지 형상층)(15)의 부분은 n형 클래드층(11)보다도 밴드 갭이 높은 구조로 되어 있다.
또한, 알루미늄 조성비의 고저는 굴절률의 고저에 대응하여 알루미늄 조성비가 높을수록 굴절률이 낮다. 따라서, 예를 들어 n형 클래드층(11)과 제2 리지 형상층(16)의 굴절률이 높고, d2층(13) 및 d2'층(제1 리지 형상층)(15)의 굴절률이 낮은 프로파일이고, 즉 d2'층(제1 리지 형상층)(15)이 p형 클래드층(제2 클래드층)(17)의 리지 형상의 부분을 제외한 부분인 d2층(13)과 굴절률이 같은 층으로 이루어지는 구성이다.
상기한 본 실시 형태에 관한 반도체 발광 장치인 반도체 레이저는 p 전극(20)과 n 전극(21)에 소정의 전압을 인가함으로써, 레이저광 출사부로부터 예를 들어 650 ㎚ 띠의 파장의 레이저광이 기판과 평행한 방향으로 출사된다.
상기한 반도체 레이저에 있어서, 리지 깊이나 형상 등의 제어에 의해 인덱스 가이드나 자려 펄스 발진(self pulsation) 타입 등으로 하는 것도 가능하다.
상기한 본 실시 형태에 관한 반도체 발광 장치는 p형 클래드층(제2 클래드층)의 리지 형상 부분에 밴드 갭이 높은 층과 낮은 층이 포함되어 있는 구조를 갖 고 있고, 이에 의해 제2 클래드층의 리지 형상 부분에 굴절률이 낮은 층과 높은 층이 포함되어 있는 구조로서, 발광하는 광의 빔 형상에 영향을 미치는 굴절률 프로파일이 조정 가능해지고, 예를 들어 헤테로 접합에 수직인 방향의 원시야상 광빔의 절반치 폭(θ⊥)이 작아져, 빔의 종횡비를 개선하여 보다 원형인 빔 패턴을 생성할 수 있다.
본 실시 형태의 반도체 레이저에 있어서는, d2'층(제1 리지 형상층)(15)의 알루미늄의 조성비(X1)에 대해 0.60 ≤ X1 ≤ 0.70으로 하고, d2'층(제1 리지 형상층)(15) 이외의 리지 형상의 부분인 제2 리지 형상층(16)의 알루미늄의 조성비(X2)에 대해 X2 ≤ X1로 하는 것이 바람직하다.
이와 같은 구성으로 함으로써, 알루미늄 조성비가 높은 층인 p 클래드(제2 클래드)의 리지 형상의 부분을 제외한 부분인 d2층(13)의 막 두께를 50 내지 350 ㎚로 얇게 할 수 있고, 이에 의해 헤테로 접합에 평행한 방향으로 과분하게 누설되어 있는 전류(ILx)를 줄일 수 있다.
상기한 바와 같이, 본 실시 형태의 구조에서는 d2'층(제1 리지 형상층)(15)이라는 저굴절률층과 제2 리지 형상층(16)의 고굴절률층을 포함하도록 리지부를 구성함으로써, d2층(13)을 50 내지 350 ㎚까지 얇게 해도 반도체 레이저의 임계 전류(임계 캐리어 밀도)를 저감시킬 수 있고, 종래부터 문제가 되었던 활성층으로부터 p측으로의 전자의 오버플로우를 억제할 수 있어 미분 효율, 킹크 레벨이 개선된다.
본 실시 형태에서는, d2층(13)의 얇기를 보정하기 위해, Al의 조성이 높은 층 d2'층(제1 리지 형상층)(15)(0.60 ≤ X1 ≤ 0.70)을 도입하여 그 두께를 50 내지 400 ㎚까지 두껍게 할 수 있다.
이론적으로는 활성층(12)으로부터 넘치기 시작한 전자는 X-밴드를 경유하여 d2층(13)을 통과하여 에칭 정지층(14)에서 재결합할 가능성이 있지만, 실험적으로 이 d2'층(제1 리지 형상층)(15)의 효과로 임계 전류치의 저하, 온도 특성의 개선 효과 등을 볼 수 있었다.
알루미늄 조성비가 높은 d2'층(제1 리지 형상층)(15)이 형성되어 있지 않은 경우, 상기의 효과를 목표로 하여, p 클래드층(제2 클래드층)의 리지 형상의 부분을 제외한 부분인 d2층(13)을 얇게 하면, X-밴드에 소속되는 전자군이 이 d2층을 통해 빠져서 드리프트 전자로서 작용하여 p형 클래드층으로 누설되고 있어, 오히려 온도 특성의 악화를 초래할 우려가 있다(비특허문헌 2 참조).
도3은 본 실시 형태에 있어서 드리프트 전자를 저감시키는 효과를 설명하는 모식도이다.
본 실시 형태에 있어서는, p형 클래드층(제2 클래드층)(17)의 리지 형상의 부분에 대해, 밴드 갭이 높은 d2'층(제1 리지 형상층)(15)과, 밴드 갭이 낮은 제2 리지 형상층(16)으로 구성하고 있고, 이 d2'(제1 리지 형상층)(15)은 활성층(12)의 SCH(Separate Confinement Hetero-structure) 가이드층에 접하여 설치되어 있지 않고, d2층(13)과 에칭 정지층(14)을 협지하고 있지만, 그 두께가 증가함에 따라서 이 드리프트 전자를 억제하는 효과가 있는 것이 실험적으로 확인되었다.
AlGaInP계 고출력 레이저에 있어서, 그 킹크 레벨을 향상시키기 위해 단면도 를 도2a에 도시한 바와 같은 리지 형상(RD)의 사다리꼴의 하변의 스트라이프 폭을 2.5 ㎛ 이하로 좁게 할 필요가 있었다. 그러나, 리지의 형상을 세우는 것은 기술적으로 어렵고, 하변의 스트라이프 폭을 좁게 하면 리지 사다리꼴의 상변이 극단적으로 좁아지므로 고저항화라는 새로운 문제가 발생하는 문제점이 있었다.
본 실시 형태에 관한 반도체 레이저의 구조에서는, 도면 중 d2'층(제1 리지 형상층)(15)이 그 상방에 형성되어 있는 제2 리지 형상층(16)보다도 평균적으로 Al 조성이 높기 때문에, 도면 중 리지 형상을 제작하는 습윤 에칭 공정에 있어서 d2'층(제1 리지 형상층)(15)에 대한 에칭 속도가 제2 리지 형상층(16)에 대한 에칭 속도보다 커진다.
이에 의해, 리지 형상(RD)의 하부에서 에칭이 더 진행되므로, 동일한 상변을 제작한 경우보다도 하변의 스트라이프 폭을 약 0.2 ㎛ 좁게 할 수 있다. 즉, 종래보다도 리지 형상을 세울 수 있으므로 킹크 레벨이 향상된다.
상기의 이유로부터, d2층(13)의 막 두께는 50 내지 350 ㎚ 정도인 것이 바람직하다. 350 ㎚를 넘으면 헤테로 접합에 평행한 방향으로 과분하게 누설되고 있는 전류(ILx)가 커지기 때문에 바람직하지 않다.
또한, d2층(13)과 d2'층(제1 리지 형상층)(15)의 막 두께의 합이 750 ㎚ 이하인 것이 바람직하다. 750 ㎚를 넘으면 빔의 θ⊥가 악화되어 버린다.
또한, d2'층(제1 리지 형상층)(15)의 막 두께가 50 내지 400 ㎚ 정도인 것이 바람직하고, 이는 상기한 바와 같이 d2층(13)과 d2'층(제1 리지 형상층)(15)의 막 두께의 합이 750 ㎚를 넘지 않도록 하기 위해서이다.
(제1 실시예)
상기한 본 실시 형태에 따라서, 실시예로서 도2에 도시하는 구성의 반도체 레이저를 작성하고, 한편, 비교예로서 도1에 도시하는 구성의 반도체 레이저를 작성하여 양 반도체 레이저에 대해 임계 전류를 측정하였다.
결과를 도4에 나타낸다.
실시예의 반도체 레이저 쪽이 비교예보다도 낮은 임계 전류를 얻었다.
(제2 실시예)
제1 실시예와 마찬가지로 하여, 실시예의 반도체 레이저와 비교예의 반도체 레이저를 작성하고, 양 반도체 레이저에 대해 헤테로 접합에 수직인 방향의 원시야상을 관측하여 θ⊥를 측정하였다.
결과를 도5에 나타낸다.
실시예의 반도체 레이저 쪽이 비교예보다도 작은 θ⊥의 값을 얻게 되었다.
(제3 실시예)
제1 실시예와 마찬가지로 하여, 실시예의 반도체 레이저와 비교예의 반도체 레이저를 작성하여, 양 반도체 레이저에 대해 미분 효율을 측정하였다.
결과를 도6에 나타낸다.
실시예의 반도체 레이저 쪽이 비교예보다도 큰 미분 효율의 값을 얻게 되었다.
(제4 실시예)
제1 실시예와 마찬가지로 하여, 실시예의 반도체 레이저와 비교예의 반도체 레이저를 작성하여, 양 반도체 레이저에 대해 킹크 레벨(100 ns, 70 ℃)을 측정하였다.
결과를 도7에 나타낸다.
실시예의 반도체 레이저는 비교예에 비해 킹크 레벨이 개선되었다.
(제5 실시예)
제1 실시예와 마찬가지로 하여, 실시예의 반도체 레이저와 비교예의 반도체 레이저를 작성하여, 양 반도체 레이저에 대해 L-I 곡선의 미분 계수의 감소율(KSEp)과 X 방향의 광집중의 목표인 원시야상의 절반치 폭(θ?)을 측정하였다. KSEp는 그 값이 크면 L-I의 굴곡도가 큰(킹크 발생) 것을 나타내는 것이다.
도8은 미분 계수의 감소율(KSEp)을 원시야상의 절반치 폭(θ?)(출력 5 ㎽)에 대해 플롯한 도면이다.
비교예에서는, 원시야상의 절반치 폭(θ?)이 크면 홀 버닝 효과에 수반하여 킹크가 발생하기 쉽다.
실시예에서는, 원시야상의 절반치 폭(θ?)을 크게 해도 킹크 레벨이 악화되는 일은 없다.
이것은, 상술한 바와 같이 빔의 종횡비를 개선하여 보다 원형인 빔 패턴을 생성하는 것에도 기여하여, 광디스크 응용상 중요한 공헌도를 갖는다．
(제6 실시예)
제1 실시예와 마찬가지로 하여, 실시예의 반도체 레이저와 비교예의 반도체 레이저를 작성하여, 양 반도체 레이저에 대해 고온 동작시의 동작 전류치를 측정하였다.
실시예의 반도체 레이저 쪽이 비교예보다도 작은 고온 동작시의 동작 전류치의 값을 얻게 되었다.
상기의 본 실시 형태에 관한 반도체 레이저의 제조 방법에 대해 설명한다.
예를 들어 유기 금속 기상(氣相) 에피택셜 성장법(MOVPE) 등의 에피택셜 성장법에 의해 n형 기판(10) 상에 도시하지 않은 버퍼층, AlGaInP층으로 이루어지는 n형 클래드층(제1 클래드층)(11), 활성층(12), AlGaInP층으로 이루어지는 d2층(13), GaInP층으로 이루어지는 에칭 정지층(14), AlGaInP층으로 이루어지는 d2'층(제1 리지 형상층)(5), AlGaInP층으로 이루어지는 제2 리지 형상층(16), GaAs층으로 이루어지는 p형 캡층(18)을 차례로 적층시킨다. 여기서, d2층(13)으로부터 제2 리지 형상층(16)까지가 p형 클래드층(제2 클래드층)(17)이 된다.
여기서, 예를 들어 n형 클래드층(11)의 알루미늄의 조성비는 0.65, p형 클래드층에 대해서는 d2층(13)과 d2'층(제1 리지 형상층)(15)은 0.70, 제2 리지 형상층(16)은 0.65로 하여 성막한다.
즉, p형 클래드층(제2 클래드층)(17)을 형성하는 공정에 있어서, d2'층(제1 리지 형상층)(15)으로서 제2 클래드층의 리지 형상의 부분을 제외한 부분[d2층(13)]과 굴절률이 같은 층을 형성한다.
다음에, 레지스트막을 패턴 형성하여 전류 주입 영역이 되는 부분을 보호하고, 에칭 정지층(14)에서 정지하는 에칭 처리를 행하고, 전류 협착 구조가 되는 p 형 캡층(18)의 표면으로부터 d2'층(제1 리지 형상층)(15)까지의 리지(볼록) 형상(RD)을 형성한다.
다음에, 예를 들어 전체면에 AlInP 등을 퇴적하여 전류 블록층(19)을 형성하고, p형 캡층(18)을 노출시키도록 콘택트 개방한다.
다음에, p형 캡층(18)에 접속하도록 Ti/Pt/Au 등의 p 전극(20)을 형성하고, 한편 n형 기판(10)에 접속하도록 AuGe/Ni/Au 등의 n 전극(21)을 형성한다.
이후에는, 펠릿화(pelletize) 공정을 경유하여 도2a에 도시한 바와 같은 원하는 반도체 레이저로 할 수 있다.
본 실시 형태의 반도체 발광 장치의 제조 방법은 제2 클래드층의 리지 형상 부분에 밴드 갭이 높은 층과 낮은 층이 포함되도록 형성하므로, 제2 클래드층의 리지 형상 부분에 굴절률이 낮은 층과 높은 층이 포함되어 있는 구조로서 발광하는 광의 빔 형상에 영향을 미치는 굴절률 프로파일을 조정할 수 있고, 빔의 종횡비를 개선하여 원형에 가깝게 할 수 있다.
상기한 실시 형태에 대해서는, AlGaInP계의 반도체 발광 장치에 대해 설명하고 있지만, 이에 한정되지 않고, AlGaN계의 반도체 발광 장치에도 본 실시 형태는 적용할 수 있다.
층 구성이나 구조는 AlGaInP계의 도2a와 마찬가지로 할 수 있고, 이 경우, d2'층(제1 리지 형상층)의 알루미늄의 조성비(X1)를 0.05 ≤ X1 ≤ 0.20으로 하고, 제2 리지 형상층 등의 d2'층(제1 리지 형상층) 이외의 층의 알루미늄의 조성비(X2)를 X2 ≤ X1로 하는 것이 바람직하다. 이에 의해, AlGaInP계의 반도체 발광 장치 의 경우와 같은 효과를 얻을 수 있다.
제2 실시 형태
도9a는 본 실시 형태에 관한 반도체 발광 장치인 반도체 레이저의 단면도이다.
본 실시 형태에 관한 반도체 레이저는 제1 실시 형태와 같은 구성을 갖고 있고, 예를 들어 n형 기판(10) 상에 도시하지 않은 n형 버퍼층을 거쳐서 AlGaInP층으로 이루어지는 n형 클래드층(제1 클래드층)(11), 다중 양자 우물 구조를 갖는 활성층(12), AlGaInP층으로 이루어지는 d2층(13), GaInP층으로 이루어지는 에칭 정지층(14), AlGaInP층으로 이루어지는 d2'층(제1 리지 형상층)(15), AlGaInP층으로 이루어지는 제2 리지 형상층(16)이 적층되어 있고, d2층(13)으로부터 제2 리지 형상층(16)까지가 p형 클래드층(제2 클래드층)(17)이 된다. 또한, 제2 리지 형상층(16) 상에 GaAs층으로 이루어지는 p형 캡층(18)이 형성되어 있다.
또한, p형 캡층(18)의 표면으로부터 AlGaInP층(15)까지가 리지(볼록) 형상(RD)으로 가공되어 전류 협착 구조가 되는 스트라이프를 형성하고 있고, 리지 형상(RD)의 양측에는 예를 들어 AlInP 등으로 이루어지는 전류 블럭층(19)이 형성되어 있다.
또한, p형 캡층(18)에 접속하여 p 전극(20)이 형성되고, n형 기판(10)에 접속하여 n 전극(21)이 형성되어 있다.
도9b는 도9a 중 x1-x2에 따른 단면에서의 밴드 갭 프로파일이다.
n형 클래드층(11), 활성층(12), d2층(13), 에칭 정지층(14), d2'층(제1 리지 형상층)(15) 및 제2 리지 형상층(16)의 각 층의 밴드 갭을 나타내고 있다. 여기서, 밴드 갭의 고저는 알루미늄의 조성비의 고저에 대응하고 있어, 알루미늄의 조성비가 높을수록 밴드 갭이 높아진다.
본 실시 형태의 반도체 레이저에 있어서는, d2층(13)의 알루미늄 조성비(X0), d2'층(제1 리지 형상층)(15)의 알루미늄의 조성비(X1), 및 d2'층(제1 리지 형상층)(15) 이외의 리지 형상의 부분인 제2 리지 형상층(16)의 알루미늄의 조성비(X2)에 대해 X2 ＜ X0 ＜ X1로 한다. n형 클래드층(11)의 알루미늄의 조성비는 제2 리지 형상층(16)의 알루미늄의 조성비(X2)와 같게 한다.
예를 들어, n형 클래드층(11)의 알루미늄의 조성비가 0.65, p형 클래드층에 대해서는 d2층(13)이 0.68, d2'층(제1 리지 형상층)(15)이 0.75 내지 0.80, 제2 리지 형상층(16)이 0.65로 되어 있다.
즉, n형 클래드층(11)과 p형 클래드층(17)에 대해, 예를 들어 n형 클래드층(11)과 제2 리지 형상층(16)의 밴드 갭이 낮고, d2층(13)의 밴드 갭이 높고, d2'층(제1 리지 형상층)(15)의 밴드 갭이 더 높은 프로파일이다.
본 실시 형태의 반도체 레이저는 p형 클래드층(제2 클래드층)(17)의 리지 형상의 부분[d2'층(제1 리지 형상층)(15), 제2 리지 형상층(16)]에 대해, 활성층(12)에 가까운 측이며 밴드 갭이 높은 d2'층(제1 리지 형상층)(15)과, 활성층(12)으로부터 먼 측이며 밴드 갭이 낮은 제2 리지 형상층(16)을 포함하는 구성으로 되어 있다.
또한, p형 클래드층(17) 중 d2층(13) 및 d2'층(제1 리지 형상층)(15)의 부분은 n형 클래드층(11)보다도 밴드 갭이 높은 구조로 되어 있다.
또한, 굴절률의 고저도 알루미늄의 조성비의 고저에 대응하고 있어, 알루미늄의 조성비가 높을수록 굴절률이 낮아진다.
따라서, 상기한 알루미늄 조성 프로파일에서는 n형 클래드층(11)과 p형 클래드층(17)에 대해, n형 클래드층(11)과 제2 리지 형상층(16)의 굴절률이 높고, d2층(13)의 굴절률이 낮고, d2'층(제1 리지 형상층)(15)의 굴절률이 더 낮은 굴절률 프로파일이 된다.
따라서, d2'층(제1 리지 형상층)(15)이 p형 클래드층(제2 클래드층)(17)의 리지 형상의 부분을 제외한 부분인 d2층(13)보다도 굴절률이 낮은 층으로 이루어지는 구성이다.
상기를 제외하고는, 본 실시 형태의 반도체 레이저는 실질적으로 제1 실시 형태와 마찬가지이다.
상기한 본 실시 형태에 관한 반도체 발광 장치인 반도체 레이저는 p 전극(20)과 n 전극(21)에 소정의 전압을 인가함으로써, 레이저광 출사부로부터 예를 들어 650 ㎚ 띠의 파장의 레이저광이 기판과 평행한 방향으로 출사된다.
상기한 반도체 레이저에 있어서, 리지 깊이나 형상 등의 제어에 의해 인덱스 가이드나 자려 펄스 발진 타입 등으로 하는 것도 가능하다.
상기한 본 실시 형태에 관한 반도체 발광 장치는 p형 클래드층(제2 클래드층)의 리지 형상 부분에 밴드 갭이 높은 층과 낮은 층이 포함되어 있는 구조를 갖 고 있고, 이에 의해 제2 클래드층의 리지 형상 부분에 굴절률이 낮은 층과 높은 층이 포함되어 있는 구조로서, 발광하는 광의 빔의 형상에 영향을 미치는 굴절률 프로파일이 조정 가능해지고, 예를 들어 헤테로 접합에 수직인 방향의 원시야상 광 빔의 절반치 폭(θ⊥)이 작아져 빔의 종횡비를 개선하여 보다 원형인 빔 패턴을 생성할 수 있다.
특히, 상기한 바와 같이 n형 클래드층(11)과 제2 리지 형상층(16)의 굴절률이 높고, d2층(13)의 굴절률이 낮고, d2'층(제1 리지 형상층)(15)의 굴절률이 더 낮은 굴절률 프로파일로 하면, 레이저 종방향의 광분포를 보다 높은 자유도로 설계할 수 있어 제2 리지 형상층(16)의 알루미늄 조성과 d2층(13) 및 d2'층(제1 리지 형상층)(15)의 막 두께를 조정하는 것 외에, d2층(13) 및 d2'층(제1 리지 형상층)(15)의 알루미늄 조성을 조정함으로써 광분포를 적정화하여 출사하는 레이저광의 스폿을 보다 원에 가깝게 할 수 있다.
본 실시 형태에 관한 반도체 레이저에 있어서도, 제1 실시 형태와 마찬가지로 d2층(13)의 막 두께를 50 내지 350 ㎚ 정도로 하고, d2'층(제1 리지 형상층)(15)의 막 두께를 50 내지 400 ㎚ 정도로 하는 것, 또한 d2층(13)과 d2'층(제1 리지 형상층)(15)의 막 두께의 합을 750 ㎚ 이하로 하는 것이 바람직하다.
본 실시 형태에 관한 반도체 레이저는 d2'층(제1 리지 형상층)(15)의 알루미늄 조성을 제1 실시 형태보다도 더 높인 구성으로 할 수 있다. 여기서, 알루미늄 조성이 높을수록 리지 형상으로 가공할 때의 에칭률이 빨라지므로, 에칭 정지층(14)과의 에칭률비를 보다 증가시킬 수 있고, 리지 형상으로 가공할 때에 제1 실시 형태보다도 리지 형상을 세울 수 있으므로 킹크 레벨이 향상된다. 또한, 클래드의 웨이퍼면 내에서의 에칭 불균일을 억제할 수 있다.
본 실시 형태에 관한 반도체 레이저는 제2 클래드층을 형성하는 공정에 있어서, 제1 리지 형상층으로서 제2 클래드층의 리지 형상의 부분을 제외한 부분보다도 굴절률이 낮은 층을 형성함으로써 제1 실시 형태와 마찬가지로 하여 제조할 수 있다.
본 발명은 상기의 설명에 한정되지 않는다.
예를 들어, AlGaInP계 및 AlGaN계의 반도체 발광 장치 외에, AlGaAs계의 반도체 발광 장치에도 적용 가능하다.
그 밖에, 본 발명의 요지를 일탈하지 않는 범위에서 다양한 변경을 행하는 것이 가능하다.
본 발명의 반도체 발광 장치는 CD나 DVD, 또는 차세대 광디스크 장치의 광학 픽업 장치의 광원이나, 그 밖의 기기의 광원 등으로서 다양한 분야에 적용할 수 있다.
본 발명의 반도체 발광 장치의 제조 방법은 CD나 DVD, 또는 차세대 광디스크 장치의 광학 픽업 장치의 광원이나, 그 밖의 기기의 광원 등을 제조하는 방법으로서 적용할 수 있다.

Claims (29)

  1. 반도체 발광 장치로서,
    기판과,
    상기 기판에 형성된 제1 도전형의 제1 클래드층과,
    상기 제1 클래드층 상에 형성된 활성층과,
    상기 활성층 상에 형성된 제2 도전형의 제2 클래드층을 포함하고,
    상기 제2 클래드층은 전류 협착 구조인 리지 형상으로 된 상부층 및 상기 리지 형상의 상부층 아래에 배치된 하부층을 포함하고,
    상기 상부층은 상기 활성층에 가까운 측인 제1 리지 형상층 및 상기 활성층으로부터 먼 측인 제2 리지 형상층을 포함하고,
    상기 제1 클래드층과 상기 제2 리지 형상층의 밴드 갭은 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 밴드 갭보다 낮은 프로파일인, 반도체 발광 장치.
  2. 제1항에 있어서, 상기 제1 리지 형상층과 상기 제2 리지 형상층은 각각 알루미늄의 조성비가 높은 층과 낮은 층인 반도체 발광 장치.
  3. 제2항에 있어서, 상기 제1 리지 형상층의 알루미늄의 조성비(X1)가 0.60 ≤ X1 ≤ 0.70이고,
    상기 제2 리지 형상층의 알루미늄의 조성비(X2)가 X2 ≤ X1인 반도체 발광 장치.
  4. 제2항에 있어서, 상기 제1 리지 형상층의 알루미늄의 조성비(X1)가 0.70이고,
    상기 제2 리지 형상층의 알루미늄의 조성비(X2)가 0.65인 반도체 발광 장치.
  5. 제1항에 있어서, 상기 제1 리지 형상층의 막 두께가 50 내지 400 ㎚인 반도체 발광 장치.
  6. 제1항에 있어서, 상기 제2 클래드층의 상기 하부층의 막 두께와 상기 제1 리지 형상층의 막 두께의 합이 750 ㎚ 이하인 반도체 발광 장치.
  7. 제1항에 있어서, 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 계면에 에칭 정지층이 형성되어 있는 반도체 발광 장치.
  8. 제1항에 있어서, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층이 AlGaInP계 재료로 구성되어 있는 반도체 발광 장치.
  9. 제1항에 있어서, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층이 AlGaN계 재료로 구성되어 있는 반도체 발광 장치.
  10. 제1항에 있어서, 상기 제1 리지 형상층이 상기 제2 클래드층의 상기 하부층과 굴절률이 같은 층으로 이루어지는 반도체 발광 장치.
  11. 제1항에 있어서, 상기 제1 리지 형상층이 상기 제2 클래드층의 상기 하부층보다 굴절률이 낮은 층으로 이루어지는 반도체 발광 장치.
  12. 제11항에 있어서, 상기 제2 클래드층의 상기 하부층의 알루미늄 조성비가 0.68이고,
    상기 제1 리지 형상층의 알루미늄 조성비가 0.75 내지 0.80인 반도체 발광 장치.
  13. 반도체 발광 장치로서,
    기판과,
    상기 기판에 형성된 제1 도전형의 제1 클래드층과,
    상기 제1 클래드층 상에 형성된 활성층과,
    상기 활성층 상에 형성된 제2 도전형의 제2 클래드층을 포함하고,
    상기 제2 클래드층은 전류 협착 구조인 리지 형상으로 된 상부층 및 상기 리지 형상의 상부층 아래에 배치된 하부층을 포함하고,
    상기 상부층은 상기 활성층에 가까운 측인 제1 리지 형상층 및 상기 활성층으로부터 먼 측인 제2 리지 형상층을 포함하고,
    상기 제1 클래드층과 상기 제2 리지 형상층의 밴드 갭은 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 밴드 갭보다 낮은 프로파일이고,
    상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 계면에 에칭 정지층이 형성되어 있는, 반도체 발광 장치.
  14. 반도체 발광 장치로서,
    기판과,
    상기 기판에 형성된 제1 도전형의 제1 클래드층과,
    상기 제1 클래드층 상에 형성된 활성층과,
    상기 활성층 상에 형성된 제2 도전형의 제2 클래드층을 포함하고,
    상기 제2 클래드층은 전류 협착 구조인 리지 형상으로 된 상부층 및 상기 리지 형상의 상부층 아래에 배치된 하부층을 포함하고,
    상기 상부층은 상기 활성층에 가까운 측인 제1 리지 형상층 및 상기 활성층으로부터 먼 측인 제2 리지 형상층을 포함하고,
    상기 제1 클래드층과 상기 제2 리지 형상층의 밴드 갭은 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 밴드 갭보다 낮은 프로파일이고,
    상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층이 AlGaInP계 재료로 구성되어 있는, 반도체 발광 장치.
  15. 반도체 발광 장치의 제조 방법으로서,
    기판에 에피택셜 성장법에 의해 적어도 제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하는 공정과,
    상기 제2 클래드층을, 전류 협착 구조인 리지 형상으로 되는 상부층 및 상기 리지 형상의 상부층 아래에 배치되는 하부층으로 가공하는 공정을 포함하고,
    상기 제2 클래드층을 형성하는 공정에 있어서, 상기 상부층이 상기 활성층에 가까운 측인 제1 리지 형상층 및 상기 활성층으로부터 먼 측인 제2 리지 형상층을 포함하도록 형성하고,
    상기 제1 클래드층과 상기 제2 리지 형상층의 밴드 갭이 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 밴드 갭보다 낮은 프로파일이 되도록 상기 제1 및 제2 클래드층을 형성하는, 반도체 발광 장치의 제조 방법.
  16. 제15항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제1 리지 형상층과 상기 제2 리지 형상층으로서, 각각 알루미늄의 조성비가 높은 층과 낮은 층을 형성하는, 반도체 발광 장치의 제조 방법.
  17. 제16항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제1 리지 형상층으로서 알루미늄의 조성비(X1)가 0.60 ≤ X1 ≤ 0.70인 층을 형성하고, 상기 제2 리지 형상층으로서 알루미늄의 조성비(X2)가 X2 ≤ X1인 층을 형성하는, 반도체 발광 장치의 제조 방법.
  18. 제16항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제1 리지 형상층으로서 알루미늄의 조성비(X1)가 0.70인 층으로서 형성하고, 상기 제2 리지 형상층으로서 알루미늄의 조성비(X2)가 0.65인 층으로서 형성하는 반도체 발광 장치의 제조 방법.
  19. 제15항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제1 리지 형상층의 막 두께를 50 내지 400 ㎚로서 형성하는 반도체 발광 장치의 제조 방법.
  20. 제15항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제2 클래드층의 상기 하부층의 막 두께와 상기 제1 리지 형상층의 막 두께의 합을 750 ㎚ 이하로서 형성하는, 반도체 발광 장치의 제조 방법.
  21. 제15항에 있어서, 상기 제2 클래드층을 형성하는 공정은 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 계면에 에칭 정지층을 형성하는 공정을 포함하는, 반도체 발광 장치의 제조 방법.
  22. 제21항에 있어서, 상기 제2 클래드층을 가공하는 공정에 있어서, 상기 에칭 정지층에서 정지하는 에칭에 의해 상기 제2 클래드층의 상기 상부층을 리지 형상으로 가공하는, 반도체 발광 장치의 제조 방법.
  23. 제15항에 있어서, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층을 AlGaInP계 재료로 형성하는 반도체 발광 장치의 제조 방법.
  24. 제15항에 있어서, 상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층을 AlGaN계 재료로 형성하는 반도체 발광 장치의 제조 방법.
  25. 제15항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제1 리지 형상층으로서 상기 제2 클래드층의 상기 하부층과 굴절률이 같은 층을 형성하는, 반도체 발광 장치의 제조 방법.
  26. 제15항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제1 리지 형상층으로서 상기 제2 클래드층의 상기 하부층보다 굴절률이 낮은 층을 형성하는, 반도체 발광 장치의 제조 방법.
  27. 제26항에 있어서, 상기 제2 클래드층을 형성하는 공정에 있어서, 상기 제2 클래드층의 상기 하부층으로서 알루미늄 조성비가 0.68인 층을 형성하고, 상기 제1 리지 형상층으로서 알루미늄 조성비가 0.75 내지 0.80인 층을 형성하는, 반도체 발광 장치의 제조 방법.
  28. 반도체 발광 장치의 제조 방법으로서,
    기판에 에피택셜 성장법에 의해 적어도 제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하는 공정과,
    상기 제2 클래드층을, 전류 협착 구조인 리지 형상으로 되는 상부층 및 상기 리지 형상의 상부층 아래에 배치되는 하부층으로 가공하는 공정을 포함하고,
    상기 제2 클래드층을 형성하는 공정에 있어서, 상기 상부층이 상기 활성층에 가까운 측인 제1 리지 형상층 및 상기 활성층으로부터 먼 측인 제2 리지 형상층을 포함하도록 형성하고,
    상기 제1 클래드층과 상기 제2 리지 형상층의 밴드 갭이 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 밴드 갭보다 낮은 프로파일이 되도록 상기 제1 및 제2 클래드층을 형성하고,
    상기 제2 클래드층을 형성하는 공정은 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 계면에 에칭 정지층을 형성하는 공정을 포함하는, 반도체 발광 장치의 제조 방법.
  29. 반도체 발광 장치의 제조 방법으로서,
    기판에 에피택셜 성장법에 의해 적어도 제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하는 공정과,
    기판에 에피택셜 성장법에 의해 적어도 제1 도전형의 제1 클래드층, 활성층 및 제2 도전형의 제2 클래드층을 적층하여 형성하는 공정과,
    상기 제2 클래드층을, 전류 협착 구조인 리지 형상으로 되는 상부층 및 상기 리지 형상의 상부층 아래에 배치되는 하부층으로 가공하는 공정을 포함하고,
    상기 제2 클래드층을 형성하는 공정에 있어서, 상기 상부층이 상기 활성층에 가까운 측인 제1 리지 형상층 및 상기 활성층으로부터 먼 측인 제2 리지 형상층을 포함하도록 형성하고,
    상기 제1 클래드층과 상기 제2 리지 형상층의 밴드 갭이 상기 제2 클래드층의 상기 하부층과 상기 제1 리지 형상층의 밴드 갭보다 낮은 프로파일이 되도록 상기 제1 및 제2 클래드층을 형성하고,
    상기 제1 클래드층, 상기 활성층, 상기 제2 클래드층을 AlGaInP계 재료로 형성하는, 반도체 발광 장치의 제조 방법.
KR1020067003251A 2004-06-18 2005-06-15 반도체 발광 장치 및 그 제조 방법 KR101145965B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00181111 2004-06-18
JP2004181111 2004-06-18
PCT/JP2005/010928 WO2005124952A1 (ja) 2004-06-18 2005-06-15 半導体発光装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20070028274A KR20070028274A (ko) 2007-03-12
KR101145965B1 true KR101145965B1 (ko) 2012-05-15

Family

ID=35510041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067003251A KR101145965B1 (ko) 2004-06-18 2005-06-15 반도체 발광 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US7532655B2 (ko)
JP (1) JPWO2005124952A1 (ko)
KR (1) KR101145965B1 (ko)
CN (1) CN100479282C (ko)
TW (1) TWI278158B (ko)
WO (1) WO2005124952A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895715B1 (ko) 2017-04-12 2018-09-05 김영주 대추칩 제조 장치 및 그 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6178990B2 (ja) * 2012-10-31 2017-08-16 パナソニックＩｐマネジメント株式会社 半導体発光装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294529A (ja) * 1996-09-09 1998-11-04 Toshiba Corp 半導体レーザ及びその製造方法
JPH11251678A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd 半導体レーザ及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04359486A (ja) * 1991-06-05 1992-12-11 Fujitsu Ltd 半導体発光装置
JPH09232678A (ja) * 1996-02-20 1997-09-05 Nec Corp 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法
US6031858A (en) 1996-09-09 2000-02-29 Kabushiki Kaisha Toshiba Semiconductor laser and method of fabricating same
JP3672062B2 (ja) * 1997-07-16 2005-07-13 三菱電機株式会社 半導体レーザ，及びその製造方法
JP2002204028A (ja) * 2000-12-27 2002-07-19 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
US7260130B2 (en) * 2003-03-31 2007-08-21 Sanyo Electric Co., Ltd. Semiconductor laser device and method of fabricating the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294529A (ja) * 1996-09-09 1998-11-04 Toshiba Corp 半導体レーザ及びその製造方法
JPH11251678A (ja) * 1998-02-27 1999-09-17 Sanyo Electric Co Ltd 半導体レーザ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101895715B1 (ko) 2017-04-12 2018-09-05 김영주 대추칩 제조 장치 및 그 방법

Also Published As

Publication number Publication date
TW200614611A (en) 2006-05-01
KR20070028274A (ko) 2007-03-12
JPWO2005124952A1 (ja) 2008-07-31
US7532655B2 (en) 2009-05-12
WO2005124952A1 (ja) 2005-12-29
US20060284186A1 (en) 2006-12-21
TWI278158B (en) 2007-04-01
CN1842947A (zh) 2006-10-04
CN100479282C (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
JP3862894B2 (ja) 半導体レーザ装置
US20030197188A1 (en) Semiconductor light-emitting device using graded multi quantum barrier
JP5005300B2 (ja) 半導体レーザ装置
JP4295776B2 (ja) 半導体レーザ装置及びその製造方法
JPWO2008010374A1 (ja) 半導体レーザ装置
US7542498B2 (en) Semiconductor laser diode
JP4047358B2 (ja) 自励発振型半導体レーザ装置
JP2012099738A (ja) 窒化物半導体レーザ装置およびその製造方法
KR101145965B1 (ko) 반도체 발광 장치 및 그 제조 방법
JP2006186090A (ja) 半導体レーザ装置およびそれを用いた光ピックアップ装置
JP2723924B2 (ja) 半導体レーザ素子
JPH10209553A (ja) 半導体レーザ素子
JP2006253235A (ja) レーザダイオードチップ、レーザダイオード及びレーザダイオードチップの製造方法
JP2001053386A (ja) 半導体レーザ素子
JP2004296635A (ja) 半導体レーザ装置およびその製造方法および光ディスク装置
JP2010056331A (ja) 半導体レーザ装置およびその製造方法
JP2002223038A (ja) 半導体レーザ装置
US20050058170A1 (en) Semiconductor laser element and semiconductor laser element manufacturing method
JPH09270563A (ja) 半導体レーザ素子およびその製造方法
JPH1126864A (ja) 半導体レーザ
JP2004296634A (ja) 半導体レーザ装置および光ディスク装置
JP2004296637A (ja) 半導体レーザ装置および光ディスク装置
JP2007103790A (ja) 高出力赤色半導体レーザ
JP2006253234A (ja) レーザダイオードチップ、レーザダイオード及びレーザダイオードチップの製造方法
JP2003023213A (ja) 半導体レーザ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee