JP2006253234A - レーザダイオードチップ、レーザダイオード及びレーザダイオードチップの製造方法 - Google Patents

Abstract

【課題】 歩留まりの向上、製造コストの低減をすることができ、複数の異なる波長のレーザ光を出力するレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオード及びレーザダイオードチップの製造方法を提供する。
【解決手段】 ｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５の中央部を挟んでへき開面に平行な横方向両側部分は、エッチングにより切り出され、ｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の中央部を挟んでへき開面に平行な横方向両側部分は、エッチングにより切り出されてある。へき開面から見たｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５の形状、並びにｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の形状は、山状にしてある。切り出された部分には、液体酸化膜を焼成した酸化膜からなる電流狭窄層７、７、７を設けてある。
【選択図】 図１

Description

本発明は、複数の異なる波長のレーザ光を出力するレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオード、及びレーザダイオードチップの製造方法に関する。

近年、デジタル信号に変換された音声、画像などのデータの記録に光ディスクが使用されるようになった。例えば、ＣＤでは、データの書き込み、読み出しには、波長が７８０ｎｍ（赤外）のレーザ光が用いられ、ＤＶＤでは、さらに高密度にデータを記録することができるように、波長が６５０ｎｍ（赤色）のレーザ光が用いられている。ＣＤ及びＤＶＤの普及により、光ディスク記録再生装置などには、ＣＤ及びＤＶＤの両方を取り扱うことができるよう、二つの波長のレーザ光を出力することができるレーザダイオードチップが使用されている。

７８０ｎｍ及び６５０ｎｍのレーザ光を出力するレーザダイオードチップは、ｎ型ＧａＡｓ系半導体基板に、ＡｌＧａＡｓ系半導体の活性層をｐ型ＡｌＧａＡｓ系半導体及びｎ型ＡｌＧａＡｓ系半導体のクラッド層で挟んだ構造をなした半導体層と、前記ｎ型ＧａＡｓ系半導体基板に、ＧａＩｎＰ系半導体の活性層をｐ型ＡｌＧａＩｎＰ系半導体及びｎ型ＡｌＧａＩｎＰ系半導体のクラッド層で挟んだ構造をなした半導体層とを結晶成長させ、ｎ型ＧａＡｓ系半導体基板表面にｎ電極を、ｐ型ＡｌＧａＡｓ系半導体層及びｐ型ＡｌＧａＩｎＰ系半導体層夫々に積層したｐ型ＧａＡｓキャップ層表面にｐ電極を設けている。電極間に電圧を印加して、活性層に電流を流すことにより、活性層中で結合する電子及びホール（キャリア）の働きで波長が７８０ｎｍ、及び６５０ｎｍのレーザ光を活性層の端面であるへき開面より放出する。

レーザ光を効率よく発振させるためには、活性層の空間的に限定された領域である活性領域にのみ電流を集中させるとともに、電子とホールとが結合して発生した光を活性領域に閉じ込める必要があり、このためのレーザダイオードチップの構造には、大きくわけて利得導波型構造と屈折率導波型構造の二つの構造がある。

利得導波型構造は、例えば、イオンインプランテーションを行うことにより、ｐ型ＡｌＧａＡｓ系半導体のクラッド層及びｐ型ＡｌＧａＩｎＰ系半導体のクラッド層に抵抗値変化を起こし高抵抗値を有する絶縁層を形成し、電流を流す領域を限定するようにしたものである。電極間に電圧を印加した場合、電流が流れる領域のみが光利得を生じるとともに、電流により等価的に屈折率が高くなり、活性化された領域は光導波路の効果を持ち、光を閉じ込めることができる。しかし、活性領域は電流の流れで決められるため、電流の拡散効果などで活性領域が広がり、活性領域の境界が不安定である。このため、レーザ発振を開始する閾値電流が大きく、また、非点隔差が大きいなどの欠点がある。

一方、屈折率導波型構造は、ｐ型ＡｌＧａＡｓ系半導体のクラッド層及びＡｌＧａＡｓ系半導体の活性層の両側、及びｐ型ＡｌＧａＩｎＰ系半導体のクラッド層及びＧａＩｎＰ系半導体の活性層の両側を縦にエッチングで切り出し、ｐ型ＡｌＧａＡｓ系半導体のクラッド層及びＡｌＧａＡｓ系半導体の活性層の両側にＡｌＧａＡｓ系半導体層、又はＧａＡｓ系半導体層を、ｐ型ＡｌＧａＩｎＰ系半導体のクラッド層及びＧａＩｎＰ系半導体の活性層の両側にＡｌＧａＩｎＰ半導体層、又はＧａＡｓ系半導体層をエピタキシャル成長法により再度結晶成長させて電流狭窄層を形成する。これにより、活性領域を限定するものである。活性領域が物理的に限定されるため、光は強く閉じ込められ、閾値電流が小さくなるとともに、非点隔差も利得導波型構造に比べて小さくなる。

図６及び図７は従来の結晶成長によるレーザダイオードチップの製造プロセスを示す説明図である。ｎＧａＡｓ系半導体基板４０上に、エピタキシャル結晶成長法により、ＧａＡｓ系半導体層４１が所定の層構造になるように結晶成長させる（図６（ａ））。結晶成長させたＧａＡｓ系半導体層４１の一部をエッチングにより基板４０が露出するまで除去する（図６（ｂ））。ＧａＡｓ系半導体層４１の表面に絶縁膜４２を形成し（図６（ｃ））、エッチングによりＧａＡｓ系半導体層４１を除去した部分に、エピタキシャル結晶成長法により、ＡｌＧａＩｎＰ系半導体層及びＧａＩｎＰ系半導体層４３が所定の層構造になるように結晶成長させる（図６（ｄ））。絶縁膜４２を除去して（図６（ｅ））、２波長用のウエハ５０を完成させる。

ＣＶＤ（Chemical Vapor Deposition、気相成長）により成長表面に絶縁膜５１を形成する（図７（ｆ））。絶縁膜５１表面にフォトレジスト５２を塗布し、マスクを重ねて露光し、感光した部分を薬液で除去する（図７（ｇ））。

ドライエッチイングにより、感光しなかった部分を除いて絶縁膜５１を除去する（図７（ｈ））。さらにエッチングにより、クラッド層の両側部分を切り出す（図７（ｉ））。クラッド層の両側部分が切り出されたウエハ５０を再度結晶成長炉に入れて、半導体結晶５３を層状に成長させる（図７（ｊ））。絶縁膜５１が露出するまで半導体結晶５３をエッチングして取り除き（図７（ｋ））、露出した絶縁膜５１をエッチングして除去する（図７（ｌ））。これにより、クラッド層、活性層と異なる半導体結晶５３による電流狭窄層を結晶成長させる。

しかしながら、従来の方法にあっては、電流狭窄層を形成するために半導体層の結晶成長を繰り返す必要があり、その分製造コストが高くなる。また、精密な層厚制御が必要となる結晶成長プロセスは、製品の歩留まり低下を招く要因があるため、結晶成長プロセスを繰り返すことは、歩留まり低下を招くという問題があった。

本発明は、斯かる事情に鑑みてなされたものであり、積層方向に略垂直な方向の第１のｐ型半導体のクラッド層及び第２のｐ型半導体のクラッド層夫々の中央部（ストライプ）を間にして液体酸化膜を焼成してなる電流狭窄層を対設することにより、レーザ発振を開始する閾値電流を小さくし、非点隔差を小さくしつつ、電流狭窄層を形成するための結晶成長プロセスを不要にして、従来よりも歩留まりを向上させ、製造コストを低減して、２波長レーザ光を出力するレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオード及びレーザダイオードチップの製造方法を提供することを目的とする。

また、本発明の他の目的は、前記電流狭窄層の厚みは、前記第１のｐ型半導体のクラッド層及び前記第２のｐ型半導体のクラッド層夫々の中央部（ストライプ）から離れるに応じて大きくしてあることにより、光とキャリアを閉じ込めることができる２波長レーザ光を出力するレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオードを提供することにある。

また、本発明の他の目的は、前記電流狭窄層を、前記第１のｎ型半導体のクラッド層及び前記第１のｎ型半導体のクラッド層夫々の中央部（ストライプ）を間にして対設することにより、レーザダイオードチップの縦方向及び横方向にダブルヘテロ構造を構成し、効率の良い２波長レーザ光を出力するレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオードを提供することにある。

また、本発明の他の目的は、基板上にＡｌＧａＡｓ系半導体層とＡｌＧａＩｎＰ系半導体層の二つの層を設けることにより、波長が７８０ｎｍ及び６５０ｎｍのレーザ光を出力することができるレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオードを提供することにある。

また、本発明の他の目的は、前記第１の活性層及び第２の活性層は、量子井戸層と量子障壁層とを交互に積層した多重量子井戸層であることにより、高出力の２波長レーザ光を出力するレーザダイオードチップ、該レーザダイオードチップを備えたレーザダイオードを提供することを目的とする。

第１発明に係るレーザダイオードチップは、基板上に少なくとも第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層をこの順で積層してあり、前記基板上に少なくとも第２のｎ型半導体クラッド層、第２の活性層、及び第２のｐ型半導体クラッド層をこの順で積層してあり、異なる波長のレーザ光を出力するレーザダイオードチップにおいて、積層方向に略垂直な方向の前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層夫々の中央部を間にして液体酸化膜を焼成してなる電流狭窄層を対設してあることを特徴とする。

第２発明に係るレーザダイオードチップは、第１発明において、前記電流狭窄層の厚みは、前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層夫々の中央部から離れるに応じて大きくしてあることを特徴とする。

第３発明に係るレーザダイオードチップは、第１発明又は第２発明において、前記電流狭窄層は、積層方向に略垂直な方向の前記第１のｎ型半導体クラッド層及び前記第２のｎ型半導体クラッド層夫々の中央部を間にして対設してあることを特徴とする。

第４発明に係るレーザダイオードチップは、第１発明乃至第３発明のいずれかにおいて、前記第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層は、ＡｌＧａＡｓ系半導体であり、前記第２のｎ型半導体クラッド層、及び第２のｐ型半導体クラッド層は、ＡｌＧａＩｎＰ系半導体であり、前記第２の活性層は、ＧａＩｎＰ系半導体であることを特徴とする。

第５発明に係るレーザダイオードチップは、第１発明乃至第４発明のいずれかにおいて、前記第１の活性層及び第２の活性層は、量子井戸層と量子障壁層とを交互に積層した多重量子井戸層であることを特徴とする。

第６発明に係るレーザダイオードは、第１発明乃至第５発明のいずれかに記載のレーザダイオードチップを備えることを特徴とする。

第７発明に係るレーザダイオードチップの製造方法は、基板上に少なくとも第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層をこの順で積層してあり、前記基板上に少なくとも第２のｎ型半導体クラッド層、第２の活性層、及び第２のｐ型半導体クラッド層をこの順で積層してあり、異なる波長のレーザ光を出力するレーザダイオードチップの製造方法において、積層方向に略垂直な方向の前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層夫々の中央部を覆うための絶縁膜を形成し、該絶縁膜で覆われていない前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層の一部をエッチングにより除去し、該エッチングにより露出した半導体層及び前記絶縁膜に液体酸化膜を塗布し、塗布した液体酸化膜を焼成し、焼成された酸化膜を前記絶縁膜が露出するまでエッチングして平坦化し、露出した絶縁膜をエッチングして除去することを特徴とする。

第１発明にあっては、第１の活性層及び第２の活性層夫々の活性領域は、液体酸化膜を焼成した電流狭窄層により物理的に限定され、光、キャリアを前記活性領域に閉じ込める。

第２発明にあっては、前記電流狭窄層の厚みは、前記第１のｐ型半導体のクラッド層及び前記第２のｐ型半導体のクラッド層夫々の中央部（ストライプ）から離れるに応じて大きくしてある。これにより、前記クラッド層と同等以下の屈折率を有する電流狭窄層を設けて、レーザダイオードチップにダブルヘテロ構造を形成する。

第３発明にあっては、前記電流狭窄層を前記第１のｎ型半導体のクラッド層及び前記第２のｎ型半導体のクラッド層夫々の中央部（ストライプ）を挟んで前記横方向に設ける。これにより、レーザダイオードチップの縦方向及び横方向にダブルヘテロ構造を構成し、キャリアと光とを活性領域にさらに効率良く閉じ込める。

第４発明にあっては、前記第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層は、ＡｌＧａＡｓ系半導体であり、前記第２のｎ型半導体クラッド層、及び第２のｐ型半導体クラッド層は、ＡｌＧａＩｎＰ系半導体であり、前記第２の活性層は、ＧａＩｎＰ系半導体である。これにより、基板上にＡｌＧａＡｓ系半導体層とＡｌＧａＩｎＰ系半導体層の二つの層を設ける。

第５発明にあっては、前記第１の活性層及び第２の活性層夫々は、１００Å以下の極薄膜からなる量子井戸層と量子障壁層とを交互に積層した多重量子井戸層である。これにより、活性層に閉じ込められたキャリアは、エネルギー帯（バンド）から、該エネルギー帯より大きい離散的なエネルギー準位（サブレベル）を持つようになり、キャリアの遷移は、これらのサブレベル間で生じるため、発光のエネルギーは大きくなり、光の増幅が強くなり、より効率の良いレーザ発振をする。

第６発明にあっては、レーザダイオードは、第１発明乃至第５発明のいずれかのレーザダイオードチップを備える。

第７発明にあっては、第１のｐ型半導体のクラッド層及び第２のｐ型半導体のクラッド層夫々の中央部（ストライプ）を覆うための絶縁膜を形成する。該絶縁膜で覆われていない前記第１のｐ型半導体のクラッド層及び前記第２のｐ型半導体のクラッド層夫々の一部をエッチングにより除去する。これにより、電流狭窄層を設けるための空間的構造を形成する。前記エッチングにより露出した半導体層及び絶縁膜に液体酸化膜を塗布し、塗布した液体酸化膜を焼成する。これにより、結晶成長に代えて、前記第１のｐ型半導体のクラッド層及び前記第２のｐ型半導体のクラッド層夫々の中央部を間にして液体酸化膜を焼成してなる電流狭窄層を埋め込む。焼成された酸化膜を前記絶縁膜が露出するまでエッチングして平坦化し、露出した絶縁膜をエッチングして除去する。これにより、前記第１のｐ型半導体のクラッド層及び前記第２のｐ型半導体のクラッド層夫々の中央部を挟んで酸化膜による電流狭窄層を形成する。

第１発明及び第７発明にあっては、二つのｐ型半導体のクラッド層夫々の中央部を間にして液体酸化膜を焼成してなる電流狭窄層を対設することにより、活性層の活性領域を物理的に限定する電流狭窄層を結晶成長に代えて設けることができ、レーザ発振を開始する閾値電流を小さくし、非点隔差を小さくしつつ、電流狭窄層を設けるための結晶成長プロセスを不要にして、従来よりも歩留まりを向上させ、製造コストを低減することができる。

また、クラッド層の切り出し部分の深さが深い場合には、例えば、気相成長などにより酸化膜を形成することにより電流狭窄層を設けることは不可能であったのに比較して、電流狭窄層を設けるために液体酸化膜を用いるため、エッチングで切り出したクラッド層の切り出し面の形状、切り出し部分の深さ又は寸法によらず、容易に電流狭窄層を設けることができ、電流狭窄層を所望の構造に形成することができ、レーザダイオードの所望の特性に合わせた構造を容易に実現することができる。

第２発明にあっては、前記電流狭窄層の厚みは、前記二つのクラッド層夫々の中央部から離れるに応じて大きくしてあることにより、レーザダイオードチップにダブルヘテロ構造を形成して、レーザ光とキャリアを閉じ込めることができる。

第３発明にあっては、前記電流狭窄層を、二つのｎ型半導体のクラッド層夫々の中央部を間にして対設することにより、光出力の効率を向上することができる。

第４発明にあっては、基板上にＡｌＧａＡｓ系半導体層とＡｌＧａＩｎＰ系半導体層の二つの層を設けることにより、波長が７８０ｎｍ及び６５０ｎｍのレーザ光を出力することができる。

第５発明にあっては、二つの活性層は、量子井戸層と量子障壁層とを交互に積層した多重量子井戸層であることにより、高出力のレーザ光を出力することができる。

第６発明にあっては、第１発明乃至第５発明のいずれかのレーザダイオードチップを備えることにより、レーザ発振を開始する閾値電流を小さくし、非点隔差を小さくしつつ、電流狭窄層を設けるための結晶成長プロセスを不要にして、従来よりも歩留まりを向上させ、製造コストを低減する。また、レーザ光とキャリアを閉じ込めることができ、さらに、高出力のレーザ光を出力することができる。

実施の形態１
以下、本発明を実施の形態を示す図面に基づいて説明する。図１は本発明に係るレーザダイオードチップの構造を示す模式図である。図において、１はｎ型ＧａＡｓ系半導体の結晶からなるｎ−ＧａＡｓ基板である。ｎ−ＧａＡｓ基板１は、例えば、幅（横）が約５００μｍ、厚さ（縦）が約１００μｍ、長さが約４００μｍの直方体状をしている。

ｎ−ＧａＡｓ基板１上の略半分の領域には、例えば、厚さが約０．５μｍのｎ型ＧａＡｓ系半導体結晶からなるｎ−ＧａＡｓバッファ層２、厚さが約０．５μｍのｎ型ＡｌＧａＡｓ系半導体結晶からなるｎ−ＡｌＧａＡｓクラッド層３、厚さが約０．０６μｍのＡｌＧａＡｓ系半導体結晶からなるＡｌＧａＡｓ活性層４、厚さが約０．５μｍのｐ型ＡｌＧａＡｓ系半導体結晶からなるｐ−ＡｌＧａＡｓクラッド層５、厚さが約０．５μｍのｐ型ＧａＡｓ系半導体結晶からなるｐ−ＧａＡｓキャップ層６を、この順にエピタキシャル結晶成長法により積層してある。

また、ｎ−ＧａＡｓ基板１上の残りの略半分の領域には、例えば、厚さが約０．５μｍのｎ型ＧａＡｓ系半導体結晶からなるｎ−ＧａＩｎＰバッファ層２２、厚さが約０．５μｍのｎ型ＡｌＧａＩｎＰ系半導体結晶からなるｎ−ＡｌＧａＩｎＰクラッド層２３、厚さが約０．０６μｍのＧａＩｎＰ系半導体結晶からなるＧａＩｎＰ活性層２４、厚さが約０．５μｍのｐ型ＡｌＧａＩｎＰ系半導体結晶からなるｐ−ＡｌＧａＩｎＰクラッド層２５、厚さが約０．５μｍのｐ型ＧａＡｓ系半導体結晶からなるｐ−ＧａＡｓキャップ層２６を、この順にエピタキシャル結晶成長法により積層してある。ｎ−ＡｌＧａＡｓクラッド層３及びｎ−ＡｌＧａＩｎＰクラッド層２３夫々の横方向中心同士の離隔寸法は、例えば、１００〜１２０μｍである。なお、図１において、レーザダイオードチップの構造を分かり易くするために、各層の厚さを強調しているが、ｎ−ＧａＡｓ基板１を除く層は、数μｍ以下の厚みである。

ｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５の中央部（ストライプ）を挟んでへき開面に平行な横方向両側部分は、エッチングにより切り出され、ｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の中央部を挟んでへき開面に平行な横方向両側部分は、エッチングにより切り出されてある。へき開面から見たｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５の形状、並びにｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の形状は、山状にしてある。切り出された部分には、液体酸化膜を焼成した酸化膜からなる電流狭窄層７、７、７を設けてある。これにより、電流狭窄層７、７、７を、ｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５並びにｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の積層方向に垂直な方向の中央部を間にして対設する。すなわち、ｎ−ＡｌＧａＡｓクラッド層３、及びｎ−ＡｌＧａＩｎＰクラッド層２３と同等以下の屈折率を持つ電流狭窄層７、７、７を設けて、レーザダイオードチップにダブルヘテロ構造を形成してある。電流狭窄層７、７、７及びｐ−ＧａＡｓキャップ層６、２６の表面には、ｐ電極８、２８を形成し、ｎ−ＧａＡｓ基板１の表面には、ｎ電極９を形成してある。

レーザダイオードチップは、ｐ電極８と電極９との間、及び電極２８と電極９との間に順方向電流を流すことにより動作させる。ｐ電極８、２８を介してＡｌＧａＡｓ活性層４、ＧａＩｎＰ活性層２４に流れる電流は、電流狭窄層７、７、７により限定され、ＡｌＧａＡｓ活性層４及びＧａＩｎＰ活性層２４の限定された領域（活性領域）に閉じ込められる。電流で注入されたキャリア（電子、及びホール）は活性領域中に集中し、キャリアの結合により生じる光を、屈折率が小さいｎ−ＡｌＧａＡｓクラッド層３及びｐ−ＡｌＧａＡｓクラッド層５で屈折率のより大きいＡｌＧａＡｓ活性層４を挟み込み、ｎ−ＡｌＧａＩｎＰクラッド層２３及びｐ−ＡｌＧａＩｎＰクラッド層２５で屈折率のより大きいＧａＩｎＰ活性層２４を挟み込むダブルヘテロ構造により活性領域の中に閉じ込める。順方向電流を増加し、閾値電流を超えると、レーザ発振になり、７８０ｎｍ及び６５０ｎｍの２波長を有するレーザ光をへき界面より取り出すことができる。

図２及び図３は本発明に係るレーザダイオードチップの製造プロセスを示す説明図である。ｎＧａＡｓ系半導体基板４０上に、エピタキシャル結晶成長法により、ＧａＡｓ系半導体層４１が所定の層構造になるように結晶成長させる（図２（ａ））。結晶成長させたＧａＡｓ系半導体層４１の一部をエッチングにより基板４０が露出するまで除去する（図２（ｂ））。ＧａＡｓ系半導体層４１の表面に絶縁膜４２を形成し（図２（ｃ））、エッチングによりＧａＡｓ系半導体層４１を除去した部分に、エピタキシャル結晶成長法により、ＡｌＧａＩｎＰ系半導体層及びＧａＩｎＰ系半導体層４３が所定の層構造になるように結晶成長させる（図２（ｄ））。絶縁膜４２を除去して（図２（ｅ））、２波長用のウエハ５０を完成させる。

ＣＶＤ（Chemical Vapor Deposition、気相成長）により成長表面に絶縁膜５１を形成する（図３（ｆ））。絶縁膜５１表面にフォトレジスト５２を塗布し、マスクを重ねて露光し、感光した部分を薬液で除去する（図３（ｇ））。

ドライエッチイングにより、感光しなかった部分を除いて絶縁膜５１を除去する（図３（ｈ））。さらにエッチングにより、夫々のクラッド層及び活性層の両側部分を切り出す（図３（ｉ））。なお、切り出し部分は、中央部から外側に向かって徐々に深く切り出すことができる。ｐ−ＧａＡｓキャップ層及びｐ−ＡｌＧａＡｓクラッド層、並びにｐ−ＧａＡｓキャップ層及びｐ−ＡｌＧａＩｎＰクラッド層の両側部分が切り出されたウエハ５０に液体酸化膜５４（例えば、酸化ケイ素を主成分とする塗布液）を所望の厚みで、かつ絶縁膜５１を覆って塗布し、その後焼成する（例えば、８０℃、１５０℃、２００℃で約１分間、その後４００℃で約３０分間焼成する）（図３（ｊ））。

絶縁膜５１が露出するまで焼成後の酸化膜７をエッチングして取り除くとともに、表面を平坦化し（図３（ｋ））、露出した絶縁膜５１をエッチングして除去する（図３（ｌ））。これにより、半導体結晶により結晶成長に代えて、液体酸化膜を焼成してなる電流狭窄層７を形成する。

ｐ型ＧａＡｓキャップ層の表面にｐ電極となる金属の膜を形成するとともに、基板の裏面にもｎ電極となる金属の膜を形成する。金属膜が形成されたウエハを個々のレーザダイオードチップに切断し、光の共振器を形成する２つの端面は、相互に平行で平坦な平面（へき開面）にする。レーザダイオードチップをパッケージにマウントし、電流を流すためのワイヤをボンディングすることによりレーザダイオードを製造する。

以上説明したように、キャリア、光の閉じ込めを行うための電流狭窄層を、従来のエピタキシャル結晶成長に代えて、液体酸化膜を用いてｐ−ＧａＡｓキャップ層及びｐ−ＡｌＧａＡｓクラッド層、並びにｐ−ＧａＡｓキャップ層及びｐ−ＡｌＧａＩｎＰクラッド層夫々の中央部（ストライプ）を挟んで設けることにより、従来、電流狭窄層を設けるために必要としたエピタキシャル結晶成長プロセスを不要とし、歩留まりを向上することができるとともに、製造プロセスに要する手間を省き、製造コストを低減することができる。また、電流狭窄層をｐ−ＧａＡｓキャップ層及びｐ−ＡｌＧａＡｓクラッド層、並びにｐ−ＧａＡｓキャップ層及びｐ−ＡｌＧａＩｎＰクラッド層夫々に物理的に設けることにより、レーザ発振を開始する閾値電流が大きくなるという欠点、また、非点隔差が大きいという欠点もない。

上述の実施の形態で、レーザダイオードチップの基板の大きさ、各半導体層の厚みは一例であって、これに限定されるものではない。また、ＡｌＧａＡｓ系半導体、ＧａＡｓ系半導体、ＡｌＧａＩｎＰ系半導体、及びＧａＩｎＰ系半導体の各元素の組成は、所望の組成にすることができることはいうまでもない。

実施の形態２
実施の形態１においては、ｐ−ＧａＡｓキャップ層６、２６の両横の部分をエッチングで取り除き、ｐ−ＡｌＧａＡｓクラッド層５及びｐ−ＡｌＧａＩｎＰクラッド層２５夫々の両横の上側の一部分をエッチングで取り除き、取り除いた部分に電流狭窄層を設けるものであったが、電流狭窄層の構造は、これに限定されるものではない。

図４は電流狭窄層７の構造を示す模式図である。図４（ａ）に示すように、ｐ−ＧａＡｓキャップ層６及びｐ−ＡｌＧａＡｓクラッド層５、並びにｐ−ＧａＡｓキャップ層２６及びｐ−ＡｌＧａＩｎＰクラッド層２５の両横の部分をエッチングで取り除くとともに、ＡｌＧａＡｓ活性層４及びＧａＩｎＰ活性層２４夫々の両横上側の一部分をエッチングで取り除く。レーザダイオードチップの横方向外側に向かって、取り除く部分の縦方向の寸法は大きくしてある。取り除いた部分に液体酸化膜を焼成してなる電流狭窄層を設けてある。

また、図４（ｂ）に示すように、ｐ−ＧａＡｓキャップ層６、ｐ−ＡｌＧａＡｓクラッド層５、及びＡｌＧａＡｓ活性層４、並びにｐ−ＧａＡｓキャップ層２６、ｐ−ＡｌＧａＩｎＰクラッド層２５、及びＧａＩｎＰ活性層２４の両横の部分をエッチングで取り除くとともに、ｎ−ＡｌＧａＡｓクラッド層３及びｎ−ＡｌＧａＩｎＰクラッド層２３夫々の両横上側の一部分をエッチングで取り除く。レーザダイオードチップの横方向外側に向かって、取り除く部分の縦方向の寸法は大きくしてある。液体酸化膜を焼成してなる電流狭窄層７、７、７を取り除いた部分に設けてある。これにより、レーザダイオードチップの縦方向及び横方向にダブルヘテロ構造とすることもできる。これにより、さらに効率の良いレーザダイオードチップを製造することが可能となる。

実施の形態３
上述の実施の形態１、２においては、ＡｌＧａＡｓ系半導体結晶及びＧａＩｎＰ系半導体結晶からなる活性層を用いる構成であり、レーザ光出力が数ｍＷから数十ｍＷ程度の赤外及び赤色の２波長のレーザ光を出力するレーザダイオードチップであったが、さらに百ｍＷから数百ｍＷ程度の高出力の赤外のレーザ光を出力するレーザダイオードチップに適用することも可能である。

図５は本発明に係る高出力型のレーザダイオードチップの構造を示す模式図である。図において、１１は１００Å以下の極薄膜であってＡｌＧａＡｓ系半導体結晶からなる量子井戸層と、１００Å以下の極薄膜であってＧａＡｓ系半導体結晶からなる量子障壁層とを、交互に複数積層し、厚さが約５００ÅのＭＱＷ（Multi-quantum Well、多重量子井戸層）活性層である。ＭＱＷ活性層１１を挟んで上側には、光を閉じ込めるためのｐ型ＡｌＧａＡｓ系半導体結晶からなるｐ−ＡｌＧａＡｓウェーブガイド層１２、下側には、ｎ型ＡｌＧａＡｓ系半導体結晶からなるｎ−ＡｌＧａＡｓウェーブガイド層１０を設けてある。

また、３１は１００Å以下の極薄膜であってＡｌＧａＩｎＰ系半導体結晶からなる量子井戸層と、１００Å以下の極薄膜であってＧａＩｎＰ系半導体結晶からなる量子障壁層とを、交互に複数積層し、厚さが約５００ÅのＭＱＷ（Multi-quantum Well、多重量子井戸層）活性層である。ＭＱＷ活性層３１を挟んで上側には、光を閉じ込めるためのｐ型ＡｌＧａＩｎＰ系半導体結晶からなるｐ−ＡｌＧａＩｎＰウェーブガイド層３２、下側には、ｎ型ＡｌＧａＩｎＰ系半導体結晶からなるｎ−ＡｌＧａＩｎＰウェーブガイド層３０を設けてある。なお、実施の形態１と同様の箇所は、同一符号を付し、説明を省略する。

ｐ−ＧａＡｓキャップ層６、２６の両横の部分をエッチングで取り除き、ｐ−ＡｌＧａＡｓクラッド層５及びｐ−ＡｌＧａＩｎＰクラッド層２５の両横上側の一部分をエッチングで取り除き、取り除いた部分に電流狭窄層７、７、７を設けてある。レーザダイオードチップの横方向外側に向かって、電流狭窄層７、７、７の縦方向の寸法は大きくしてある。

これにより、ＭＱＷ活性層１１、３１に閉じ込められたキャリアは、該エネルギー帯より大きい離散的なエネルギー準位（サブレベル）を持つようになり、キャリアの遷移は、これらのサブレベル間で生じるため、発光のエネルギーは大きくなり、光の増幅が強くなり、低電流でレーザ発振が可能となり、高出力のレーザ光を出力することができる。

上述の実施の形態１、２、３においては、ｐ−ＡｌＧａＡｓクラッド層５、ｎ−ＡｌＧａＡｓクラッド層３、ｐ−ＡｌＧａＩｎＰクラッド層２５、ｎ−ＡｌＧａＩｎＰクラッド層２３は、１層構造であったが、これに限定されるものではなく、半導体結晶の組成を変更した複数のｐ−ＡｌＧａＡｓクラッド層、ｎ−ＡｌＧａＡｓクラッド層、ｐ−ＡｌＧａＩｎＰクラッド層、ｎ−ＡｌＧａＩｎＰクラッド層を設ける構成であってもよい。

本発明に係るレーザダイオードチップの構造を示す模式図である。 本発明に係るレーザダイオードチップの製造プロセスを示す説明図である。 本発明に係るレーザダイオードチップの製造プロセスを示す説明図である。 電流狭窄層の構造を示す模式図である。 本発明に係る高出力型のレーザダイオードチップの構造を示す模式図である。 従来の結晶成長によるレーザダイオードチップの製造プロセスを示す説明図である。 従来の結晶成長によるレーザダイオードチップの製造プロセスを示す説明図である。

符号の説明

１ ｎ−ＧａＡｓ基板
２ ｎ−ＧａＡｓバッファ層
３ ｎ−ＡｌＧａＡｓクラッド層
４ ＡｌＧａＡｓ活性層
５ ｐ−ＡｌＧａＡｓクラッド層
６、２６ ｐ−ＧａＡｓキャップ層
７ 電流狭窄層
８、２８ ｐ電極
９ ｎ電極
１０ ｎ−ＡｌＧａＡｓウェーブガイド層
１１ ＭＱＷ活性層
１２ ｐ−ＡｌＧａＡｓウェーブガイド層
２２ ｎ−ＧａＩｎＰバッファ層
２３ ｎ−ＡｌＧａＩｎＰクラッド層
２４ ＧａＩｎＰ活性層
２５ ｐ−ＡｌＧａＩｎＰクラッド層

Claims (7)

1. 基板上に少なくとも第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層をこの順で積層してあり、前記基板上に少なくとも第２のｎ型半導体クラッド層、第２の活性層、及び第２のｐ型半導体クラッド層をこの順で積層してあり、異なる波長のレーザ光を出力するレーザダイオードチップにおいて、
   積層方向に略垂直な方向の前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層夫々の中央部を間にして液体酸化膜を焼成してなる電流狭窄層を対設してあることを特徴とするレーザダイオードチップ。
2. 前記電流狭窄層の厚みは、
   前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層夫々の中央部から離れるに応じて大きくしてあることを特徴とする請求項１に記載のレーザダイオードチップ。
3. 前記電流狭窄層は、
   積層方向に略垂直な方向の前記第１のｎ型半導体クラッド層及び前記第２のｎ型半導体クラッド層夫々の中央部を間にして対設してあることを特徴とする請求項１又は請求項２に記載のレーザダイオードチップ。
4. 前記第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層は、ＡｌＧａＡｓ系半導体であり、
   前記第２のｎ型半導体クラッド層、及び第２のｐ型半導体クラッド層は、ＡｌＧａＩｎＰ系半導体であり、
   前記第２の活性層は、ＧａＩｎＰ系半導体であることを特徴とする請求項１乃至請求項３のいずれかに記載のレーザダイオードチップ。
5. 前記第１の活性層及び第２の活性層は、
   量子井戸層と量子障壁層とを交互に積層した多重量子井戸層であることを特徴とする請求項１乃至請求項４のいずれかに記載のレーザダイオードチップ。
6. 請求項１乃至請求項５のいずれかに記載のレーザダイオードチップを備えることを特徴とするレーザダイオード。
7. 基板上に少なくとも第１のｎ型半導体クラッド層、第１の活性層、及び第１のｐ型半導体クラッド層をこの順で積層してあり、前記基板上に少なくとも第２のｎ型半導体クラッド層、第２の活性層、及び第２のｐ型半導体クラッド層をこの順で積層してあり、異なる波長のレーザ光を出力するレーザダイオードチップの製造方法において、
   積層方向に略垂直な方向の前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層夫々の中央部を覆うための絶縁膜を形成し、
   該絶縁膜で覆われていない前記第１のｐ型半導体クラッド層及び前記第２のｐ型半導体クラッド層の一部をエッチングにより除去し、
   該エッチングにより露出した半導体層及び前記絶縁膜に液体酸化膜を塗布し、
   塗布した液体酸化膜を焼成し、
   焼成された酸化膜を前記絶縁膜が露出するまでエッチングして平坦化し、
   露出した絶縁膜をエッチングして除去することを特徴とするレーザダイオードチップの製造方法。

Images