JP2008021885A - 半導体ウェハ、半導体素子、半導体ウェハの製造方法、半導体素子の製造方法 - Google Patents

Abstract

【課題】へき開方向に沿った端面を有する半導体素子の歩留を向上させる。
【解決手段】ｎ型ＧａＡｓ基板１０１と、ｎ型ＧａＡｓ基板１０１上に形成されたｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１０３、活性層１０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１０５を含み、所定のへき開方向を有する赤外レーザ素子構造１１０を含む積層部を備え、積層部は、へき開方向に沿って定められた所定の分割線と素子分離溝１３０との交差位置、又は分割線上であって素子分離溝１３０と隣接する位置に設けられた凹部１０とを有し、凹部１０の側壁表面１４０は、実質上表面段差なく形成されている。
【選択図】図１（ａ）

Description

本発明は、半導体ウェハ、及びその製造方法、並びに半導体素子、及びその製造方法に関するものであり、その一例として、半導体レーザに関するものである。

半導体レーザは、エレクトロニクスやオプトエレクトロニクスの多くの分野で広く使用されており、光デバイスとして不可欠なものである。特に、ＣＤ（コンパクトディスク）、ＤＶＤ（デジタル多用途ディスク）などの光ディスク機器は、大容量の記録媒体として現在盛んに利用されている。ＤＶＤに用いる記録媒体（メディア）はＣＤの媒体に比べピット長及びトラック間隔が小さい。従って、用いる半導体レーザの波長もＣＤに比べＤＶＤの方が短い。具体的には、ＣＤ用のレーザの発振波長は７８０ｎｍ帯であるのに対し、ＤＶＤ用レーザの発振波長は６５０ｎｍ帯である。

ひとつの光ディスク装置がＣＤ及びＤＶＤの両方の情報を検出するためには、７８０ｎｍ帯のレーザ（赤外半導体レーザ）と６５０ｎｍ帯のレーザ（赤色半導体レーザ）の２つの光源が必要となる。近年、光ディスク装置を構成する光ピックアップ装置の小型化、軽量化及び低コスト化のために、１つの半導体チップの中に２種類の波長のレーザ光を発光する２波長型の半導体レーザ素子が開発されている。

特許文献１において、同一基板上に７８０ｎｍの発振波長と６５０ｎｍの発振波長の半導体レーザ素子をモノリシックに形成する方法が開示されている。この例を、図１５（ａ）〜（ｃ）、及び１６（ａ）〜（ｃ）に示す。

図１５（ａ）に示すようにｎ型ＧａＡｓ基板５０の上に、第１のレーザ素子構造を作成するために、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）などのエピタキシャル成長法により、ＧａＡｓからなるｎ型バッファ層５１、ＡｌＧａＡｓからなるｎ型クラッド層５２、活性層５３（発振波長７８０ｎｍの多重量子井戸構造）、ＡｌＧａＡｓからなるｐ型クラッド層５４、ＧａＡｓからなるｐ型キャップ層５５を順に積層させる。

次に、図１５（ｂ）に示すように、第１のレーザ素子構造として残す領域をレジスト膜で保護して、硫酸系の無選択エッチング、及び、フッ酸系のＡｌＧａＡｓ選択エッチングなどのウェットエッチングにより、第１のレーザ素子構造領域以外の領域でｎ型クラッド層５２までの上記の積層体を除去する。

次に、図１５（ｃ）に示すように、第２のレーザ素子構造を作成するために、有機金属気相エピタキシャル成長法（ＭＯＶＰＥ法）などのエピタキシャル成長法により、ｎ型バッファ層５１上に、ＧａＡｓからなるｎ型バッファ層５６、ＡｌＧａＩｎＰからなるｎ型クラッド層５７、活性層（発振波長６５０ｎｍの多重量子井戸構造）５８、ＡｌＧａＩｎＰからなるｐ型クラッド層５９、ＧａＡｓからなるｐ型キャップ層６０を順に積層させる。

次に、図１６（ａ）に示すように、第２のレーザ素子構造として残す領域をレジスト膜で保護して、硫酸系のキャップエッチング、リン酸塩酸系の４元選択エッチング、塩酸系の分離エッチングなどのウェットエッチングにより、第２のレーザ素子構造領域以外の領域でｎ型バッファ層５６までの上記の積層体を除去して素子分離溝Ｇを作成し、第１のレーザ素子構造と第２のレーザ素子構造を機能的に分離する。

次に、図１６（ｂ）に示すように、レジスト膜により、電流注入領域となる部分を保護して、不純物をイオン注入などにより導入し、ｐ型キャップ層（５５、６０）表面からｐ型クラッド層（５４、５９）の途中深さまで絶縁化された領域６１を形成し、ゲインガイド型の電流狭窄構造となるストライプとする。

次に、図１６（ｃ）に示すように、ｐ型キャップ層（５５、６０）に接続するように、Ｔｉ／Ｐｔ／Ａｕなどのｐ型電極６２を形成し、一方、ｎ型ＧａＡｓ基板５０に接続するように、ＡｕＧｅ／Ｎｉ／Ａｕなどのｎ型電極６３を形成し、２つのレーザ素子構造を有する２波長型の半導体レーザ素子を得る。

ここで、図１８に、上記２波長型の半導体レーザ素子の元となる半導体レーザウェハ３４の平面図を示す。

第１のレーザ素子構造又は第２のレーザ素子構造に対応する複数のレーザ素子構造が形成された半導体レーザウェハ３４は、半導体結晶層であるクラッド層、活性層、キャップ層がなす積層部のへき開方向に沿って定めた分割線（図中破線）１５０と、２本毎の素子分離溝１３０の中心軸に対応する分割線（図中一点鎖線）１９０とに沿って分割することで、図１６（ｃ）に示す２波長型の半導体レーザ素子に分離される。分割線１５０の間隔は、各レーザ素子構造の共振器長を与えるように定められる。

なお、図１６（ｂ）、（ｃ）に示した領域６１及び電極ｐ型電極６２は、図１８においてストライプ１６０として示され、図１６（ａ）に示した第１のレーザ素子構造の側壁部６００及び第２のレーザ素子構造の側壁部６１０がなす素子分離溝Ｇは、図１８において素子分離溝１７０として示される。
特開２００４−３２８０１１号公報

しかし、図１５、１６に示した製造方法によって半導体レーザ素子を形成すると、ウェハを分割してチップ、すなわち半導体レーザ素子単体を形成する時に歩留を低下させてしまうような課題が発生する。

上記課題が発生する要因について図１７（ａ）〜（ｄ）に示す。図１７（ａ）、（ｂ）は図１６（ａ）で示した、第１のレーザ素子構造、第２のレーザ素子構造のそれぞれの側壁部６００、６１０の拡大図をそれぞれ示したものである。

まず、図１５（ｂ）、図１７（ａ）に示すように、第２のレーザ素子構造を形成するために、第１のレーザ素子構造として残す領域をレジスト膜で保護して、硫酸系の無選択エッチング、及び、フッ酸系のＡｌＧａＡｓ選択エッチングなどのウェットエッチングする工程において、ｎ型クラッド層５２、活性層５３、ｐ型クラッド層５４の組成が異なることに起因してエッチレートに差ができ、特に活性層５３と他の層とのエッチレートに基づき、第１のレーザ素子構造の側壁部６００で凹段差７１が生じる。

又、図１６（ａ）、図１７（ｂ）に示すように、第２のレーザ素子構造として残す領域をレジスト膜で保護して、硫酸系のキャップエッチング、リン酸塩酸系の４元選択エッチング、塩酸系の分離エッチングなどのウェットエッチングにより、第２レーザ素子構造領域以外の領域でｎ型バッファ層３６までの上記の積層体を除去する工程においても、前記と同様の要因で第２レーザ素子構造の側壁部６１０に凸段差７２が生じる。

ところで、図１８に示す半導体レーザウェハにおいては、分割線１５０と各素子分離溝１７０とが交差するため、分離される各レーザ素子の共振器端面の両側面は、第１のレーザ素子構造の側壁部６００及び第２のレーザ素子構造の側壁部６１０に対応することとなる。

したがって、複数のレーザ素子が形成された半導体レーザウェハを半導体レーザチップに分離形成する際、特にへき開方向に対応する分割線１５０に沿ってウェハを分離するとき、へき開の応力は素子分離溝１７０に及ぶが、さらに素子分離溝１７０においては、へき開の応力は、上述のようにして側壁部（６００、６１０）に形成された凹凸（凹段差７１、凸段差７２）に集中することになる。

このとき、図１７（ｃ）（ｄ）にそれぞれ示すように、前記凹凸（凹段差７１、凸段差７２）を起点として、ある一定の確率で共振器端面の活性層に沿ってクラック（７３、７４）が発生し、良好な共振器端面を得ることができない。この端面クラックに起因して、共振器端面の瞬時的光学損傷（ＣＯＤ：Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）が発生するため、高い歩留を期待することが困難になる。

本発明は、上記のような課題に鑑みてなされたものであり、へき開方向に沿った端面を有する半導体素子の歩留を向上させることが可能な半導体ウェハ及びその製造方法、半導体素子及びその製造方法を提供することを目的とする。

上記の目的を達成するために、第１の本発明は、複数の半導体素子構造が形成される半導体ウェハであって、
半導体基板と、
前記半導体基板上に形成された複数の結晶層を含み、所定のへき開方向を有する積層部とを備え、
前記積層部は、
並列する前記半導体素子構造同士を分離するための素子分離溝と、
前記へき開方向に沿って定められた所定の分割線と前記素子分離溝との交差位置、又は前記分割線上であって前記素子分離溝と隣接する位置に設けられた凹部とを有し、
前記凹部の内壁は、実質上段差なく形成されている、半導体ウェハである。

又、第２の本発明は、前記凹部の、前記内壁が実質上段差なく形成されている、とは、
前記内壁に段差を有しないこと、又は、
前記内壁の表面に、８ｎｍ以下の凸段差若しくは１２０ｎｍ以下の凹段差が形成されていること、
である、第１の本発明の半導体ウェハである。

又、第３の本発明は、前記凹部は、少なくともドライエッチングによって実質上段差なく形成されている、第１の本発明の半導体ウェハである。

又、第４の本発明は、前記分割線上であって、ウェハ本体の端部に形成される前記半導体素子構造より外側に設けられている凹部をさらに備え、
前記凹部の内壁は、実質上段差なく形成されている、第１の本発明の半導体ウェハである。

又、第５の本発明は、前記凹部は、前記素子分離溝と並行な方向に延伸した溝形状を有している、第１から第４のいずれかの本発明の半導体ウェハである。

又、第６の本発明は、前記半導体素子構造は半導体レーザ素子構造であって、
前記複数の結晶層は、前記半導体基板上の上部に設けられた第１のクラッド層と、
前記第１のクラッド層の上部に設けられた活性層と、
前記活性層の上部に設けられた第２のクラッド層とを有し、
前記分割線は、前記半導体レーザ素子のレーザの共振器長に対応した間隔で定められている、第１から第４のいずれかの本発明の半導体ウェハである。

又、第７の本発明は、第１から６のいずれかの本発明の半導体ウェハを、前記分割線と、所定本数毎の前記素子分離溝とに沿って分離することにより得られる単数又は複数の前記半導体素子構造を備えた、半導体素子である。

又、第８の本発明は、１本の前記素子分離溝をその間に挟む一対の前記半導体素子構造を有し、
前記一対の前記半導体素子構造は、発振波長が６５０ｎｍ帯の半導体レーザ、発振波長が７８０ｎｍ帯の半導体レーザのそれぞれに対応するものである、第７の本発明の半導体素子である。

又、第９の本発明は、複数の半導体素子構造が形成される半導体ウェハの製造方法であって、
半導体基板上に、所定のへき開方向を有する複数の結晶層を積層して積層部を作成する工程と、
前記積層部上に、並列する前記半導体素子構造同士を分離するための素子分離溝を設ける工程と、
前記へき開方向に沿って定められた所定の分割線と前記素子分離溝との交差位置、又は前記分割線上であって前記素子分離溝と隣接する位置に、その内壁が実質上段差を有さない凹部を設ける工程とを備えた、半導体ウェハの製造方法である。

又、第１０の本発明は、前記凹部を設ける工程は、
前記凹部を、その内壁に段差を有さないように形成すること、又は、
前記凹部の前記内壁の表面に、８ｎｍ以下の凸段差若しくは１２０ｎｍ以下の凹段差を形成すること、
を含む工程である、第９の本発明の半導体ウェハの製造方法である。

又、第１１の本発明は、前記凹部を設ける工程を、少なくともドライエッチングによって行う、第９の本発明の半導体ウェハの製造方法。

又、第１２の本発明は、前記分割線上であって、ウェハ本体の端部に形成される前記半導体素子構造より外側に、その内壁が実質上段差を有さない凹部を設ける工程をさらに備えた、第９の本発明の半導体ウェハの製造方法である。

又、第１３の本発明は、前記凹部を設ける工程は、前記凹部を、前記素子分離溝と並行な方向に延伸した溝形状として設ける工程を含む、第９から第１２のいずれかの本発明の半導体ウェハの製造方法である。

又、第１４の本発明は、第９の本発明の半導体ウェハの製造方法により製造された半導体ウェハを、前記分割線と、所定本数毎の前記素子分離溝とに沿って分離する工程を備え、
前記半導体ウェハから、単数又は複数の前記半導体素子構造を有する複数の半導体素子を作成する、半導体素子の製造方法である。

以上のように、本発明によれば、へき開方向に沿った端面を有する半導体素子の歩留を向上させることが可能となる。

図面に基づき、本発明の半導体ウェハ、半導体素子及びそれらの製造方法の一実施の形態について詳細に説明する。ただし、本発明は以下の実施の形態に限定するものではない。
（実施の形態１）
図１は、本発明の実施の形態１における、半導体レーザウェハ上の一単位又は完成品としての半導体レーザ素子の構成を示した模式図であり、図１（ａ）は斜視図、図１（ｂ）は図１（ａ）のＡ’−Ａ直線による断面図、図１（ｃ）は図１（ａ）のＢ’−Ｂ直線による断面図である。本実施の形態は、６５０ｎｍ帯に発振波長を有する赤色半導体レーザと、７８０ｎｍ帯に発振波長を有する赤外半導体レーザを同一基板上に形成したモノリシック２波長半導体レーザ素子の一例である。

本実施の形態のモノリシック２波長半導体レーザは、ｎ型ＧａＡｓ基板１０１上に、赤外レーザ素子構造１１０と赤色レーザ素子構造１２０を備えており、各素子の構成は以下の通りである。

赤外レーザ素子構造１１０は、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１０２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１０３、ＧａＡｓ／ＡｌＧａＡｓ系の活性層１０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１０５、ｐ型ＧａＩｎＰエッチングストップ層１０６、リッジ状に形成されたｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層１０７、ｐ型ＧａＩｎＰ中間層１０８、及びｐ型ＧａＡｓコンタクト層１０９と、を備えている。

一方、赤色レーザ素子構造１２０は、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１１２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１１３、ＧａＩｎＰ／ＡｌＧａＩｎＰ系の活性層１１４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１１５、ｐ型ＧａＩｎＰエッチングストップ層１１６、リッジ状に形成されたｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層１１７、ｐ型ＧａＩｎＰ中間層１１８、及びｐ型ＧａＡｓコンタクト層１１９と、を備えている。

赤外レーザ素子構造１１０と赤色レーザ素子構造１２０とは、ｎ型ＧａＡｓバッファ層１０２までエッチングして形成された素子分離溝１３０によって電気的に絶縁されている。赤外レーザ素子構造１１０及び赤色レーザ素子構造１２０における各層はＭＯＣＶＤ法により形成されている。

又、電流ブロック層１２１が、第２クラッド層１０７、１１７からなるリッジ側面及びエッチングストップ層１０６、１１６及び素子分離溝１３０に亘って形成され、各層を含むｎ型ＧａＡｓ基板１０１の表面にｐ側電極１２２が、ｎ型ＧａＡｓ基板１０１の裏面にｎ側電極１２３が形成されている。

本実施の形態１における特徴は、図１（ａ）及び（ｂ）に示すように、赤外レーザ素子構造１１０及び赤色レーザ素子構造１２０のそれぞれの端面と、素子分離溝１３０の対向する一対の側壁部とがそれぞれ交差する部分であって、ｎ型ＧａＡｓ基板１０１に垂直な側壁を有する凹部１０を設けた点にある。

凹部１０は、図１（ｂ）に示すように、素子分離溝１３０に対して左右対称な形状を有し、赤外レーザ素子構造１１０側については、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１０３、活性層１０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１０５、ｐ型ＧａＩｎＰエッチングストップ層１０６の各層の表面によって、ｎ型ＧａＡｓ基板１０１に対し垂直な側壁表面１４０を有するように形成され、同様に、赤色レーザ素子構造１２０側については、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１１３、ＧａＩｎＰ／ＡｌＧａＩｎＰ系の活性層１１４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１１５、ｐ型ＧａＩｎＰエッチングストップ層１１６の各層の表面によって、ｎ型ＧａＡｓ基板１０１に対し垂直な側壁表面１４０を有するように形成されている。

一方、凹部１０が設けられていない赤外レーザ素子構造１１０及び赤色レーザ素子構造１２０の間の素子分離溝１３０は、従来例同様、図１（ｃ）に示すように赤外レーザ素子構造１１０及び赤色レーザ素子構造１２０のそれぞれの傾斜した側面部が対向することにより形成されている。図２（ａ）（ｂ）の模式図にそれぞれ示すように、素子分離溝１３０によって分離された赤外レーザ素子構造１１０の側面部には、活性層１０４と他の層のエッチレートの差に基づく、活性層１０４の凹み表面段差としての凹段差１２４が形成され、又赤色レーザ素子構造１２０の側面部は、同様の原因により生ずる、活性層１１４の出っ張り表面段差としての凸段差１２５が形成された状態にある。

これに対し、図２（ｃ）（ｄ）の模式図にそれぞれ示すように、凹部１０によって分離された赤外レーザ素子構造１１０の端面の側壁表面１４０は、活性層１０４と他の層とが段差無く一様な壁面として形成され、赤色レーザ素子構造１２０の端面の側壁表面１４０についても、活性層１１４は他の層と段差を有さない状態である。

この構成は、図３に示すように、赤外レーザ素子構造１１０及び赤色レーザ素子構造１２０の元となる半導体レーザウェハ３０においては、以下のようになる。すなわち、赤外レーザ素子構造１１０又は赤色レーザ素子構造１２０に対応する複数のレーザ素子構造が形成された半導体レーザウェハ３０は、へき開方向に沿って定めた分割線（図中破線）１５０と、２本毎の素子分離溝１３０の中心軸に対応する分割線（図中一点鎖線）１９０とに沿って分割することで、図１に示す２つのレーザ素子構造を有するモノリシック２波長半導体レーザ素子として分離される。

このとき、分割線１５０と各素子分離溝１３０を構成する各側壁部との交点にはそれぞれ凹部１０が形成されているため、分離される各レーザ素子構造の共振器端面の両側面は、凹部１０の側壁表面１４０に対応することとなる。なお、半導体レーザウェハ３０の左右両端は素子分割溝１３０を有さないが、これらより外側であって、分割線１５０上の所定の領域にも、上記と同様の構成を有する凹部１０を設けて、半導体レーザウェハ３０上の全てのレーザ素子構造が凹部１０に挟まれるようにする。

又、分割線１５０の間隔は、各レーザ素子構造の共振器長を与えるように定められ、図１（ａ）〜（ｃ）に示したｐ側電極１２２は、図３においてストライプ１６０として示される。

したがって、半導体レーザウェハ３０を半導体レーザチップに分離形成する際、へき開の応力は側壁表面１４０に均等に分散するため、活性層１０４又は１１４に沿ってクラックが生ずる可能性を取り除くことができ、端面クラック要因での共振器端面のＣＯＤの発生を防ぐことが出来る。したがって、半導体レーザ素子の製造において、高い歩留を期待することが可能となり、又、半導体ウェハから得られる半導体レーザ素子は、良好な端面を有するものとなる。

なお、上記の構成において、ｎ型ＧａＡｓ基板１０１は本発明の半導体基板に相当し、ｎ型ＧａＡｓ基板の上部積層構造は本発明の積層部に相当する。又、赤外レーザ素子構造１１０、赤色レーザ素子構造は本発明の積層部であって、半導体素子構造、半導体レーザ素子構造に相当する。又、半導体レーザウェハ３０は本発明の半導体ウェハに相当する。

又、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１０３、（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１１３は本発明の第１のクラッド層に、活性層１０４、活性層１１４は本発明のクラッド層に、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１０５、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１１５は、本発明の第２のクラッド層に相当する。又、これらクラッド層及び活性層の積層部分は、それぞれ本発明の複数の結晶層に相当する。

又、凹部１０は本発明の凹部に相当し、側壁表面１４０は本発明の実質上表面段差なく形成されている内壁に相当する。又半導体レーザウェハ３０は本発明の半導体ウェハに、又図１のモノリシック２波長半導体レーザ素子は本発明の半導体素子に相当する。これら各部の名称と本発明の各部との対応は、以下の各実施の形態においても同様である。

又、上記の説明では、側壁表面１４０は段差を極めてゼロにすることが望ましいが、段差に許容の範囲があることがわかっている。図４（ａ）（ｂ）は、前記表面段差とＣＯＤ劣化発生率の関係を示したものである。図４（ａ）より、凸型段差、すなわち、図２（ｂ）に示すような活性層１１４が他の層より突出した凸段差１２５のような段差となる場合、その大きさを８ｎｍ以下とすれば、ＣＯＤ劣化発生率を０％に抑えることが可能となる。又、図４（ｂ）より、凹型段差、すなわち、図２（ａ）に示すような活性層１０４が他の層より凹む表面段差１２４のような段差となる場合、その大きさを１２０ｎｍ以下とすれば、ＣＯＤ劣化発生率を０％に抑えることが可能となり、このような状態であれば、段差を有さない状態とともに、実質上段差がないもの、とすることができる。

又、上記の構成においては、凹部１０は、素子分離溝１３０の対向する側壁部にそれぞれ設けられているが、これは、本発明の凹部を、分割線と素子分離溝との交差位置に２つ設けた例となる。

一方、図示は省略するが、凹部１０の底面をｎ型ＧａＡｓバッファ層１０２まで達し、素子分離溝１３０より深く形成することにより、素子分離溝１３０の全体に又がって１つの大きな凹部１０を得る構成としても良い。この場合は、本発明の凹部を、分割線と素子分離溝との交差位置に１つ設けた例となる。
（実施の形態２）
次に、本発明の実施の形態２として、上記実施の形態１の構造の半導体レーザ素子、半導体レーザウェハを製造する方法について、図５〜図８を参照して説明する。図５〜図８は、本実施の形態における製造方法の各工程を示す斜視図である。

まず、図５（ａ）に示すように、ｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１０２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１０３、ＧａＡｓ／ＡｌＧａＡｓ系活性層１０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１０５、ｐ型ＧａＩｎＰエッチングストップ層１０６、及びｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層１０７、ｐ型ＧａＩｎＰ中間層１０８、ｐ型ＧａＡｓコンタクト層１０９を、ＭＯＣＶＤ法を用いて順次形成する。

本実施の形態では、各クラッド層における（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成は、ｘ＝０．７、ｙ＝０．５とした。

次に図５（ｂ）に示すように、赤色レーザ素子構造が形成される領域において、フォトリソグラフィー技術及びウェットエッチング技術を用いて、上記の積層半導体層を除去し赤外レーザ素子構造１１０を形成する。

ここで、Ｐを含む半導体層のエッチングには、塩酸系のエッチャントを用い、Ａｓを含む半導体層のエッチングには硫酸系のエッチャントを用いて、エッチングの選択性を向上させて、ｎ型ＧａＡｓバッファ層１０２を残すようにエッチングを行った。

次に図６（ａ）に示すように、ｎ型ＧａＡｓバッファ層１０２の表面が露出した領域を含むｎ型ＧａＡｓ基板１０１上に、ｎ型ＧａＡｓバッファ層１１２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層１１３、ＧａＩｎＰ／ＡｌＧａＩｎＰ系の活性層１１４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層１１５、ｐ型ＧａＩｎＰエッチングストップ層１１６、及びｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層１１７、ｐ型ＧａＩｎＰ中間層１１８、ｐ型ＧａＡｓコンタクト層１１９を、ＭＯＣＶＤ法を用いて順次形成する。

本実施の形態では、各クラッド層における（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰの組成は、ｘ＝０．７、ｙ＝０．５とした。

次に、図６（ｂ）に示すように、赤外レーザ素子構造１１０上に形成された赤色レーザ素子構造を構成する上記の各層を除去（赤色レーザ素子構造１２０の形成）し、同時に、赤外レーザ素子構造と赤色レーザ素子構造を素子分離するために、フォトリソグラフィーとウェットエッチングにより素子分離溝１３０を形成する。

ここで、赤色レーザ素子構造を構成する各層は、Ｐを含む半導体層であるため、エッチャントとして塩酸系のエッチャントを用いた。

次に、図７（ａ）に示すように、赤外レーザ領域、赤外レーザ領域のそれぞれにＳｉＯ_２膜（不図示）を形成し、これをフォトリソグラフィー技術及びドライエッチング技術を用いてストライプ形状のマスクパターンに加工する（不図示）。このストライプ状のパターンをマスクとして赤外レーザ素子構造の第２クラッド層１０７と赤色レーザ素子構造の第２クラッド層１１７をＧａＩｎＰエッチングストップ層（１０６、１１６）に至るまでそれぞれエッチングし、リッジを形成する。その後、マスクパターンをフッ酸系のエッチャントで除去した。前記エッチングは、誘導結合型プラズマもしくは、反応性イオンプラズマを用いたドライエッチングとウェットエッチングを併用して行った。

以上の各工程は、従来例と同様であるが、本実施の形態においては、さらに凹部１０を形成する工程を備える。すなわち、図７（ｂ）に示すように、再び赤外レーザ領域、赤外レーザ領域のそれぞれにＳｉＯ_２膜（不図示）を形成し、これをフォトリソグラフィー技術及びドライエッチング技術を用いてマスクパターンに加工する（不図示）。このパターンをマスクとしてＧａＩｎＰエッチングストップ層（１０６、１１６）、第１クラッド層（１０５、１１５）、活性層（１０４、１１４）をｎ型クラッド層途中に至るまでそれぞれエッチングし、凹部１０となる側壁表面１４０を形成する。これにより、その後、マスクパターンをフッ酸系のエッチャントで除去した。

前記エッチングは、誘導結合型プラズマもしくは、反応性イオンプラズマを用いたドライエッチングによって行った。ここでエッチングをドライエッチングにより行ったのは、以下の理由による。すなわち、従来例においては、へき開方向にそって形成されるレーザ素子構造の端面と素子分離溝との交差部分は、直接素子分離溝の側面となっており、これは上述してきた本実施の形態の素子分離溝１３０の側壁と同一形状であり、図２（ａ）（ｂ）に示すような表面段差を有することになる。その理由は先に述べたように、ウェットエッチングを用いたことによる、活性層（１０４、１１４）と、他のクラッド層との組成が異なることに基づくエッチレートの差によるものであった。

これに対し、本実施の形態においては、当該交差部分にさらに凹部１０を形成することにより、表面段差のない側壁表面１４０を得るようにしているが、反応性イオンプラズマなどを用いたドライエッチングは、化学的反応を利用しつつイオン入射も併用することで、イオン入射方向（縦方向）へのエッチング速度が、そうでない方向（横方向）へのエッチング速度より圧倒的に速い状態を作り出し、異方性エッチングを実現することが可能であるため、表面段差を上述のように実質的になくすことが可能となる。なお、ドライエッチングは深さ方向の選択性においてウェットエッチングに劣るため、凹部の内部形状は、ｎ型ＧａＡｓ基板１０１に対して平行な底面及び垂直な側壁表面１４０を有することになる。

次に、図８（ａ）に示すように、ウェハ全面に電流ブロック層１２１となる誘電体膜を堆積させ、最後に、図８（ｂ）に示すように、各層を含むｎ型ＧａＡｓ基板１０１の表面にｐ側電極１２２を、基板１０１の裏面にｎ側電極１２３を形成する。

以上のように、本実施の形態によれば、ドライエッチングを用いて凹部１０を作成することによって、図１に示す各レーザ素子構造の分離溝側壁表面のｎ型クラッド層（１０３、１１３）と、活性層（１０４、１１４）と、ｐ型クラッド層（１０５、１１５）との間の表面段差を無くすことが可能となる。

なお、上記の説明においては、赤外レーザ素子構造及び赤色レーザ素子構造を有するモノリシック２波長半導体レーザ素子１単位を作成するものとしたが、上記のプロセスは、図３に示したように複数の半導体レーザ素子がへき開方向に沿って定めた分割線１５０及び２本毎の素子分離溝１３０の中心軸に対応する分割線（図中一点鎖線）１９０とに区分けされてなる単位領域内にて行われることとなる。したがって、上記の半導体レーザ素子を製造するための各工程を、加工前のウェハ本体上で繰り返し行うことにより、半導体レーザウェハを製造することができる。これは、以下の実施の形態４、６においても同様である。

又、上記の説明においては、凹部１０の形成は、誘導結合型プラズマ又は反応性イオンプラズマを用いたドライエッチングを用いて行うとしたが、一旦ドライエッチングを行った後、さらにウェットエッチングによる表面処理を施しても良い。ドライエッチングによってエッチング表面にプラズマダメージが入り、当該エッチング表面部分の品質が劣化する可能性があり、これを取り除く必要があるためである。ただし、この場合のウェットエッチングは側壁表面１４０の表層部にのみ施せばよいため、エッチレートに基づく段差を、図４（ａ）（ｂ）に示す許容範囲内に収めることは可能である。
（実施の形態３）
図９は、本発明の実施の形態３における半導体レーザウェハ上の一単位又は完成品としての半導体レーザ素子の構造を示した模式図であり、図９（ａ）は斜視図、図９（ｂ）は図１（ａ）のＡ’−Ａ直線による断面図である。本実施の形態は、実施の形態１同様、６５０ｎｍ帯に発振波長を有する赤色半導体レーザと、７８０ｎｍ帯に発振波長を有する赤外半導体レーザを同一基板上に形成したモノリシック２波長半導体レーザ素子の一例である。

本実施の形態のモノリシック２波長半導体レーザは、ｎ型ＧａＡｓ基板１０１上に、赤外レーザ素子構造４１０と赤色レーザ素子構造４２０を備えており、各素子の構成は以下の通りである。

赤外レーザ素子構造４１０は、ｎ型ＧａＡｓ基板４０１上に、ｎ型ＧａＡｓバッファ層４０２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層４０３、ＧａＡｓ／ＡｌＧａＡｓ系の活性層４０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層４０５、ｐ型ＧａＩｎＰエッチングストップ層４０６、リッジ状に形成されたｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層４０７、ｐ型ＧａＩｎＰ中間層４０８、及びｐ型ＧａＡｓコンタクト層４０９と、を備えている。

一方、赤色レーザ素子構造４２０は、ｎ型ＧａＡｓ基板４０１上に、ｎ型ＧａＡｓバッファ層４１２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層４０３、ＧａＩｎＰ／ＡｌＧａＩｎＰ系の活性層４０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層４０５、ｐ型ＧａＩｎＰエッチングストップ層４０６、リッジ状に形成されたｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層４０７、ｐ型ＧａＩｎＰ中間層４０８、及びｐ型ＧａＡｓコンタクト層４０９と、を備えている。

赤外レーザ素子構造４１０と赤色レーザ素子構造４２０とは、ｎ型ＧａＡｓバッファ層４０２までエッチングして形成された素子分離溝４３０によって電気的に絶縁されている。赤外レーザ素子構造４１０及び赤色レーザ素子構造４２０における各層はＭＯＣＶＤ法により形成されている。

又、電流ブロック層４２１が、第２クラッド層（４０７、４１７）からなるリッジ側面及びエッチングストップ層（４０６、４１６）及び素子分離溝４３０に亘って形成され、各層を含むｎ型ＧａＡｓ基板４０１の表面にｐ側電極４２２を、基板４０１の裏面にｎ側電極４２３が形成されている。

本実施の形態３における特徴は、レーザ共振器の端面と素子分離溝４３０との交差部分を従来例と同様とする代わりに、素子分離溝４３０の両側に、素子分離溝４３０と並行に設けられた溝部４５０を備えた点である。

溝部４５０は、赤色レーザ素子構造４２０及び赤外レーザ素子構造４１０のリッジ両サイドのエピタキシャル成長領域にｎ型クラッド層途中までの深さを有し、その内壁は、実施の形態１の凹部１０の側壁表面１４０と同様に、ｎ型クラッド層（４０３、４１３）と、活性層（４０４、４１４）と、ｐ型第１クラッド層（４０５、４１５）との間の表面段差が無い点にある。

溝部４５０は、半導体レーザウェハのへき開方向に沿って定めた分割線（図３の分割線１５０）に対応する、レーザの共振器端面と交差するように設けられており、実質的には凹部１０の全長を素子分離溝４３０に沿って延伸させたものである。

この構成は、図１０に示すように、赤外レーザ素子構造４１０及び赤色レーザ素子構造４２０の元となる半導体レーザウェハ３１においては、以下のようになる。すなわち、赤外レーザ素子構造４１０又は赤色レーザ素子構造４２０に対応する複数のレーザ素子が形成された半導体レーザウェハ３１は、実施の形態１の半導体レーザウェハ３０と同様、へき開方向に沿って定められた分割線（図中破線）１５０と、２本毎の素子分離溝４３０の中心軸に対応する分割線（図中一点鎖線）１９０とに沿って分割することで、図４に示す二つのレーザ素子構造を有するモノリシック２波長半導体レーザ素子に分離される。

このとき、分割線１５０と素子分離溝４３０の両側との交点には溝部４５０が形成されているため、分離される各レーザ素子構造の共振器端面の両側面は、溝部４５０の側壁表面に対応することとなる。又、実施の形態１と同様、半導体レーザウェハ３１の左右両端は素子分割溝４３０を有さないが、これらより外側であって、分割線１５０上の所定の領域にも、上記と同様の構成を有する溝部４５０を設けて、半導体レーザウェハ３１上の全てのレーザ素子構造が溝部４５０に挟まれるようにする。なお、図９（ａ）、（ｂ）に示したｐ側電極４２２は、図１０においてストライプ１６０として示される。

以上のような構成を備えたことにより、凹部１０の側壁表面１４０と同様の作用を与える。すなわち、半導体レーザウェハを半導体レーザチップに分離形成する際、へき開の応力を溝部４５０の内壁に均等に分散するため、活性層４０４又は４１４に沿ってクラックが生ずる可能性を取り除くことができ、共振器端面のＣＯＤの発生を防ぐことが出来る。したがって、半導体レーザ素子の製造において、高い歩留を期待することが可能となる。一方で、素子分離溝４３０は従来例と同様、活性層が凹凸を有した状態のままとすることができる。

なお、上記の構成においては、溝部４５０は、本発明の溝形状をなした凹部に相当する。

又、本実施の形態においては、溝部４５０は素子分離溝４３０とは独立した形状としてリッジストライプの側面全てを覆うように形成できるため、へき開により端面に生じた応力が、リッジストライプの側面にまで達することがあっても、その影響を防ぐことが可能となる。

又、溝部４５０の内壁表面によってレーザ端面の表面積を大きく取れるので、実施の形態１より優れた放熱効果が得られる。
（実施の形態４）
（半導体レーザ素子の製造方法）
次に、本発明の実施の形態４として、上記実施の形態２の構造の半導体レーザ素子、半導体レーザウェハを製造する方法について説明する。ただし実施の形態２と同様の部分については省略し、相違点を中心に述べる。

図５〜図７（ａ）に参照する各工程は、実施の形態２と同様にして行われる。なお、各部において同一名称は同一部、同一機能を有する相当部として示される。

次に、図１１（ａ）に示すように、赤外レーザ素子構造４１０、赤色レーザ素子構造４２０のそれぞれにＳｉＯ_２膜（不図示）を形成し、これをフォトリソグラフィー技術及びドライエッチング技術を用いてストライプ状のマスクパターンに加工する（不図示）。このパターンをマスクとして、赤色レーザ素子構造及び赤外レーザ素子構造のリッジ両サイドのエピタキシャル成長領域に、ＧａＩｎＰエッチングストップ層（４０６、４１６）、第１クラッド層（４０５、４１５）、活性層（４０４、４１４）をｎ型クラッド層途中に至るまでストライプ状の溝部４５０を形成するようエッチングし、溝内壁を平坦に形成する。その後、マスクパターンをフッ酸系のエッチャントで除去した。溝部４５０を形成するためのエッチングは、実施の形態２と同様の効果を得るため、誘導結合型プラズマもしくは、反応性イオンプラズマを用いたドライエッチングによって行った。

次に、図１１（ｂ）に示すように、ウェハ全面に電流ブロック層４２１となる誘電体膜を堆積させるとともに、各層を含むｎ型ＧａＡｓ基板４０１の表面にｐ側電極４２２を、基板４０１の裏面にｎ側電極４２３を形成する。

以上のように、本実施の形態によれば、各レーザ素子構造の分離溝側壁表面のｎ型クラッド層（４０３、４１３）と、活性層（４０４、４１４）と、ｐ型第１クラッド層（４０５、４１５）との間の表面段差が存在していても、各レーザ素子構造において良好な端面を得られる構造を形成することが可能である。
（実施の形態５）
図１２は、本発明の実施の形態５における半導体レーザウェハ上の一単位又は完成品としての半導体レーザ素子の構造を示した模式図であり、図１２（ａ）は斜視図、図１２（ｂ）は図１（ａ）のＡ’−Ａ直線による断面図、図１（ｃ）は図１１（ａ）のＢ’−Ｂ直線による断面図である。本実施の形態は、６５０ｎｍ帯に発振波長を有する赤色半導体レーザと、７８０ｎｍ帯に発振波長を有する赤外半導体レーザを同一基板上に形成したモノリシック２波長半導体レーザ素子の一例である。

本実施の形態のモノリシック２波長半導体レーザは、ｎ型ＧａＡｓ基板５０１上に、赤外レーザ素子構造５１０と赤色レーザ素子構造５２０を備えており、各素子の構成は以下の通りである。

赤外レーザ素子構造５１０は、ｎ型ＧａＡｓ基板５０１上に、ｎ型ＧａＡｓバッファ層５０２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層５０３、ＧａＡｓ／ＡｌＧａＡｓ系の活性層５０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層５０５、ｐ型ＧａＩｎＰエッチングストップ層５０６、リッジ状に形成されたｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層５０７、ｐ型ＧａＩｎＰ中間層５０８、及びｐ型ＧａＡｓコンタクト層５０９と、を備えている。

一方、赤色レーザ素子構造５２０は、ｎ型ＧａＡｓ基板５０１上に、ｎ型ＧａＡｓバッファ層５１２、ｎ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰクラッド層５０３、ＧａＩｎＰ／ＡｌＧａＩｎＰ系の活性層５０４、ｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第１クラッド層５０５、ｐ型ＧａＩｎＰエッチングストップ層５０６、リッジ状に形成されたｐ型（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ第２クラッド層５０７、ｐ型ＧａＩｎＰ中間層５０８、及びｐ型ＧａＡｓコンタクト層５０９と、を備えている。

赤外レーザ素子構造５１０と赤色レーザ素子構造５２０とは、ｎ型ＧａＡｓバッファ層５０２までエッチングして形成された素子分離溝５３０によって電気的に絶縁されている。赤外レーザ素子構造５１０及び赤色レーザ素子構造５２０における各層はＭＯＣＶＤ法により形成されている。

又、電流ブロック層５２１が、第２クラッド層（５０７、５１７）からなるリッジ側面及びエッチングストップ層（５０６、５１６）及び素子分離溝５３０に亘って形成され、各層を含むｎ型ＧａＡｓ基板５０１の表面にｐ側電極５２２を、基板５０１の裏面にｎ側電極５２３が形成されている。

本実施の形態５における特徴は、図１２（ａ）及び（ｂ）に示すように、レーザ共振器の端面と素子分離溝５３０との交差部分を従来例と同様とする代わりに、素子分離溝４３０の両側に、素子分離溝４３０と並行な矩形状の凹部５５０を備えた点である。

凹部５５０は、赤色レーザ素子構造５２０及び赤外レーザ素子構造５１０のリッジ両サイドのエピタキシャル成長領域にｎ型クラッド層途中までの深さを有し、その内壁は、その内壁は、実施の形態１の凹部１０の側壁表面１４０と同様に、ｎ型クラッド層（５０３、５１３）と、活性層（５０４、５１４）と、ｐ型第１クラッド層（５０５、５１５）との間の表面段差が無い点にある。

凹部５５０は、半導体レーザウェハのへき開方向に沿って定められた分割線（図３の分割線１５０）に対応する、レーザの共振器端面と交差するように設けられており、実施の形態１との比較においては、凹部１０を素子分離溝５３０とは別体として設けたものである。

この構成は、図１３に示すように、赤外レーザ素子構造５１０及び赤色レーザ素子構造５２０の元となる半導体レーザウェハ３２においては、以下のようになる。すなわち、赤外レーザ素子構造５１０又は赤色レーザ素子構造５２０に対応する複数のレーザ素子構造が形成された半導体レーザウェハ３２は、実施の形態１の半導体レーザウェハ３０と同様、へき開方向に沿って定められた分割線（図中破線）１５０と、２本毎の素子分離溝５３０の中心軸に対応する分割線（図中一点鎖線）１９０とに沿って分割することで、図１２に示す二つのレーザ素子構造を有する半導体レーザ素子に分離される。

このとき、分割線１５０と素子分離溝５３０の両側との交点には凹部５５０が形成されているため、分離される各レーザ素子の共振器端面の両側面は、凹部５５０の側壁表面に対応することとなる。なお、実施の形態１、２と同様、半導体レーザウェハ３２の左右両端は素子分割溝５３０を有さないが、これらより外側であって、分割線１５０上の所定の領域にも、上記と同様の構成を有する凹部５５０を設けて、半導体レーザウェハ３２上の全てのレーザ素子構造が凹部５５０に挟まれるようにする。又、図１２（ａ）〜（ｃ）に示したｐ側電極５２２は、図３においてストライプ１６０として示される。

このような構成を備えたことにより、凹部１０の側壁表面１４０と同様の作用を与える。すなわち、半導体レーザウェハを半導体レーザチップに分離形成する際、へき開の応力を凹部５５０の内壁に均等に分散するため、活性層５０４又は５１４に沿ってクラックが生ずる可能性を取り除くことができ、共振器端面のＣＯＤの発生を防ぐことが出来る。したがって、半導体レーザ素子の製造において、高い歩留を期待することが可能となる。一方で、素子分離溝５３０は従来例と同様、活性層が凹凸を有した状態のままとすることができる。なお、上記の構成において、凹部５５０は本発明の凹部に相当する。

又、本実施の形態においては、凹部５５０の内壁表面によってレーザ端面の面積が拡大されるため、放熱性に優れた構造となる。又、前記ホールを複数形成することにより、さらなる放熱性の向上を見込むことも可能である。
（実施の形態６）
次に、本発明の実施の形態６として、上記実施の形態５の構造の半導体レーザ素子、半導体レーザウェハを製造する方法について説明する。ただし実施の形態２、４と同様の部分については省略し、相違点を中心に述べる。

図５〜図７（ａ）に参照する各工程は、実施の形態２と同様にして行われる。なお、各部において同一名称は同一部、同一機能を有する相当部として示される。

次に、図１４（ａ）に示すように、赤外レーザ素子構造５１０、赤色レーザ素子構造５２０のそれぞれにＳｉＯ_２膜（不図示）を形成し、これをフォトリソグラフィー技術及びドライエッチング技術を用い、へき開領域の赤色レーザ素子構造及び赤外レーザ素子構造のリッジ両サイドのエピタキシャル成長領域に、凹部５５０の底面形状に対応する形状を形成するように、マスクパターンに加工する（不図示）。このパターンをマスクとして、ＧａＩｎＰエッチングストップ層（５０６、５１６）、第１クラッド層（５０５、５１５）、活性層（５０４、５１４）をｎ型クラッド層途中に至るまでストライプ状の溝を形成するエッチングし、凹部５５０の内壁を平坦に形成する。その後、マスクパターンをフッ酸系のエッチャントで除去した。

凹部５５０を形成するためのエッチングは、実施の形態２と同様の効果を得るため、誘導結合型プラズマもしくは、反応性イオンプラズマを用いたドライエッチングによって行った。

次に、図１４（ｂ）に示すように、ウェハ全面に電流ブロック層５２１となる誘電体膜を堆積させるとともに、各層を含むｎ型ＧａＡｓ基板５０１の表面にｐ側電極５２２を、基板５０１の裏面にｎ側電極５２３を形成する。

以上のように、本実施の形態によれば、各レーザ素子構造の分離溝側壁表面のｎ型クラッド層（５０３、５１３）と、活性層（５０４、５１４）と、ｐ型第１クラッド層（５０５、５１５）との間の表面段差が存在していても、レーザ素子構造において良好な端面を得られる構造を形成することが可能である。

なお、上記の各実施の形態においては、半導体レーザを本発明の半導体素子の例とした、２つの半導体レーザ素子構造を備えたモノリシック２波長半導体レーザを例として説明を行ったが、本発明は、３つ以上の半導体レーザ素子構造を備えた半導体レーザに対して適用しても良い。又、単一の半導体レーザ素子構造のみからなる半導体レーザ素子に対して適用しても良い。

又、本発明の半導体素子としては、半導体レーザ以外のダイオード等の能動素子、受動素子等を用いてもよい。要するに、本発明は、半導体基板と、複数の結晶層を含んだ積層部を有し、ウェハからへき開によってチップに分離して半導体素子として利用可能な半導体素子構造であれば、その構成、用途によって限定されるものではない。

以上のような本発明の各実施の形態は、半導体ウェハを半導体レーザチップに形成する際に、共振器端面のクラック及び活性層近傍の段差の発生を抑制し、良好な共振器端面を容易に得ることができる効果がある。

本発明にかかる半導体ウェハ、及びその製造方法は、へき開方向に沿った端面を有する半導体素子の歩留を向上させることが可能な効果を有し、その一例として、光ストレージ分野、医療分野、その他、幅広い応用範囲における半導体レーザとして有用である。

本発明の実施の形態１による半導体レーザ素子の斜視図である。 図１（ａ）のＡ’−Ａ直線による断面図である。 図１（ａ）のＢ’−Ｂ直線による断面図である。 （ａ）本発明の実施の形態１による半導体レーザ素子の作用効果を説明するための図である。（ｂ）本発明の実施の形態１による半導体レーザ素子の作用効果を説明するための図である。（ｃ）本発明の実施の形態１による半導体レーザ素子の作用効果を説明するための図である。（ｄ）本発明の実施の形態１による半導体レーザ素子の作用効果を説明するための図である。 本発明の実施の形態１による半導体レーザ素子の元となる半導体レーザウェハの平面図である。 （ａ）本発明の実施の形態１による半導体レーザ素子の凹部内壁表面の表面段差とＣＯＤ不良率との関係を示した図である。（ｂ）本発明の実施の形態１による半導体レーザ素子の凹部内壁表面の表面段差とＣＯＤ不良率との関係を示した図である。 （ａ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。（ｂ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。 （ａ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。（ｂ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。 （ａ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。（ｂ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。 （ａ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。（ｂ）本発明の実施の形態１による半導体レーザ素子の製造方法を説明するための図である。 （ａ）本発明の実施の形態３による半導体レーザ素子の斜視図である。（ｂ）図９（ａ）のＡ’−Ａ直線による断面図である。 本発明の実施の形態３による半導体レーザ素子の元となる半導体レーザウェハの平面図である。 （ａ）本発明の実施の形態４による半導体レーザ素子の製造方法を説明するための図である。（ｂ）本発明の実施の形態４による半導体レーザ素子の製造方法を説明するための図である。 （ａ）本発明の実施の形態５による半導体レーザ素子の斜視図である。（ｂ）図１２（ａ）のＡ’−Ａ直線による断面図である。（ｃ）図１２（ａ）のＢ’−Ｂ直線による断面図である。 本発明の実施の形態５による半導体レーザ素子の元となる半導体レーザウェハの平面図である。 （ａ）本発明の実施の形態６による半導体レーザ素子の製造方法を説明するための図である。（ｂ）本発明の実施の形態６による半導体レーザ素子の製造方法を説明するための図である。 （ａ）従来の技術における２波長モノリシック集積型半導体レーザ素子の製造工程を説明するための図である。（ｂ）従来の技術における２波長モノリシック集積型半導体レーザ素子の製造工程を説明するための図である。（ｃ）従来の技術における２波長モノリシック集積型半導体レーザ素子の製造工程を説明するための図である。 （ａ）従来の技術における２波長モノリシック集積型半導体レーザ素子の製造工程を説明するための図である。（ｂ）従来の技術における２波長モノリシック集積型半導体レーザ素子の製造工程を説明するための図である。（ｃ）従来の技術における２波長モノリシック集積型半導体レーザ素子の製造工程を説明するための図である。 （ａ）従来の技術における２波長モノリシック集積型半導体レーザ素子の問題を説明するための図である。（ｂ）従来の技術における２波長モノリシック集積型半導体レーザ素子の問題を説明するための図である。（ｃ）従来の技術における２波長モノリシック集積型半導体レーザ素子の問題を説明するための図である。（ｄ）従来の技術における２波長モノリシック集積型半導体レーザ素子の問題を説明するための図である。 従来の技術における２波長モノリシック集積型半導体レーザ素子の元となる半導体レーザウェハの平面図である。

符号の説明

５０、１０１、４０１、５０１ ｎ型ＧａＡｓ基板
５１、１０２、４０２、５０２ ｎ型ＧａＡｓバッファ層
５２ ｎ型ＡｌＧａＡｓクラッド層
５３ 活性層（発振波長７８０ｎｍの多重量子井戸構造）
５４ ｐ型ＡｌＧａＡｓクラッド層
５５、６０ ｐ型ＧａＡｓキャップ層
５６ ｎ型ＧａＩｎＰバッファ層
５７ ｎ型ＡｌＧａＩｎＰクラッド層
５８ 活性層（発振波長７８０ｎｍの多重量子井戸構造）
５９ ｐ型ＡｌＧａＩｎＰクラッド層
７１、１２４ 凹段差
７２、１２５ 凸段差
７３、７４ クラック
１０３、４０３、５０３ ｎ型ＡｌＧａＩｎＰクラッド層
１０４、４０４、５０４ ＧａＡｓ／ＡｌＧａＡｓ系活性層
１０５、４０５、５０５ ｐ型ＡｌＧａＩｎＰ第１クラッド層
１０６、４０６、５０６ ｐ型ＧａＩｎＰエッチングストップ層
１０７、４０７、５０７ ｐ型ＡｌＧａＩｎＰ第２クラッド層
１０８、４０８、５０８ ｐ型ＧａＩｎＰ中間層
１０９、４０９、５０９ ｐ型ＧａＡｓコンタクト層
１１２、４１２、５１２ ｎ型ＧａＡｓバッファ層
１１３、４１３、５１３ ｎ型ＡｌＧａＩｎＰクラッド層
１１４、４１４、５１４ ＧａＩｎＰ／ＡｌＧａＩｎＰ系活性層
１１５、４１５、５１５ ｐ型ＡｌＧａＩｎＰ第１クラッド層
１１６、４１６、５１６ ｐ型ＧａＩｎＰエッチングストップ層
１１７、４１７、５１７ ｐ型ＡｌＧａＩｎＰ第２クラッド層
１１８、４１８、５１８ ｐ型ＧａＩｎＰ中間層
１１９、４１９、５１９ ｐ型ＧａＡｓコンタクト層
１２１、４２１、５２１ 電流ブロック層
１２２、４２２、５２２ ｐ側電極
１２３、３２３、４２３、５２３ ｎ側電極
１３０、１７０、４３０、５３０ 素子分離溝
１４０ 側壁表面
１５０ 分割線
１６０ ストライプ

Claims (14)

1. 複数の半導体素子構造が形成される半導体ウェハであって、
   半導体基板と、
   前記半導体基板上に形成された複数の結晶層を含み、所定のへき開方向を有する積層部とを備え、
   前記積層部は、
   並列する前記半導体素子構造同士を分離するための素子分離溝と、
   前記へき開方向に沿って定められた所定の分割線と前記素子分離溝との交差位置、又は前記分割線上であって前記素子分離溝と隣接する位置に設けられた凹部とを有し、
   前記凹部の内壁は、実質上段差なく形成されている、半導体ウェハ。
2. 前記凹部の、前記内壁が実質上段差なく形成されている、とは、
   前記内壁に段差を有しないこと、又は、
   前記内壁の表面に、８ｎｍ以下の凸段差若しくは１２０ｎｍ以下の凹段差が形成されていること、
   である、請求項１に記載の半導体ウェハ。
3. 前記凹部は、少なくともドライエッチングによって実質上段差なく形成されている、請求項１に記載の半導体ウェハ。
4. 前記分割線上であって、ウェハ本体の端部に形成される前記半導体素子構造より外側に設けられている凹部をさらに備え、
   前記凹部の内壁は、実質上段差なく形成されている、請求項１に記載の半導体ウェハ。
5. 前記凹部は、前記素子分離溝と並行な方向に延伸した溝形状を有している、請求項１から４のいずれかに記載の半導体ウェハ。
6. 前記半導体素子構造は半導体レーザ素子構造であって、
   前記複数の結晶層は、前記半導体基板上の上部に設けられた第１のクラッド層と、
   前記第１のクラッド層の上部に設けられた活性層と、
   前記活性層の上部に設けられた第２のクラッド層とを有し、
   前記分割線は、前記半導体レーザ素子のレーザの共振器長に対応した間隔で定められている、請求項１から４のいずれかに記載の半導体ウェハ。
7. 請求項１から６のいずれかに記載の半導体ウェハを、前記分割線と、所定本数毎の前記素子分離溝とに沿って分離することにより得られる単数又は複数の前記半導体素子構造を備えた、半導体素子。
8. １本の前記素子分離溝をその間に挟む一対の前記半導体素子構造を有し、
   前記一対の前記半導体素子構造は、発振波長が６５０ｎｍ帯の半導体レーザ、発振波長が７８０ｎｍ帯の半導体レーザのそれぞれに対応するものである、請求項７に記載の半導体素子。
9. 複数の半導体素子構造が形成される半導体ウェハの製造方法であって、
   半導体基板上に、所定のへき開方向を有する複数の結晶層を積層して積層部を作成する工程と、
   前記積層部上に、並列する前記半導体素子構造同士を分離するための素子分離溝を設ける工程と、
   前記へき開方向に沿って定められた所定の分割線と前記素子分離溝との交差位置、又は前記分割線上であって前記素子分離溝と隣接する位置に、その内壁が実質上段差を有さない凹部を設ける工程とを備えた、半導体ウェハの製造方法。
10. 前記凹部を設ける工程は、
    前記凹部を、その内壁に段差を有さないように形成すること、又は、
    前記凹部の前記内壁の表面に、８ｎｍ以下の凸段差若しくは１２０ｎｍ以下の凹段差を形成すること、
    を含む工程である、請求項９に記載の半導体ウェハの製造方法。
11. 前記凹部を設ける工程を、少なくともドライエッチングによって行う、請求項９に記載の半導体ウェハの製造方法。
12. 前記分割線上であって、ウェハ本体の端部に形成される前記半導体素子構造より外側に、その内壁が実質上段差を有さない凹部を設ける工程をさらに備えた、請求項９に記載の半導体ウェハの製造方法。
13. 前記凹部を設ける工程は、前記凹部を、前記素子分離溝と並行な方向に延伸した溝形状として設ける工程を含む、請求項９から１２のいずれかに記載の半導体ウェハの製造方法。
14. 請求項９に記載の半導体ウェハの製造方法により製造された半導体ウェハを、前記分割線と、所定本数毎の前記素子分離溝とに沿って分離する工程を備え、
    前記半導体ウェハから、単数又は複数の前記半導体素子構造を有する複数の半導体素子を作成する、半導体素子の製造方法。

Images