JP2004228502A

JP2004228502A - モノリシック半導体レーザおよび製造方法

Info

Publication number: JP2004228502A
Application number: JP2003017571A
Authority: JP
Inventors: Kentaro Tada; 健太郎多田
Original assignee: NEC Compound Semiconductor Devices Ltd
Current assignee: NEC Compound Semiconductor Devices Ltd
Priority date: 2003-01-27
Filing date: 2003-01-27
Publication date: 2004-08-12

Abstract

【課題】波長の異なるレーザビームを１つのチップから発するレーザにおいて各レーザ光の発光点の高さを高精度に一致させる手段を提供する。
【解決手段】１つのチップ上に、波長が７８０ｎｍのレーザビームを発するストライプ型の導波路１０と、波長が６５０ｎｍのレーザビームを発するストライプ型の導波路２０とを、各レーザ素子部の仕様による一連のエピタキシャル層として構成する。基板１０１と基板に近いクラッド層の双方に対して選択的にエッチングできるエッチングストッパ層１０３，１２１を設け、最初に形成されたレーザ素子部の仕様による一連のエピタキシャル層のエッチング時に基板１０１もエッチングされることを防ぐことにより、基板１０１の底面から各々の発光点までの距離が±１μｍ以内の精度で一致させることを可能にする。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、光ディスク装置のピックアップ用光源、その他の電子装置、情報処理装置、通信装置に必要な光源として用いられる半導体レーザ、およびその製造方法に関する。
【０００２】
【従来の技術】
波長の異なるレーザビームを１つのチップから発するレーザの構造および製造方法の一例が、特許文献１に開示されている。同文献に開示されている半導体レーザを光源として用いた場合、波長６５０ｎｍと７８０ｎｍのレーザ光を発する光源を１チップ構成で実現でき、例えばＣＤとＤＶＤの双方を読み取ることの出来るレーザ光源を低コストで提供することが可能となる。
【０００３】
上記特許文献１に開示されている半導体レーザは、第１の波長のレーザ光を放出する第１のレーザ素子部と、第１の波長とは異なる第２の波長のレーザ光を放出する第２のレーザ素子部とが、一連のエピタキシャル層としてＧａＡｓ基板上に並列に配置された構成となっている。
【０００４】
そして、前記第１のレーザ素子部は、ＩｎＧａＡｌＰ第１クラッド層と、該第１クラッド層の上に設けられた活性層と、該活性層の上に設けられたＩｎＧａＡｌＰ第２クラッド層とを有し、前記第２のレーザ素子部は、ＩｎＧａＡｌＰ第１クラッド層と、該第１クラッド層の上に設けられた活性層と、該活性層の上に設けられたＩｎＧａＡｌＰ第２クラッド層とを有し、前記第１のレーザ素子部における前記第２のクラッド層の層厚と、前記第２のレーザ素子部における前記第２のクラッド層の層厚とをほぼ同一とし、エッチングストップ層を設けることにより凸ストライブ導波路形成のためのエッチング加工を制御よく確実に行えるようにしている。
【０００５】
また、上記特許文献１に開示されている半導体レーザの製造工程は、先ず、ＧａＡｓ基板上に、第１の波長のレーザ光を放出する第１のレーザ素子部の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させた後、フォトリソグラフィ技術及びエッチング技術により、このエピタキシャル成長層の一部を上記ＧａＡｓ基板上から除去する。
【０００６】
次に、この第１のレーザ素子部の仕様による一連のエピタキシャル層の一部が除去されたＧａＡｓ基板上に、第２の波長のレーザ光を放出する第２のレーザ素子部の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させ、第１のレーザ素子部の仕様による一連のエピタキシャル層上に成長した第２のレーザ素子部の仕様による一連のエピタキシャル層はフォトリソグラフィ技術及びエッチング技術により除去することにより、第１のレーザ素子部の仕様による一連のエピタキシャル層と第２のレーザ素子部の仕様による一連のエピタキシャル層を、ＧａＡｓ基板上に並列に配置する。
【０００７】
次に、フォトリソグラフィ技術及びエッチング技術により、それぞれのレーザ素子部に凸ストライプ状に加工された第３クラッド層を形成し、エッチングで除去された第３クラッド層の周囲にＧａＡｓ電流阻止層を形成する。さらに、埋め込み層を成長させ、両レーザ素子部間に分離溝を形成し、それぞれのレーザ素子部に独立の電極を形成した後、ＧａＡｓ基板の裏面に共通電極を形成することにより、波長の異なるレーザビームを１つのチップから発するレーザを構成している。
【０００８】
特許文献１では、第１のレーザ素子部における第２のクラッド層の層厚と、第２のレーザ素子部における第２のクラッド層の層厚とをほぼ同一とし、第２のクラッド層と凸ストライブ導波路形成のための第３クラッド層との間にエッチングストップ層を設けることにより、凸ストライブ導波路形成のためのエッチング加工を制御よく確実に行え、エピタキシャル層側の表面がほぼ平坦に形成され、エピタキシャル層側へのヒートシンクの装着が容易となる構成としている。
【０００９】
【特許文献１】
特開２０００−１１４１７号公報
【００１０】
【発明が解決しようとする課題】
上記特許文献１に記載された製造工程を用いた場合、第１の波長のレーザ光を放出する第１のレーザ素子部の仕様による一連のエピタキシャル層の一部をエッチングによりＧａＡｓ基板上から除去する際に、エッチングによりＧａＡｓ基板も一部エッチングされる虞があり、該除去したＧａＡｓ基板上に第２の波長のレーザ光を放出する第２のレーザ素子部の仕様による一連のエピタキシャル層を成長させた場合、第１の波長のレーザ光の発光点の高さと第２の波長のレーザ光の発光点の高さを正確に一致させることができないという問題が発生する。
【００１１】
図８は、上記従来の方法によりモノリシック２波長半導体レーザを製造した場合の、それぞれのレーザ素子部の仕様による一連のエピタキシャル層の構造を示している。
【００１２】
図８において、１０は発振波長λ１のレーザ素子部、２０は発振波長λ２のレーザ素子部である。発振波長λ１のレーザ素子部１０は、例えば、ｎ型ＧａＡｓ基板２０１上に、ｎ型ＧａＡｓ緩衝層２０２、ｎ型ＡｌＧａＡｓクラッド層２０３、ノンドープＡｌＧａＡｓガイド層２０４、ＭＱＷ（ｍｕｌｔｉｐｌｅｑｕａｎｔｕｍｗｅｌｌ）活性層２０５、ノンドープＡｌＧａＡｓガイド層２０６、ノンドープＡｌＧａＡｓクラッド層２０７、ｐ−ＧａＡｓキャップ層２０８が、ＭＯＣＶＤ結晶成長法により第１のエピタキシャル層として積層される。
【００１３】
発振波長λ２のレーザ素子部２０は、同じｎ型ＧａＡｓ基板１０１上に、例えば、ｎ型ＧａＡｓ緩衝層２１１、（ＡｌＧａ）ＩｎＰクラッド層２１２、ノンドープ（ＡｌＧａ）ＩｎＰガイド層２１３、ＭＱＷ活性層２１４、ノンドープ（ＡｌＧａ）ＩｎＰガイド層２１５、（ＡｌＧａ）ＩｎＰクラッド層２１６、ｐ−ＧａＡｓキャップ層２１７が、ＭＯＣＶＤ結晶成長法により第２のエピタキシャル層として積層される。
【００１４】
このモノリシック２波長半導体レーザの製造工程は、上記特許文献１に記載されているように、先ず、ＧａＡｓ基板２０１上に、波長λ１のレーザ光を放出する第１のレーザ素子部１０の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させた後、フォトリソグラフィ技術及びエッチング技術により、このエピタキシャル成長層の一部をＧａＡｓ基板２０１上から除去し、次に、この第１のレーザ素子部１０の仕様による一連のエピタキシャル層が除去されたＧａＡｓ基板２０１上に、波長λ２のレーザ光を放出する第２のレーザ素子部２０の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させ、第１のレーザ素子部の仕様による一連のエピタキシャル層と第２のレーザ素子部の仕様による一連のエピタキシャル層が、ＧａＡｓ基板２０１上に並列に配置されるように構成される。
【００１５】
上記製造工程において、ＧａＡｓ基板２０１上から第１のレーザ素子部１０の仕様による一連のエピタキシャル層を除去する工程中に、ＧａＡｓ基板２０１と第１のレーザ素子部１０の仕様による一連のエピタキシャル層との界面で正確にエッチングを止めることが難しく、意図以上にエッチングしてしまうことが多い。その結果エッチングされた領域のＧａＡｓ基板２０１が薄くなって、その表面の高さが低くなってしまうことがある。
【００１６】
そのため、このエッチングしすぎた基板２０１上に第２エピタキシャル層を積層すると、第１エピタキシャル層と第２エピタキシャル層の活性層の高さが揃わなくなる。これは、ＤＶＤとＣＤの双方を読み取るための光ディスク用光源として望ましいことではない。また、第１エピタキシャル層と第２エピタキシャル層を分離する分離溝部分は、複数回のエッチングに曝されるのでより深くエッチングされ、平坦にならないという問題がある。
【００１７】
光ピックアップにおいては、２つのレーザに使用する光学系を可能な限り共通にして、部材数の低減を図ることがコストの観点から望ましく、２つの発光点の高さを揃えることは、部材数の低減および光学系の簡素化に貢献する。また、分離溝を平坦にすることは、自動へき開時などの画像認識用に分離溝上に設けられたマーカを識別しやすくする。
【００１８】
本発明の目的は、上記従来技術の問題点に鑑み、第１エピタキシャル層と第２エピタキシャル層の活性層の高さを高精度に揃えることを可能にし、ＤＶＤとＣＤの双方を読み取るための光ディスク用光源としてより低コストで使い易いモノリシック２波長半導体レーザを提供することにある。
【００１９】
【課題を解決するための手段】
本発明は、半導体基板上にエピタキシャル成長で積層された半導体ダブルへテロ層構造によって構成され、且つ互いに波長が異なるレーザビームを発するｎ（ｎ≧２）本のストライプ型の導波路を有する１チップ型の半導体レーザにおいて、前記半導体基板と該基板に近いクラッド層の双方に対して選択的にエッチングできるエッチングストッパ層を有していることを特徴とする。
【００２０】
また、前記ｎ（ｎ≧２）本のレーザビームの各波長は互いに５０ｎｍ以上異なっており、且つ隣り合う前記導波路間の距離は５０μｍ以上２００μｍ以内であり、且つ前記半導体基板の底面から各々の発光点までの距離は±１μｍ以内の精度で一致していることを特徴とする。
【００２１】
また、本発明の半導体レーザは、前記ストライプ型の導波路が２本であって、それぞれの導波路から発するレーザビームの波長は、６５０ｎｍ±３０ｎｍと７８０ｎｍ±３０ｎｍであることを特徴とする。
【００２２】
また、本発明の半導体レーザは、基板とエッチングストッパ層の間に生じるヘテロ障壁を緩和するためのヘテロ緩衝層を有していることを特徴とする。
【００２３】
また、本発明の半導体レーザは、基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを用いており、且つ前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層のヘテロ緩衝層としてＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦０．６）層を有していることを特徴とする。
【００２４】
また、本発明の半導体レーザは、基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを、クラッド層としてＡｌＧａＡｓまたは（Ａｌ_ｙＧａ_１−ｙ）_０．５Ｉｎ_０．５Ｐ（０．５≦ｙ≦１）を用いており、且つ前記ＧａＩｎＰエッチングストッパ層と前記クラッド層のヘテロ緩衝層として（Ａｌ_ｚＧａ_１−ｚ）_０．５Ｉｎ_０．５Ｐ（０≦ｚ≦ｙ）層を有していることを特徴とする。
【００２５】
また、本発明の半導体レーザは、基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを、クラッド層としてＡｌＧａＡｓまたは（Ａｌ_ｙＧａ_１−ｙ）_０．５Ｉｎ_０．５Ｐ（０．５≦ｙ≦１）を用いており、且つ前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層のヘテロ緩衝層としてＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦０．６）層を有し、且つ前記ＧａＩｎＰエッチングストッパ層と前記クラッド層のヘテロ緩衝層として（Ａｌ_ｚＧａ_１−ｚ）_０．５Ｉｎ_０．５Ｐ（０≦ｚ≦ｙ）層を有していることを特徴とする。
【００２６】
また、本発明の半導体レーザは、基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを、クラッド層として（Ａｌ_ｙＧａ_１−ｙ）_０．５Ｉｎ_０．５Ｐ（０．５≦ｙ≦１）を用いており、且つ前記ＧａＩｎＰエッチングストッパ層と前記クラッド層の間にＧａＡｓヘテロ緩衝層とＧａＩｎＰヘテロ緩衝層を有し、且つ前記ＧａＩｎＰヘテロ緩衝層と前記クラッド層のヘテロ緩衝層として（Ａｌ_ｚＧａ_１−ｚ）_０．５Ｉｎ_０．５Ｐ（０≦ｚ≦ｙ）層を有していることを特徴とする。
【００２７】
また、本発明の半導体レーザの製造方法は、ＧａＡｓ基板上にＭＯＣＶＤ結晶成長法によりＧａＩｎＰエッチングストッパ層を積層する第１の工程と、該ＧａＩｎＰエッチングストッパ層の上に第１の波長のレーザ光を放出する第１のレーザ素子部の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させる第２の工程と、フォトリソグラフィ技術及びエッチング技術により、前記第１のレーザ素子部の仕様による一連のエピタキシャル層と前記ＧａＩｎＰエッチングストッパ層を前記ＧａＡｓ基板上の一部の領域から除去する第３の工程と、該第３の工程を経たＧａＡｓ基板上にＭＯＣＶＤ結晶成長法によりＧａＩｎＰエッチングストッパ層を積層する第４の工程と、該第４の工程で積層されたＧａＩｎＰエッチングストッパ層の上に第２の波長のレーザ光を放出する第２のレーザ素子部の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させる第５の工程と、フォトリソグラフィ技術及びエッチング技術により、前記第１のレーザ素子部の仕様による一連のエピタキシャル層上に成長した前記第２のレーザ素子部の仕様による一連のエピタキシャル層および前記ＧａＩｎＰエッチングストッパ層を除去する第６の工程とを含み、前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層の選択エッチャントとして、塩酸を用いることを特徴とする。
【００２８】
また、本発明の半導体レーザの製造方法は、前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層の間に、ＭＯＣＶＤ結晶成長法によりヘテロ緩衝層を積層する工程を含むことを特徴とする。
【００２９】
【発明の実施の形態】
図１は、本発明の実施形態に係るモノリシック２波長半導体レーザの構造を示す断面図である。図１において、１０は発振波長７８０ｎｍのレーザ素子部、２０は発振波長６５０ｎｍのレーザ素子部である。
【００３０】
発振波長７８０ｎｍのレーザ素子部１０は、ｎ型ＧａＡｓ基板１０１上に、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓヘテロ緩衝層１０２、ｎ型ＧａＩｎＰエッチングストッパ層１０３、ｎ型Ａｌ_０．３Ｇａ_０．７Ａｓヘテロ緩衝層１０４、ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓクラッド層１０７、ノンドープＡｌ_０．７Ｇａ_０．３Ａｓクラッド層１０８、ノンドープＡｌ_０．３Ｇａ_０．７Ａｓガイド層１０９、ＭＱＷ（ｍｕｌｔｉｐｌｅｑｕａｎｔｕｍｗｅｌｌ）活性層１１０、ノンドープＡｌ_０．３Ｇａ_０．７Ａｓガイド層１１１、ノンドープＡｌ_０．８Ｇａ_０．３Ａｓクラッド層１１２、ｐ型Ａｌ_０．８Ｇａ_０．３Ａｓクラッド層１１３、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１１４、ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐヘテロ緩衝層１１５、ｐ型ＧａＩｎＰヘテロ緩衝層１１６、ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓヘテロ緩衝層１１７、ｐ−ＧａＡｓキャップ層１１８が、ＭＯＣＶＤ結晶成長法により第１のエピタキシャル層として積層されている。
【００３１】
発振波長６５０ｎｍのレーザ素子部２０は、同じｎ型ＧａＡｓ基板１０１上に、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓヘテロ緩衝層１０２、ｎ型ＧａＩｎＰエッチングストッパ層１２１、ｎ型ＧａＡｓヘテロ緩衝層１２２、ｎ型ＧａＩｎＰヘテロ緩衝層１２３、ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２４、ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２５、ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層１２６、ＭＱＷ活性層１２７、ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層１２８、ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２９、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１３０、ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐヘテロ緩衝層１３１、ｐ型ＧａＩｎＰヘテロ緩衝層１３２、ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓヘテロ緩衝層１３３、ｐ−ＧａＡｓキャップ層１３４が、ＭＯＣＶＤ結晶成長法により第２のエピタキシャル層として積層されている。
【００３２】
第１及び第２のエピタキシャル層の上には、ｎ型ＧａＡｓブロック層１４１が選択的に積層され、さらにその上にｐ型ＧａＡｓコンタクト層１４２が積層される。本発明のモノリシック２波長半導体レーザでは、ｎ型ＧａＡｓ基板１０１と基板に近いクラッド層の双方に対して選択的にエッチングできるエッチングストッパ層１０３が配置されているので、基板とエピタキシャル層との界面で正確にエッチングを止めることが可能となり、第１エピタキシャル層と第２エピタキシャル層の活性層の高さを容易に揃えることができる。
【００３３】
また、本実施形態では、エッチングストッパ層１０３とｎ型ＧａＡｓ基板１０１の間、およびエッチングストッパ層１０３とｎ型Ａｌ_０．７Ｇａ_０．３Ａｓクラッド層１０７の間に、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓヘテロ緩衝層１０２、およびｎ型Ａｌ_０．３Ｇａ_０．７Ａｓヘテロ緩衝層１０４を設けることにより、ヘテロギャップを緩和して電気抵抗の増大を抑えている。エッチングストッパ層を挿入することによりヘテロ障壁が生じて電気抵抗が高くなるが、エッチングストッパ層とＧａＡｓ基板、あるいはエッチングストッパ層とクラッド層の間にヘテロ緩和層を設けることでヘテロ障壁を小さくすることができ、電気抵抗の増大が抑えられる。
【００３４】
同様に、エッチングストッパ層１２１とｎ型ＧａＡｓ基板１０１の間、およびエッチングストッパ層１２１とｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２４の間にも、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓヘテロ緩衝層１０２、およびｎ型ＧａＡｓヘテロ緩衝層１２２、ｎ型ＧａＩｎＰヘテロ緩衝層１２３を設けることにより、ヘテロギャップを緩和して電気抵抗の増大を抑えている。
【００３５】
図２〜図７は、本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。以下、本発明のモノリシック２波長半導体レーザの製造工程を、図２〜図７を参照して説明する。
【００３６】
まず図２に示すように、ｎ型ＧａＡｓ基板１０１上にＭＯＣＶＤ結晶成長法により、第１のエピタキシャル層として、ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓヘテロ緩衝層１０２、ｎ型ＧａＩｎＰエッチングストッパ層１０３、ｎ型Ａｌ_０．３Ｇａ_０．７Ａｓヘテロ緩衝層１０４、ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓクラッド層１０７、ノンドープＡｌ_０．７Ｇａ_０．３Ａｓクラッド層１０８、ノンドープＡｌ_０．３Ｇａ_０．７Ａｓガイド層１０９、ＭＱＷ（ｍｕｌｔｉｐｌｅｑｕａｎｔｕｍｗｅｌｌ）活性層１１０、ノンドープＡｌ_０．３Ｇａ_０．７Ａｓガイド層１１１、ノンドープＡｌ_０．８Ｇａ_０．３Ａｓクラッド層１１２、ｐ型Ａｌ_０．８Ｇａ_０．３Ａｓクラッド層１１３、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１１４、ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐ緩衝層１１５、ｐ型ＧａＩｎＰ緩衝層１１６、ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ緩衝層１１７、ｐ−ＧａＡｓキャップ層１１８を積層する。
【００３７】
次に、図３に示すように、フォトリソグラフィで酸化膜マスクを形成した後、第１のエピタキシャル層の一部をエッチングする。
【００３８】
その際、先ず、ｐ−ＧａＡｓキャップ層１１８、ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ緩衝層１１７を燐酸系エッチャントでエッチングし、次にｐ型ＧａＩｎＰ緩衝層１１６、ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐ緩衝層１１５、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１１４を塩酸でエッチングし、次にｐ型Ａｌ_０．８Ｇａ_０．３Ａｓクラッド層１１３、ノンドープＡｌ_０．８Ｇａ_０．３Ａｓクラッド層１１２、ノンドープＡｌ_０．３Ｇａ_０．７Ａｓガイド層１１１、ＭＱＷ活性層１１０、ノンドープＡｌ_０．３Ｇａ_０．７Ａｓガイド層１０９、ノンドープＡｌ_０．７Ｇａ_０．３Ａｓクラッド層１０８、ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓクラッド層１０７、ｎ型Ａｌ_０．３Ｇａ_０．７Ａｓヘテロ緩衝層１０４を燐酸系エッチャントでエッチングし、最後にｎ型ＧａＩｎＰエッチングストッパ層１０３を塩酸でエッチングする。
【００３９】
次に、図４に示すように、ＭＯＣＶＤ結晶成長法により、第２のエピタキシャル層として、ＧａＡｓ基板１０１上に、ｎ型ＧａＩｎＰエッチングストッパ層１２１、ｎ型ＧａＡｓ緩衝層１２２、ｎ型ＧａＩｎＰ緩衝層１２３、ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２４、ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２５、ノンドープ（Ａｌ_０．３ _５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層１２６、ＭＱＷ活性層１２７、ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層１２８、ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２９、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１３０、ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐ緩衝層１３１、ｐ型ＧａＩｎＰ緩衝層１３２、ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ緩衝層１３３、ｐ−ＧａＡｓキャップ層１３４を積層する。
【００４０】
次に、図５に示すように、フォトリソグラフィで酸化膜マスクを形成した後、第２のエピタキシャル層の一部をエッチングする。その際、ｐ−ＧａＡｓキャップ層１３４、ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ緩衝層１３３を燐酸系エッチャントでエッチングし、次にｐ型ＧａＩｎＰ緩衝層１３２、ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐ緩衝層１３１、ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１３０、ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２９、ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層１２８、ＭＱＷ活性層１２７、ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層１２６、ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２５、ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層１２４、ｎ型ＧａＩｎＰ緩衝層１２３を塩酸でエッチングし、次にｎ型ＧａＡｓ緩衝層１２２を燐酸系エッチャントでエッチングし、最後にｎ型ＧａＩｎＰエッチングストッパ層１２１を塩酸でエッチングする。
【００４１】
次に、図６に示すように、フォトリソグラフィで酸化膜マスクを形成した後、ウェットエッチングで第１のエピタキシャル層と第２のエピタキシャル層に同時にメサを形成し、ｎ型ＧａＡｓブロック層１４１を選択的に積層した後、酸化膜を除去してｐ型ＧａＡｓコンタクト層１４２を積層する。
【００４２】
次に、図７に示すように、フォトリソグラフィで酸化膜マスクを形成した後、ウェットエッチングで第１のエピタキシャル層と第２のエピタキシャル層の間に積層されたｐ型ＧａＡｓコンタクト層１４２とｎ型ＧａＡｓブロック層１４１をエッチングする。
【００４３】
この後、ｐ側、ｎ側それぞれに電極を形成し、３００μｍ四方のチップにへき開して、６５０ｎｍと７８０ｎｍの２種類の波長を発振するモノリシック２波長半導体レーザが構成される。
【００４４】
本実施形態では、エッチングストッパ層１０３，１２１としてＧａＩｎＰ層を用いることにより、ＡｌＧａＡｓ系半導体層とＡｌＧａＩｎＰ系半導体層の双方に対して選択的なエッチングが可能となる。そのため、赤外の波長を有するＡｌＧａＡｓ系半導体レーザと可視域の波長を有するＡｌＧａＩｎＰ系半導体レーザの双方を同一ＧａＡｓ基板上に作製でき、かつ発光点の高さを高精度で一致させることが出来る。
【００４５】
特にＧａＩｎＰは、燐酸系エッチャントなどを用いた場合、Ａｓ系化合物に対して大きな選択比を有し、事実上完全なエッチングストッパ層として働く。一般にメサ側面上のエッチングの様相は、平坦部とは大きく異なり、容易には推測できない。例えば、成長層の組成、格子定数のずれなどから、平坦部に比べて、エッチング耐性が劣り、エッチングストッパ層が破れることが懸念される。しかしながら、そのような場合でも、ＧａＩｎＰは燐酸系エッチャントに対して十分なエッチング耐性を保持できることが確認できた。
【００４６】
したがって、第１のレーザビームを発する部分をメサ上に形成し、その後、第２のレーザビームを発する層構造を積層し、かつ不要部分を後にエッチングで除去するような製作工程が必要な場合に、ＧａＩｎＰは極めて有用なエッチングストッパ層と言える。
【００４７】
本実施形態のモノリシック２波長半導体レーザにおける２つの発光点の基板からの高さの差を測定したところ、０．２μｍであった。また、同半導体レーザの電流値２０ｍＡでの電圧を測定したところ、２．００Ｖと従来構造のものより、０．１Ｖ低かった。
【００４８】
【発明の効果】
本発明によれば、同一基板上に形成された１個のチップから波長が異なる複数のレーザビームを発する半導体レーザにおいて、同レーザの製造過程で、両レーザビームの発光点の高さが不揃いになることを防止することができる。
【００４９】
また、同一基板上に形成された１個のチップから波長が異なる複数のレーザビームを発する半導体レーザにおいて、同レーザの製造過程で、隣り合うチップ間に底面形状が平坦な分離溝を容易に形成することができる。
【００５０】
また、ＧａＡｓ基板とエッチングストッパ層の間およびクラッド層とエッチングストッパ層の間に、ヘテロ緩和層を設けた場合には、エッチングストッパ層を設けたことによるヘテロ障壁を小さくすることができ、電気抵抗の増大を抑えることが可能となる。
【００５１】
また、エッチングストッパ層として、ＧａＩｎＰ層を用いた場合には、ＡｌＧａＡｓ系半導体層とＡｌＧａＩｎＰ系半導体層の双方に対して選択的なエッチングが可能となるため、赤外の波長を有するＡｌＧａＡｓ系半導体レーザと可視域の波長を有するＡｌＧａＩｎＰ系半導体レーザの双方を同一ＧａＡｓ基板上に作製でき、かつ発光点の高さを精度よく一致させることが出来る。特にＧａＩｎＰは、燐酸系エッチャントなどを用いた場合、Ａｓ系化合物に対して大きな選択比を有し、事実上完全なエッチングストッパ層として働くため、ＧａＡｓ基板がエッチングされる虞はなく両レーザビームの発光点の高さを高精度に揃えることが可能となる。
【００５２】
また本発明のモノリシック２波長半導体レーザを用いた光ピックアップにおいては、２つの発光点の高さが高精度に揃っているので、２つのレーザに使用する光学系を共通化することが容易となり、部材数の低減化と低コスト化に貢献する。また、分離溝を平坦にすることは、自動へき開時などの画像認識用に分離溝上に設けられたマーカを識別しやすくする。
【図面の簡単な説明】
【図１】本発明の実施形態に係るモノリシック２波長半導体レーザの構造を示す断面図である。
【図２】本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。
【図３】本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。
【図４】本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。
【図５】本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。
【図６】本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。
【図７】本発明の実施形態に係るモノリシック２波長半導体レーザの製造工程を示す図である。
【図８】従来例の構造を示す断面図である。
【符号の説明】
１０１ｎ型ＧａＡｓ基板
１０２ｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓヘテロ緩衝層
１０３ｎ型ＧａＩｎＰエッチングストッパ層
１０４ｎ型Ａｌ_０．３Ｇａ_０．７Ａｓヘテロ緩衝層
１０７ｎ型Ａｌ_０．７Ｇａ_０．３Ａｓクラッド層
１０８ノンドープＡｌ_０．７Ｇａ_０．３Ａｓ層クラッド層
１０９ノンドープＡｌ_０．３Ｇａ_０．７Ａｓ層ガイド層
１１０ＭＱＷ活性層
１１１ノンドープＡｌ_０．３Ｇａ_０．７Ａｓ層ガイド層
１１２ノンドープＡｌ_０．８Ｇａ_０．３Ａｓ層クラッド層
１１３ｐ型Ａｌ_０．８Ｇａ_０．３Ａｓ層クラッド層
１１４ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層
１１５ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐ緩衝層
１１６ｐ型ＧａＩｎＰ緩衝層
１１７ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ緩衝層
１１８ｐ−ＧａＡｓキャップ層
１２１ｎ型ＧａＩｎＰエッチングストッパ層
１２２ｎ型ＧａＡｓ緩衝層
１２３ｎ型ＧａＩｎＰ緩衝層
１２４ｎ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層
１２５ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層
１２６ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層
１２７ＭＱＷ活性層
１２８ノンドープ（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐガイド層
１２９ノンドープ（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層
１３０ｐ型（Ａｌ_０．７Ｇａ_０．３）_０．５Ｉｎ_０．５Ｐクラッド層
１３１ｐ型（Ａｌ_０．３５Ｇａ_０．６５）_０．５Ｉｎ_０．５Ｐ緩衝層
１３２ｐ型ＧａＩｎＰ緩衝層
１３３ｐ型Ａｌ_０．２５Ｇａ_０．７５Ａｓ緩衝層
１３４ｐ−ＧａＡｓキャップ層
１４１ｎ型ＧａＡｓブロック層
１４２ｐ型ＧａＡｓコンタクト層

Claims

半導体基板上にエピタキシャル成長で積層された半導体ダブルへテロ層構造によって構成され、且つ互いに波長が異なるレーザビームを発するｎ（ｎ≧２）本のストライプ型の導波路を有する１チップ型の半導体レーザにおいて、
前記半導体基板と該基板に近いクラッド層の双方に対して選択的にエッチングできるエッチングストッパ層を有していることを特徴とする半導体レーザ。
前記ｎ（ｎ≧２）本のレーザビームの各波長は互いに５０ｎｍ以上異なっており、且つ隣り合う前記導波路間の距離は５０μｍ以上２００μｍ以内であり、且つ前記半導体基板の底面から各々の発光点までの距離は±１μｍ以内の精度で一致していることを特徴とする請求項１に記載の半導体レーザ。
前記ストライプ型の導波路は２本であって、それぞれの導波路から発するレーザビームの波長は、６５０ｎｍ±３０ｎｍと７８０ｎｍ±３０ｎｍであることを特徴とする請求項１または２に記載の半導体レーザ。
前記半導体基板と前記エッチングストッパ層の間に生じるヘテロ障壁を緩和するためのヘテロ緩衝層を有していることを特徴とする請求項１〜３のいずれかに記載の半導体レーザ。
前記半導体基板に近いクラッド層と前記エッチングストッパ層の間に生じるヘテロ障壁を緩和するためのヘテロ緩衝層を有していることを特徴とする請求項１〜４のいずれかに記載の半導体レーザ。
前記半導体基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを用いており、且つ前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層のヘテロ緩衝層としてＡｌ_ｘＧａ_１−ｘＡｓ（０≦ｘ≦０．６）層を有していることを特徴とする請求項１〜５のいずれかに記載の半導体レーザ。
前記半導体基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを、クラッド層としてＡｌＧａＡｓまたは（Ａｌ_ｙＧａ_１− _ｙ）_０．５Ｉｎ_０．５Ｐ（０．５≦ｙ≦１）を用いており、且つ前記ＧａＩｎＰエッチングストッパ層と前記クラッド層のヘテロ緩衝層として（Ａｌ_ｚＧａ_１−ｚ）_０．５Ｉｎ_０．５Ｐ（０≦ｚ≦ｙ）層を有していることを特徴とする請求項１〜６のいずれかに記載の半導体レーザ。
前記半導体基板としてＧａＡｓを、前記エッチングストッパ層としてＧａＩｎＰを、クラッド層として（Ａｌ_ｙＧａ_１−ｙ）_０．５Ｉｎ_０．５Ｐ（０．５≦ｙ≦１）を用いており、且つ前記ＧａＩｎＰエッチングストッパ層と前記クラッド層の間にＧａＡｓヘテロ緩衝層とＧａＩｎＰヘテロ緩衝層を有し、且つ前記ＧａＩｎＰヘテロ緩衝層と前記クラッド層のヘテロ緩衝層として（Ａｌ_ｚＧａ_１−ｚ）_０．５Ｉｎ_０．５Ｐ（０≦ｚ≦ｙ）層を有していることを特徴とする請求項１〜７のいずれかに記載の半導体レーザ。
ＧａＡｓ基板上にＭＯＣＶＤ結晶成長法によりＧａＩｎＰエッチングストッパ層を積層する第１の工程と、該ＧａＩｎＰエッチングストッパ層の上に第１の波長のレーザ光を放出する第１のレーザ素子部の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させる第２の工程と、フォトリソグラフィ技術及びエッチング技術により、前記第１のレーザ素子部の仕様による一連のエピタキシャル層と前記ＧａＩｎＰエッチングストッパ層を前記ＧａＡｓ基板上の一部の領域から除去する第３の工程と、該第３の工程を経たＧａＡｓ基板上にＭＯＣＶＤ結晶成長法によりＧａＩｎＰエッチングストッパ層を積層する第４の工程と、該第４の工程で積層されたＧａＩｎＰエッチングストッパ層の上に第２の波長のレーザ光を放出する第２のレーザ素子部の仕様による一連のエピタキシャル層をＭＯＣＶＤ法により成長させる第５の工程と、フォトリソグラフィ技術及びエッチング技術により、前記第１のレーザ素子部の仕様による一連のエピタキシャル層上に成長した前記第２のレーザ素子部の仕様による一連のエピタキシャル層および前記ＧａＩｎＰエッチングストッパ層を除去する第６の工程とを含み、前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層の選択エッチャントとして、塩酸を用いることを特徴とする半導体レーザの製造方法。
前記ＧａＡｓ基板と前記ＧａＩｎＰエッチングストッパ層の間に、ＭＯＣＶＤ結晶成長法によりヘテロ緩衝層を積層する工程を含むことを特徴とする請求項９に記載の半導体レーザの製造方法。