JP2002057402A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JP2002057402A
JP2002057402A JP2000243340A JP2000243340A JP2002057402A JP 2002057402 A JP2002057402 A JP 2002057402A JP 2000243340 A JP2000243340 A JP 2000243340A JP 2000243340 A JP2000243340 A JP 2000243340A JP 2002057402 A JP2002057402 A JP 2002057402A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
light emitting
emitting device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000243340A
Other languages
English (en)
Other versions
JP4538921B2 (ja
Inventor
Shoji Hirata
照二 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000243340A priority Critical patent/JP4538921B2/ja
Publication of JP2002057402A publication Critical patent/JP2002057402A/ja
Application granted granted Critical
Publication of JP4538921B2 publication Critical patent/JP4538921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】基板上へのダイボンディング時のストレスに起
因する半導体中の結晶欠陥の発生や移動を抑制し、信頼
性を高めた半導体発光素子を提供する。 【解決手段】少なくとも第1導電型の第1クラッド層
と、活性層ALと、第2導電型の第2クラッド層の積層
体を含む半導体積層体10に対する電流注入ストライプ
領域において第1電極12が形成されており、ここで、
電流注入ストライプ領域内に、電流注入ストライプ領域
を複数の領域に分断するパターンのスリットSLなど、
所定のパターンの電極非形成領域が含まれており、第1
電極12は、電極非形成領域を除く電流注入ストライプ
領域に形成されている構成とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体発光素子
に関し、特に、基板などにダイボンディングしたときの
半導体への欠陥の発生を抑制して信頼性を高めた半導体
発光素子に関する。
【0002】
【従来の技術】今日、半導体発光素子であるレーザダイ
オードは、CD(コンパクトディスク)やDVD(デジ
タル多用途ディスク)などの光ディスク装置における再
生あるいは記録用の光源として、あるいはその他の電子
機器などにおいて、様々な分野に広く用いられている。
特に、W(ワット)クラスの高出力を可能にしたスーパ
ーハイパワーレーザ(SHP(Super High Power)レー
ザ)と呼ばれるレーザダイオードが開発されており、産
業上重要な役割を担っている。
【0003】上記のSHPレーザは、通常、電流注入領
域となるストライプ幅を数10μm以上としたブロード
ストライプ構造を採用している。この構造では、共振器
端面における光密度を低減させることができ、これによ
りW(ワット)クラスの高出力が可能となる。
【0004】図11(a)は、上記のブロードストライ
プ構造のレーザダイオードの斜視図であり、図11
(b)は上面図である。例えば、n型基板上にn型バッ
ファ層、n型クラッド層、n型ガイド層、多重量子井戸
構造を有する活性層AL、p型ガイド層、p型クラッド
層およびp型コンタクト層などが順に積層して、半導体
積層体10が形成されている。図面上は活性層ALの上
下面のみを示しており、その他の層間の境界は示してい
ない。例えば、AlGaInP/GaAs系の半導体か
らなる場合、基板やコンタクト層にはGaAsが、バッ
ファ層にはInGaPが、クラッド層にはAlGaIn
Pが、それぞれ用いられる。その他、InGaAsP/
InP系、AlGaAs/GaAs系、InGaAs/
GaAs系およびAlGaN/InGaN系材料などか
ら構成することもでき、その場合には、クラッド層やガ
イド層などの各層が各材料系から選択されて用いられ
る。
【0005】上記の半導体積層体10のn型クラッド層
に接続する側(例えばn型基板)の表面にはn電極11
が形成され、一方、p型クラッド層に接続する側(例え
ばp型コンタクト層)の表面10aにはp電極12が形
成されている。上記の半導体積層体10の対向する一対
の端面Sがレーザの共振器を構成しており、n電極11
およびp電極12に所定の電圧を印加すると半導体積層
体に電流が注入され、端面Sの活性層AL部分からレー
ザ光Lが出射される。ここで、上記のp電極12は半導
体積層体に対する電流注入ストライプ領域を構成して、
レーザの共振器方向に延伸して形成されており、ブロー
ドストライプ構造の場合、その幅Wは数10μmとなっ
ている。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
従来のブロードストライプ構造のレーザダイオードにお
いて、信頼性試験を行って早期に劣化したものを観察す
ると、結晶転移であるDLD(Dark Line Defect)がス
トライプ境界に沿う<110>方向(図11中D 1 で示
す)か、そこを起点として<100>方向(図11中D
2 で示す)へ成長している様子が観察され、これによ
り、電極ストライプの境界においてボンディングストレ
スが半導体結晶に結晶欠陥を発生させ、レーザダイオー
ドの信頼性を低下させる原因となっていることが示唆さ
れた。
【0007】上記の電極ストライプの境界においてボン
ディングストレスが生じる理由は次のように説明でき
る。上記の構成のレーザダイオードは、通常、ジャンク
ション側(図11の構成ではp電極側)を下にして、ヒ
ートシンクなどの基板にダイボンディングされることが
多く、このような構成ではレーザダイオードとヒートシ
ンクなどの基板との線膨張係数の差によって、基板にダ
イボンディングしたときにレーザダイオードに強いスト
レスがかかってしまう。図12(a)は、上記のレーザ
ダイオードLDをヒートシンクなどの基板Bにダイボン
ディングしたときの共振器を構成する端面Sと異なる側
面から見たときの側面図である。基板として銅のヒート
シンクを用いた場合、この線膨張係数は約16.6×1
-6/Kであり、一方、GaAs系半導体の線膨張係数
は約6.8×10-6/Kである。従って、上記ヒートシ
ンクにレーザダイオードLDをダイボンディングした
後、温度が常温まで下がったときにGaAs系半導体は
ヒートシンクから圧縮ストレスSTを受けることにな
る。
【0008】一方、図12(b)は、上記のレーザダイ
オードLDをシリコン系のサブマウント基板SBにマウ
ントしたときの共振器を構成する端面Sと異なる側面か
ら見たときの側面図である。シリコン系のサブマウント
基板の線膨張係数は約3×10-6/Kであるので、上記
サブマウント基板SBにレーザダイオードLDをダイボ
ンディングした後、温度が常温まで下がったときにGa
As系半導体はサブマウント基板から引っ張りストレス
STを受けることになる。
【0009】上記のようなストレスは結晶欠陥の発生や
移動を促進しており、さらにストレスの方向により導電
性不純物の移動をも容易にすることが知られている。上
記のようなDLDの発生は、レーザに信頼性を著しく損
ない、特に産業用に用いられることの多いSHPレーザ
においては大きな問題となっている。
【0010】従って、本発明の目的は、基板などにダイ
ボンディングしたときのストレスに起因して半導体中に
結晶欠陥が発生したり移動するのを抑制し、信頼性を高
めた半導体発光素子を提供することである。
【0011】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体発光素子は、レーザ光を出射する半
導体発光素子であって、少なくとも第1導電型の第1ク
ラッド層と、活性層と、第2導電型の第2クラッド層の
積層体を含む半導体積層体と、上記半導体積層体に対す
る電流注入ストライプ領域において、上記第1クラッド
層に接続するように上記半導体積層体の表面に形成され
た第1電極と、上記第2クラッド層に接続するように上
記半導体積層体の表面に形成された第2電極とを有し、
上記電流注入ストライプ領域内に所定のパターンの電極
非形成領域が含まれており、当該電極非形成領域を除く
上記電流注入ストライプ領域に上記第1電極が形成され
ている。
【0012】上記の本発明の半導体発光素子は、好適に
は、上記第1電極の側からダイボンディングされて用い
られる。
【0013】上記の本発明の半導体発光素子は、好適に
は、上記第1電極は、上記電極非形成領域により上記電
流注入ストライプ領域において複数の領域に分断されて
おり、当該複数の領域に分断された第1電極の全体によ
って上記電流注入ストライプ領域を構成する。
【0014】上記の本発明の半導体発光素子は、さらに
好適には、上記第1電極が、上記半導体積層体中に形成
される共振器方向に対して分断されている。また、さら
に好適には、上記第1電極が、上記半導体積層体中に形
成される共振器方向に対して直交する方向に分断されて
いる。また、さらに好適には、上記第1電極が、上記半
導体積層体中に形成される共振器方向および共振器方向
に対して直交する方向のそれぞれに分断されている。ま
た、さらに好適には、上記第1電極を分断している分断
領域が、上位半導体積層体の<110>方向あるいは<
100>方向と異なる方向に延伸している。
【0015】上記の本発明の半導体発光素子は、好適に
は、上記電流注入ストライプ領域内に、円形あるいは多
角形形状のパターンの電極非形成領域が含まれており、
当該電極非形成領域を除く上記電流注入ストライプ領域
に上記第1電極が形成されている。さらに好適には、上
記円形あるいは多角形形状のパターンの電極非形成領域
の内側に、さらに電極形成領域が含まれている。
【0016】上記の本発明の半導体発光素子は、好適に
は、上記第1電極の外周が、少なくとも上記半導体積層
体の<110>方向と異なる方向に延伸する線から構成
されている。さらに好適には、上記第1電極の外周が、
上記半導体積層体の<110>方向および<100>方
向と異なる方向に延伸する線から構成されている。
【0017】上記の本発明の半導体発光素子は、好適に
は、上記第1電極が形成されている領域を除く領域にお
いて、上記半導体積層体の上記第1電極側の表層部分が
除去されたメサ形状となっている。
【0018】上記の本発明の半導体発光素子は、少なく
とも第1導電型の第1クラッド層と、活性層と、第2導
電型の第2クラッド層の積層体を含む半導体積層体に対
する電流注入ストライプ領域において第1電極が形成さ
れている。ここで、電流注入ストライプ領域内に所定の
パターンの電極非形成領域が含まれており、第1電極
は、上記電極非形成領域を除く電流注入ストライプ領域
に形成されている。所定のパターンの電極非形成領域と
しては、例えば、電流注入ストライプ領域を複数の領域
に分断するパターンや、円形あるいは多角形形状のパタ
ーンとすることができる。上記のように、電流注入スト
ライプ領域内に所定のパターンの電極非形成領域が含ま
れており、上記電極非形成領域を除く電流注入ストライ
プ領域に第1電極が形成されている構成では、半導体発
光素子とヒートシンクなどの基板との線膨張係数の差に
よって半導体発光素子を基板に第1電極の側からダイボ
ンディングしたときに半導体発光素子にかかってしまう
圧縮や引っ張りなどの強いストレスを、電極非形成領域
により緩和することができる。このため、基板などにダ
イボンディングしたときのストレスに起因する半導体中
での結晶欠陥の発生や移動を抑制し、信頼性を高めるこ
とができる。
【0019】
【発明の実施の形態】以下、本発明に係るの半導体発光
素子の実施の形態について図面を参照して説明する。な
お、実施形態の全図において、同一または対応する部分
には同一の符号を付す。
【0020】第1実施形態 本実施形態に係る半導体発光素子を図面を参照して説明
する。図1(a)は、本実施形態に係るブロードストラ
イプ構造のレーザダイオードの斜視図であり、図1
(b)は上面図である。例えば、n型基板上にn型バッ
ファ層、n型クラッド層、n型ガイド層、多重量子井戸
構造を有する活性層AL、p型ガイド層、p型クラッド
層およびp型コンタクト層などが順に積層して、半導体
積層体10が形成されている。図面上は活性層ALの上
下面のみを示しており、その他の層間の境界は示してい
ない。例えば、AlGaInP/GaAs系の半導体か
らなる場合、基板やコンタクト層にはGaAsが、バッ
ファ層にはInGaPが、クラッド層にはAlGaIn
Pが、それぞれ用いられる。その他、InGaAsP/
InP系、AlGaAs/GaAs系、InGaAs/
GaAs系およびAlGaN/InGaN系材料などか
ら構成することもでき、その場合には、クラッド層やガ
イド層などの各層が各材料系から選択されて用いられ
る。
【0021】上記の半導体積層体10のn型クラッド層
に接続する側(例えばn型基板)の表面にはn電極11
が形成され、一方、p型クラッド層に接続する側(例え
ばp型コンタクト層)の表面10aにはp電極12が形
成されている。上記の半導体積層体10の対向する一対
の端面Sがレーザの共振器を構成しており、n電極11
およびp電極12に所定の電圧を印加すると半導体積層
体に電流が注入され、端面Sの活性層AL部分からレー
ザ光Lが出射される。ここで、上記のp電極12は、半
導体積層体に対する電流注入ストライプ領域を構成し
て、レーザの共振器方向に延伸して形成されており、そ
の幅Wは数10μmとなっている。p電極12には、レ
ーザの共振器方向に直交する方向に延伸する1本のスリ
ットSLが形成されている。即ち、p電極12はレーザ
の共振器方向に2領域に分断されており、この分断され
たp電極部分(12a,12b)全体によって電流注入
ストライプ領域が構成される。上記のようにp電極12
が複数の領域に分断されても、半導体積層体10のp電
極側最表層のコンタクト層などまで分断されているわけ
ではないので、活性層への電流注入に支障を与えること
はない。
【0022】上記のレーザダイオードは、p電極12側
からヒートシンクなどの基板にダイボンディングして用
いられる。図2(a)は、上記のレーザダイオードLD
をヒートシンクなどの基板Bにダイボンディングしたと
きの共振器を構成する端面Sと異なる側面から見たとき
の側面図である。ヒートシンクにレーザダイオードLD
をダイボンディングした後、温度が常温まで下がったと
きにGaAs系半導体はヒートシンクから圧縮ストレス
STを受けるが、p電極12にスリットSLが形成され
ているので、このスリットSL部分によりレーザダイオ
ードLDが受ける圧縮ストレスSTを緩和Rすることが
できる。
【0023】一方、図2(b)は、上記のレーザダイオ
ードLDをシリコン系のサブマウント基板SBにマウン
トしたときの共振器を構成する端面Sと異なる側面から
見たときの側面図である。サブマウント基板SBにレー
ザダイオードLDをダイボンディングした後、温度が常
温まで下がったときにGaAs系半導体はサブマウント
基板から引っ張りストレスSTを受けるが、p電極12
にスリットSLが形成されているので、上記と同様に、
このスリットSL部分によりレーザダイオードLDが受
ける引っ張りストレスSTを緩和Rすることができる。
【0024】上記のように、本実施形態に係るレーザダ
イオードをスリットにより分断されたp電極の側から基
板にダイボンディングすることで、レーザダイオードに
かかってしまう圧縮や引っ張りなどの強いストレスをス
リット部分により緩和することができ、基板などにダイ
ボンディングしたときのストレスに起因する半導体中で
の結晶欠陥の発生や移動を抑制し、信頼性を高めること
ができる。
【0025】第2実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図3に示す。本実施形態に係るレーザダイオード
は、実質的に第1実施形態に係るレーザダイオードと同
様であるが、p電極12に、レーザの共振器方向に直交
する方向に延伸する2本のスリットSLが形成されてい
ることが異なる。即ち、p電極12はレーザの共振器方
向に3領域に分断されており、この分断されたp電極部
分(12a,12b,12c)全体によって電流注入ス
トライプ領域が構成される。
【0026】レーザダイオードにかかってしまう圧縮や
引っ張りなどの強いストレスを第1実施形態のレーザダ
イオードよりも緩和することができ、基板などにダイボ
ンディングしたときのストレスに起因する半導体中での
結晶欠陥の発生や移動を抑制し、さらに信頼性を高める
ことができる。
【0027】第3実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図4に示す。本実施形態に係るレーザダイオード
は、実質的に第1実施形態に係るレーザダイオードと同
様であるが、p電極12に3本のスリットSLが、半導
体積層体10の<110>方向(図4中D1 で示す)あ
るいは<100>方向(図4中D2で示す)と異なる方
向に延伸していることが異なる。さらに、p電極の外周
が、半導体積層体10の<110>方向および<100
>方向と異なる方向に延伸する線から構成されている。
p電極12はレーザの共振器方向に4領域に分断されて
おり、この分断されたp電極部分(12a,12b,1
2c,12d)全体によって電流注入ストライプ領域が
構成される。
【0028】半導体積層体10がストレスを受けると、
ストライプ境界に沿う<110>方向(図11中D1
示す)か、そこを起点として<100>方向(図11中
2で示す)へ結晶転移であるDLDが成長するが、p
電極12に形成されるスリットSLを半導体積層体10
の<110>方向あるいは<100>方向と異なる方向
に延伸する構成とすること、および、p電極の外周が、
半導体積層体10の<110>方向および<100>方
向と異なる方向に延伸する線から構成されていることに
より、DLDの発生を第1実施形態に係るレーザダイオ
ードよりもさらに抑制するのに効果があり、基板などに
ダイボンディングしたときのストレスに起因する半導体
中での結晶欠陥の発生や移動を抑制し、信頼性を高める
ことができる。
【0029】第4実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図5に示す。本実施形態に係るレーザダイオード
は、実質的に第1実施形態に係るレーザダイオードと同
様であるが、p電極12に3本のスリットSLが、半導
体積層体10の<110>方向あるいは<100>方向
と異なる方向に延伸しており、p電極12が、上記半導
体積層体中に形成される共振器方向および共振器方向に
対して直交する方向のそれぞれに分断されている。p電
極12はレーザの共振器方向に4領域に分断されてお
り、この分断されたp電極部分(12a,12b,12
c,12d)全体によって電流注入ストライプ領域が構
成される。
【0030】第3実施形態に係るレーザダイオードと同
様に、p電極12に形成されるスリットSLを半導体積
層体10の<110>方向あるいは<100>方向と異
なる方向に延伸する構成とすることによりDLDの発生
を第1実施形態に係るレーザダイオードよりもさらに抑
制するのに効果があり、基板などにダイボンディングし
たときのストレスに起因する半導体中での結晶欠陥の発
生や移動を抑制し、信頼性を高めることができる。上記
のように、p電極12が半導体積層体中に形成される共
振器方向に対して直交する方向に分断されている構成と
すると、レーザ発振の横モードの生成に影響を及ぼすこ
とがあるが、本実施形態のように共振器端面に直交しな
い方向に延伸するスリットにより分断する構成とする
と、横モードを固定化することもなく、むしろ分散させ
ることができるので、NFP(ニア・フィールド・パタ
ーン)の均一化に都合がよい。
【0031】第5実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図6に示す。本実施形態に係るレーザダイオード
は、実質的に第1実施形態に係るレーザダイオードと同
様であるが、p電極12に形成された3本のスリットS
Lが半導体積層体10の<110>方向あるいは<10
0>方向と異なる方向に延伸しており、また、レーザの
共振器端面S近傍部分におけるp電極が除去されてい
る。p電極12はレーザの共振器方向に4領域に分断さ
れており、この分断されたp電極部分(12a,12
b,12c,12d)全体によって電流注入ストライプ
領域が構成される。
【0032】半導体積層体10の<110>方向あるい
は<100>方向と異なる方向にスリットを形成するこ
とでストレスを緩和することに加えて、DLDが発生し
やすいレーザの共振器端面S近傍部分を電流非注入とす
ることでDLDの発生をさらに抑制することができ、基
板などにダイボンディングしたときのストレスに起因す
る半導体中での結晶欠陥の発生や移動を抑制し、信頼性
を高めることができる。
【0033】第6実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図7に示す。本実施形態に係るレーザダイオード
は、実質的に第1実施形態に係るレーザダイオードと同
様であるが、電流注入ストライプ領域内に円形パターン
の電極非形成領域が含まれ、さらにその電極非形成領域
内に円形の電極形成領域が含まれている。即ち、ドーナ
ツ形状の電流非注入パターンPが電流注入ストライプ領
域内にランダムに並べられ、電極非形成領域を除く電流
注入ストライプ領域にp電極12が形成されている。
【0034】円形形状は、周囲からのストレスに対して
最も力学的に有利な構造であり、また、円形形状の電極
非形成領域境界は<110>方向および<100>方向
に親和性がなく、DLDの発生を抑制しやすい構造とな
っている。このため、基板などにダイボンディングした
ときのストレスに起因する半導体中での結晶欠陥の発生
や移動を抑制し、さらに信頼性を高めることができる。
上記の構造においては、ドーナツ形状の電流非注入パタ
ーンPを電流注入パターンとし、上記のp電極パターン
を電流非注入パターンとすることも可能である。
【0035】第7実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図8に示す。本実施形態に係るレーザダイオード
は、第6実施形態に係るレーザダイオードと同様である
が、電流注入ストライプ領域内に含まれる電流非注入パ
ターンPの形状が六角形形状であり、各電流非注入パタ
ーンPが整然と並べられて、安定感のある構造であるハ
ニカム(蜂の巣)構造となっている。また、各電流非注
入パターンP内に略楕円の電極形成領域が含まれてい
る。
【0036】上記のレーザダイオードは、電流非注入パ
ターンを形成したことで、基板などにダイボンディング
したときのストレスに起因する半導体中での結晶欠陥の
発生や移動を抑制し、さらに信頼性を高めることができ
る。上記の電流非注入パターンを、上記の配置で円形形
状とすることもできる。p電極の外周は、図8に示す構
成では<110>方向に延伸する直線から構成されてい
るが、これに限らず、電流非注入パターンである六角形
形状あるいは円形形状の外周部をそのままp電極全体の
外周とするなど、p電極の外周を半導体積層体の<11
0>方向および<100>方向と異なる方向に延伸する
線から構成することもできる。
【0037】第8実施形態 本実施形態に係るレーザダイオードのp電極側からの上
面図を図9に示す。本実施形態に係るレーザダイオード
は、実質的に第3実施形態に係るレーザダイオードと同
様であるが、共振器方向に4領域に分断されたp電極部
分が、さらに、半導体積層体10の<110>方向ある
いは<100>方向と異なる方向に延伸し、略共振器方
向に対して直交する方向に分断するスリットにより分断
されている。即ち、p電極12はレーザの共振器方向お
よびそれに直交する方向に8領域に分断されており、こ
の分断されたp電極部分(12a,12b,12c,1
2d,12e,12f,12g,12h)全体によって
電流注入ストライプ領域が構成される。さらに、p電極
の外周が、半導体積層体10の<110>方向および<
100>方向と異なる方向に延伸する線から構成されて
いる。
【0038】第3実施形態ち同様に、基板などにダイボ
ンディングしたときのストレスに起因する半導体中での
結晶欠陥の発生や移動を抑制し、信頼性を高めることが
できる。
【0039】第9実施形態 図10(a)は、本実施形態に係るレーザダイオードの
斜視図であり、図10(b)は(a)中のX−X’にお
ける一部断面図である。本実施形態に係るレーザダイオ
ードは、第1実施形態に係るレーザダイオードと同様
に、p電極12に、レーザの共振器方向に直交する方向
に延伸する1本のスリットSLが形成されており、p電
極12はレーザの共振器方向に2領域に分断されてお
り、この分断されたp電極部分(12a,12b)全体
によって電流注入ストライプ領域が構成される。さら
に、p電極12が形成されている領域を除く領域におい
て、半導体積層体10のp電極12側の表層部分が除去
されたメサ形状Mとなっている。具体的には、例えば半
導体積層体10のp電極12側の最表層であるコンタク
ト層がp電極部分(12a,12b)のパターン相当の
コンタクト層部分(Ca,Cb)を残して除去され、こ
の除去部分においてはクラッド層CLに達するような構
造とすることができる。あるいは、クラッド層CLに達
しない程度にコンタクト層の一部を除去した構造や、ク
ラッド層の一部まで除去した構造とすることもできる。
【0040】半導体積層体10のp電極12側の表層部
分が除去されたメサ形状Mとすることで、レーザダイオ
ードにかかってしまう圧縮や引っ張りなどの強いストレ
スをさらに緩和することができ、基板などにダイボンデ
ィングしたときのストレスに起因する半導体中での結晶
欠陥の発生や移動を抑制し、さらに信頼性を高めること
ができる。この構造においては、活性層へ注入される電
流の分布に多少の影響を及ぼすが、レーザ特性に影響の
ない範囲内で半導体積層体10のp電極12側の表層部
分を除去することが有利となる場合もある。本実施形態
に係るメサ形状は、第2〜第8実施形態の電極パターン
の場合にも適用可能である。
【0041】上記の実施形態に係るレーザダイオード
は、光ディスク装置用の光学ピックアップ装置に搭載さ
れるレーザカプラなどを好ましく構成することができ
る。
【0042】以上、本発明を実施形態により説明した
が、本発明はこれらの実施形態に何ら限定されるもので
はない。例えば、本実施形態においては、ブロードスト
ライプ構造のレーザダイオードについて説明している
が、本発明はナローストライプ構造にも適用することが
できる。本発明のレーザダイオードあるいはその他の発
光素子の発光波長は、特に限定されるものではなく、D
VDあるいはその他の次世代光ディスクシステムに採用
されている波長とすることができる。本発明のレーザダ
イオードを構成する半導体積層体には特に限定はなく、
AlGaInP/GaAs系、InGaAsP/InP
系、AlGaAs/GaAs系、InGaAs/GaA
s系およびAlGaN/InGaN系材料などから適宜
選択して用いることができる。また、本発明の製造方法
を用いて、複数個の発光素子をモノリシックに構成した
半導体発光装置を製造することもできる。この場合、例
えば、発光波長が異なる発光素子、発光波長が同じで発
光強度が異なるなどの素子特性の異なる発光素子、さら
に素子特性が同一の発光素子などの複数個の発光素子を
有する発光装置に適用することが可能である。その他、
本発明の要旨を逸脱しない範囲で種々の変更を行うこと
が可能である。
【0043】
【発明の効果】本発明の半導体発光素子によれば、基板
などにダイボンディングしたときのストレスに起因して
半導体中に結晶欠陥が発生したり移動するのを抑制し、
信頼性を高めることができる。
【図面の簡単な説明】
【図1】図1(a)は、第1実施形態に係るブロードス
トライプ構造のレーザダイオードの斜視図であり、図1
(b)は上面図である。
【図2】図2(a)および(b)は、図1のレーザダイ
オードをヒートシンクなどの基板あるいはサブマウント
基板にマウントしたときの共振器を構成する端面と異な
る側面から見たときの側面図である。
【図3】図3は、第2実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図4】図4は、第3実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図5】図5は、第4実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図6】図6は、第5実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図7】図7は、第6実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図8】図8は、第7実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図9】図9は、第8実施形態に係るレーザダイオード
のp電極側からの上面図である。
【図10】図10(a)は、第9実施形態に係るレーザ
ダイオードの斜視図であり、図10(b)は(a)中の
X−X’における一部断面図である。
【図11】図11(a)は、従来例に係るブロードスト
ライプ構造のレーザダイオードの斜視図であり、図11
(b)は上面図である。
【図12】図12(a)および(b)は、図11のレー
ザダイオードをヒートシンクなどの基板あるいはサブマ
ウント基板にマウントしたときの共振器を構成する端面
と異なる側面から見たときの側面図である。
【符号の説明】
10……半導体積層体、10a…半導体積層体表面、1
1…n電極、12…p電極、12a,12b,12c,
12d,12e,12f,12g,12h…p電極部
分、AL…活性層、B…基板、Ca,Cb…コンタクト
層部分、CL…クラッド層、L…レーザ光、LD…レー
ザダイオード、M…メサ形状、P…電流非注入パター
ン、R…ストレスの緩和、S…共振器端面、SB…サブ
マウント基板、SL…スリット、ST…ストレス。

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】レーザ光を出射する半導体発光素子であっ
    て、 少なくとも第1導電型の第1クラッド層と、活性層と、
    第2導電型の第2クラッド層の積層体を含む半導体積層
    体と、 上記半導体積層体に対する電流注入ストライプ領域にお
    いて、上記第1クラッド層に接続するように上記半導体
    積層体の表面に形成された第1電極と、 上記第2クラッド層に接続するように上記半導体積層体
    の表面に形成された第2電極とを有し、 上記電流注入ストライプ領域内に所定のパターンの電極
    非形成領域が含まれており、当該電極非形成領域を除く
    上記電流注入ストライプ領域に上記第1電極が形成され
    ている半導体発光素子。
  2. 【請求項2】上記第1電極の側からダイボンディングさ
    れて用いられる請求項1に記載の半導体発光素子。
  3. 【請求項3】上記第1電極は、上記電極非形成領域によ
    り上記電流注入ストライプ領域において複数の領域に分
    断されており、当該複数の領域に分断された第1電極の
    全体によって上記電流注入ストライプ領域を構成する請
    求項1に記載の半導体発光素子。
  4. 【請求項4】上記第1電極が、上記半導体積層体中に形
    成される共振器方向に対して分断されている請求項3に
    記載の半導体発光素子。
  5. 【請求項5】上記第1電極が、上記半導体積層体中に形
    成される共振器方向に対して直交する方向に分断されて
    いる請求項3に記載の半導体発光素子。
  6. 【請求項6】上記第1電極が、上記半導体積層体中に形
    成される共振器方向および共振器方向に対して直交する
    方向のそれぞれに分断されている請求項3に記載の半導
    体発光素子。
  7. 【請求項7】上記第1電極を分断している分断領域が、
    上記半導体積層体の<110>方向あるいは<100>
    方向と異なる方向に延伸している請求項3に記載の半導
    体発光素子。
  8. 【請求項8】上記電流注入ストライプ領域内に、円形あ
    るいは多角形形状のパターンの電極非形成領域が含まれ
    ており、当該電極非形成領域を除く上記電流注入ストラ
    イプ領域に上記第1電極が形成されている請求項1に記
    載の半導体発光素子。
  9. 【請求項9】上記円形あるいは多角形形状のパターンの
    電極非形成領域の内側に、さらに電極形成領域が含まれ
    ている請求項8に記載の半導体発光素子。
  10. 【請求項10】上記第1電極の外周が、少なくとも上記
    半導体積層体の<110>方向と異なる方向に延伸する
    線から構成されている請求項1に記載の半導体発光素
    子。
  11. 【請求項11】上記第1電極の外周が、上記半導体積層
    体の<110>方向および<100>方向と異なる方向
    に延伸する線から構成されている請求項10に記載の半
    導体発光素子。
  12. 【請求項12】上記第1電極が形成されている領域を除
    く領域において、上記半導体積層体の上記第1電極側の
    表層部分が除去されたメサ形状となっている請求項1に
    記載の半導体発光素子。
JP2000243340A 2000-08-10 2000-08-10 半導体発光装置 Expired - Fee Related JP4538921B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000243340A JP4538921B2 (ja) 2000-08-10 2000-08-10 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000243340A JP4538921B2 (ja) 2000-08-10 2000-08-10 半導体発光装置

Publications (2)

Publication Number Publication Date
JP2002057402A true JP2002057402A (ja) 2002-02-22
JP4538921B2 JP4538921B2 (ja) 2010-09-08

Family

ID=18734211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000243340A Expired - Fee Related JP4538921B2 (ja) 2000-08-10 2000-08-10 半導体発光装置

Country Status (1)

Country Link
JP (1) JP4538921B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244440A (ja) * 2007-02-13 2008-10-09 Matsushita Electric Ind Co Ltd 半導体レーザ装置及び画像表示装置
JP2012256712A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> 半導体光デバイス
JP2015061023A (ja) * 2013-09-20 2015-03-30 日本オクラロ株式会社 半導体光素子及び光モジュール

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132189A (ja) * 1974-09-11 1976-03-18 Matsushita Electric Ind Co Ltd Handotaireezasochi
JPS63142880A (ja) * 1986-12-05 1988-06-15 Seiko Epson Corp マルチビ−ム半導体レ−ザ
JPH05267795A (ja) * 1992-03-23 1993-10-15 Canon Inc 半導体光増幅素子およびその使用法
JPH06275916A (ja) * 1993-03-23 1994-09-30 Sharp Corp 半導体レーザー装置
JPH08195525A (ja) * 1995-01-18 1996-07-30 Nec Corp 半導体レーザ
JPH09121071A (ja) * 1995-10-26 1997-05-06 Nec Corp 半導体レーザおよび半導体レーザの動作方法
JPH11233889A (ja) * 1998-02-12 1999-08-27 Agency Of Ind Science & Technol 面型光増幅素子とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132189A (ja) * 1974-09-11 1976-03-18 Matsushita Electric Ind Co Ltd Handotaireezasochi
JPS63142880A (ja) * 1986-12-05 1988-06-15 Seiko Epson Corp マルチビ−ム半導体レ−ザ
JPH05267795A (ja) * 1992-03-23 1993-10-15 Canon Inc 半導体光増幅素子およびその使用法
JPH06275916A (ja) * 1993-03-23 1994-09-30 Sharp Corp 半導体レーザー装置
JPH08195525A (ja) * 1995-01-18 1996-07-30 Nec Corp 半導体レーザ
JPH09121071A (ja) * 1995-10-26 1997-05-06 Nec Corp 半導体レーザおよび半導体レーザの動作方法
JPH11233889A (ja) * 1998-02-12 1999-08-27 Agency Of Ind Science & Technol 面型光増幅素子とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244440A (ja) * 2007-02-13 2008-10-09 Matsushita Electric Ind Co Ltd 半導体レーザ装置及び画像表示装置
JP2012256712A (ja) * 2011-06-09 2012-12-27 Nippon Telegr & Teleph Corp <Ntt> 半導体光デバイス
JP2015061023A (ja) * 2013-09-20 2015-03-30 日本オクラロ株式会社 半導体光素子及び光モジュール

Also Published As

Publication number Publication date
JP4538921B2 (ja) 2010-09-08

Similar Documents

Publication Publication Date Title
JP7046803B2 (ja) 半導体レーザ装置、半導体レーザモジュール及び溶接用レーザ光源システム
JP2010267871A (ja) 半導体レーザおよびその製造方法
TW200814479A (en) Semiconductor laser device
US7817694B2 (en) Semiconductor laser apparatus and manufacturing method thereof
JP2007095758A (ja) 半導体レーザ
JP2008047639A (ja) 半導体レーザ装置及びその製造方法
JP2004319987A (ja) 半導体レーザ素子
JP2011124521A (ja) 半導体レーザおよびその製造方法
US7092422B2 (en) Self-pulsation type semiconductor laser
WO2020137146A1 (ja) 半導体レーザ素子
JP4538921B2 (ja) 半導体発光装置
US7843984B2 (en) Semiconductor laser device
JPH10335742A (ja) 半導体レーザ装置
JP2007201390A (ja) 半導体レーザ装置及びその製造方法
JP2007049088A (ja) 高出力赤色半導体レーザ
US8605767B2 (en) Long semiconductor laser cavity in a compact chip
JP2010123726A (ja) 半導体レーザおよびその製造方法
JP2005302843A (ja) 半導体レーザ
JP2004228502A (ja) モノリシック半導体レーザおよび製造方法
JP5556922B2 (ja) 半導体レーザの製造方法
JP2010114202A (ja) 半導体レーザ素子
JP2004079833A (ja) 垂直共振器型面発光半導体レーザ
JP3872627B2 (ja) マルチビーム型半導体光デバイス装置
JP2002246696A (ja) 半導体レーザチップ
JP2001332816A (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees