KR100568320B1 - 다파장 반도체 레이저 제조방법 - Google Patents

다파장 반도체 레이저 제조방법 Download PDF

Info

Publication number
KR100568320B1
KR100568320B1 KR1020040085774A KR20040085774A KR100568320B1 KR 100568320 B1 KR100568320 B1 KR 100568320B1 KR 1020040085774 A KR1020040085774 A KR 1020040085774A KR 20040085774 A KR20040085774 A KR 20040085774A KR 100568320 B1 KR100568320 B1 KR 100568320B1
Authority
KR
South Korea
Prior art keywords
semiconductor laser
substrate
region
layer
dielectric
Prior art date
Application number
KR1020040085774A
Other languages
English (en)
Inventor
김진철
이수열
김창주
한상헌
송근만
김태준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040085774A priority Critical patent/KR100568320B1/ko
Priority to US11/247,935 priority patent/US7393710B2/en
Priority to JP2005306024A priority patent/JP2006128675A/ja
Application granted granted Critical
Publication of KR100568320B1 publication Critical patent/KR100568320B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3205—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures with an active layer having a graded composition in the growth direction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 2파장 반도체 레이저 소자, 나아가 다파장 반도체 레이저 소자의 제조방법에 관한 것으로서, 적어도 제1 영역과 제2 영역으로 분리된 상면을 갖는 기판을 마련하는 단계와, 상기 제1 영역만이 개방되도록 상기 기판 상에 제1 유전체 마스크를 형성하는 단계와, 상기 기판의 제1 영역 상에 제1 반도체 레이저를 위한 에피택셜층을 성장시키는 단계와, 상기 제2 영역만이 개방되도록 상기 기판 상에 제2 유전체 마스크를 형성하는 단계와, 상기 기판의 제2 영역 상에 제2 반도체 레이저를 위한 에피택셜층을 성장시키는 단계를 포함하는 다파장 반도체 레이저 제조방법을 제공한다.
2파장 반도체 레이저 소자(two wavelength semiconductor laser device), SAG MOCVD(selective area growth MOCVD), 유전체 마스크(dielectric mask)

Description

다파장 반도체 레이저 제조방법{METHOD OF PRODUCING MULTI-WAVELENGTH SEMICONDUCTOR LASER DEVICE}
도1a 내지 도1f는 종래의 2파장 반도체 레이저 제조방법을 설명하기 위한 공정단면도이다.
도2a 내지 도2f는 본 발명의 일실시형태에 따른 2파장 반도체 레이저 제조방법을 설명하기 위한 공정단면도이다.
도3a 내지 도3f는 본 발명의 다른 실시형태에 따른 2파장 반도체 레이저 제조방법을 설명하기 위한 공정단면도이다.
<도면의 주요부분에 대한 부호설명>
21,31: 기판 22,32 : 제1 유전체 마스크
20a,30a: 제1 반도체 레이저 23a,33a: n형 AlGaAs 클래드층
24a,34a: AlGaAs계 활성층 25a,35a: p형 AlGaAs 클래드층
20b,30b: 제2 반도체 레이저 23b,33b: n형 AlGaInP 클래드층
24a,34a: AlGaInP계 활성층 25a,35a: p형 AlGaInP 클래드층
27,37: 제2 유전체 마스크 37': 페시베이션층
본 발명은 다파장 반도체 레이저에 관한 것으로서, 보다 상세하게는 서로 다른 파장의 레이저광을 동시에 또는 선택적으로 발진할 수 있는 다파장 반도체 레이저의 제조방법에 관한 것이다.
일반적으로, 반도체 레이저는 유도방출에 의해 증폭된 광을 출력하는 반도체 소자로서, 그 출력광은 좁은 주파수폭(단파장특성)을 가지며 지향성을 우수하고, 고출력이 보장되는 장점을 갖고 있다. 이러한 장점으로 인해, CD나 DVD와 같은 광디스크시스템의 광픽업장치 등을 위한 광원으로 각광을 받고 있다.
최근 광디스크기술분야에서는, 2개이상의 서로 다른 파장을 발진할 수 있는 다파장 반도체 레이저 소자가 요구되고 있다. 대표적으로, 비교적 저밀도인 CD 재생기(780㎚)와 비교적 고밀도인 DVD재생기(635 또는 650㎚)를 위해 사용되는 2파장 반도체 레이저가 있을 수 있다.
도1a 내지 도1f는 종래의 2파장 반도체 레이저 소자의 제조방법을 나타내는 공정설명도이다. 즉, AlGaAs계인 제1 반도체 레이저(780㎚파장광)와 AlGaInP계인 제2 반도체 레이저(650㎚파장광)가 모놀리식으로 단일 기판 상에 구현된 2파장 반도체 레이저 소자의 제조방법을 설명하기 위한 도면이다.
우선, 도1a와 같이, n형 GaAs기판(11) 상에 제1 반도체 레이저를 위한 에피택셜층을 형성한다. 즉, n형 AlGaAs 클래드층(13a), AlGaAs계 활성층(14a), p형 AlGaAs 클래드층(15a), p형 캡층(16a)을 순차적으로 성장시킨다.
이어, 도1b와 같이, 포토리소그래피공정과 에칭공정을 이용하여 상기 에피택셜층(13a,14a,15a,16a)을 선택적으로 제거하여 GaAs 기판(11) 상면의 일영역을 노출시킨다.
다음으로, 도1c와 같이, 노출된 GaAs기판(11) 상면에 제2 반도체 레이저를 위한 에피택셜층을 형성한다. 즉, n형 AlGaInP 클래드층(13b), AlGaInP계 활성층(14b), p형 AlGaInP 클래드층(15b) 및 p형 캡층(16b)을 순차적으로 성장시킨다.
이어, 도1d와 같이, 추가적인 포토리소그래피공정과 에칭공정을 이용하여, 상기 제1 반도체 레이저의 에피택셜층(13a,14a,15a,16a) 위에 제2 반도체 레이저의 에피택셜층(13b,14b,15b,16b)을 제거하는 동시에, 2개의 에피택셜구조를 서로 분리시킨다.
다음으로, 도1e와 같이, 상기 p형 AlGaAs 클래드층(15a)과 상기 p형 AlGaInP 클래드층(15b)을 통상의 방법으로 선택적으로 에칭하여 전류주입효율향상을 위한 리지구조를 형성한다.
끝으로, 도1f와 같이 리지가 형성된 p형 클래드층(15a,15b) 상면에 유전체물질로 전류제한층(18a,18b)을 형성하고, 포토리스그래피공정과 에칭공정을 적용하여 각 p형 캡층을 노출시킨 후에, Ti, Pt, Au 또는 그 합금으로, 노출된 p형 캡층(16a,16b) 상에 p측 전극(19a,19b)을 형성하고, Au/Ge, Au, Ni 또는 그 합금을 이 용하여 GaAs기판(11) 하면에 n측 전극(18)을 형성한다.
이와 같이, 2개의 서로 다른 파장의 반도체 레이저(10a,10b)를 동일 기판(11) 상에 형성하여 단일칩형태의 2파장 반도체 레이저소자(10)로 구현할 수 있다.
하지만, 종래의 2파장 반도체 레이저 제조방법에서는, 포토리소그래피공정과 에칭공정이 다수회 반복될 뿐만 아니라, 도1d에 도시된 레이저소자 격리를 위한 에칭공정은 복잡한 에칭공정조건이 요구되므로, 전체 공정이 복잡해지며, 이로 인해 수율이 저하되는 문제가 있다.
특히, 제1 반도체 레이저의 AlGaAs계 에피택셜층과 GaAs기판의 높은 선택성이 보장되지 않으므로, 도1b의 에칭과정에서 후속 성장되는 제2 반도체 레이저의 성장면인 기판 표면이 손상되기 쉬우며, 심한 경우에는 기판의 일부가 소정의 깊이를 에칭될 수 있다는 문제가 있다. 따라서, 양질의 에피택셜층을 얻기 어려울 뿐만 아니라, 도1f에 도시된 바와 같이 2개의 레이저의 활성영역 위치가 일정한 갭을 갖는 정렬불량이 야기될 수 있다.
본 발명은 상술된 종래 기술의 문제점을 해결하기 위한 것으로서, 그 목적은 유전체 마스크를 이용하여 우수한 국부적 선택성을 갖는 에피택셜층의 성장공정을 실시함으로써, 결정성을 우수하고 레이저 정렬이 용이한 다파장 반도체 레이저 소 자의 제조방법을 제공하는데 있다.
상기한 기술적 과제를 해결하기 위해서, 본 발명은
적어도 제1 영역과 제2 영역으로 분리된 상면을 갖는 기판을 마련하는 단계와, 상기 제1 영역만이 개방되도록 상기 기판 상에 제1 유전체 마스크를 형성하는 단계와, 상기 기판의 제1 영역 상에 제1 반도체 레이저를 위한 에피택셜층을 성장시키는 단계와, 상기 기판의 제2 영역만이 개방되도록 상기 기판 상에 제2 유전체마스크를 형성하는 단계 및, 상기 기판의 제2 영역 상에 제2 반도체 레이저를 위한 에피택셜층을 성장시키는 단계를 포함하는 다파장 반도체 레이저 제조방법을 제공한다.
상기 제1 유전체 마스크를 형성하는 단계는, 상기 기판의 상면에 유전체막을 형성하는 단계와, 상기 제1 영역 상의 유전체막 부분이 제거되도록 선택적인 에칭을 실시하는 단계로 구현될 수 있으며, 이와 유사하게, 상기 제2 유전체 마스크를 형성하는 단계는 상기 기판 상면에 유전체막을 형성하는 단계와, 상기 제2 영역 상의 유전체막 부분이 제거되도록 선택적인 에칭을 실시하는 단계로 구현될 수 있다. 이 때에 기판 전체에 형성되는 각 유전체막의 두께는 각각 0.1∼0.3㎛인 것이 바람직하다.
바람직하게는, 상기 제1 및 제2 반도체 레이저를 위한 에피택셜층을 형성하는 단계는, MOCVD법에 의해 실행되며, SAG-MOCVD조건에 의한 양질의 에피택셜층을 성장시키기 위해서, 상기 제1 및 제2 유전체 마스크의 폭은 각각 4∼50㎛으로, 상기 제1 및 제2 영역의 폭은 각각 2∼30㎛으로 설정하는 것이 바람직하다.
본 발명에 채용되는 제1 및 제2 유전체 마스크는 SiO2 또는 SiNx일 수 있다.
상기 제1 및 제2 반도체 레이저를 위한 에피택셜층을 형성하는 단계는, 각각제1 도전형 클래드층, 활성층, 제2 도전형 클래드층 및 제2 도전형 캡층을 순차적으로 형성하는 단계일 수 있으며, 상기 제1 반도체 레이저를 위한 에피택셜층은 AlGaAs계 반도체물질이며, 상기 제2 반도체 레이저를 위한 에피택셜층은 AlGaInP계 반도체물질일 수 있다.
본 발명은 서로 다른 파장을 갖는 3개이상의 반도체 레이저를 포함한 다파장 반도체 레이저 제조방법으로도 구현될 수 있다. 이러한 실시형태에서는, 상기 기판의 상면은 상기 제1 및 제2 영역과 분리된 추가적인 제3 영역을 가지며, 상기 제2 반도체 레이저를 위한 에피택셜층을 성장시킨 후에, 상기 기판의 제3 영역만이 개방되도록 상기 기판 상에 제3 유전체 마스크를 형성하는 단계와, 상기 기판의 제3 영역 상에 제3 반도체 레이저를 위한 에피택셜층을 성장시키는 단계가 추가적으로 실시된다.
이하, 첨부된 도면을 참조하여, 본 발명을 상세히 설명한다.
도2a 내지 도2f는 본 발명의 일 실시형태에 따른 2파장 반도체 레이저 제조방법을 설명하기 위한 공정단면도이다. 단일 기판(21) 상에 780㎚파장의 제1 반도체 레이저와 650㎚파장의 제2 반도체 레이저가 구현된 2파장 반도체 레이저 소자의 제조방법을 설명하기 위한 도면이다.
우선, 도2a와 같이, n형 GaAs기판(21) 상에 제1 영역(21a)이 노출된 제1 유전체 마스크(22)를 형성한다. 상기 제1 유전체 마스크(22)는 상기 기판(21)의 상면 전체에 유전체막을 증착한 후에 적절한 포토리소그래피공정과 에칭공정을 이용하여 제1 영역(21a)을 노출시킴으로써 형성될 수 있다. 이 때에 증착되는 유전체막의 두께는 0.1∼0.3㎛일 수 있으며, 상기 제1 유전체 마스크(22)는 바람직하게는 SiO2 또는 SiNx일 수 있다. 후속 에피택셜층 성장공정시에 상기 제1 유전체 마스크(22)상에는 결정성장이 억제되고, 노출된 제1 영역(21a)에서만 원하는 결정성장을 얻을 수 있다.
이어, 도2b와 같이, n형 GaAs기판(21)의 제1 영역(21a)에 제1 반도체 레이저를 위한 에피택셜층, 즉 n형 AlGaAs 클래드층(23a), AlGaAs계 활성층(24a), p형 AlGaAs 클래드층(25a) 및 p형 캡층(26a)을 순차적으로 성장시킨다. 이러한 성장공 정은 바람직하게 MOCVD공정으로 구현될 수 있으며, 이 경우에 상기 제1 유전체 마스크(22) 상에는 원하지 않는 다결정질이 형성되지 않도록 적절한 에칭가스를 주입하면서 성장공정을 실행할 수 있다. 이러한 에칭가스로는 CBr4계 에천트가 있다. 한편, 에칭가스를 주입하지 않고, 상기 제1 유전체 마스크(22)의 두께, 오픈영역의 폭 및 Ⅴ/Ⅲ비를 적절히 조절함으로써 높은 선택성을 보장하면서 제1 유전체 마스크(22) 상에서의 다결정질형성을 방지할 수 있다. 이러한 공정을 SAG(selective area growth) MOCVD공정이라 한다.
다음으로, 도2c와 같이, 상기 제2 영역(21b)만이 개방되도록 상기 기판(21) 상에 제2 유전체 마스크(27)를 형성한다. 상기 제2 유전체 마스크(27)는 상기 제1 유전체 마스크(22) 형성공정과 유사하게, 추가적으로 유전체막을 증착한 후에 적절한 포토리소그래피공정과 에칭공정을 이용하여 제2 영역(21b)을 노출시킴으로써 형성될 수 있으며, 상기 제1 유전체 마스크(22)와 동일하게 SiO2 또는 SiNx일 수 있다. 이 때에 증착되는 유전체막의 두께는 0.1∼0.3㎛일 수 있다. 또한, 상기 제2 유전체 마스크(27)는 상기 제1 유전체 마스크(22)를 제거하지 않은 상태에서 형성될 수 있으므로, 실질적으로 제1 유전체 마스크(22)를 포함할 수 있다.
이어, 도2d와 같이, 상기 GaAs기판(21)의 제2 영역(21b) 상에 제2 반도체 레이저를 위한 에피택셜층, 즉 n형 AlGaInP 클래드층(23b), AlGaInP계 활성층(24b), p형 AlGaInP 클래드층(25b) 및 p형 캡층(26b)을 순차적으로 성장시킨다. 본 에피택셜층성장이 실행되는 기판의 제2 영역(21b)은 상기 유전체물질(예, 제1 유전체마스크(21a))이 제거된 면이므로, 종래의 반도체결정의 건식에칭공정에서와 같은 손상이 발생되지 않으며, 나아가 상기 제1 영역(21a)과 동일한 높이를 갖도록 유지할 수 있다. 따라서, 상기 제2 반도체 레이저를 위한 에피택셜층의 높은 결정성이 보장될 뿐만 아니라, 2개의 레이저간의 정렬불량을 방지할 수 있다. 이러한 성장공정은 도2b에서 설명된 방식과 유사하게 다결정질 형성을 방지하도록, CBr4계 가스와 같은 에천트가스를 주입하면서 실행될 수 있으며, 상기 제2 유전체 마스크(27)의 두께, 오픈영역의 폭 및 Ⅴ/Ⅲ비를 적절히 고려한 SAG MOCVD공정에 의해 실시될 수 있다.
다음으로, 도2e와 같이, 상기 p형 AlGaAs 클래드층(25a)과 상기 p형 AlGaInP 클래드층(25b)을 상기 p형 캡층(26a,26b)와 함께 통상의 방법으로 선택적으로 에칭하여 전류주입효율향상을 위한 리지구조를 형성한다. 이러한 리지구조형성공정은 각 p형 클래드층(25a,25b)의 내부에 에칭정지층(미도시)을 삽입하여 용이하게 실시될 수 있다.
최종적으로, 도2f와 같이 리지가 형성된 p형 클래드층(25a,25b) 상면에 유전체물질로 전류제한층(28a,28b)을 형성하고, 포토리스그래피공정과 에칭공정을 적용 하여 각 p형 캡층(26a,26b)을 노출시킨 후에, 노출된 p형 캡층(26a,26b)과 GaAs기판(21) 하면에 각각 p측 전극(29a,29b)과 n측 전극(29c)을 형성한다. 일반적으로 상기 p측 전극(29a,29b)은 Ti, Pt, Au 또는 그 합금일 수 있으며, n측 전극(29c)은 Au/Ge, Au, Ni 또는 그 합금일 수 있다.
도3a 내지 도3g는 본 발명의 다른 실시형태에 따른 2파장 반도체 레이저 제조방법을 설명하기 위한 공정단면도이다. 본 실시형태는 웨이퍼레벨공정을 예시하는 것으로서, 동일한 기판 상에 형성되는 각 반도체 레이저는 상부로 갈수록 협착구조로 성장시킴으로써 별도의 리지구조를 추가하지 않는 경우를 예시한다.
우선, 도3a와 같이, n형 GaAs웨이퍼(31) 상에 제1 영역(31a)이 노출된 제1 유전체 마스크(32)를 형성한다. 상기 제1 유전체 마스크(32)는 바람직하게는 SiO2 또는 SiNx일 수 있다. 상기 제1 유전체 마스크(32) 상에는 결정성장이 이루어지 않으므로, 노출된 제1 영역(31a)만이 결정성장면으로 제공된다. 상술한 바와 같이, SAG MOCVD공정을 이용할 경우에, 유전체 마스크의 두께는 물론, 유전체마스크의 폭, 오픈영역의 폭 및 Ⅴ/Ⅲ비를 조절함으로써 높은 선택성을 보장하면서 제1 유전체 마스크(32) 상에서의 다결정질형성을 방지할 수 있다. 상기 제1 유전체 마스크(32)의 두께(t1)는 0.1∼0.3㎛인 것이 바람직하며, 상기 제1 유전체 마스크(32)의 폭(W1)은 각각 4∼50㎛범위이고, 그로 인한 오픈영역, 즉 제1 영역(31a)의 폭(W2)은 2∼30㎛범위인 것이 바람직하다. 이러한 조건에서 Ⅴ/Ⅲ비를 적절히 조절하여 원하지 않는 다결정질형성을 억제하는 동시에, 후속성장될 에피택셜층의 변형과 표면 모폴로지 등의 특성이 향상된 결정층을 성장시킬 수 있다.
이어, 도3b와 같이, n형 GaAs웨이퍼(31)의 각 제1 영역(31a)에 제1 반도체 레이저를 위한 n형 AlGaAs 클래드층(33a), AlGaAs계 활성층(34a), p형 AlGaAs 클래드층(35a) 및 p형 캡층(36a)을 순차적으로 성장시킨다. 상기 에피택셜층(33a,34a,35a,36a)을 형성하는 단계에서 상기한 SAG-MOCVD조건으로 상기 제1 유전체 마스크(32) 상에 원하지 않는 다결정질층의 형성을 방지할 수 있으나, 이와 달리 또는 이와 병행하여 CBr4계 가스와 같은 에칭가스를 주입하는 과정을 실시함으로써 형성되는 다결정질층을 제거할 수 있다.
다음으로, 도3c와 같이, 상기 제2 영역(31b)만이 개방되도록 상기 기판(31) 상에 제2 유전체 마스크(37)를 형성한다. 상기 제2 유전체 마스크(37)는 상기 제1 유전체 마스크(32)가 잔류한 기판(31) 상에 추가적으로 유전체막을 증착한 후에 적절한 포토리소그래피공정과 에칭공정을 이용하여 제2 영역(31b)을 노출시킴으로써 형성될 수 있으며, 상기 제1 유전체 마스크(32)와 동일하게 SiO2 또는 SiNx일 수 있다. 앞서 설명된 SAG-MOCVD조건과 유사하게, 상기 제2 유전체 마스크(37)의 폭(W3)은 각각 4∼50㎛범위로, 제2 영역의 폭(W4)은 2∼30㎛범위로 하는 것이 바람직하 다.
이어, 도3d와 같이, 상기 GaAs기판(31)의 제2 영역(31b) 상에 제2 반도체 레이저를 위한, n형 AlGaInP 클래드층(33b), AlGaInP계 활성층(34b), p형 AlGaInP 클래드층(35b) 및 p형 캡층(36b)을 순차적으로 성장시킨다. 본 에피택셜층성장이 실행되는 기판의 제2 영역(31b)은 상기 유전체물질(예, 제1 유전체마스크(31a))이 제거된 면이므로, 상대적으로 양호한 성장으로 제공될 수 있다. 따라서, 우수한 결정성장을 보장할 수 있으며 상기 제1 영역(31a)과 동일한 높이를 갖도록 유지할 수 있다. 이러한 성장공정은 도3b와 유사하게 다결정질 형성을 방지하도록, CBr4계 가스와 같은 에천트가스를 주입하면서 실행될 수 있다.
다음으로, 도3e와 같이, 상기 제1 및 제2 반도체 레이저의 에피택셜층이 덮히도록 상기 기판(31) 상면에 추가적인 유전체막(38)을 형성한다. 바람직하게 상기 추가적인 유전체막(38)은 상기 제1 및 제2 유전체마스크(32,37)와 동일한 물질일 수 있다.
이어, 도3f와 같이, 상기 제1 및 제2 반도체 레이저의 p형 캡층(36a,36b)이 노출되도록 상기 유전체막(38)(제1 및 제2 유전체 마스크도 포함됨)을 선택적으로 제거하고, 상기 기판(31)의 하면과 상기 노출된 p형 캡층(36a,36b)에 각각 n측 및 p측 전극(39c와 39a,39b)을 형성한다. 이 때에, 상기 유전체막(38)은 잔류한 제1 및 제2 유전체 마스크(32,37)와 함께 페시베이션층으로 제공된다.
최종적으로 도3e와 같이, 2개의 반도체 레이저 단위로 웨이퍼(31)를 절단함으로써 원하는 2파장 반도체 레이저 소자(30)를 얻을 수 있다. 상기 2파장 반도체 레이저는 동일 기판 상에 서로 다른 물질로 구성된 2개의 반도체 레이저를 갖는다.
본 발명은 SAG MOCVD공정과 같이 유전체 마스크를 이용하여 선택적 에피택셜층 성장을 수행함으로써, 동일한 레벨을 유지하는 평면 상에 서로 다른 파장을 갖는 2개의 반도체 레이저를 구현할 수 있다. 특히, 후속 성장되는 반도체 레이저의 에피택셜층은 손상되지 않은 면에 성장될 수 있으므로, 우수한 결정성을 얻을 수 있다.
또한, 본 발명은 2파장 반도체 레이저 소자의 제조방법으로만 도시되어 설명되었으나, 상기 기판의 상면을 2개의 분리된 영역이 아닌 3개의 영역으로 분리하고, 추가된 제3 영역에 대해 제2 유전체 마스크 형성 및 제2 반도체 레이저의 에피택셜층 성정과정을 유사하게 반복 실시함으로써 3파장 반도체 레이저 소자를 제조할 수 있다. 예를 들어, 본 발명은 상기 제2 반도체 레이저를 위한 에피택셜층을 성장시킨 후에, 상기 기판의 제3 영역만이 개방되도록 상기 기판 상에 제3 유전체 마스크를 형성하고, 상기 기판의 제3 영역 상에 제3 반도체 레이저를 위한 에피택셜층을 성장시키는 단계를 더 포함함으로써 3파장 반도체 레이저 제조방법으로서 제공될 수도 있다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
상술한 바와 같이, 본 발명은 SAG MOCVD공정과 같이 유전체 마스크를 이용한 선택적 에피택셜층 성장공정을 적용함으로써, 동일한 레벨의 기판 상에 2개의 반도체 레이저를 보다 용이하게 제조할 수 있으며, 나아가, 종래의 에피택셜층에 대한 에칭공정을 생략함으로써 결정성장면인 표면 모폴로지를 양호한 상태로 유지할 수 있다. 따라서, 보다 우수한 결정성을 갖는 2파장 반도체 레이저 소자를 제조할 수 있다.

Claims (12)

  1. 적어도 제1 영역과 제2 영역으로 분리된 상면을 갖는 기판을 마련하는 단계;
    상기 제1 영역만이 개방되도록 상기 기판 상에 제1 유전체 마스크를 형성하는 단계;
    상기 기판의 제1 영역 상에 제1 반도체 레이저를 위한 에피택셜층을 성장시키는 단계;
    상기 제2 영역만이 개방되도록 상기 기판 상에 제2 유전체 마스크를 형성하는 단계; 및,
    상기 기판의 제2 영역 상에 제2 반도체 레이저를 위한 에피택셜층을 성장시키는 단계를 포함하는 다파장 반도체 레이저 제조방법.
  2. 제1항에 있어서,
    상기 제1 및 제2 유전체 마스크를 형성하는 단계는, 각각 상기 기판의 상면에 유전체막을 형성하는 단계와, 상기 제1 영역 또는 제2 영역 상의 유전체막 부분이 제거되도록 선택적인 에칭을 실시하는 단계인 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  3. 제1항에 있어서,
    상기 유전체막의 두께는 각각 0.1∼0.3㎛인 것을 특징으로 하는 다파장 반도 체 레이저 제조방법.
  4. 제1항에 있어서,
    상기 제1 및 제2 반도체 레이저를 위한 에피택셜층을 성장시키는 단계는, MOCVD법에 의해 실행되는 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  5. 제4항에 있어서,
    상기 제1 및 제2 유전체 마스크의 폭은 각각 4∼50㎛이고,
    상기 제1 및 제2 영역의 폭은 각각 2∼30㎛인 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  6. 제1항에 있어서,
    상기 제1 및 제2 반도체 레이저를 위한 에피택셜층을 성장시키는 단계는 각각 제1 도전형 클래드층, 활성층, 제2 도전형 클래드층 및 제2 도전형 캡층을 순차적으로 형성하는 단계인 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  7. 제6항에 있어서,
    상기 제2 반도체 레이저를 위한 에피택셜층을 성장시킨 후에, 상기 기판 상면에 상기 제1 및 제2 반도체 레이저의 에피택셜층이 덮히도록 유전체막을 형성하는 단계와, 상기 제1 및 제2 반도체 레이저의 제2 도전형 캡층이 노출되도록 상기 제1 및 제2 유전체 마스크와 상기 유전체막을 선택적으로 제거하는 단계와, 상기 기판의 하면과 상기 노출된 제2 도전형 캡층에 각각 제1 및 제2 전극을 형성하는 단계를 더 포함하며,
    여기서, 상기 유전체막은 잔류한 제1 및 제2 유전체 마스크와 함께 페시베이션층으로 제공되는 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  8. 제1항에 있어서,
    상기 제1 및 제2 반도체 레이저를 위한 에피택셜층을 성장시키는 단계는 각각 상기 제1 및 제2 유전체 마스크 상에 다결정층이 성장되지 않도록 에칭가스를 제공하는 단계를 포함하는 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  9. 제8항에 있어서,
    상기 에칭가스는 CBr4를 포함한 가스인 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  10. 제1항에 있어서,
    상기 제1 반도체 레이저를 위한 에피택셜층은 AlGaAs계 반도체물질이며, 상기 제2 반도체 레이저를 위한 에피택셜층은 AlGaInP계 반도체물질인 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  11. 제1항에 있어서,
    상기 제1 및 제2 유전체 마스크는 SiO2 또는 SiNx인 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
  12. 제1항에 있어서,
    상기 기판의 상면은 상기 제1 및 제2 영역과 분리된 추가적인 제3 영역을 가지며,
    상기 제2 반도체 레이저를 위한 에피택셜층을 성장시킨 후에, 상기 기판의 제3 영역만이 개방되도록 상기 기판 상에 제3 유전체 마스크를 형성하는 단계와, 상기 기판의 제3 영역 상에 제3 반도체 레이저를 위한 에피택셜층을 성장시키는 단계를 더 포함하는 것을 특징으로 하는 다파장 반도체 레이저 제조방법.
KR1020040085774A 2004-10-26 2004-10-26 다파장 반도체 레이저 제조방법 KR100568320B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040085774A KR100568320B1 (ko) 2004-10-26 2004-10-26 다파장 반도체 레이저 제조방법
US11/247,935 US7393710B2 (en) 2004-10-26 2005-10-11 Fabrication method of multi-wavelength semiconductor laser device
JP2005306024A JP2006128675A (ja) 2004-10-26 2005-10-20 多波長半導体レーザの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040085774A KR100568320B1 (ko) 2004-10-26 2004-10-26 다파장 반도체 레이저 제조방법

Publications (1)

Publication Number Publication Date
KR100568320B1 true KR100568320B1 (ko) 2006-04-05

Family

ID=37180271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040085774A KR100568320B1 (ko) 2004-10-26 2004-10-26 다파장 반도체 레이저 제조방법

Country Status (1)

Country Link
KR (1) KR100568320B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196281A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 可視光半導体レーザ
JP2001244572A (ja) 2000-03-02 2001-09-07 Sony Corp 半導体レーザ発光装置の製造方法
JP2004193232A (ja) 2002-12-10 2004-07-08 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2004228502A (ja) 2003-01-27 2004-08-12 Nec Compound Semiconductor Devices Ltd モノリシック半導体レーザおよび製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196281A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 可視光半導体レーザ
JP2001244572A (ja) 2000-03-02 2001-09-07 Sony Corp 半導体レーザ発光装置の製造方法
JP2004193232A (ja) 2002-12-10 2004-07-08 Sanyo Electric Co Ltd 半導体レーザ素子および半導体レーザ素子の製造方法
JP2004228502A (ja) 2003-01-27 2004-08-12 Nec Compound Semiconductor Devices Ltd モノリシック半導体レーザおよび製造方法

Similar Documents

Publication Publication Date Title
KR100541110B1 (ko) 다파장 반도체 레이저 제조방법
US6177359B1 (en) Method for detaching an epitaxial layer from one substrate and transferring it to another substrate
CN100349341C (zh) 氮化物半导体元件及其制造方法
KR100624598B1 (ko) 반도체 발광 소자 및 그 제조 방법
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
US6337223B1 (en) Semiconductor optical device and method for fabricating the same
KR101265641B1 (ko) 반도체 발광 소자 및 그 제조방법
KR100541111B1 (ko) 다파장 반도체 레이저 제조방법
EP1120872B1 (en) Semiconductor laser
US7393710B2 (en) Fabrication method of multi-wavelength semiconductor laser device
KR100568320B1 (ko) 다파장 반도체 레이저 제조방법
US20090117676A1 (en) Semiconductor optical device
JP2001244560A (ja) 半導体発光装置の製造方法及び半導体発光装置
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
JPH1174609A (ja) レーザダイオード及びその製造方法
KR100568323B1 (ko) 다파장 반도체 레이저 제조방법
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
JP2687495B2 (ja) 半導体レーザの製造方法
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
KR100293476B1 (ko) 질화갈륨 반도체 레이저의 제조방법
JPH10117039A (ja) 半導体レーザの製造方法
KR100586937B1 (ko) 반도체 레이저 소자 제조방법
JP2000223786A (ja) 半導体レーザ素子およびその製造方法
KR101026924B1 (ko) 반도체 레이저 다이오드의 제조 방법
KR100390441B1 (ko) 수직 활성층을 가지는 청색 반도체 레이저 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 14