JP2006128675A - 多波長半導体レーザの製造方法 - Google Patents

多波長半導体レーザの製造方法 Download PDF

Info

Publication number
JP2006128675A
JP2006128675A JP2005306024A JP2005306024A JP2006128675A JP 2006128675 A JP2006128675 A JP 2006128675A JP 2005306024 A JP2005306024 A JP 2005306024A JP 2005306024 A JP2005306024 A JP 2005306024A JP 2006128675 A JP2006128675 A JP 2006128675A
Authority
JP
Japan
Prior art keywords
semiconductor laser
dielectric
manufacturing
dielectric mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005306024A
Other languages
English (en)
Inventor
Jin Chul Kim
振 徹 金
Su Yeol Lee
守 烈 李
Chang Zoo Kim
昌 周 金
Sang Heon Han
尚 憲 韓
Keun Man Song
根 萬 宋
Tae-Joon Kim
兌 俊 金
Seok Beom Choi
錫 範 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040085774A external-priority patent/KR100568320B1/ko
Priority claimed from KR1020040087213A external-priority patent/KR100568323B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2006128675A publication Critical patent/JP2006128675A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4087—Array arrangements, e.g. constituted by discrete laser diodes or laser bar emitting more than one wavelength

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】結晶性が優秀でレーザ整列が容易な、２波長半導体レーザ素子、さらに多波長半導体レーザ素子の製造方法を提供すること。
【解決手段】多波長半導体レーザの製造方法は、少なくとも第１領域と第２領域に分離された上面を有する基板３１を具備する段階と、上記第１領域３１ａのみ開放されるように上記基板上に第１誘電体マスク３２を形成する段階と、上記基板の第１領域上に第１半導体レーザのためのエピタキシャル層３３ａ、３４ａ、３５ａ、３６ａを成長させる段階と、上記第２領域３１ｂのみ開放されるように上記基板上に第２誘電体マスク３７を形成する段階と、上記基板の第２領域上に第２半導体レーザのためのエピタキシャル層３３ｂ、３４ｂ、３５ｂ、３６ｂを成長させる段階とを含む。
【選択図】 図３

Description

本発明は多波長半導体レーザに関し、より詳細には相異なる波長のレーザ光を同時にまたは選択的に発振することが可能な多波長半導体レーザの製造方法に関する。
一般的に半導体レーザは、誘導放出により増幅された光を出力する半導体素子として、その出力光は狭い周波数幅（短波長特性）を有し志向性が優秀で、高出力が保障される長所を有している。このような長所により、ＣＤやＤＶＤのような光ディスクシステムの光ピックアップ装置等のための光源として脚光を浴びている。
最近光ディスク技術分野においては、２つ以上の相異なる波長を発振することが可能な多波長半導体レーザ素子が要求されている。このような多波長半導体レーザー素子の代表的な例としては、比較的低密度であるＣＤ再生機（７８０ｎｍ）と比較的高密度であるＤＶＤ再生機（６３５または６５０ｎｍ）のために使用される２波長半導体レーザを挙げることができる。
図１ａないし図１ｆは従来の２波長半導体レーザ素子の製造方法を示す工程説明図である。すなわち、ＡｌＧａＡｓ系の第１半導体レーザ（７８０ｎｍ波長光）とＡｌＧａＩｎＰ系の第２半導体レーザ（６５０ｎｍ波長光）がモノリシックで単一基板上に具現された２波長半導体レーザ素子の製造方法を説明するための図である。
まず、図１ａに示すように、ｎ型ＧａＡｓ基板（１１）上に第１半導体レーザのためのエピタキシャル層を形成する。すなわち、ｎ型ＡｌＧａＡｓクラッド層（１３ａ）、ＡｌＧａＡｓ系活性層（１４ａ）、ｐ型ＡｌＧａＡｓクラッド層（１５ａ）、ｐ型キャップ層（１６ａ）を順次に成長させる。
次いで、図１ｂに示すように、フォトリソグラフィー工程とエッチング工程を利用して上記エピタキシャル層（１３ａ、１４ａ、１５ａ、１６ａ）を選択的に除去し、ＧａＡｓ基板（１１）上面の一領域を露出させる。
次に、図１ｃに示すように、露出されたＧａＡｓ基板（１１）の上面に第２半導体レーザのためのエピタキシャル層を形成する。すなわち、ｎ型ＡｌＧａＩｎＰクラッド層（１３ｂ）、ＡｌＧａＩｎＰ系活性層（１４ｂ）、ｐ型ＡｌＧａＩｎＰクラッド層（１５ｂ）及びｐ型キャップ層（１６ｂ）を順次に成長させる。
次に、図１ｄに示すように、追加的なフォトリソグラフィー工程とエッチング工程を利用し、上記第１半導体レーザのエピタキシャル層（１３ａ、１４ａ、１５ａ、１６ａ）の上の第２半導体レーザのエピタキシャル層（１３ｂ、１４ｂ、１５ｂ、１６ｂ）を除去すると同時に、２つのエピタキシャル構造を相互分離させる。
次に、図１ｅに示すように、上記ｐ型ＡｌＧａＡｓクラッド層（１５ａ）と上記ｐ型ＡｌＧａＩｎＰクラッド層（１５ｂ）を通常の方法で選択的にエッチングし、電流注入の効率向上のためのリッジ構造を形成する。
最後に、図１ｆに示すようにリッジが形成されたｐ型クラッド層（１５ａ、１５ｂ）の上面に誘電体物質で電流制限層（１８ａ、１８ｂ）を形成し、フォトリソグラフィー工程とエッチング工程を適用して各ｐ型キャップ層を露出させた後、Ｔｉ、Ｐｔ、Ａｕまたはその合金で、露出されたｐ型キャップ層（１６ａ、１６ｂ）の上にｐ側電極（１９ａ、１９ｂ）を形成し、Ａｕ/Ｇｅ、Ａｕ、Ｎｉまたはその合金を利用しＧａＡｓ基板（１１）の下面にｎ側電極（１９ｃ）を形成する。
このように、２つの相異なる波長の半導体レーザ（１０ａ、１０ｂ）を同一基板（１１）上に形成し単一チップ形態の２波長半導体レーザ素子（１０）に具現することが可能である。
しかし、従来の２波長半導体レーザ製造方法においては、フォトリソグラフィー工程とエッチング工程が多数回繰り返されるだけではなく、図１ｄに図示されたレーザ素子隔離のためのエッチング工程は複雑なエッチング工程条件が要求されるため、全体工程が複雑になり、これによって収率が低下する問題がある。
特に、第１半導体レーザのＡｌＧａＡｓ系エピタキシャル層とＧａＡｓ基板の高い選択性が保障されないため、図１ｂのエッチング過程から後続成長される第２半導体レーザの成長面である基板表面が損傷され安く、酷い場合には、基板の一部が所定の深さにエッチングされことがあるという問題がある。従って、良質のエピタキシャル層を得ることが難しいだけではなく、図１ｆに図示されたように２つのレーザの活性領域の位置に一定のギャップが生じる整列不良が起こることもあり得る。
本発明は上述した従来技術の問題点を解決するためになされたものであり、その目的は、誘電体マスクを利用し優秀な局部的選択性を有するエピタキシャル層の成長工程を実施することにより、結晶性が優秀でレーザ整列が容易な多波長半導体レーザ素子の製造方法を提供することにある。
上記の技術的課題を解決するために、本発明は、
少なくとも第１領域と第２領域に分離された上面を有する基板を具備する段階と、
上記第１領域のみ開放されるように上記基板上に第１誘電体マスクを形成する段階と、
上記基板の第１領域上に第１半導体レーザのためのエピタキシャル層を成長させる段階と、
上記第２領域のみ開放されるように上記基板上に第２誘電体マスクを形成する段階と、上記基板の第２領域上に第２半導体レーザのためのエピタキシャル層を成長させる段階と
を含む多波長半導体レーザの製造方法を提供する。
上記第１誘電体マスクを形成する段階は、上記基板の上面に誘電体膜を形成する段階と、上記第１領域上の誘電体膜部分を除去し第１誘電体マスクを形成する段階を含むことが可能である。
また、上記第２誘電体マスクを形成する段階は、上記第１誘電体マスクが残留した上記基板の上面に追加的な誘電体膜を形成する段階と、上記第２領域から上記第１誘電体マスクと上記誘電体膜部分とを除去し第２誘電体マスクを形成する段階を含むことが可能である。この場合、マスクとしての機能と層の厚さによる段差の増加を防止するために上記第１誘電体マスク及び上記誘電体膜の厚さは各々０．１〜０．３μｍであることが好ましい。
本発明の好ましい一実施形態としては、上記第１及び第２半導体レーザのためのエピタキシャル層を成長させる段階を、各々上記第１及び第２誘電体マスク上に多結晶層が成長されないようにエッチングガスを提供する段階として実施することが可能である。本実施形態で使用されるエッチングガスはＣＢｒ4 を含んだガスであり得る。
所望しない多結晶を除去するための他の実施形態は、上記第１半導体レーザのエピタキシャル層の成長段階と上記第２誘電体マスクの形成段階との間に、上記第１半導体レーザのエピタキシャル層の成長段階から形成された第１誘電体マスク上の多結晶層が共に除去されるように上記第１誘電体マスクをリフトオフさせる段階をさらに含むことが可能である。
本実施形態において、上記第１誘電体マスクをリフトオフさせる段階は、上記第１誘電体マスクにＢＯＥエッチャントと共に超音波による振動を適用し上記第１誘電体マスクをリフトオフさせる段階として具現することが可能である。ここで、上記ＢＯＥエッチャントとしてはＨＦ系エッチャントが使用され得る。
これと同様に、上記第２半導体レーザのエピタキシャル層の成長段階後、上記第２半導体レーザのエピタキシャル層の成長段階から形成された第２誘電体マスク上の多結晶層が共に除去されるように上記第２誘電体マスクをリフトオフさせる段階をさらに含むことが可能である。
本発明の具体的な実施形態において、上記第１及び第２誘電体マスクの幅は各々４〜５０μｍであり、上記第１及び第２領域の幅は各々２〜３０μｍであることが好ましい。
上記第１及び第２半導体レーザのためのエピタキシャル層を成長させる段階は、ＭＯＣＶＤ法により実行され得る。
また、上記第１及び第２半導体レーザのためのエピタキシャル層を成長させる段階は、各々第１導電型クラッド層、活性層、第２導電型クラッド層及び第２導電型キャップ層を順次に形成する段階であることが可能であり、この場合、上記第２半導体レーザのためのエピタキシャル層を成長させた後、上記基板上面に上記第１及び第２半導体レーザのエピタキシャル層が覆われるように誘電体膜を形成する段階と、上記第１及び第２半導体レーザの第２導電型キャップ層が露出されるように上記第１及び第２誘電体マスクと上記誘電体膜を選択的に除去する段階と、上記基板の下面と上記露出された第２導電型キャップ層に各々第１及び第２電極を形成する段階をさらに含み、上記誘電体膜は残留した第１及び第２誘電体マスクと共にパッシベーション層に提供されることが可能である。
本発明による半導体レーザ製造方法は３つ以上の相異なる波長を有するレーザを単一基板上に具現する方法として応用可能である。すなわち、このような製造方法は、上記基板の上面は上記第１及び第２領域と分離された追加的な第３領域を有し、上記第２半導体レーザのためのエピタキシャル層を成長させた後、上記基板の第３領域のみ開放されるように上記基板上に第３誘電体マスクを形成する段階と、上記基板の第３領域上に第３半導体レーザのためのエピタキシャル層を成長させる段階をさらに含むことにより具現されることが可能である。
本発明はＳＡＧ ＭＯＣＶＤ工程のように誘電体マスクを利用した選択的エピタキシャル層の成長工程を適用することにより、同一レベルの基板上に２つの半導体レーザをより容易に製造することが可能であり、さらに、従来のエピタキシャル層に対するエッチング工程を省略することにより結晶成長面である表面モーフォロジーを良好な状態に維持することが可能である。従って、より優秀な結晶性を有する２波長半導体レーザ素子を製造することが可能である。
以下、添付の図面を参照し、本発明を詳細に説明する。
図２ａないし図２ｆは本発明の一実施形態による２波長半導体レーザの製造方法を説明するための工程断面図である。単一基板（２１）上に７８０ｎｍ波長の第１半導体レーザと６５０ｎｍ波長の第２半導体レーザが具現された２波長半導体レーザ素子の製造方法を説明するための図面である。
まず、図２ａに示すように、ｎ型ＧａＡｓ基板（２１）上に第１領域（２１ａ）が露出された第１誘電体マスク（２２）を形成する。上記第１誘電体マスク（２２）は上記基板（２１）の上面全体に誘電体膜を蒸着した後、適切なフォトリソグラフィー工程とエッチング工程を利用し第１領域（２１ａ）を露出させることにより形成されることが可能である。ここで、蒸着される誘電体膜の厚さは好ましく０.１〜０.３μｍであることが可能で、上記第１誘電体マスク（２２）は好ましくはＳｉＯ2 またはＳｉＮx であり得る。後続エピタキシャル層の成長工程時に上記第１誘電体マスク（２２）上には結晶成長が抑制され、露出された第１領域（２１ａ）だけで所望の結晶成長を得ることが可能である。
次に、図２ｂに示すように、ｎ型ＧａＡｓ基板（２１）の第１領域（２１ａ）に第１半導体レーザのためのエピタキシャル層、すなわちｎ型ＡｌＧａＡｓクラッド層（２３ａ）、ＡｌＧａＡｓ系活性層（２４ａ）、ｐ型ＡｌＧａＡｓクラッド層（２５ａ）及びｐ型キャップ層（２６ａ）を順次に成長させる。
このような成長工程は好ましくＭＯＣＶＤ工程で具現されることが可能で、この場合、上記第１誘電体マスク（２２）上には所望しない多結晶質が形成されないように適切なエッチングガスを注入しながら成長工程を実行することが可能である。このようなエッチングガスとしてはＣＢｒ4 系エッチャントがある。一方、エッチングガスを注入せず、上記第１誘電体マスク（２２）の厚さ、オープン領域の幅及びＶ/ＩＩＩの比を適切に調節することにより高い選択性を保障しつつ第１誘電体マスク（２２）上からの多結晶質形成を防止することが可能である。このような工程をＳＡＧ（ｓｅｌｅｃｔｉｖｅ ａｒｅａ ｇｒｏｗｔｈ）ＭＯＣＶＤ工程という。
次に、図２ｃに示すように、上記第２領域（２１ｂ）のみ開放されるように上記基板（２１）上に第２誘電体マスク（２７）を形成する。上記第２誘電体マスク（２７）は、上記第１誘電体マスク（２２）の形成工程と同様に、追加的に誘電体膜を蒸着した後、適切なフォトリソグラフィー工程とエッチング工程を利用して第２領域（２１ｂ）を露出させることにより形成することが可能で、上記第１誘電体マスク（２２）と同様にＳｉＯ2 またはＳｉＮx であり得る。この際蒸着される誘電体膜の厚さは０.１〜０.３μｍであり得る。また、上記第２誘電体マスク（２７）は上記第１誘電体マスク（２２）を除去しない状態で形成されることが可能なため、実質的に第１誘電体マスク（２２）を含むことが可能である。
次に、図２ｄに示すように、上記ＧａＡｓ基板（２１）の第２領域（２１ｂ）上に第２半導体レーザのためのエピタキシャル層、すなわちｎ型ＡｌＧａＩｎＰクラッド層（２３ｂ）、ＡｌＧａＩｎＰ系活性層（２４ｂ）、ｐ型ＡｌＧａＩｎＰクラッド層（２５ｂ）及びｐ型キャップ層（２６ｂ）を順次に成長させる。本エピタキシャル層の成長が実行される基板の第２領域（２１ｂ）は上記誘電体物質（例えば、第１誘電体マスク（２１ａ））が除去された面であるため、従来の半導体結晶のドライエッチング工程のときのような損傷が発生されなく、さらに上記第１領域（２１ａ）と同一高さを有するように維持することが可能である。
従って、上記第２半導体レーザのためのエピタキシャル層の高い結晶性が保障されるだけではなく、２つのレーザの間の整列不良を防止することが可能である。このような成長工程は図２ｂで説明された方式と同様に多結晶質の形成を防止するように、ＣＢｒ4 系ガスのようなエッチャントガスを注入しながら実行されることが可能で、上記第２誘電体マスク（２７）の厚さ、オープン領域の幅及びＶ/ＩＩＩの比を適切に考慮したＳＡＧ ＭＯＣＶＤ工程により実施されることが可能である。
次に、図２ｅに示すように、上記ｐ型ＡｌＧａＡｓクラッド層（２５ａ）と上記ｐ型ＡｌＧａＩｎＰクラッド層（２５ｂ）を上記ｐ型キャップ層（２６ａ、２６ｂ）と共に通常の方法で選択的にエッチングし電流注入の効率向上のためのリッジ構造を形成する。このようなリッジ構造形成工程は各ｐ型クラッド層（２５ａ、２５ｂ）の内部にエッチング停止層（図示しない）を挿入して容易に実施されることが可能である
最終的に、図２ｆに示すようにリッジが形成されたｐ型クラッド層（２５ａ、２５ｂ）の上面に誘電体物質で電流制限層（２８ａ、２８ｂ）を形成し、フォトリソグラフィー工程とエッチング工程を適用し各ｐ型キャップ層（２６ａ、２６ｂ）を露出させた後、露出されたｐ型キャップ層（２６ａ、２６ｂ）とＧａＡｓ基板（２１）の下面に各々ｐ側電極（２９ａ、２９ｂ）とｎ側電極（２９ｃ）を形成する。一般的に上記ｐ側電極（２９ａ、２９ｂ）はＴｉ、Ｐｔ、Ａｕまたはその合金であることが可能で、ｎ側電極（２９ｃ）はＡｕ/Ｇｅ、Ａｕ、Ｎｉまたはその合金であり得る。
図３ａないし図３ｇは、本発明の他の実施形態による２波長半導体レーザの製造方法を説明するための工程断面図である。本実施形態はウェーハレベル工程を例示するものであり、同一基板上に形成される各半導体レーザは上部に行くほど狭くなる、狭窄構造に成長させることにより別途のリッジ構造を追加しない場合を例示する。
まず、図３ａに示すようにｎ型ＧａＡｓウェーハ（３１）上に第１領域（３１ａ）が露出された第１誘電体マスク（３２）を形成する。上記第１誘電体マスク（３２）は好ましくはＳｉＯ2 またはＳｉＮx であり得る。上記第１誘電体マスク（３２）上には結晶成長が行われないため、露出された第１領域（３１ａ）のみ結晶成長面として提供される。
上述したようにＳＡＧ ＭＯＣＶＤ工程を利用する場合、誘電体マスクの厚さはもちろん誘電体マスクの幅、オープン領域の幅及びＶ/ＩＩＩの比を調節することにより高い選択性を保障しつつ第１誘電体マスク（３２）上における多結晶質の形成を防止することが可能である。上記第１誘電体マスク（３２）の厚さ（ｔ１）は０．１〜０．３μｍであることが好ましく、上記第１誘電体マスク（３２）の幅（Ｗ１）は各々４〜５０μｍの範囲であり、これによるオープン領域、すなわち第１領域（３１ａ）の幅（Ｗ２）は２〜３０μｍの範囲であることが好ましい。このような条件でＶ/ＩＩＩの比を適切に調節し所望しない多結晶質の形成を抑制すると同時に、後続成長されるエピタキシャル層の変更と表面モーフォロジー等の特性が向上された結晶層を成長させることが可能である。
次いで、図３ｂに示すように、ｎ型ＧａＡｓウェーハ（３１）の各第１領域（３１ａ）に第１半導体レーザのためのｎ型ＡｌＧａＡｓクラッド層（３３ａ）、ＡｌＧａＡｓ系活性層（３４ａ）、ｐ型ＡｌＧａＡｓクラッド層（３５ａ）及びｐ型キャップ層（３６ａ）を順次に成長させる。上記エピタキシャル層（３３ａ、３４ａ、３５ａ、３６ａ）を形成する段階で上記のＳＡＧ ＭＯＣＶＤ条件で上記第１誘電体マスク（３２）上に所望しない多結晶質層の形成を防止することが可能であるが、これと違って、またはこれに並行しＣＢｒ4 系ガスのようなエッチングガスを注入する過程を実施することにより形成される多結晶質層を除去することが可能である。
次に、図３ｃに示すように、上記第２領域（３１ｂ）のみ開放されるように上記基板（３１）上に第２誘電体マスク（３７）を形成する。上記第２誘電体マスク（３７）は、上記第１誘電体マスク（３２）が残留した基板（３１）上に追加的に誘電体膜を蒸着した後、適切なフォトリソグラフィー工程とエッチング工程を利用して第２領域（３１b）を露出させることにより形成することが可能であり、上記第１誘電体マスク（３２）と同様にＳｉＯ2 またはＳｉＮx であり得る。前記説明されたＳＡＧ―ＭＯＣＶＤ条件と同様に上記第２誘電体マスク（３７）の幅（Ｗ３）は各々４〜５０μｍの範囲に、第２領域の幅（Ｗ４）は２〜３０μｍの範囲にすることが好ましい。
次に、図３ｄに示すように、上記ＧａＡｓ基板（３１）の第２領域（３１ｂ）上に第２半導体レーザのための、ｎ型ＡｌＧａＩｎＰクラッド層（３３ｂ）、ＡｌＧａＩｎＰ系活性層（３４ｂ）、ｐ型ＡｌＧａＩｎＰクラッド層（３５ｂ）及びｐ型キャップ層（３６ｂ）を順次に成長させる。本エピタキシャル層の成長が実行される基板の第２領域（３１ｂ）は上記誘電体物質（例えば、第１誘電体マスク（３１ａ））が除去された面であるため、相対的に良好な成長で提供されることが可能である。従って、優秀な結晶成長を保障することが可能であり、上記第１領域（３１ａ）と同一高さを有するように維持することが可能である。このような成長工程は、図３ｂに示す場合と同様に、多結晶質の形成を防止するように、ＣＢｒ4 系ガスのようなエッチャントガスを注入しながら実行することが可能である。
次に、図３ｅに示すように、上記第１及び第２半導体レーザのエピタキシャル層が覆われるように上記基板（３１）の上面に追加的な誘電体膜（３８）を形成する。好ましく上記追加的な誘電体膜（３８）は上記第１及び第２誘電体マスク（３２、３７）と同一物質であり得る。
次に、図３ｆに示すように、上記第１及び第２半導体レーザのｐ型キャップ層（３６ａ、３６ｂ）が露出されるよう上記誘電体膜（３８）（第１及び第２誘電体マスクも含まれる）を選択的に除去し、上記基板（３１）の下面と上記露出されたｐ型キャップ層（３６ａ、３６ｂ）に各々ｎ側及びｐ側電極（３９ｃと３９ａ、３９ｂ）を形成する。この際、上記誘電体膜（３８）は残留した第１及び第２誘電体マスク（３２、３７）と共にパッシベーション層に提供される。
最終的に図３ｅに示すように、２つの半導体レーザの単位でウェーハ（３１）を切断することにより所望の２波長半導体レーザの素子（３０）を得ることが可能である。上記２波長半導体のレーザは同一基板上に相異なる物質で構成された２つの半導体レーザを有する。
本発明の他の実施形態では、第１誘電体マスクのリフトオフ工程を利用し、エピタキシャル層の成長工程から形成される所望しない多結晶質層を除去する方法を使用することも可能である。このような実施形態による２波長半導体レーザの製造方法は図４ａないし図４ｆに図示されている。
まず、図４ａに示すように、ｎ型ＧａＡｓ基板（４１）上に第１領域（４１ａ）が露出された第１誘電体マスク（４２）を形成する。上記第１誘電体マスク（４２）は上記基板（４１）の上面全体に誘電体膜を蒸着した後、適切なフォトリソグラフィー工程とエッチング工程を利用し第１領域（４１ａ）を露出させることにより形成されることが可能である。この際、蒸着される誘電体膜の厚さは０.１〜０.３μｍであることが可能であり、上記第１誘電体マスク（４２）は好ましくはＳｉＯ2 またはＳｉＮx であり得る。後続エピタキシャル層の成長工程時に上記第１誘電体マスク（４２）上には結晶成長が抑制され、露出された第１領域（４１ａ）でのみ所望の結晶成長を得ることが可能である。
次に、図４ｂに示すように、ｎ型ＧａＡｓ基板（４１）の第１領域（４１ａ）に第１半導体レーザのためのエピタキシャル層、すなわちｎ型ＡｌＧａＡｓクラッド層（４３ａ）、ＡｌＧａＡｓ系活性層（４４ａ）、ｐ型ＡｌＧａＡｓクラッド層（４５ａ）及びｐ型キャップ層（４６ａ）を順次に成長させる。
このような成長工程は好ましくはＭＯＣＶＤ工程で具現することが可能である。この場合、上記の第１誘電体マスク（４２）上には結晶成長は抑制されるが、所望しない多結晶質（Ｐ１）が形成され得る。
多結晶質（Ｐ１）の形成を防止するため、適切なエッチングガスを注入し多結晶質を除去しつつ成長工程を実行することが可能である。この場合エッチングガスとして使用されるＣＢｒ4 系エッチャント中Ｃ成分は第１半導体レーザのエピタキシャル成長中にｎ型のドーパントとして作用し半導体レーザの特性不良を引き起こすことがあり得るので、エピタキシャル層のモーフォロジーを低下させる問題がある。このような問題を解決するために、本発明では誘電体マスクをリフトオフさせる工程を利用し既に形成された多結晶質を除去する方式を利用する。すなわち、上記第１半導体レーザのエピタキシャル層の成長段階で形成された第１誘電体マスク（４２）上の多結晶層（Ｐ１）が共に除去されるように上記第１誘電体マスク（４２）をリフトオフさせる。好ましくは、このようなリフトオフ工程は上記第１誘電体マスク（４２）にＢＯＥエッチャントを適用しつつ超音波を利用し振動を誘発させることによって、より効果的に実施することが可能である。
次に、図４ｃに示すように、上記第２領域（４１ｂ）のみ開放されるように上記基板（４１）上に第２誘電体マスク（４７）を形成する。上記第２誘電体マスク（４７）は上記第１誘電体マスク（４２）の形成工程と同様に、追加的に誘電体膜を蒸着した後、適切なフォトリソグラフィー工程とエッチング工程を利用し第２領域（４１ｂ）を露出させることにより形成することが可能であり、上記第１誘電体マスク（４２）と同様にＳｉＯ2 またはＳｉＮx であり得る。この際、蒸着される誘電体膜の厚さは０．１〜０．３μｍであり得る。
次に、図４ｄに示すように、上記ＧａＡｓ基板（４１）の第２領域（４１ｂ）上に第２半導体レーザのためのエピタキシャル層、すなわちｎ型ＡｌＧａＩｎＰクラッド層（４３ｂ）、ＡｌＧａＩｎＰ系活性層（４４ｂ）、ｐ型ＡｌＧａＩｎＰクラッド層（４５ｂ）及びｐ型キャップ層（４６ｂ）を順次に成長させる。本エピタキシャル層の成長が実行される基板の第２領域（４１ｂ）は上記誘電体物質（例えば、第１誘電体マスク（４１ａ））が除去された面であるため、従来の半導体結晶のドライエッチング工程のときのような損傷が発生せず、さらに上記第１領域（４１ａ）と同一高さを有するように維持することが可能である。
従って、上記第２半導体レーザのためのエピタキシャル層の高い結晶性が保障されるだけではなく、２つのレーザの間の整列不良を防止することが可能である。エピタキシャル層の成長後、上記第２誘電体マスク（４７）をリフトオフさせ上記第２誘電体マスク（４７）上の多結晶層（Ｐ２）を共に除去する。前記説明したように、好ましくは、このようなリフトオフ工程は上記第２誘電体マスク（４７）にＢＯＥエッチャントを適用しつつ超音波を利用し振動を誘発させることにより容易に具現することが可能である。本発明で使用されるＢＯＥエッチャントとしてはＨＦ系エッチャントを使用することができる。
次に、図４ｅに示すように、上記ｐ型ＡｌＧａＡｓクラッド層（４５ａ）と上記ｐ型ＡｌＧａＩｎＰクラッド層（４５ｂ）を上記ｐ型キャップ層（４６ａ、４６ｂ）と共に通常の方法で選択的にエッチングし、電流注入の効率向上のためのリッジ構造を形成する。このようなリッジ構造の形成工程は各ｐ型クラッド層（４５ａ、４５ｂ）の内部にエッチング停止層（図示しない）を挿入し容易に実施されることが可能である。
最終的に、図４ｆに示すようにリッジが形成されたｐ型クラッド層（４５ａ、４５ｂ）の上面に誘電体物質で電流制限層（４８ａ、４８ｂ）を形成し、フォトリソグラフィー工程とエッチング工程を適用して各ｐ型キャップ層（４６ａ、４６ｂ）を露出させた後、露出されたｐ型キャップ層（４６ａ、４６ｂ）とＧａＡｓ基板（４１）の下面に各々ｐ側電極（４９ａ、４９ｂ）とｎ側電極（４９ｃ）を形成する。一般的に上記ｐ側電極（４９ａ、４９ｂ）はＴｉ、Ｐｔ、Ａｕまたはその合金であることが可能であり、ｎ側電極（４９ｃ）はＡｕ/Ｇｅ、Ａｕ、Ｎｉまたはその合金であり得る。
本発明はＳＡＧ ＭＯＣＶＤ工程及び誘電体マスクを利用し選択的エピタキシャル層の成長を遂行することにより、同一レベルを維持する平面上で相異なる波長を有する２つの半導体レーザを具現することが可能である。また、多結晶質の形成を抑制するため、ＣＢｒ4 系ガスのような不利益なエッチャントを使用するかまたは工程条件を厳格に制限せず、リフトオフ工程を通じ誘電体マスクを除去することにより所望しない多結晶質層を容易に除去することが可能である。
また、本発明は２波長半導体レーザ素子の製造方法のみ図示され説明されたが、上記基板の上面を２つの分離された領域ではなく３つの領域に分離し、追加された第３領域に対して第２誘電体マスクの形成及び第２半導体レーザのエピタキシャル層の成長過程を同様に反復実施することにより３波長半導体レーザ素子を製造することが可能である。たとえば、本発明は上記第２半導体レーザのためのエピタキシャル層を成長させた後、上記基板の第３領域のみ開放されるように上記基板上に第３誘電体マスクを形成し、上記基板の第３領域上に第３半導体レーザのためのエピタキシャル層を成長させる段階をさらに含むことにより３波長半導体レーザの製造方法として提供することも可能である。
このように、本発明は上述した実施形態及び添付の図面により限定されるものではなく、添付の特許請求の範囲により限定される。従って、特許請求の範囲に記載された本発明の技術的思想を外れない範囲内で当技術分野の通常の知識を有する者により多様な形態の置換、変形及び変更が可能であり、これらもまた本発明の範囲に属すると言える。
以上のように、本発明の多波長半導体レーザの製造方法は、ＣＤやＤＶＤ等の光ディスクシステムの光ピックアップ裝置などのための光源として使用される多波長半導体レーザの製造方法として有用である。
従来の２波長半導体レーザの製造方法を説明するための工程断面図である。 本発明の第１実施形態による２波長半導体レーザの製造方法を説明するための工程断面図である。 本発明の改善された第１実施形態による２波長半導体レーザの製造方法を説明するための工程断面図である。 本発明の第２実施形態による２波長半導体レーザ製造方法を説明するための工程断面図である。
符号の説明
２１、３１、４１ 基板
２２、３２、４２ 第１誘電体マスク
２０ａ、３０ａ、４０ａ 第１半導体レーザ
２３ａ、３３ａ、４３ａ ｎ型ＡｌＧａＡｓクラッド層
２４ａ、３４ａ、４４ａ ＡｌＧａＡｓ系活性層
２５ａ、３５ａ、４５ａ ｐ型ＡｌＧａＡｓクラッド層
２０ｂ、３０ｂ、４０ｂ 第２半導体レーザ
２３ｂ、３３ｂ、４３ｂ ｎ型ＡｌＧａＩｎＰクラッド層
２４ａ、３４ａ、４４ａ ＡｌＧａＩｎＰ系活性層
２５ａ、３５ａ、４５ａ ｐ型ＡｌＧａＩｎＰクラッド層
２７、３７、４７ 第２誘電体マスク
３７’ パッシベーション層

Claims (19)

  1. 少なくとも第１領域と第２領域に分離された上面を有する基板を具備する段階；
    上記第１領域のみ開放されるように上記基板上に第１誘電体マスクを形成する段階；
    上記基板の第１領域上に第１半導体レーザのためのエピタキシャル層を成長させる段階；
    上記第２領域のみ開放されるように上記基板上に第２誘電体マスクを形成する段階；及び、
    上記基板の第２領域上に第２半導体レーザのためのエピタキシャル層を成長させる段階を含む多波長半導体レーザの製造方法。
  2. 上記第１誘電体マスクを形成する段階は、上記基板の上面に誘電体膜を形成する段階と、上記第１領域上の誘電体膜部分を除去し第１誘電体マスクを形成する段階を含むことを特徴とする請求項１に記載の多波長半導体レーザの製造方法。
  3. 上記第２誘電体マスクを形成する段階は、
    上記第１誘電体マスクが残留した上記基板の上面に追加的な誘電体膜を形成する段階と、
    上記第２領域から上記第１誘電体マスクと上記誘電体膜部分とを除去し第２誘電体マスクを形成する段階と
    を含むことを特徴とする請求項１または２に記載の多波長半導体レーザの製造方法。
  4. 上記第１誘電体マスク及び上記誘電体膜の厚さは各々０．１〜０．３μｍであることを特徴とする請求項１〜３のいずれか一項に記載の多波長半導体レーザの製造方法。
  5. 上記第１及び第２半導体レーザのためのエピタキシャル層を成長させる段階は、各々上記第１及び第２誘電体マスク上に多結晶層が成長されないようにエッチングガスを提供する段階を含むことを特徴とする請求項１〜４のいずれか一項に記載の多波長半導体レーザの製造方法。
  6. 上記エッチングガスはＣＢｒ4を含んだガスであることを特徴とする請求項５に記載の多波長半導体レーザの製造方法。
  7. 上記第１半導体レーザのエピタキシャル層の成長段階と上記第２誘電体マスクの形成段階との間に、上記第１半導体レーザのエピタキシャル層の成長段階から形成された第１誘電体マスク上の多結晶層が共に除去されるように、上記第１誘電体マスクをリフトオフさせる段階をさらに含むことを特徴とする請求項１〜６のいずれか一項に記載の多波長半導体レーザの製造方法。
  8. 上記第１誘電体マスクをリフトオフさせる段階は、上記第１誘電体マスクにＢＯＥエッチャントと共に超音波による振動を適用し上記第１誘電体マスクをリフトオフさせる段階であることを特徴とする請求項７に記載の多波長半導体レーザの製造方法。
  9. 上記ＢＯＥエッチャントはＨＦ系エッチャントであることを特徴とする請求項８に記載の多波長半導体レーザの製造方法。
  10. 上記第２半導体レーザのエピタキシャル層の成長段階の後、上記第２半導体レーザのエピタキシャル層の成長段階から形成された第２誘電体マスク上の多結晶層が共に除去されるように、上記第２誘電体マスクをリフトオフさせる段階をさらに含むことを特徴とする請求項１〜９のいずれか一項に記載の多波長半導体レーザの製造方法。
  11. 上記第２誘電体マスクをリフトオフさせる段階は、上記第２誘電体マスクにＢＯＥエッチャントと共に超音波による振動を適用し上記第２誘電体マスクをリフトオフさせる段階であることを特徴とする請求項１０に記載の多波長半導体レーザの製造方法。
  12. 上記ＢＯＥエッチャントはＨＦ系エッチャントであることを特徴とする請求項１１に記載の多波長半導体レーザの製造方法。
  13. 上記第１及び第２誘電体マスクの幅は各々４〜５０μｍであり、
    上記第１及び第２領域の幅は各々２〜３０μｍであることを特徴とする請求項１〜１２のいずれか一項に記載の多波長半導体レーザの製造方法。
  14. 上記第１及び第２半導体レーザのためのエピタキシャル層を成長させる段階は、ＭＯＣＶＤ法により実行されたことを特徴とする請求項１〜１３のいずれか一項に記載の多波長半導体レーザの製造方法。
  15. 上記第１及び第２半導体レーザのためのエピタキシャル層を成長させる段階は各々第１導電型クラッド層、活性層、第２導電型クラッド層及び第２導電型キャップ層を順次に形成する段階であることを特徴とする請求項１〜１４のいずれか一項に記載の多波長半導体レーザの製造方法。
  16. 上記第２半導体レーザのためのエピタキシャル層を成長させた後、上記基板の上面に上記第１及び第２半導体レーザのエピタキシャル層が覆われるように誘電体膜を形成する段階と、
    上記第１及び第２半導体レーザの第２導電型キャップ層が露出されるように上記第１及び第２誘電体マスクと上記誘電体膜を選択的に除去する段階と、
    上記基板の下面と上記露出された第２導電型キャップ層に各々第１及び第２電極を形成する段階と
    をさらに含み、
    ここで、上記誘電体膜は残留した第１及び第２誘電体マスクと共にパッシベーション層に提供されることを特徴とする請求項１５に記載の多波長半導体レーザの製造方法。
  17. 上記第１半導体レーザのためのエピタキシャル層はＡｌＧａＡｓ系半導体物質であり、上記第２半導体レーザのためのエピタキシャル層はＡｌＧａＩｎＰ系半導体物質であることを特徴とする請求項１〜１６のいずれか一項に記載の多波長半導体レーザの製造方法。
  18. 上記第１及び第２誘電体マスクはＳｉＯ2 またはＳｉＮx であることを特徴とする請求項１〜１７のいずれか一項に記載の多波長半導体レーザの製造方法。
  19. 上記基板の上面は上記第１及び第２領域と分離された追加的な第３領域を有し、
    上記第２半導体レーザのためのエピタキシャル層を成長させた後、上記基板の第３領域のみ開放されるように上記基板上に第３誘電体マスクを形成する段階と、
    上記基板の第３領域上に第３半導体レーザのためのエピタキシャル層を成長させる段階と
    をさらに含むことを特徴とする請求項１〜１８のいずれか一項に記載の多波長半導体レーザの製造方法。
JP2005306024A 2004-10-26 2005-10-20 多波長半導体レーザの製造方法 Pending JP2006128675A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040085774A KR100568320B1 (ko) 2004-10-26 2004-10-26 다파장 반도체 레이저 제조방법
KR1020040087213A KR100568323B1 (ko) 2004-10-29 2004-10-29 다파장 반도체 레이저 제조방법

Publications (1)

Publication Number Publication Date
JP2006128675A true JP2006128675A (ja) 2006-05-18

Family

ID=36206679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005306024A Pending JP2006128675A (ja) 2004-10-26 2005-10-20 多波長半導体レーザの製造方法

Country Status (2)

Country Link
US (1) US7393710B2 (ja)
JP (1) JP2006128675A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313875A (ja) * 2005-04-08 2006-11-16 Mitsubishi Electric Corp 半導体レーザ装置
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN113708214B (zh) * 2021-07-21 2023-07-11 湖北光安伦芯片有限公司 一种基于选区外延技术的双波长vcsel结构及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134090A (en) * 1982-06-18 1992-07-28 At&T Bell Laboratories Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy
DE69232311D1 (de) * 1992-09-30 2002-01-31 St Microelectronics Srl Herstellungsverfahren von integrierten Vorrichtungen und so hergestellte integrierte Vorrichtung
JPH07221392A (ja) * 1994-02-08 1995-08-18 Mitsubishi Electric Corp 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
JPH10117040A (ja) * 1996-10-08 1998-05-06 Nec Corp 半導体レーザ素子及びその製造方法
DE19820223C1 (de) * 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
JP3241002B2 (ja) * 1998-09-02 2001-12-25 日本電気株式会社 半導体レーザの製造方法
JP3141854B2 (ja) * 1998-09-28 2001-03-07 日本電気株式会社 光半導体装置の製造方法
KR100301116B1 (ko) * 1998-12-02 2001-10-20 오길록 양자점 구조를 갖는 화합물반도체 기판의 제조 방법
JP2001077457A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体レーザおよびその製造方法
JP2002024396A (ja) * 2000-06-30 2002-01-25 Fujitsu Ltd 介護サービス仲介システムおよび記録媒体
JP4058245B2 (ja) * 2001-02-22 2008-03-05 日本オプネクスト株式会社 半導体光集積素子の製造方法
JP2003140100A (ja) * 2001-11-01 2003-05-14 Oki Electric Ind Co Ltd 導波路型光素子、これを用いた集積化光導波路素子、及びその製造方法
KR100566212B1 (ko) * 2003-11-17 2006-03-29 삼성전자주식회사 유기금속화학기상증착법에 의한 선택영역 성장방법

Also Published As

Publication number Publication date
US7393710B2 (en) 2008-07-01
US20060088950A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
JP3950878B2 (ja) 多波長半導体レーザ及びその製造方法
JP5064613B2 (ja) 半導体層形成方法
US7606281B2 (en) Method of producing multi-wavelength semiconductor laser device
JP2001053056A (ja) エピタキシャル層を１つの基板から分離して他の基板に移し替えるための方法
US20080283869A1 (en) Method for manufacturing semiconductor light emitting device
JP2006128675A (ja) 多波長半導体レーザの製造方法
US6618416B1 (en) Semiconductor laser
JP2002111132A (ja) 半導体レーザーダイオードの製造方法
JPH1174609A (ja) レーザダイオード及びその製造方法
KR100616540B1 (ko) 2파장 반도체 레이저 소자 및 그 제조방법
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
KR100568320B1 (ko) 다파장 반도체 레이저 제조방법
KR100568323B1 (ko) 다파장 반도체 레이저 제조방법
JP2006303052A (ja) 半導体レーザ装置及び半導体レーザ装置の製造方法
JP2687495B2 (ja) 半導体レーザの製造方法
US20040264534A1 (en) Semiconductor laser device and method for manufacturing the same
JPH1174624A (ja) レーザダイオード及びその製造方法
KR100674835B1 (ko) 다파장 반도체 레이저 제조방법
JPH0629618A (ja) マルチビーム半導体レーザ及びその製造方法
KR100330591B1 (ko) 반도체레이저다이오드의제조방법
JPH05267168A (ja) 半導体装置の製造方法
JP2003318490A (ja) 半導体レーザ素子およびその製造方法
JPH114041A (ja) 半導体レーザの製造方法
JP2000286446A (ja) 窒化物系半導体素子、窒化物系半導体素子の製造方法、ＧａＮ基板及びＧａＮ基板の製造方法
JP2006261446A (ja) 半導体発光装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331