JP2004311964A - 窒化物半導体素子およびその製造方法 - Google Patents

窒化物半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2004311964A
JP2004311964A JP2004062590A JP2004062590A JP2004311964A JP 2004311964 A JP2004311964 A JP 2004311964A JP 2004062590 A JP2004062590 A JP 2004062590A JP 2004062590 A JP2004062590 A JP 2004062590A JP 2004311964 A JP2004311964 A JP 2004311964A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
semiconductor substrate
stripe
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004062590A
Other languages
English (en)
Other versions
JP4847682B2 (ja
Inventor
Takeshi Sugawara
岳 菅原
Yasutoshi Kawaguchi
靖利 川口
Akihiko Ishibashi
明彦 石橋
Isao Kidoguchi
勲 木戸口
Toshiya Yokogawa
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004062590A priority Critical patent/JP4847682B2/ja
Publication of JP2004311964A publication Critical patent/JP2004311964A/ja
Application granted granted Critical
Publication of JP4847682B2 publication Critical patent/JP4847682B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】窒化物半導体基板を用いながら、そのへき開が容易であり、製造歩留まりの高い窒化物半導体素子およびその製造方法を提供する。
【解決手段】本発明による窒化物半導体素子の製造方法は、複数のチップ用基板に分割される窒化物半導体基板であって、分割後に各チップ用基板として機能する複数の素子部分と、前記素子部分を結合している素子間部分とを有し、前記素子間部分の平均厚さが前記素子部分の厚さよりも小さい窒化物半導体基板を用意する工程(A)と、前記素子部分上にストライプ状開口部を有するマスク層を窒化物半導体基板の上面に形成する工程(B)と、前記窒化物半導体基板の上面のうち、前記マスク層の前記開口部を介して露出している領域上に、窒化物半導体の層を選択的に成長させる工程(C)と、前記窒化物半導体基板の素子間部分から前記窒化物半導体基板をへき開し、個々に分割されたチップ用基板を有する複数の窒化物半導体素子を形成する工程(D)とを含む。
【選択図】図1

Description

本発明は、光情報処理分野などへの応用が期待される半導体レーザなどの窒化物半導体素子およびその製造方法に関する。
光ディスクの記録密度を拡大するためには、データの読み出し/書き込みに必要なレーザ光の波長を短くすることが求められる。現在普及しているDVDのプレーヤやレコーダでは、波長660nm帯の赤色半導体レーザが広く用いられており、この赤色半導体レーザは、例えばInGaAlP系化合物半導体をGaAs基板上にエピタキシャル成長させることによって製造される。
近年、DVDよりも記録密度を拡大するため、次世代の光ディスクが活発に開発されている。そのような次世代光ディスク用の光源としては、赤色の光よりも波長が更に短い青紫色レーザ光(波長400nm帯)を安定に放射することが要求される。
V族元素に窒素(N)を含有するIII−V族窒化物半導体は、GaAs系半導体に比べてバンドギャップが大きく、吸放出される光のエネルギーが大きくなるため、発光波長が短い。このため、窒化物半導体は、短波長光の発光材料として有望視されている。
窒化物半導体の中でも、窒化ガリウム系化合物半導体(GaN系半導体:AlxGayInzN(0≦x, y, z≦1、x+y+z=1))の研究が盛んに行われ、青色発光ダイオード(LED)や緑色LEDが実用化されている。また、光ディスク装置の大容量化のために、400nm帯に発振波長を有する半導体レーザが必要とされており、GaN系半導体を材料とする半導体レーザの開発が進められている。
しかし、このようなGaN系半導体レーザは、GaAs系半導体レーザとは異なり、半導体基板を用いることなく、サファイア基板、またはサファイア上低転位基板を用いて作製されてきた。良質なGaN系半導体基板の作製が困難であったからである。しかし、最近、GaN系半導体基板の品質が向上してきたため、GaN系半導体基板を用いて窒化物半導体素子を作製することが検討され始めている。
図9は、GaN基板上に積層構造を有する従来の半導体レーザの構造を示す斜視図である。このような半導体レーザは、例えば、特許文献1や特許文献2などに開示されている。図10から図14を参照しながら、図9の半導体レーザの製造方法を説明する。
まず、図10に示すn型GaN基板301を用意する。n型GaN基板301は、六方晶の単結晶から構成されており、その主面(上面)は(0001)面である。
次に、図11に示すように、有機金属気相成長(MOCVD)法により、n型GaN基板301上にn型窒化物半導体303とp型窒化物半導体304とを堆積する。n型窒化物半導体303は、n型GaN基板301に近い側から、n−AlGaNクラッド層およびn−GaN光ガイド層を含み、p型窒化物半導体304は、n型GaN基板301に近い側から、Ga1-xInxN/Ga1-yInyN(0<y<x<1)多重量子井戸(MQW)活性層、p−GaN光ガイド層、p−AlGaNクラッド層、およびp−GaNコンタクト層を含む。
次に、図12に示されるように、p型窒化物半導体304の上面を加工し、それぞれが2μm程度の幅を有する複数のリッジストライプを形成する。なお、図12は、共振器長方向に垂直な面で切り取った断面を示している。
この後、図13に示すように、p型窒化物半導体304に形成された各リッジストライプの両側を絶縁膜305によって覆う。リッジストライプの上面は、絶縁膜305に形成されたストライプ状の開口部を介して露出している。その後、リッジストライプの頂部におけるp型窒化物半導体304と接するように、例えばNi/Auから成るp電極306を形成する。基板301の裏面には、必要に応じて研磨処理を施した後、例えば、Ti/Alからなるn電極307を形成する。
次に、基板301の<11−20>方向に沿って、一次へき開を行ない、(1−100)面からなる共振器端面を形成する。より具体的には、一次へき開により、1つのウェハから多数のバーを形成する。各バーは、図13の紙面に平行な共振器端面を有している。その後、各バーを二次へき開によって多数のチップに分離する。より具体的には、<1―100>方向に沿って二次へき開を行ない、図14に示すようにチップの分離を行なう。<1―100>方向は、(1−100)面からなる共振器端面に垂直であり、二次へき開によって露出する面は、共振器端面および基板主面の両方に垂直な(11−20)面である。
図9の素子を動作させるとき、n電極307を接地し、不図示の駆動回路によりp電極306に電圧を印可する。すると、MQW活性層に向かってp電極306側からホールが注入されるとともに、n電極307側からMQW活性層に向かって電子が注入される。その結果、MQW活性層内で反転分布が形成され、光学利得を生じるため、発振波長400nm帯のレーザ発振が引き起こされる。
特開平11−330622号公報 特開2001−148357号公報
上述の方法によって半導体レーザチップを作製する場合、チップ分離のための二次へき開の歩留まりが悪いという問題がある。これは、GaNなどの窒化物半導体基板が有する結晶構造に起因する問題である。
一般に、六方晶の窒化物半導体では、(1−100)面がへき開されやすい面方位であり、これと垂直な(11−20)面は(1−100)面と比較してへき開されにくい。そこで、GaN基板上を用いる半導体レーザの場合、高品質の共振器端面を得るために、通常、一次へき開を<11−20>方向に沿って行ない、(1−100)面からなる共振器端面を形成する。その後、チップ分離のための二次へき開を<1−100>方向に沿って行う。しかしながら、<1−100>方向に沿ってへき開する場合、<1−100>方向に対して30度ずれた方向、例えば<2−1−10>方向に沿って割れることが多く、歩留まりが低下する。
本発明は上記の事情を鑑みてなされたものであり、その目的とするところは、製造歩留まりの高い窒化物半導体素子およびその製造方法を提供することにある。
本発明による窒化物半導体素子の製造方法は、複数のチップ用基板に分割される窒化物半導体基板であって、分割後に各チップ用基板として機能する複数の素子部分と、前記素子部分を結合している素子間部分とを有し、前記素子間部分の平均厚さが前記素子部分の厚さよりも小さい窒化物半導体基板を用意する工程(A)と、前記素子部分上にストライプ状開口部を有するマスク層を窒化物半導体基板の上面に形成する工程(B)と、前記窒化物半導体基板の上面のうち、前記マスク層の前記開口部を介して露出している領域上に、窒化物半導体の層を選択的に成長させる工程(C)と、前記窒化物半導体基板の素子間部分から前記窒化物半導体基板をへき開し、個々に分割されたチップ用基板を有する複数の窒化物半導体素子を形成する工程(D)とを含む。
好ましい実施形態において、前記工程(A)は、上面の平坦な窒化物半導体基板を用意する工程(a1)と、前記基板の上面に溝を形成することによって前記素子間部分の平均厚さを前記素子部分の厚さよりも小さくする工程(a2)とを含む。
好ましい実施形態において、前記工程(a1)では、前記上面が(0001)面のGaN系化合物半導体基板を用意し、前記工程(a2)では、<1−100>方位に延びる溝を形成する。
好ましい実施形態において、前記工程(a2)は、前記基板の上面を0.1μm以上エッチングすることによって前記溝を形成する工程を含む。
好ましい実施形態において、前記工程(C)では、選択成長法により、GaN系化合物半導体の層を含む積層構造を形成する。
好ましい実施形態において、前記工程(D)の分割を行なう時点において、前記窒化物半導体基板の素子間部分上に存在している窒化物半導体の層の合計厚さは、前記素子部分上に存在している窒化物半導体の層の合計厚さよりも小さい。
本発明の半導体発光素子は、共振器長方向に延びるストライプ状凸部を有する窒化物半導体基板と、前記窒化物半導体基板の主面上に形成され、前記ストライプ状凸部の上面における選択された領域上にストライプ状開口部を有するマスク層と、前記ストライプ状凸部の上面における選択された領域上に成長した窒化物半導体の積層構造とを備え、前記窒化物半導体の積層構造の厚さが、前記マスク層上に存在する窒化物半導体の厚さよりも大きい。
好ましい実施形態において、前記窒化物半導体の積層構造は、p型半導体の層およびn型半導体の層を含む。
好ましい実施形態において、前記基板は、上面が(0001)面のGaN系化合物半導体基板であり、共振器端面が(1−100)面である。
好ましい実施形態において、前記凸部の幅は、50μm以上500μm以下であり、前記マスク層のストライプ状開口部の幅は、30μm以上480μm以下であり、かつ前記凸部の幅よりも狭い。
前記窒化物半導体の積層構造の幅は前記マスク層のストライプ状開口部の幅よりも大きく、前記窒化物半導体の積層構造は前記マスク層上に横方向へ成長した部分を含んでいる。
好ましい実施形態において、前記マスク層は前記基板の凸部の両側面を覆っている。
好ましい実施形態では、前記窒化物半導体基板の主面において、前記基板の凸部の両側に存在する段差の高さは、0.1μm以上である。
一般に、窒化物半導体基板の結晶構造は六方晶であり、<1―100>方向のへき開が困難であるが、本発明では、素子間部分の平均厚さが素子部分の厚さよりも小さい窒化物半導体基板を用い、窒化物半導体の積層構造を素子部分上に選択的に成長させるため、素子部分でのへき開が容易になる。本発明によれば、窒化物半導体基板を用いて窒化物半導体素子を歩留まり良く量産できるので、青色半導体レーザなどの短波長光源を安価に供給できるようになる。
以下、添付の図面を参照しながら、本発明の実施形態を詳細に説明する。
まず、図1を参照する。図1は、本実施形態の窒化物半導体レーザの構造を示す斜視図である。図示されるように、本実施形態における基板101は、六方晶の結晶構造を有するn型GaN単結晶から形成されている。n型GaN基板101の主面(上面)は(0001)面である。また、n型GaN基板101は、共振器端面が(1−100)面、素子の側面が(11−20)面となるようにへき開され、チップに分割されたものである。
本実施形態では、基板101としてn型のGaN基板を用いているが、素子構造に応じて導電型が反転されていても良い。また、六方晶の結晶構造を有する窒化物半導体基板であれば、他にAlGaN基板やAlN基板などを用いても良い。
図1に示されるように、n型GaN基板101の主面には、共振器長方向<1−100>に沿って延びるストライプ状凸部が形成されている。好ましい実施形態において、この凸部の幅は例えば50μm以上500μm以下の範囲に設定される。なお、共振器長は、例えば400μm以上800μm以下の範囲に設定される。
n型GaN基板101の主面のストライプ状凸部が形成されている領域の両側には、凸部の上面レベルよりも低いレベルに位置する面が存在し、段差(0.1〜10μm)が形成されている。このため、n型GaN基板101の共振器端面を、共振器長方向から見た場合、n型GaN基板101の上部が凸状に盛りあがっているように観察される。
また、n型GaN基板101の主面には、選択成長のマスク層として機能する絶縁膜102が形成されている。絶縁膜102は、例えばシリコン窒化膜から形成され、ストライプ状凸部の上面における選択された領域上にストライプ状開口部を有しているが、基板主面の他の領域を被覆している。ストライプ状開口部の幅は、30μm以上480μm以下であり、凸部の幅よりも狭く設計されることが好ましい。
絶縁膜102は、その上に窒化物半導体が成長しにくい材質であれば、どのような材料から形成されていても良いが、好ましくは、シリコンナイトライド、シリコンオキシナイトライド、シリコン酸化物、酸化アルミニウムなどから形成される。なお、選択成長のマスクとして機能する材料であれば、マスク層は必ずしも絶縁性を有している必要がないため、半導体や金属からマスク層を形成することも可能である。
本実施形態では、n型GaN基板101におけるストライプ状凸部の上面に窒化物半導体の積層構造が形成されている。この積層構造は、後に詳しく説明するように、絶縁膜102によって主面が部分的に覆われたn型GaN基板101上に選択的に成長させられたものである。なお、図面では、絶縁膜102上に窒化物半導体が全く堆積していないように記載されているが、窒化物半導体の積層構造の厚さよりも薄い層であれば、絶縁膜102の全体を被覆していてもよい。選択成長の条件によっては、絶縁膜102上にも窒化物半導体が成長する場合があるが、絶縁膜102上に存在する窒化物半導体の厚さが窒化物半導体の積層構造の厚さ(高さ)よりも小さければ、問題ない。
n型GaN基板101におけるストライプ状凸部上に形成された窒化物半導体の積層構造は、より詳細には、基板101上に成長したn型窒化物半導体103と、n型窒化物半導体103上に成長したp型窒化物半導体104とを含んでおり、これらの半導体103、104は、更に多様な組成の窒化物半導体層を含んでいる。
p型窒化物半導体104の上部は、リッジストライプ形状に加工されており、リッジストライプの頂部に開口を有する絶縁膜105で被覆されている。そして、リッジストライプ頂部のp型化合物半導体104と接するようにp電極106が形成されており、基板101の裏面側にはn電極107が形成されている。
窒化物半導体の積層構造の幅は、絶縁膜102のストライプ状開口部の幅より広くても良い。図示されている例における窒化物半導体の積層構造は、絶縁膜102上に横方向へ成長した部分を含んでいる。この積層構造の底部における幅は、例えば40μm以上490μm以下の範囲に設定される。
図1に示す半導体レーザでは、絶縁膜102に設けた開口部の幅が共振器長方向に一定であるが、開口部の幅が位置に応じて変化するように絶縁膜102がパターニングされていてもよい。絶縁膜102における開口部の形状、大きさ、位置を調節することにより、選択成長によって形成される窒化物半導体の積層構造の形状、大きさ、および位置を制御することが可能である。また、絶縁膜102の開口部のパターンが同一であっても、選択成長の条件を調節することにより、窒化物半導体の積層構造の幅を変化させることも可能である。
図1の素子によれば、n電極107を接地し、p電極106に電圧を加えることにより、p電極106側から多重量子井戸活性層にホールを注入し、またn電極107側から多重量子井戸活性層に電子を注入する。こうして、多重量子井戸活性層内で光学利得を生じさせ、発振波長400nm帯のレーザ発振を引き起こすことができる。
次に、図2から図8を参照しながら、図1の半導体レーザを製造する方法を説明する。
まず、図2に示すように、六方晶の結晶構造を有し、主面10が(0001)面であるn型GaN基板101を用意する。基板101の厚さは、例えば400μmである。この段階におけるn型GaN基板101は、チップに分割されておらず、直径が例えば2インチ程度のウェハ形状を有している。図2は、基板101の一部を模式的に示した部分拡大図である。
次に、図3に示すように基板101の主面に溝12を形成する。本実施形態における溝12の幅は50μm、深さは500nmであり、溝の延びる方向(図面の紙面に垂直な方向)は、基板101の<1−100>方向である(図1参照)。この溝12は、2次へき開を容易にするために形成される。したがって、溝12は素子間部分16に形成され、最終的なチップ用基板として基板101から切り出される素子部分14は、隣接する2つの溝12の間の領域に位置している。
本実施形態では、溝12の間隔(素子部分14の幅に略対応する大きさ)は、例えば450μmに設定される。溝12は周期的に配列され、そのピッチは、最終的に基板101から切り出される各素子のチップサイズを規定することになる。2次へき開を容易にするため、溝12の深さの下限値は、0.1μm以上に設定することが好ましい。一方、溝12の深さの上限値は、プロセス開始時点における基板厚さの10%程度である。溝12の深さが基板厚さに比べて上記の割合を超えて大きくなりすぎると、基板101の機械的強度が低下し、製造工程中に基板101が破損する可能性がある。
このような溝12は、フォトリソグラフィ技術によって基板101の主面10上にレジストパターン(不図示)を形成した後、このレジストパターンをマスクとして基板101をエッチングすることによって容易に形成される。溝12の形成は、例えば反応性イオンエッチングによって好適に行なうことができる。この場合、溝12の深さはエッチング時間で管理される。
次に、シリコン窒化膜からなる絶縁膜102をスパッタ法によって基板101の主面上に堆積する。絶縁膜102の厚さは、選択成長のマスクとして機能する大きさであれば任意である。絶縁膜102の絶縁耐圧は考慮する必要がない。本実施形態では、厚さ約50nmのシリコン窒化膜からなる絶縁膜102を形成している。その後、図4に示すように、絶縁膜102をパターニングすることにより、溝12と溝12との間の部分(基板主面の凸部)の位置に絶縁膜102の開口部を形成する。開口部を介して基板101の凸部の一部が露出する。溝12は絶縁膜102によって全体が覆われた状態にある。この開口部の平面形状は、共振器長方向に長手方向を有するストライプ形状である。
次に、図5に示すように、MOCVD法を用いて、窒化物半導体の積層構造30を形成する。この積層構造30は、基板101に近い側から、n型窒化物半導体103およびp型窒化物半導体104を含んでいる。より詳細には、n型窒化物半導体103が、n−Al0.07Ga0.93Nクラッド層およびn−GaN光ガイド層を含み、p型窒化物半導体104が多重量子井戸活性層、p-GaN光ガイド層、p−Al0.07Ga0.93Nクラッド層、p−GaN層を含んでいる。積層構造30を構成する各半導体層の詳細は、半導体レーザの種類に応じて他のものであってもよい。
積層構造30は、絶縁膜102の開口部から選択的に成長した窒化物半導体の層から構成される。選択成長により、窒化物半導体は絶縁膜102上には成長しにくいため、絶縁膜102の開口部上に形成される積層構造の厚さは、絶縁膜102上に堆積する窒化物半導体の厚さよりも大きい(図5では、その厚さは0である)。
次に、図6に示すように、p型窒化物半導体104に幅2μm程度のリッジストライプを形成する。次に、図7に示すように、リッジストライプの両側を絶縁膜105で覆った後、リッジストライプの頂部に電流注入領域を形成する。そして、リフトオフ法により、リッジストライプ頂部に露出しているp型窒化物半導体104表面に接するように、例えばNi/Auからなるp電極106を形成する。基板101の裏面には、必要に応じて研磨処理を施した後、例えば、Ti/Alからなるn電極107を形成する。
この後、基板101の<11−20>方向に沿って一次へき開を行ない、(1−100)面からなる共振器端面を形成する。共振器端面は、図7の紙面に平行である。この一次へき開により、一枚のウェハから多数のバーが形成される。各バーでは、図7に示すように複数の素子が直列的に連結した状態にある。
次に、基板101の溝12が形成されている部分から、共振器端面に垂直な<1―100>方向に沿って二次へき開を行なう。こうして、図8に示すように、チップに分割された素子を得ることができる。図8では、3つの素子のみが図示されているが、現実には多数の素子が各バーから形成される。図8において、隣接する素子の二次へき開によって生じた(11−20)面が相互に対向するように図示されている。
上述した方法で、図1の素子が形成される。各素子は、もともと一枚のウェハ状態にあった基板101の素子部分をチップ用基板として有している。
p電極106は絶縁膜102の開口部上にのみ形成されることが望ましい。この場合、二次へき開によるチップ分割領域(素子間部分)にp電極106が存在しないため、チップ分割によって、p電極が剥がれる等の不良が発生しにくい。
なお、本実施形態によれば、例えば図7に示すように、隣接する積層構造30の間に<1−100>方向の延びる溝状空隙40が形成される。これに対して、従来例では、図13に示されるように素子間部分でも基板101上に積層構造が連続的に存在しているため、上記の溝状空隙は存在していない。このような溝状空隙40の存在も、<1−100>方向の二次へき開を容易にする効果を示す。
本実施形態では、基板101の主面10に溝12を形成することによって<1−100>方向の二次へき開を容易化しているが、このような溝12を基板101の主面10に形成しない場合でも、<1−100>方向に延びる溝状空隙40の存在により、<1−100>方向の二次へき開を歩留まり良く実行できる可能性がある。そのような場合、基板101の主面に溝12を形成する必要はなくなる。このように基板101の主面に溝を形成しない場合は、選択成長時における選択性を高め、絶縁膜102上に堆積する半導体の層厚を充分に小さくすることが好ましい。ただし、基板101が100μmを超えるような厚さを有する場合は、溝状空隙40に加えて溝12を設けることが好ましい。
なお、上記の実施形態では、<11−20>方向に連続した溝12を形成することにより基板101の素子間部分における平均厚さを他の部分よりも相対的に薄くしているが、溝12を形成する代わりに、複数のピット列を形成しても良い。また、溝やピット列は、基板の裏面側に形成しても良い。
本発明は、光情報処理分野などへの応用が期待される短波長半導体レーザの実用化に大きく寄与する。
本発明による窒化物半導体素子の実施形態の構造を示す斜視図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 図1の窒化物半導体素子の製造方法を示す工程断面図である。 従来の窒化物半導体レーザの構造を示す斜視図である。 図9の窒化物半導体レーザの製造方法を示す工程断面図である。 図9の窒化物半導体レーザの製造方法を示す工程断面図である。 図9の窒化物半導体レーザの製造方法を示す工程断面図である。 図9の窒化物半導体レーザの製造方法を示す工程断面図である。 図9の窒化物半導体レーザの製造方法を示す工程断面図である。
符号の説明
101 n型GaN基板
102 絶縁膜
103 n型窒化物半導体
104 p型窒化物半導体
105 絶縁膜
106 p電極
107 n電極
301 n型GaN基板
302 絶縁膜
303 n型窒化物半導体
304 p型窒化物半導体
305 絶縁膜
306 p電極
307 n電極

Claims (13)

  1. 複数のチップ用基板に分割される窒化物半導体基板であって、分割後に各チップ用基板として機能する複数の素子部分と、前記素子部分を結合している素子間部分とを有し、前記素子間部分の平均厚さが前記素子部分の厚さよりも小さい窒化物半導体基板を用意する工程(A)と、
    前記素子部分上にストライプ状開口部を有するマスク層を窒化物半導体基板の上面に形成する工程(B)と、
    前記窒化物半導体基板の上面のうち、前記マスク層の前記開口部を介して露出している領域上に、窒化物半導体の層を選択的に成長させる工程(C)と、
    前記窒化物半導体基板の素子間部分から前記窒化物半導体基板をへき開し、個々に分割されたチップ用基板を有する複数の窒化物半導体素子を形成する工程(D)と、
    を含む窒化物半導体素子の製造方法。
  2. 前記工程(A)は、
    上面の平坦な窒化物半導体基板を用意する工程(a1)と、
    前記基板の上面に溝を形成することによって前記素子間部分の平均厚さを前記素子部分の厚さよりも小さくする工程(a2)と、
    を含む、請求項1に記載の製造方法。
  3. 前記工程(a1)では、前記上面が(0001)面のGaN系化合物半導体基板を用意し、
    前記工程(a2)では、<1−100>方位に延びる溝を形成する、請求項2に記載の製造方法。
  4. 前記工程(a2)は、前記基板の上面を0.1μm以上エッチングすることによって前記溝を形成する工程を含む、請求項3に記載の製造方法。
  5. 前記工程(C)では、選択成長法により、GaN系化合物半導体の層を含む積層構造を形成する請求項1から4のいずれかに記載の製造方法。
  6. 前記工程(D)のへき開を行なう時点において、前記窒化物半導体基板の素子間部分上に存在している窒化物半導体の層の合計厚さは、前記素子部分上に存在している窒化物半導体の層の合計厚さよりも小さい、請求項1から5のいずれかに記載の製造方法。
  7. 共振器長方向に延びるストライプ状凸部を有する窒化物半導体基板と、
    前記窒化物半導体基板の主面上に形成され、前記ストライプ状凸部の上面における選択された領域上にストライプ状開口部を有するマスク層と、
    前記ストライプ状凸部の上面における選択された領域上に成長した窒化物半導体の積層構造と、
    を備え、
    前記窒化物半導体の積層構造の厚さが、前記マスク層上に存在する窒化物半導体の厚さよりも大きい、半導体発光素子。
  8. 前記窒化物半導体の積層構造は、p型半導体の層およびn型半導体の層を含む請求項7に記載の半導体発光素子。
  9. 前記基板は、上面が(0001)面のGaN系化合物半導体基板であり、
    共振器端面が(1−100)面である、請求項7または8に記載の半導体発光素子。
  10. 前記凸部の幅は、50μm以上500μm以下であり、
    前記マスク層のストライプ状開口部の幅は、30μm以上480μm以下であり、かつ前記凸部の幅よりも狭い請求項7から9のいずれかに記載の半導体発光素子。
  11. 前記窒化物半導体の積層構造の幅は、前記マスク層のストライプ状開口部の幅よりも大きく、前記窒化物半導体の積層構造は前記マスク層上に横方向へ成長した部分を含んでいる請求項7から10のいずれかに記載の半導体発光素子。
  12. 前記マスク層は、前記基板の凸部の両側面を覆っている請求項7から11のいずれかに記載の半導体発光素子。
  13. 前記窒化物半導体基板の主面において、前記基板の凸部の両側に存在する段差の高さは、0.1μm以上である請求項7から12のいずれかに記載の半導体発光素子。
JP2004062590A 2003-03-25 2004-03-05 窒化物半導体素子およびその製造方法 Expired - Fee Related JP4847682B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004062590A JP4847682B2 (ja) 2003-03-25 2004-03-05 窒化物半導体素子およびその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003082400 2003-03-25
JP2003082400 2003-03-25
JP2004062590A JP4847682B2 (ja) 2003-03-25 2004-03-05 窒化物半導体素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004311964A true JP2004311964A (ja) 2004-11-04
JP4847682B2 JP4847682B2 (ja) 2011-12-28

Family

ID=33478181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004062590A Expired - Fee Related JP4847682B2 (ja) 2003-03-25 2004-03-05 窒化物半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP4847682B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 窒化物半導体素子
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2011077371A (ja) * 2009-09-30 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体ウェハおよび窒化物半導体素子の製造方法
JP2012069970A (ja) * 2011-11-01 2012-04-05 Toshiba Corp 半導体素子
US8344413B2 (en) 2009-05-29 2013-01-01 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
US8664688B2 (en) 2009-03-27 2014-03-04 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device
US9553425B2 (en) 2014-09-10 2017-01-24 Nichia Corporation Methods of manufacturing semiconductor laser element and semiconductor laser device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236867A (ja) * 1995-02-27 1996-09-13 Hitachi Ltd 窒化物系化合物半導体発光素子およびその製造方法
JPH10190142A (ja) * 1996-12-24 1998-07-21 Nec Corp 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP2001085736A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体チップの製造方法
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236867A (ja) * 1995-02-27 1996-09-13 Hitachi Ltd 窒化物系化合物半導体発光素子およびその製造方法
JPH10190142A (ja) * 1996-12-24 1998-07-21 Nec Corp 選択成長法を用いた窒化ガリウム系半導体レーザの製造方法及び窒化ガリウム系半導体レーザ
JP2001085736A (ja) * 1999-09-10 2001-03-30 Sharp Corp 窒化物半導体チップの製造方法
JP2002246694A (ja) * 2001-02-15 2002-08-30 Sharp Corp 窒化物半導体発光素子とその製法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006134926A (ja) * 2004-11-02 2006-05-25 Sharp Corp 窒化物半導体素子
US8368183B2 (en) 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
JP2009283912A (ja) * 2008-04-25 2009-12-03 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
US8664688B2 (en) 2009-03-27 2014-03-04 Sharp Kabushiki Kaisha Nitride semiconductor light-emitting chip, method of manufacture thereof, and semiconductor optical device
US8344413B2 (en) 2009-05-29 2013-01-01 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
JP2011077371A (ja) * 2009-09-30 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体ウェハおよび窒化物半導体素子の製造方法
JP2012069970A (ja) * 2011-11-01 2012-04-05 Toshiba Corp 半導体素子
US9553425B2 (en) 2014-09-10 2017-01-24 Nichia Corporation Methods of manufacturing semiconductor laser element and semiconductor laser device
US9735548B2 (en) 2014-09-10 2017-08-15 Nichia Corporation Semiconductor laser element and semiconductor laser device

Also Published As

Publication number Publication date
JP4847682B2 (ja) 2011-12-28

Similar Documents

Publication Publication Date Title
US8198637B2 (en) Nitride semiconductor laser and method for fabricating the same
JP3822976B2 (ja) 半導体装置およびその製造方法
JP4169821B2 (ja) 発光ダイオード
US20040041156A1 (en) Nitride semiconductor light emitting element and production thereof
WO2001095446A1 (fr) Dispositif de laser a semi-conducteur et son procede de fabrication
JP2002016312A (ja) 窒化物系半導体素子およびその製造方法
JP2000223743A (ja) 窒化物系半導体発光素子及び窒化物半導体層の成長方法
JP2000106473A (ja) 半導体素子、半導体発光素子およびその製造方法ならびに窒化物系半導体層の形成方法
JPH10321910A (ja) 半導体発光素子
US6620641B2 (en) Semiconductor light emitting device and its manufacturing method
JP2011077418A (ja) 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
JP2008028374A (ja) 窒化物半導体レーザ素子
JP3716974B2 (ja) 半導体レーザ素子及びその製造方法
JPH11260737A (ja) 半導体基板の製造方法および半導体発光素子
JP4847682B2 (ja) 窒化物半導体素子およびその製造方法
JP2003179311A (ja) GaN系半導体レーザ素子及びその作製方法
JP2008028375A (ja) 窒化物半導体レーザ素子
JP2009164234A (ja) 窒化物半導体レーザ素子
US20050116243A1 (en) Semiconductor laser device and its manufacturing method
JP2005191547A (ja) 半導体レーザ素子及びその製造方法
JPH10256657A (ja) 窒化ガリウム系半導体発光素子、及び半導体レーザ光源装置
JP2000277859A (ja) 半導体レーザ素子およびその製造方法
JPH10261816A (ja) 半導体発光素子及びその製造方法
JP4890509B2 (ja) 半導体発光素子の製造方法
JP2002280308A (ja) 窒化物半導体の成長方法及びそれを用いた素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101004

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101019

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111014

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4847682

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees