CN102163803A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102163803A
CN102163803A CN2011100699154A CN201110069915A CN102163803A CN 102163803 A CN102163803 A CN 102163803A CN 2011100699154 A CN2011100699154 A CN 2011100699154A CN 201110069915 A CN201110069915 A CN 201110069915A CN 102163803 A CN102163803 A CN 102163803A
Authority
CN
China
Prior art keywords
funtion part
platform
spine
semiconductor layer
given standard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100699154A
Other languages
English (en)
Other versions
CN102163803B (zh
Inventor
增井勇志
荒木田孝博
山内义则
菊地加代子
幸田伦太郎
山口典彦
大木智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102163803A publication Critical patent/CN102163803A/zh
Application granted granted Critical
Publication of CN102163803B publication Critical patent/CN102163803B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394—Apertures, e.g. defined by the shape of the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0042—On wafer testing, e.g. lasers are tested before separating wafer into chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供了一种能够显著地增加产量的半导体器件的制造方法以及通过使用该方法制造的半导体器件。在基板上形成半导体层之后，对于每个单位芯片面积在半导体层中形成具有至少一个相互不同的参数值的作为一组的多个功能部分。然后，测量和评估根据参数值改变的对象并之后，对于每个芯片面积分割基板，使得作为评估的结果的与给定标准对应的功能部分不被断开。由此，与给定标准对应的至少一个功能部分可通过适当地调整每个参数值由每个芯片面积形成。

Description

半导体器件及其制造方法
本申请是申请号为200710182107.2、申请日为2007年6月20日、申请人为索尼株式会社、发明名称为“半导体器件及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种具有容易被加工误差改变特征的功能部分的半导体器件，以及一种该半导体器件的制造方法。
背景技术
在垂直腔面发射激光器(VCSEL)中，成对的多层膜反射器被形成在基板上，且作为发光区域的有源层被形成于成对的多层膜反射器之间。在一个多层膜反射器中，为了提高注入到有源层的电流效率并降低阈值电流，提供了具有限制电流注入区域的结构的电流限制层。而且，柱状台被形成于半导体层中。上部电极被提供于台的上面侧。下部电极被提供于基板的背面侧。用于发射激光的孔被提供于上部电极中。在VCSEL中，从上部电极和下部电极注入的电流由电流限制层限制，并且之后被注入到发射光的有源层中。虽然光重复地被成对的多层膜反射器反射，但是光作为激光从孔中发射。
前述电流限制层通常通过自台的侧面氧化AlAs层来形成。过去，例如，电流限制层通过由氧化时间控制氧化限制直径(作为非氧化区域的电流注入区域直径)来形成。另外，如日本公开号为2001-210908未审专利申请中所描述的，电流限制层通过在一个晶片中形成用于监控的台和通过由与包括在台中的AlAs层叠层面中的氧化区域对应的反射系数变化来控制氧化限制直径而形成。
然而，AlAs层的氧化速度主要依赖于AlAs层的厚度、杂质浓度等，以及基板温度和反应气体的供应流速。因此，大体上，氧化限制直径的再现性差，且氧化限制直径即使在一个晶片面上也会变化。结果，即使当使用前述方法时，由这种差的再现性和晶片面中氧化限制直径变化所导致的氧化限制直径的误差通常都大于氧化限制直径所必须的精确值(例如±0.5μm或更多)，从而导致由一个晶片获得的VCSEL数量(产量)的减少。
发明内容
因此，例如有以下方法。即，如图43中所示，具有相互不同台直径R101至R103的多个台M101至M103被形成于一个晶片面中。包括于其中的AlAs层(未示出)被氧化以形成其中形成有相互不同的氧化限制直径a101至a103的非氧化区域115B。因此，在这些台中的一个中，形成具有与给定标准(a0±Δx)对应的氧化限制直径的非氧化区域115B(参考图44)。图43中的虚线示出了在氧化处理之后将晶片分成小的芯片的切片位置。
当使用前述方法时，容易形成具有与给定标准对应的氧化限制直径的VCSEL。然而，当然也设置了具有不与给定标准对应的氧化限制直径的VCSEL。因此，存在的不足在于，由于台直径的类型数增加了，因此产量降低了。
而且，在具有容易被加工误差改变特征的功能部分的半导体器件中也会发生上述不足。
考虑到上述情况，在本发明中希望提供一种能够显著增加产量的半导体器件制造方法以及通过该方法制造的半导体器件。
根据本发明的实施例，提供了一种包括具有至少一个参数值相互不同的多个功能部分的半导体器件。
在本发明实施例的半导体器件中，提供了具有至少一个参数值相互不同的多个功能部分。因此，通过适当地调整单个参数值，在制造步骤中能形成与给定标准对应的至少一个功能部分。前述给定标准可以是一个或多个。
根据本发明的实施例，提供了一种包括下述步骤A至C的半导体器件的第一种制造方法：
A：第一形成步骤，在基板上形成半导体层，之后对于每个单位芯片面积，在半导体层中形成具有至少一个参数值相互不同的作为一组的多个功能部分；
B.测量和评估步骤，测量和评估根据参数值而改变的对象；和
C.分割步骤，对于每个芯片面积分割基板，从而，作为评估结果的与给定标准对应的功能部分不被断开。
前述给定标准可以是一个或多个。
在制造半导体器件的第一种方法中，对于每个单元芯片面积，具有相互不同的至少一个参数值的多个功能部分形成于半导体层中。因此，通过适当地调整单个参数值，对于每个单位芯片面积都能形成与给定标准对应的至少一个功能部分。
例如，当制造具有容易被加工误差改变特征的功能部分的半导体器件时，通过考虑到该误差设置单个功能部分的至少一个参数值相互不同，对于每个单位芯片面积都能必定形成与给定标准对应的至少一个功能部分。而且，当提供多个给定标准时，通过考虑到误差设置单个功能部分的至少一个参数值相互不同，对于每一单位芯片面积都能必定形成与至少一个给定标准对应的至少一个功能部分。
当对于每个单位芯片面积都存在与给定标准对应的多个功能部分时，例如，根据目的和用途能同时选择或使用多个功能部分。当存在与给定标准不对应的功能部分时，例如可以进行以下操作。例如，当与给定标准不对应的功能部分不会不利地影响与给定标准对应的功能部分时，原样留下与给定标准不对应的功能部分。同时，当与给定标准不对应的功能部分稍微不利地影响与给定标准对应的功能部分时，优选将不与给定标准对应的功能部分断开到不会引起不利作用的程度，或者优选地将其去除。
根据本发明的实施例，提供了制造包括以下步骤A至D的半导体器件的第二种制造方法。
A.第一形成步骤，在基板上形成半导体层，之后对于每个单位芯片面积，分别在半导体层中形成多个第一功能部分和多个第二功能部分，该第一功能部分具有相互共用的每个参数值，以及第二功能部分具有相互共用的每个参数值，并且至少一个参数值与第一功能部分中的参数值不同；
B.第二形成步骤，形成与第一功能部分中的一个和第二功能部分中的一个对应的共用电极；
C.测量和评估步骤，测量和评估根据参数值而变化的对象；和
D.分割步骤，分割基板以将在共用电极中作为评估结果的与给定标准对应的功能部分最接近的区域与在共用电极中作为评估结果的与给定标准不对应的功能部分最接近的区域分离开。
在半导体器件的第二种制造方法中，对于每个单位芯片面积，具有相互共用的每个参数值的多个第一功能部分和其中每个参数值相互共用且至少一个参数值与第一功能部分的参数值不同的多个第二功能部分分别被形成于半导体层中。因此，通过适当地调整单个参数值，与给定标准对应的至少一个功能部分能被形成在半导体层中。而且，在对应于第一功能部分中的一个和第二功能部分中的一个形成共用电极之后，分割基板使得在共用电极中与给定标准对应的功能部分最接近的区域和在共用电极中与给定标准不对应的功能部分最接近的区域分开。因此，在半导体层上形成的电极数目会比对于每个功能部分形成电极的情况降低很多。
在本发明实施例的半导体器件中，包括至少一个参数值相互不同的多个功能部分。因此，在制造步骤中存在与给定标准对应的至少一个功能部分。由此，在制造步骤中，不会引起如设置具有与给定标准不对应的功能部分的芯片(半导体器件)的浪费，导致很大程度上增加了产量。
根据半导体器件的第一种制造方法，对于每个单位芯片面积都形成具有相互不同的至少一个参数值的多个功能部分。因此，对于每个单位芯片面积都存在与给定标准对应的至少一个功能部分。由此，不会引起如设置具有与给定标准不对应的功能部分的芯片(半导体器件)的浪费，导致很大程度上增加了产量。
根据半导体器件的第二种制造方法，在半导体层中，对于每个单位芯片区域都分别形成多个第一功能部分和多个第二功能部分。因此，在半导体层中存在与给定标准对应的至少一个功能部分。由此，不会引起如设置具有与给定标准不对应的功能部分的整个晶片的浪费，导致很大程度上增加了产量。而且，在对应于第一功能部分中的一个和第二功能部分中的一个形成共用电极之后，分割该基板，使得在共用电极中与给定标准对应的功能部分最接近的区域和在共用电极中与给定标准不对应的功能部分最接近的区域分开。由此，包含与给定标准对应的功能部分并能够从一个晶片获得的芯片的数量比对于每一功能部分形成电极的情况增加很多，并且提高了产量。
根据以下描述，可更加全面地理解本发明的其它和进一步的目的、特征和优点。
附图说明
图1是根据本发明第一实施例的半导体激光器的俯视图；
图2是示出沿着图1半导体激光器的箭头A-A取得的横截面结构的图；
图3是示出沿着图1半导体激光器的箭头B-B取得的横截面结构的图；
图4是示出图1半导体激光器的改进的俯视图；
图5是用于说明台直径和氧化限制直径之间关系的实例的关系图；
图6是用于说明台直径和氧化限制直径之间关系的另一实例的关系图；
图7是用于说明在台直径和氧化限制直径之间关系的又一实例的关系图；
图8是用于说明图1半导体激光器的制造工艺的横截面图；
图9是说明图8之后步骤的俯视图；
图10是示出沿着图9的箭头C-C取得的横截面结构的图；
图11A和11B是用于说明图9之后的步骤的横截面和俯视图；
图12是用于说明图11A和11B之后步骤的俯视图；
图13是示出沿着图12的箭头D-D取得的横截面结构；
图14是根据本发明第二实施例的半导体激光器的俯视图；
图15是用于说明图14半导体激光器制造工艺的俯视图；
图16是用于说明图18半导体激光器制造工艺的俯视图；
图17是用于说明图19半导体激光器制造工艺的的俯视图；
图18是示出图14半导体激光器的改进的俯视图；
图19是示出图14半导体激光器的另一改进的俯视图；
图20是根据本发明第三实施例的半导体激光器的俯视图；
图21是用于说明图20半导体激光器制造工艺的俯视图；
图22是图21之后的步骤的俯视图；
图23是示出图20半导体激光器的另一改进的俯视图；
图24是根据本发明第四实施例的半导体激光器的俯视图；
图25是用于说明图24半导体激光器的制造工艺的横截面图；
图26是说明图25之后的步骤的俯视图；
图27是示出图24半导体激光器的另一改进的俯视图；
图28是示出图24半导体激光器的又一改进的俯视图；
图29是示出沿着图28的箭头A-A取得的横截面结构的图；
图30是根据本发明第五实施例的半导体激光器的俯视图；
图31是示出沿着图30半导体激光器的箭头A-A取得的横截面结构的图；
图32是用于说明图30半导体激光器制造工艺的横截面图；
图33是用于说明图32之后的步骤的横截面图；
图34是用于说明图33之后的步骤的截面图；
图35是图34晶片的俯视图；
图36是根据本发明第六实施例的半导体激光器的俯视图；
图37A、37B和37C是示出沿着图36半导体激光器的箭头A-A、B-B和C-C取得的横截面的图；
图38是用于说明图36半导体激光器的制造步骤的俯视图；
图39是示出沿着图38的晶片的箭头A-A取得的横截面结构的图；
图40A、40B和40C是示出图36半导体激光器的改进的横截面图；
图41是根据本发明另一实施例的光检测装置的俯视图；
图42是示出沿着图41的箭头A-A取得的横截面结构的图；
图43是用于说明现有技术中的半导体激光器的制造步骤的俯视图；和
图44是用于说明台直径和氧化限制直径之间的关系又一实例的关系图。
具体实施方式
参考附图给出本发明实施例的详细描述。
第一实施例
图1示出了根据本发明第一实施例的垂直腔面激光发射器(VCSEL)1的俯视图。图2示出了沿着图1的VCSEL 1的箭头A-A取得的横截面结构。图3示出了沿着图1的VCSEL 1的箭头B-B取得的横截面结构或者示出了沿着图2的VCSEL 1的箭头C-C取得的横截面结构。
基于台直径作为参数，VCSEL 1包括具有相互不同台直径R1至R4的四个台M1至M4。台M1至M4被形成于与现有VCSEL相同的芯片面积中。
芯片面积通常通过处理芯片中的可使用性来限定。例如，芯片面积约为具有一侧长度L为300μm的方形面积(300μm ×300μm)。而且，台M1至M4被设置在芯片中以至少不通过切割分割台M2，这就足够了。例如，如图1中所示，台M1至M4可成排地设置。另外，如图4中所示，台M1至M4可设置成Z字形。为了方便起见，将给出台M1至M4被成排设置的情况下的描述。
VCSEL 1包括在基板10一侧上的半导体层20。半导体层20具有其中从基板10侧以顺序层叠的下部DBR反射层11、下部覆层12、有源层13、上部覆层14、电流限制层15(功能部分)、上部DBR反射层16和接触层17结构。如以下所描述的，在半导体层20中的下部DBR反射层11、下部覆层12、有源层13、上部覆层14、电流限制层15、上部DBR反射层16和接触层17中的一部分中，通过自接触层侧17至部分下部DBR反射层11选择性地蚀刻来分别形成台M1至M4。
例如，基板10是n型GaAs基板。在下部DBR反射层11中，层叠多组低折射率层(未示出)和高折射率层(未示出)。低折射率层例如由具有λ/4(λ是振荡波长)光学厚度的n型Alx1Ga1-x1As(0＜x1＜1)制成。高折射率层例如由具有λ/4光学厚度的n型Alx2Ga1-x2As(0＜x2＜1)制成。作为n型杂质，例如有硅(Si)、硒(Se)等。
下部覆层12例如由Alx3Ga1-x3As(0＜x3＜1)制成。有源层13例如由GaAs材料制成。在有源层13中，面对形成在台M2中的非氧化区域15B(稍后描述)部分的区域是光发射区域13A。上部覆层16例如由Alx4Ga1-x4As(0＜x4＜1)制成。优选下部覆层12、有源层13和上部覆层14不含杂质，但是可含有p型杂质或n型杂质。作为p型杂质，例如有锌(Zn)、镁(Mg)、铍(Be)等。
电流限制层15具有在台M1至M4的每个外部边缘区域上的氧化区域15A，和在台M1至M4的每个中心区域中的非氧化区域15B。
非氧化区域15B例如由p型Alx5Ga1-x5As(0＜x5≤1)制成。如稍后描述的，上部电极22形成于台M2的顶面上。因此，在台M2中形成的非氧化区域15B部分用作电流注入区域，以从上部电极22将电流注入到有源层13。另一方面，如稍后将描述的，台M1、M3和M4被保护膜21覆盖。因此，电流不会流入到在台M1、M3和M4中形成的非氧化区域15B部分中。
氧化区域15A含有Al2O3(氧化铝)。如稍后描述的，氧化区域15A通过从台M1至M4的侧面氧化包含在AlGaAs层15D(前体氧化限制层)中的高度集中的Al来获得。AlGaAs层15D由组成半导体层20的各层当中能够非常容易地被氧化的材料制成。在台M2中形成的氧化区域15A部分用作限制注入到有源层13中的电流的电流限制区域，但是在台M1、M3和M4中形成的氧化区域15A部分不具有电流限制功能，这是由于电流不流入到上述台M1、M3和M4中。即，在台M1至M4当中，仅台M2用作激光器，和台M1、M3和M4不用作激光器。然而，台M4通过切割分开。因此，台M4最初不具有振荡激光的能力。
在上部DBR反射层16中，层叠多组低折射率层(未示出)和高折射率层(未示出)。低折射率层由光学厚度例如为γ/4的p型Alx6Ga1-x6As(0＜x6＜1)制成。高折射率层由光学厚度例如为γ/4的p型Alx7Ga1-x7As(0＜x7＜1)制成。接触层17例如由p型GaAs制成。
该实施例的VCSEL 1还在台M1、M3和M4的顶面和侧面上；在台M2的侧面上；和在台M1至M4的周围区域的表面上形成有保护膜21。而且，环形上部电极22形成于台M2的顶面(接触层17的表面)的外部边缘区域上。其中心区域即对应于前述非氧化区域15B的区域是孔22A。上部电极22电连接到在远离台M1至M4的位置处的保护膜21表面上形成的电极垫23。而且，下部电极24形成于基板10的背面上。
保护膜21由绝缘材料如氧化物和氮化物形成。保护膜21使电极垫23和下部DBR反射层11/台M2的侧面相绝缘。在上部电极22和电极23中，例如，以下述顺序层叠钛(Ti)层、铂(Pt)层和金(Au)层。上部电极22和电极垫23电连接到接触层17。下部电极24具有其中金(Au)和锗(Ge)的合金层、镍(Ni)层和金(Au)层从基板10侧顺序层叠并电连接到基板10的结构。
在该实施例的VCSEL 1中，各台M1至M4例如为圆柱形形状。考虑到在标准氧化深度b中产生的最大误差±Δy，设置各台M1至M4的直径R1至R4，其中该标准氧化深度b通过用在稍后描述的氧化步骤中氧化各台M1至M4的AlGaAs层15D形成非氧化区域15B时的氧化时间乘以标准氧化速度(稍后描述)来获得。
总之，氧化限制直径被严格地设置为能获得对于给定目的和用途所必须的激光特性的值。氧化限制直径所必需的精确度根据目的和用途稍微变化。然而，总之，通常的情况是这种精确度比在氧化步骤中产生的氧化限制直径的误差更严格。因此，该实施例中，假设氧化深度b具有最大误差±Δy，例如图5中所示，则各台M1至M4的直径R1至R4被设置成使得各台M1至M4的至少一个氧化限制直径与在给定目的和用途中的氧化限制直径所必须的容差(a10±Δx10)对应。例如，当a10是9.5μm，Δx10为约0.5μm，和Δy为约2μm时，将台M1的直径R1设置成例如28μm(＝a10+Δx10+b-Ay)，将台M2的直径R2设置成例如29μm(＝R1+2Ax10)，将台M3的直径R3设置成例如30μm(＝R2+2Ax10＝R4-2Ax10)，和将台M4的直径R4设置为例如31μm(＝a10-Δx10+b+Δy)。由此，当氧化深度b为20μm±Ay或更少时，氧化限制直径a1至a4中的至少一个当然与给定标准(a10±Ax10)对应。
而且，例如，当提供相互接近的多个标准时，假设氧化深度b具有最大误差±Δy，例如图6中所示，各台M1至M4的直径R1至R4被设置成使得各台M1至M4的至少一个氧化限制直径与给定目的和用途中氧化限制直径所必须的一个容差(a10±Δx10和a11±Δx11)相对应。由此，当氧化深度b的误差是±Δy或更小时，氧化限制直径a1至a4中的至少一个当然与多个标准中的一个(a10±Δx10和a11±Δx11)相对应。
而且，例如，当提供多个互不接近的标准时，假设氧化深度b具有最大误差±Δy，例如图7中所示，则各台M1至M4的直径R1至R4被设置成使得各台M1至M4的至少一个氧化限制直径与给定目的和用途中氧化限制直径所必须的容差(a12±Δx12)对应，和各台M1至M4的至少一个氧化限制直径与给定目的和用途中氧化限制直径所必须的容差(a13±Δx13)对应。由此，当氧化深度b的误差是±Δy或更小时，氧化限制直径a1至a4中的至少一个当然与一个标准(a12±Δx12)相对应，且氧化限制直径a1至a4中的至少一个当然与其他标准(a13±Δx13)对应。
尽管稍后详细描述，但是在该实施例的VCSEL 1中，作为在测量和评估步骤中将台M2选为具有与给定标准相对应的氧化限制直径的台的结果，在台M2的顶面上形成上部电极22，和电极垫23电连接到上部电极22。
在具有前述结构的VCSEL 1中，当将给定电压施加到上部电极22和下部电极24之间时，通过在台M2中形成的非氧化区15B部分将电流注入到有源层13中。由此，由于电子空穴的复合导致光发射。这种光被下部DBR反射层11和上部DBR反射层16反射。以给定波长产生激光振荡。之后，作为激光束从孔22A向外部发射该光。
例如，如下制造根据本实施例的VCSEL 1。
图8至图13示出了按步骤顺序的VCSEL 1的制造方法。图8示出了制造过程中部分晶片的横截面结构。图9示出了在制造过程中的部分晶片表面。图10是沿着图9的箭头C-C取得的横截面结构。图11A示出了经氧化处理的图10的晶片的横截面结构。图11B示出了图11A的部分晶片表面。图12示出了当在图11B的晶片上形成上部电极22时的顶面结构。图13示出了沿着图12的箭头D-D取得的横截面结构。图12中的虚线示出了将晶片分成小的芯片的切割位置。
在此，由GaAs制成的半导体层10D上的半导体层20D例如由MOCVD(金属有机化学气相沉积)方法形成。作为III-V族化合物半导体的原料，例如，使用三甲基铝(TMA)、三甲基镓(TMG)、三甲基铟(TMIn)或氢化砷(AsH3)。作为施主杂质的原料，例如使用硒化氢(H2Se)。作为受主杂质的原料，例如，使用二甲基锌(DMZ)。在“基板10D”末尾的符号“D”表示形成VCSEL 1的基板10处于过程中间。在其他元件末尾的符号“D”具有相同含义。
形成步骤
首先，在基板10D上方以顺序叠层下部DBR反射层11D、下部覆层12D、有源层13D、上部覆层14D、AlGaAs层15D(前体电流限制层)、上部DBR反射层16D和接触层17D(图8)。之后，选择性地蚀刻下部DBR反射层11D的部分、下部覆层12D、有源层13D、上部覆层14D、AlGaAs层15D、上部DBR反射层16D和接触层17D，并由此对于每单位芯片面积形成具有相互不同台直径R1至R4的四个台M1至M4(图9和图10)。由此，AlGaAs层15D暴露在各台M1至M4的端面上。
单位芯片面积意味着当通过切割将一个晶片分成小的芯片时的一个芯片所占据的面积。该实施例的单位芯片面积是等于现有VCSEL面积的面积，且例如是约300μm×300μm的面积。因此，该实施例中，与对于每单位芯片面积仅形成一个台的情况相比(参考图25)，每单位芯片面积的台的数量增加四倍。
接下来，在水蒸气气氛中于高温下进行氧化处理，以选择性地从各台M1至M4的侧面氧化AlGaAs层15D的Al(图11A和11B)。由此，AlGaAs层15D中的各台M1至M4的外部边缘区是含有Al2O3(氧化铝)的氧化区域15A，和各台M1至M4的中心区域是非氧化区域15B。由此，形成了电流限制层15。
此时，基于AlGaAs层15D的标准氧化速度控制氧化时间，该标准氧化速度通过AlGaAs层15D的厚度、杂质浓度等以及基板10D的温度和反应气体的供应流速估算。由此，尽可能多地降低了各台M1至M4的非氧化区域15B的直径(氧化限制直径)a1至a4的误差。
测量和评估步骤
接下来，例如通过光学显微镜观测各台M1至M4的顶面。测量各台M1至M4的氧化限制直径a1至a4，并且评估a1到a4当中什么样的氧化限制直径与给定标准对应。通过测量氧化限制直径a1到a4并比较测量值和给定标准，能间接地评估各台M1到M4的激光特性。
评估的结果中，例如可以发现以下问题。即，在图5的情况下，台M2的氧化限制直径a2与给定标准(a10±Δx10)对应。在图6的情况下，台M2的氧化限制直径a2与给定标准(a10±Δx10)对应，和台M3的氧化限制直径a3以及台M4的氧化限制直径a4与给定标准(a11±Δx11)对应。在图7的情况下，台M2的氧化限制直径a2与给定标准(a12±Δx12)对应，和台M4的氧化限制直径a4与给定标准(a13±Δx13)对应。由此，在图5的情况下，台M2可根据目的和用途来选择。在图6的情况下，台M2到M4可根据目的和用途来选择。在图7的情况下，台M2到M4可根据目的和用途来选择。在此，出于方便起见选择了台M2。
接下来，形成在所选台M2的顶面上的具有孔的保护膜21。之后，在台M2的顶面上形成具有孔22A的上部电极22(图12和图13)。而且，在与台M1到M4间隔开的位置处的保护膜21上形成电连接到上部电极22的电极垫23。下部电极24形成于基板10背面侧上。
分割步骤
最后，通过例如在图12的虚线位置处切割将晶片分割成芯片，使得至少不断开(分割)台M2。如上所述，制造了该实施例的VCSEL 1。
如上所述，通常的情形都是氧化步骤中产生的氧化限制直径的误差大于氧化限制直径所必须的精确度。因此，当对于晶片的每个单位芯片面积形成具有相同台直径的一个台时，可能从一个晶片并不能获得具有与给定标准相应的氧化限制直径的芯片。
因此，列举以下方法。即，如图43中所示出的，对于一个晶片的每个单位芯片面积都形成具有相互不同台直径R101至R103的多个台M101至M103中的每一个，包括在其中的AlAs层(未示出)被氧化以形成具有相互不同的氧化限制直径a101至a103的非氧化区域115B。这种情况下，可能在多个台M101至M103中的一个台中，形成了具有与给定标准(a0±Δa)相应的氧化限制直径的非氧化区域115B(参考图44)。然而，自然设置了具有与给定标准不对应的氧化限制直径的芯片。因此，台直径类型数量越大，设置芯片的比率就越大，导致了产量降低。
同时，该实施例中，各台M1至M4的直径R1至R4分别被设置成使得各台M1至M4的至少一个氧化限制直径必定与给定标准对应。由此，即使当氧化步骤中所产生的氧化限制直径a1至a4的误差大于氧化限制直径所必需的精确度时，对于每个单位芯片面积必定也能形成与给定标准对应的至少一个台。结果，不会发生如设置具有与给定标准不对应的台的芯片的浪费，导致很大地增加产量。
第二实施例
在该实施例的VCSEL 2中，各台M1至M4的直径R1至R4被分别设置成使得各台M1至M4的至少一个氧化限制直径必定与给定标准对应。关于这一点，VCSEL 2具有与前述第一实施例的VCSEL 1共同的结构。然而，该实施例的测量和评估方法与前述第一实施例的测量和评估方法于以下几点不同。即，该实施例中，形成VCSEL 2直到在各台M1至M4中能进行激光振荡。随后，电流注入到各台M1至M4中。然后，测量各台M1至M4的激光特性，并且评估测量值是否与给定标准对应。而且，该实施例中的标准是针对一个或多个激光特性的容差，并且不同于前述第一实施例中的标准(氧化限制直径的容差)。
因此，以下将主要给出与前述第一实施例中不同点的描述。适当地省略了与前述第一实施例相同的结构、操作和效果的描述。
图14示出了该实施例VCSEL 2的顶面结构。在VCSEL 2中，具有孔22A的上部电极22形成于各台M1至M4的顶面上，和电极垫23对于各台M1至M4的每个上部电极22分别地形成。以与前述第一实施例相同的方式，在等于现有VCSEL的面积的芯片面积中形成四个台M1至M4。例如，在芯片中以网格形状设置各台M1至M4。将台M2设置在例如芯片中心的位置，以使台M2不被切割分割。将台M1例如设置在夹着台M2的一对端面附近，并通过切割将其分割。将台M3例如设置在四个拐角附近，并通过切割将其分割。将台M4例如设置在不同于夹着台M2的一对端面的一对端面附近，并通过切割将其分割。因此，台M1至M4当中仅台M2用作激光器；和台M1、M3和M4不用作激光器。
图15示出了在制造过程中的部分晶片表面。对于每个单位芯片面积形成四个台M1至M4。具有孔22A的上部电极22形成于各台M1至M4的顶面上，且对于各台M1至M4的每个上部电极22分别形成电极垫23。尽管未示出，但是在基板10的后面侧上形成下部电极24。即，在晶片表面中，各台M1至M4能振荡激光。
测量和评估步骤
在形成晶片以使各台M1至M4能振荡激光之后，将电压施加到各台M1至M4的上部电极22和下部电极24之间，以在各台M1至M4中震荡激光，并从每个孔22A发出激光。此时，如下列各项测量各台M1至M4的激光特性。例如，测量从每个孔22A发射出的激光的特性(例如光输出和NFP)，并测量各台M1至M4的阈值电流。评估测量值是否与根据给定目的和用途设置的给定标准组合相对应。即，该实施例中，不与前述第一实施例中相同地通过比较氧化限制直径的测量值和给定标准来间接地评估各台M1至M4的激光特性。该实施例中，直接地评估各台M1至M4的激光特性。由此，以比前述第一实施例中的评估方法高的精确度选择具有与给定目的和用途相匹配的激光特性的台。在该实施例中，评估的结果是，为了方便起见选择台M2。
分割步骤
最后，通过例如在图15的虚线位置处切割将晶片分割成芯片，使得至少不断开(分割)所选台M2。如上所述，制造了该实施例的VCSEL 2。
在该实施例的VCSEL 2中，以与前述实施例相同的方式，将各台M1至M4的直径R1至R4分别设置成使得各台M1至M4的至少一个氧化限制直径必定与给定标准相对应。由此，即使当氧化步骤中产生的氧化限制直径a1至a4的误差大于氧化限制直径所必须的精确度时，对于每个单位芯片面积必定能形成与给定标准相对应的至少一个台。结果，不会发生设置具有与给定标准不对应的台的芯片的浪费，导致产量很大增加。
第二实施例的改进
当在氧化步骤中产生的氧化限制直径的误差不是很大时，对于每个单位芯片面积不必形成很大量的台M1至M4。例如，如图16中所示，对于每个单位芯片面积在一排上形成两个台M2和M3。否则，如图17中所示，对于每个单位芯片面积将两个台M2和M3形成为之字形。之后，可进行与前述测量和评估相似的测量和评估。当在评估结果中选择台M2时，例如，可以根据图16的虚线进行切割，并由此形成图18中示出的半导体激光器，或者可以根据图17的虚线进行切割，并由此形成图19中示出的半导体激光器。
第三实施例
在该实施例的VCSEL 4中，与切割相关的横截面存在于与具有与给定目的和用途相匹配的激光特性的台连接的电极垫25中。同时，在前述第二实施例中的VCSEL 2中，这种截面不存在于与具有和给定目的和用途匹配的激光特性的台连接的电极垫23中。因此，该实施例的VCSEL 4与前述第二实施例的VCSEL 2主要在于前述点不同。
因此，以下将主要给出与前述第二实施例不同的方面的描述。适当省略与前述第二实施例相同的结构、操作、效果的描述。
图20示出了该实施例VCSEL 4的顶面结构。VCSEL 4包括4种类型的台M1至M4和电极垫25。
各台M1至M4例如图20中所示地设置，以能够用作激光器而不被切割断开。
在电极垫25中，例如以顺序地在保护膜21上方层叠Ti层、Pt层和Au层。电极垫25具有垫部分25A和四个(该数字等于芯片上的台的数目)连接臂部分25B。
垫部分25A是用于引线键合的部分和例如具有矩形形状。各连接臂部分25B例如具有在给定方向上延伸的带状。每个连接臂部分25B的一端连接到垫部分25A。各连接臂部分25B中的一个的另一端直接连接到四种类型台M1至M4中一个台M2的上部电极22。除了直接连接上部电极22的各连接臂部分25B中的另一端之外的其他端通过切割来切断。通过切断形成的面(截面25C)暴露到芯片的端面上。因此，除了直接连接上部电极22的各连接臂部分25B中的另一端之外的其他端并不连接到台M1至M4的上部电极22。
而且，部分电极垫25(仅图20中的连接臂部分25B)连接到三个台M1、M3和M4各自的上部电极22，前述连接臂部分25B并不连接到四种类型台M1至M4中的这三个台。连接到三个台M1、M3和M4的各上部电极22的部分电极垫25(以下称作“微电极垫”)通过切割切断。通过切断形成的面(每个截面25D)暴露到芯片的端面上。因此，三个台M1、M3和M4上的连接到微电极垫的上部电极22与台M2上的不连接到微电极垫的上部电极22电分离。
而且，连接到台M2上的上部电极22的电极垫25具有比连接到台M1、M3和M4上的上部电极22的微电极垫大的面积。即，连接到台M2上的上部电极22的电极垫25具有用于引线键合的足够面积。因此，该实施例中，仅将台M2驱动为激光器。
图21示出了制造过程中的部分晶片表面。对于每个单位芯片面积将四种类型的台M1至M4形成为一个组。具有孔22A的上部电极22形成于每组中的台M1至M4的顶面上。尽管未示出，但是在基板10后面侧上形成下部电极24。即，在晶片中，各台M1至M4能振荡激光。
电极垫形成步骤
在形成晶片以使各台M1至M4能振荡激光之后，具有氧化限制直径相互不同的一个台选自多个相互相邻的组当中的每一组。例如，具有相互不同氧化限制直径的四种类型的台M1至M4中的每一个选自相互相邻的四组中的每一组。之后，形成将所选各台M1至M4相互连接的电极垫25(图22)。
即，在该实施例中，并不对于各台M1至M4形成电极垫25，而是对于多个台共同形成电极垫25。而且，不是对于具有相互相同的氧化限制直径的多个台共同地形成电极垫25，而是对具有相互不同的氧化限制直径的多个台共同地形成电极垫25，且优选对于具有相互不同的氧化限制直径的各台M1至M4共同地形成电极垫25。而且，不是对于一个组中的多个台共同地形成电极垫25，而是对于属于相互不同组的多个台共同地形成电极垫25。
而且，对于晶片上的给定组，对于每个台M1至M4形成一个电极垫23而非电极垫25(未示出)。电极垫23是当在下述测量和评估步骤中评估各个台M1至M4特性时用于测试的电极垫。然而，当从共用电极垫25将电流提供到台M1至M4，将各台M1至M4驱动为激光器，且由此评估各台M1至M4的特性时，则用于测试的电极垫23不必形成。
测试和评估步骤
接下来，将电压施加到连接到用于测试的电极垫23的各台M1至M4的上部电极22和下部电极24之间，以振荡各台M1至M4中的激光，并且从每个孔22A发射激光。之后，如下测量各台M1至M4的激光特性。例如，测量从每个孔22A发射出的激光特性(例如光输出和NFP)，且测量各台M1至M4的阈值电流。评估测量值是否与根据给定目的和用途设置的给定标准对应。即，在该实施例中，以与前述第二实施例中相同的方式直接评估各台M1至M4的激光特性。由此，能以比前述第一实施例中的评估方法高的精确度选择具有与给定目的和用途匹配的激光特性的台。该实施例中，评估的结果是，为了方便起见选择台M2。
(分割步骤)
最后，在所选择的台M2的上部电极22和未选择的台M1、M3和M4的上部电极22之间的电连接被切断。此外，通过例如在图22中虚线位置处的切割将晶片分割成芯片，使得至少不断开(分割)所选台M2。如上所述，制造了该实施例的VCSEL 4。
在该实施例的VCSEL 4中，以与前述实施例相同的方式，分别设置各台M1至M4的直径R1至R4，使得各台M1至M4的至少一个氧化限制直径当然与给定标准对应。由此，即使当氧化步骤中产生的氧化限制直径a1至a4的误差大于氧化限制直径所必须的精确度时，对于每个单位芯片面积必定能形成与给定标准对应的至少一个台。结果，不会发生如设置具有与给定标准不对应的台的芯片的浪费，导致产量很大增加。
而且，该实施例中，在制造工艺中形成对于多个台共用的电极垫25。因此，在晶片上的电极垫的数量比在对于单个台形成电极垫的情况下降低很多。由此，可以降低对于每个单位芯片的面积并增加具有相互不同氧化限制直径的台的类型(级(level))。因此，比对于单个台形成电极垫的情况更加提高了产量。
第三实施例的改进
在前述第三实施例中，设置各台M1至M4而不被切割断开，使得各台M1至M4可以被驱动。然而，例如，如图23中所示，可设置除了所选择的台M2之外的在切割时会被断开的三个台M1、M3和M4。然而，这种情况下，被断开的台M1、M3和M4的上部电极22根据切割位置可以通过电极垫25电连接到台M2的上部电极22。为了避免这种电连接，必须通过切割切断连接到台M1、M2和M4的上部电极22的连接臂部分25B。
第四实施例
前述第三实施例的VCSEL 4是包括台的多个不同级的台的VCSEL。同时，该实施例的VCSEL 5是包括多个相同级的台的VCSEL。因此，该实施例的VCSEL 5与前述第三实施例的VCSEL主要在前述点不同。因此，以下主要给出与前述第三实施例中不同点的描述。适当地省略与前述第三实施例的那些相同的结构、操作、效果以及制造步骤的描述。
图24示出了该实施例的VCSEL 5的顶面结构。VCSEL 5是包括八个相同类型的台M2和对于每个台M2形成的电极垫25的8沟道激光器阵列。
在VCSEL 5中，仅提供与给定标准对应的台M2。与给定标准不对应的台通过切割去除，如以下将描述的。
每个电极垫25都具有垫部分25A和两个连接臂部分25B。在此，在每个电极垫25中，每个连接臂部分25B的一端连接到垫部分25A。而且，在每个电极垫25中，连接臂部分25B中的一个的另一端直接连接到各台M2的上部电极22，通过切割断开另一连接臂部分25B的另一端。通过切割形成的面(截面25C)暴露到芯片的端面上。因此，在每个电极垫25中，两个连接臂部分25B中除了直接连接到上部电极22的端部之外的另一个端部不连接到任何部分。
在图24中，每个台M2看起来都具有与每个电极垫25相等的尺寸。然而，事实上，每个电极垫25都具有用于引线键合的足够面积。因此，每个电极垫25的一侧长度是台M2直径的几倍或更多，且八个电极垫25的占用率比八个台M2的占用率大很多。即，八个电极垫25占用了大部分的芯片表面面积。
图25示出了在制造过程中的部分晶片表面。对于每个单位芯片面积，八个相同类型台M2作为一组在晶片上成排地形成。对于每个单位芯片面积，与台M2不同类型的八个台M1作为一组在晶片上成排地形成。而且，在晶片上，台M1的组和台M2的组在垂直于设置方向的方向上交替设置。
而且，具有孔22A的上部电极22形成于各台M1和M2的顶面上。尽管未示出，但是在基板10的背面侧上形成下部电极24。即，在晶片中，各台M1和M2都能振荡激光。
电极垫形成步骤
在形成晶片以使各台M1和M2能振荡激光之后，在每个台M1和每个台M2之间，对于每组合的台M1和M2，形成将包括在一组中的一个台M1的上部电极22连接至包括在另一组中的一个台M2的上部电极22的电极垫25(图26)。即，在该实施例中，对于每个各自台M1和M2不形成电极垫25，而是对于台M1和M2的每一组合共同地形成电极垫25。
而且，取代电极垫25，对于在晶片(未示出)上给定位置中的每个台M1和M2形成一个电极垫23。电极垫23是在下面描述的测量和评估步骤中评估单个台M1和M2的特性时用于测试的电极垫。然而，当可以从共用电极垫25将电流提供到台M1和M2时，将各台M1和M2驱动为激光器，并由此评估各台M1和M2的特性，用于测试的电极垫23不是必须形成的。
制造和评估步骤
接下来，将电压施加到连接至用于测试的电极垫23的各台M1和M2的上部电极22和下部电极24之间，以在各台M1和M2中振荡激光，并从每个孔22A发出激光。之后，如下测量各台M1和M2的激光特性。例如，测量从每个孔22A发射出的激光的特性(例如光输出和NFP)，和测量各台M1和M2的阈值电流。评估测量值是否与根据给定目的和用途设置的给定标准对应。即，在该实施例中，以与前述第三实施例相同的方式直接评估各台M1和M2的激光特性。由此，以比前述第一实施例中的评估方法更高的等级选择具有与给定目的和用途相匹配的激光特性的台。该实施例中，评估的结果是，为了方便起见选择台M2。
切割步骤
最终，切断在所选择的台M2的上部电极22和未选择的台M1的上部电极22之间的电连接。此外，通过例如在图26中的虚线位置切割将晶片分割成芯片，使得至少不断开(分割)所选台M2。即，进行切割以使电极垫25中与给定标准对应的台M2最接近的区域和电极垫25中与给定标准不对应的台M1最接近的区域分开。结果，未选择的台M1从其中形成了所选择的台M2的芯片去除。如上，制造该实施例的VCSEL 5。
在该实施例的VCSEL 5中，以与前述实施例相同的方式，分别设置各台M1和M2的直径R1和R2，以使各台M1和M2的至少一个氧化限制直径必定与给定标准对应。由此，即使当在氧化步骤中产生的氧化限制直径a1和a2的误差大于氧化限制直径所必须的精确度时，台M1和M2中的至少一个能与给定标准对应。结果，不会发生如设置具有与给定标准不对应的台的整个晶片的浪费，导致产量很大增加。
总之，电极垫需要足够用于引线键合的面积。因此，随着每个芯片的沟道数目(束的数目)的增加，变得越来越难以降低每单位芯片的面积。因此，在制造多沟道激光器阵列芯片的情况下当对于每个台M1和M2都形成一个电极垫时，与制造单沟道激光器芯片的情况相比，包括与给定标准对应的台M2且能够从一个晶片获得的芯片的数量变得更小。
同时，在该实施例中，在制造步骤中对于每组合的台M1和M2都形成一个共用电极垫25。此外，共同地形成对于包括台M1的一组和包括台M2的另一组的电极垫。由此，在一个晶片上形成的电极数目比对于每个台M1和M2形成一个电极垫的情况降低很多。因此，包括与给定标准对应的台M2且可从一个晶片获得的芯片数目会增加，且产量提高。
前述各实施例的改进
在前述各实施例中，台M1至M4为圆柱状。然而，根据给定目的和用途，例如，如图27中所示，台M1至M4可以是矩形柱形状。当对于如上的矩形柱形状的台M1至M4进行氧化处理时，形成了不同于圆柱形状的台M1至M4的形状的非氧化区域15B。
在前述各实施例中，形成突出台M1至M4。然而，例如，圆形沟槽可以形成于半导体层中，且将孔形的台形成于由沟槽包围的部分中。
而且，在前述各实施例中，将台直径用作参数。然而，具有容易被加工误差改变的特性的功能部分，例如与半导体层20中的电极垫23对应的部分的厚度，可用作参数。当这种厚度变化时，电极垫23的电容就改变了。因此，存在这样的可能性，由于加工误差，电极垫23的电容改变很大，且激光特性偏离了给定标准。这种情况下，如图28和图29中所示(沿着图28的箭头A-A取得的横截面)，具有相互相同台直径的台M2形成为网格形状，不同于半导体层20中的台M2的部分被选择性地蚀刻，以形成具有相互不同厚度H1和H2的多个定位区域20A。而且电极垫23分开地形成在每个定位区域20A上方，在它们之间具有保护膜21。由此，即使当电极垫23的电容由于加工误差改变很大时，对于每个单位芯片面积也必定能形成连接到具有与给定标准对应的激光特性的电极垫23的至少一个台M2。结果，不会发生如设置具有与给定标准不对应的电极垫23的芯片的浪费，导致产量很大增加。
而且，在前述各实施例中，在孔22A中不特别地提供什么。然而，例如，可以形成用于调整孔22A中反射系数的绝缘层(未示出)。此时，当绝缘层的膜厚度改变时，反射率也改变。因此，存在由于加工误差很大地改变反射率的可能性，并由此激光特性不在给定标准内。那种情况下，尽管未示出，具有台直径相互相等的台M2形成为网格形状，且具有相互不同膜厚度的绝缘层形成于各台M2的顶面上。由此，即使当绝缘层的反射率由于加工误差而改变很大时，对于每个单位芯片面积都必定能形成具有绝缘层的至少一个台M2，该台M2具有与给定标准对应的激光特性。结果，不会发生如设置具有与给定标准不对应的绝缘层的芯片的浪费，导致产量很大增加。
在前述各实施例中，已经给出本发明用于VCSEL的情况的描述。以下将给出本发明用于边发射激光器的描述。
第五实施例
图30示出了根据本发明第五实施例的边发射激光器6的顶面结构。图31示出了沿着图30的边发射激光器6的箭头A-A取得的横截面结构。图30和31是示意图，且其尺寸和形状不同于实际尺寸和实际形状。
基于脊部的高度、宽度和形状中至少一个作为参数，边发射激光器6包括具有脊部的高度、宽度和形状当中的至少一个参数值相互不同的两个脊部。该两个脊部形成于与现有边发射激光器的相等的芯片面积中。基于基部的宽度(脊部宽度)作为参数，给出包括脊部宽度相互不同的2个脊部78A和78B的边发射激光器6的描述。
边发射激光器6包括在基板60一面上的半导体层70。在半导体层70中，缓冲层71、下部覆层72、下部波导层73、有源层74、上部波导层75、上部覆层76和接触层77从基板60一侧顺序层叠。
基板60例如是GaN基板。半导体层70由III-V族氮化物半导体制成。III-V族氮化物半导体是含有镓(Ga)和氮(N)的氮化镓(GaN)组合物。例如有GaN、AlGaN(氮化铝镓)、AlGaInN(氮化铝镓铟)等。
缓冲层71例如由n型GaN制成。下部覆层72例如由n型AlGaN制成。下部波导层73例如由n型GaN制成。有源层74例如具有未掺杂GaInN多量子阱结构。上部波导层75例如由p型GaN制成。上部覆层76例如由p型AlGaN制成。接触层77例如由p型GaN制成。
作为n型掺杂剂，例如有IV族元素和VI族元素如Si(硅)、Ge(锗)、O(氧)和Se(硒)。作为p型杂质，例如有II族元素和IV族元素如Mg(镁)、Zn(锌)和C(碳)。
在该实施例的边发射激光器中，如稍后将描述的，通过形成直至接触层77的多层并且之后进行选择性蚀刻来提供在层叠面中于给定方向上延伸的两个带状脊部(突出部分)78A和78B。该实施例中，与两个脊部78A和78B中的脊部78A对应的部分是光发射区域74A。光发射区域74A具有尺寸与相反脊部78A的底部部分(上部覆层76的部分)的尺寸相等的带宽。光发射区域74A与由脊部78A限定的电流注入到其中的电流注入区域对应。
考虑当脊部形状通过稍后描述的蚀刻步骤中选择性去除部分上部覆层76和接触层77形成脊部形状时在标准脊部宽度d中产生最大误差±Δy，来设置各脊部78A和78B的宽度(脊部宽度)W1和W2。
总之，脊部的高度、宽度和形状被严格地设置成能获得对于给定目的和用途所必须的激光特性的值。对于脊部的高度、宽度和形状所必须的精确度根据目的和用途稍有改变。然而，总之，通常的情形是这种精确度比蚀刻步骤中产生的误差更严格。因此，该实施例中，假设脊部宽度具有大的误差，且脊部的高度和形状不具有大误差，例如，稍后描述的抗蚀剂层RS1和RS2的宽度d1和d2设置成使得各脊部78A和78B的脊部宽度W1和W2中的至少一个与对于给定目的和用途的脊部宽度必须的容差对应。由此，脊部宽度W1和W2中的至少一个必定与给定标准对应。
而且，该实施例的边发射激光器6中，脊部78A和78B的两个侧面被绝缘膜79覆盖。上部电极80形成在脊部78A和78B的接触层77上。在绝缘膜79中的从脊部78A的侧面到脊部78A周围的平面提供电极垫81。电极垫81通过结臂部分81A连接到脊部78A。同时，在基板60的背面上提供下部电极82。
绝缘膜79例如由SiO2(氧化硅)或SiN(氮化硅)形成。在上部电极80和电极垫81中，例如顺序层叠钯(Pb)层和铂(Pt)层，下部电极82具有其中从基板60侧顺序层叠的金和锗(Ge)的合金层、镍(Ni)层和金(Au)层的结构。
而且，反射膜(未示出)分别形成在垂直于脊部78的延伸方向上的一对端面(解理面)上。在光主要自其发射的侧面上的反射膜例如由Al2O3(氧化铝)制成，并且被调整为具有低反射率。同时，在光主要通过其反射的侧面上的反射膜具有其中交替地叠层Al2O3(氧化铝)和非晶硅的结构，例如并将其调整为具有高反射率。
在该实施例的边发射激光器6中，当将给定电压施加到上部电极80和下部电极82之间时，电流由脊部78A限定，该电流被注入到有源层74的电流注入区域中，并且由此由于电子空穴复合发射光。这种光通过反射膜(未示出)反射，该反射膜包括一对在发光侧上的端面和在背侧上的端面。由此，在给定波长下发生激光振荡，且作为激光束发射到外部。
例如如下制造具有前述结构的激光器6。
图32至图35示出了按步骤顺序的制造激光器6的方法。图32，33和34示出了在制造过程中部分晶片的截面结构。图35示出了制造过程中的部分晶片的横截面结构。图34是沿着图35的箭头A-A取得的横截面结构。图35中的点状线示出了将晶片解理成条状的位置。图35中的虚线示出了被解理成的条状晶片进一步被分割成芯片的切割位置。
为了制造边发射激光器6，在由GaN制成的半导体层60D上的由III-V族氮化物半导体制成的半导体层70例如通过MOCVD方法形成。之后，作为GaN化合物半导体的原料，例如使用三甲基铝(TMA)、三甲基镓(TMG)、三甲基铟(TMIn)或者氨(NH3)。作为施主杂质的原料，例如使用硒化氢(H2Se)。作为受主杂质的原料，例如使用二甲基锌(DMZn)。在“基板60D”端部的符号“D”表示边发射激光器6的基板60的形成处于中间过程。在其它元件末端的符号“D”具有相同含义。
首先，从基板60D侧面顺序层叠缓冲层71D、下部覆层72D、下部波导层73D、有源层74D、上部波导层75D、上部覆层76D和接触层77D(图32)。
接下来，在接触层77D上形成掩模层(未示出)，并进行光刻处理。由此，在将形成脊部78A的区域中形成具有宽度d1的带状抗蚀剂层RS1，在将形成脊部78B的区域中形成具有宽度d2的带状抗蚀剂层RS2(图32)。
接下来，通过前述抗蚀剂层RS1和RS2作为掩模，例如，通过如反应离子蚀刻(RIE)方法选择性去除接触层77D和部分上部覆层76D。之后，去除掩膜层RS1和RS2。由此，在垂直于延伸方向的方向上环状地形成由在给定方向上延伸并相互相邻的带状脊部78A和78B构成的一组(图33)。
接下来，在整个表面上形成绝缘材料。之后，进行光刻处理和蚀刻步骤，并由此在脊部78A和78B的接触层77D上形成具有孔的绝缘膜79D。随后，脊部宽度相互不同的一个脊部选自相互相邻的多个组中的每个组。例如，脊部宽度相互不同的2个类型脊部78A和78B中的每一个都选自相互相邻的2个组中的每个组。之后，进行光刻处理、蚀刻步骤和剥离步骤，由此对于在各脊部78A和78B延伸方向上的每个谐振腔长度间歇地形成与脊部78A和78B上方的接触层77D电连接的上部电极80。此外，形成将所选各脊部78A和78B上的上部电极80相互连接的电极垫81(图34和图35)。由此，对于每个单位芯片面积都形成在脊部78A上的上部电极80、在脊部78B上的上部电极80和电极垫81的每个组合。
即，在该实施例中，不是对于每个上部电极80都分别形成电极垫81，而是对于多个上部电极80共同地形成电极垫81。而且，不是对于脊部宽度相互相同的脊部上的多个上部电极80共同地形成电极垫81，而是对于脊部宽度相互不同的多个脊部上的各个上部电极80共同地形成电极垫81，和优选地对于脊部宽度相互不同的各个脊部上的各个上部电极80共同地形成电极垫81。而且，不是对于每一组中的多个脊部都形成电极垫81，而是对于属于相互不同组的多个脊部形成电极垫81。
而且，对于晶片上给定组，代替电极垫81，对于每个上部电极80都形成一个电极垫83(参考图35)。电极垫83是当单个脊部78A和78B的特性在前述测量和评估步骤中被评估时用于测试的电极垫。然而，当可以从共用电极垫81向脊部78A上的上部电极80和脊部78B上的上部电极80提供电流时，将各脊部78A和78B驱动为激光器，并由此评估各脊部78A和78B的特性，用于测试的电极垫83不必形成。
接下来，在图35中的点状线处，晶片被解理成条状，尤其在于脊部78A上形成的各上部电极80之间和在于脊部78B上形成的各上部电极80之间进行解理。
测量和评估步骤
接下来，通过使用由晶片分割的条中具有用于测试的电极垫83的条，将电压施加到与用于测试的电极垫83连接的各脊部78A和78B的上部电极80和下部电极82之间，以在各脊部78A和78B中振荡激光，并从两个解理的面发射出激光。之后，如下测量各脊部78A和78B的激光特性。例如，测量从两个解理的面发射出的激光的特性(例如光输出和NFP)，和测量各脊部78A和78B的阈值电流。评估测量值是否与根据给定目的和用途设置的给定标准对应。即，在该实施例中，可直接评估各脊部78A和78B的激光特性。由此，可以比通过测量各脊部78A和78B的脊部宽度的评估方法更高的精确度选择具有与给定目的和用途相匹配的激光特性的脊部。在该实施例中，评估的结果是，为了方便起见选择脊部78A。
接下来，在两个解理的面(未示出)上形成反射膜。在前述评估步骤中，可以以基于测量值的反射膜结构的修正为基础，在两个解理的面上形成反射膜。
(分割步骤)
最后，将所选择的脊部78A的上部电极80和未选择的脊部78B的上部电极80之间的电连接切断。此外，通过例如在图35的虚线位置处的切割将晶片切割成芯片，以至少使所选择的脊部78A不被断开(分割)。如上，制造该实施例的边发射激光器6。
在该实施例的边发射激光器6中，分别设置反射层RS1和RS2的宽度d1和d2，使得各脊部78A和78B的脊部宽度W1和W2中的至少一个必定与给定标准对应。由此，即使当氧化步骤中产生的脊部宽度的误差大于脊部宽度所必须的精确度时，对于每个单位芯片面积也必定形成与给定标准对应的至少一个脊部宽度。结果，不会发生如设置具有与给定标准不对应的脊部的芯片的浪费，导致产量很大地增加。
而且，该实施例中，在制造过程中对于多个上部电极80形成共用电极垫81。因此，在晶片上的电极垫的数量比在对于单个上部电极80形成电极垫的情况降低很多。由此，可以降低对于每个单位芯片的面积并增加脊部的高度、宽度和形状中的至少一种相互不同的脊部的类型(级)。因此，产量比在对于单个上部电极80形成电极垫的情况提高很多。
第六实施例
前述第五实施例的边发射激光器6包括分别属于多个级的脊部的每一级的脊部的边发射激光器。同时，该实施例的边发射激光器7包括分别属于多级的脊部的多个脊部的边发射激光器。因此，该实施例的边发射激光器7与前述第五实施例的边发射激光器6的主要区别在于前述点。因此，以下将主要给出与前述第五实施例中不同的方面的描述。将适当省略与前述第五实施例的那些相同的结构、操作、效果和制造步骤的描述。
图36示出了该实施例边发射激光器7的顶面结构。图37A示出了沿着图36的箭头A-A取得的横截面结构。图37B示出了沿着图36的箭头B-B取得的横截面结构。图37C示出了沿着图36的箭头C-C取得的横截面结构。边发射激光器7包括两个相同类型的脊部78A、两个类型与脊部78A类型不同的脊部78B的2沟道激光器阵列，和分别对于每个脊部78B形成的电极垫81。即，边发射激光器7除了与给定标准对应的脊部78A之外还提供有与给定标准不对应的脊部78B。
在电极垫81中，例如，在绝缘膜79上方顺序层叠Ti层、Pt层和Au层。电极垫81具有两个(该数目与沟道数目相同)垫部分81B和四个连接臂部分81A(对于每个垫部分81B提供数目与沟道数目相等的两个)。
电极垫81是用于引线键合的部分，并且例如具有圆形或椭圆形的形状。各个连接臂部分81A例如具有在给定方向上延伸的带状。在每个电极垫81中，将每个连接臂部分81A的一个端部连接到垫部分81B。而且，在每个电极垫81中，将两个连接臂部分81A中的另一端部直接连接到相互不同的脊部78A的上部电极80。而且，在每个电极垫81中，两个连接臂部分81A中除直接连接到上部电极80的端部之外的另一端部可通过切割切断。通过切断形成的面(截面81C)暴露到芯片的端面上。因此，各连接臂部分81A中除直接连接到上部电极80的端部之外的另一端部没有连接到脊部78A和78B的上部电极80。
而且，部分电极垫81(仅图36和图37A至37C中的连接臂部分81A的一部分)被连接到两个脊部78A和78B中没有连接到前述臂连接部分81A的脊部78B的各上部电极80。连接到脊部78B的各上部电极80的电极垫81的一部分(以下称作“微电极垫”)通过切割切断。通过切断形成的面(每个横截面81D)暴露到芯片的端面上。因此，微电极垫连接至其的脊部78B上的上部电极80与微电极垫不连接至其的脊部78A上的上部电极80电隔离。
而且，连接到脊部78A上的上部电极80的电极垫81具有大于连接到脊部78B上的上部电极80的微电极垫的面积。即，电极垫81具有足够用于引线键合的面积。因此，该实施例中，仅将两个脊部78A驱动为激光器。
图38示出了制造过程中的部分晶片表面。图39示出了沿着图38中的箭头A-A取得的横截面结构。对于每个芯片面积，两个相同类型的脊部78A和两个类型与脊部78A类型不同的脊部78B作为一组形成。
相互相邻地形成的成对的相同类型的脊部78A和相互相邻形成的类型与脊部78A类型不同的成对的脊部78B在垂直于脊部78A和78B延伸方向的方向上交替设置。在各脊部78A上，对于每个谐振腔长度间歇地形成上部电极80。类似地，在各脊部78B上对于每个谐振腔长度间歇地形成上部电极80。而且，对于脊部78A和78B的每个组合，电连接成对的脊部78A中一个脊部78A上的上部电极80至成对的脊部78B中一个脊部78B上的上部电极80的共用电极垫81形成于该成对的脊部78A和该成对的脊部78B之间。而且，下部电极82D形成于基板60D的背面侧上。即，在晶片中，各脊部78A和78B能振荡激光。
而且，对于晶片上的给定组，代替电极垫81，对于每个上部电极80形成一个电极垫83(参考图38)。电极垫83是当在后述测量和评估步骤中评估单个脊部78A和78B特性时用于测试的电极垫。然而，当可以从共用电极垫81向脊部78A上的上部电极80和脊部78B的上部电极80提供电流时，将各脊部78A和78B驱动为激光器，并由此评估各脊部78A和78B的特性，用于测试的电极垫83不必形成。
接下来，在图38的点状线处将晶片解理成条状，具体在于脊部78A上形成的各上部电极80之间和在于脊部78B上形成的各上部电极80之间进行解理。
测量和评估步骤
通过使用由晶片分割的条中具有用于测试的电极垫83的条，将电压施加到与用于测试的电极垫83连接的各脊部78A和78B上的上部电极80和下部电极82之间，以在各脊部78A和78B中振荡激光，并从两个解理的面发射出激光。之后，如下测量各脊部78A和78B的激光特性。例如，测量从两个解理的面发射出的激光的特性(例如光输出和NFP)，和测量各脊部78A和78B的阈值电流。评估测量值是否与根据给定目的和用途设置的给定标准对应。即，在该实施例中，可直接评估各脊部78A和78B的激光特性。由此，可以以比通过测量各脊部78A和78B的脊部宽度的评估方法更高的精确度选择具有与给定目的和用途相匹配的激光特性的脊部。在该实施例中，评估的结果是，为了方便起见选择脊部78A。
接下来，在两个解理的面(未示出)上形成反射膜。在前述评估步骤中，可以以基于测量值的反射膜结构的修正为基础，在两个解理的面上形成反射膜。
(分割步骤)
最后，将所选择的脊部78A的上部电极80和未选择的脊部78B的上部电极80之间的电连接切断。此外，通过例如在图38和图39的虚线位置处的切割将晶片切割成芯片，使得至少使所选择的脊部78A不被断开(分割)。如上，制造该实施例的边发射激光器7。
在该实施例的边发射激光器7中，分别设置抗蚀剂层RS1和RS2的宽度d1和d2，以使各脊部78A和78B的脊部宽度W1和W2中至少一个必定与给定标准对应。由此，即使当氧化步骤中产生的脊部宽度的误差大于脊部宽度所必须的精确度时，对于每个单位芯片面积也必定形成与给定标准对应的至少一个脊部宽度。结果，不会发生如设置具有与给定标准不对应的脊部的芯片的浪费，导致产量很大地增加。
总之，电极垫需要足够用于引线键合的面积。因此，随着用于每个芯片的沟道数目(束的数目)的增加，变得越来越难以降低每个单位芯片的面积。结果，当在制造多沟道激光器阵列芯片的情况下对于每个脊部78A和78B都形成一个电极垫时，与制造单个沟道激光芯片的情况相比，包括与给定标准对应的脊部78A且能够从一个晶片获得的芯片的数量变得更小。
同时，在该实施例中，在制造步骤中形成对于脊部78A和78B的组合共用的一个电极垫81，并由此该电极垫对于一个组是共用的。由此，与对于每个脊部78A和78B都形成一个电极垫的情况相比，可以增加能够从一个晶片获得的包括与给定标准对应的脊部78A的芯片数目。结果，产量提高。
前述第五和第六实施例的改进
在前述第五和第六实施例中，脊部78A和78B通过选择性蚀刻半导体层70D形成。然而，可通过其它方法形成脊部。例如，首先，在由GaAs制成的基板60D的(100)晶面上形成抗蚀剂层RS3和RS4(图40A)。之后，通过使用抗蚀剂层RS3和RS4作为掩模，选择性蚀刻(100)晶面以形成在[011]轴的方向上延伸的带状突起61和62(图40B)。之后，去除抗蚀剂层RS3和RS4。之后，在包括突起61和62的基板60D的表面上方通过外延晶体生长形成缓冲层71D、下部覆层72D、有源层74D、上部覆层76D、电流阻挡层83D、第二上部覆层84D和接触层77D。结果，形成了脊部78C和78D(图40C)。
然而，例如当如上形成脊部78C和78D时，例如，有必要分别设置抗蚀剂层RS3和RS4的宽度d3和d4以使得各脊部78C和78D(突起61和62)的脊部宽度W3、W4(有源层74和74D的宽度)中的至少一个必定与给定标准对应。
之前已经给出了本发明实施例及其改进的描述。然而，本发明不限于前述实施例等，且可作出各种改进。
例如，在第一至第四实施例以及其改进中，已经通过将VCSEL作为实例描述了本发明。在第五至第六实施例及其改进中，已经通过用边发射激光器作为实例描述了本发明。然而，可将本发明用于其他半导体器件，如光检测装置。例如，如图41和图42中所示(沿着图41的箭头A-A取得的横截面)，该光检测装置3包括位于n型基板30上的半导体层33，该半导体层33包括光吸收层31和p型接触层32。在半导体层33中，台M5和M6通过从p型接触层32侧选择性地蚀刻半导体层33形成。而且，具有孔35A的环形上部电极35形成于台M5和M6的顶面上。下部电极36形成于n型基板30的背面侧上。各台M5和M6的尺寸相互不同。由此，各台M5和M6的光吸收层31的体积量相互不同。即，基于作为参数的光吸收层31的体积量，光检测装置3包括具有体积量不同的光吸收层31的两个台M5和M6。两个台M5和M6形成于与现有VCSEL面积相等的面积的芯片中。
而且，在光检测装置3中，各台M5和M6的光吸收层31的体积量被分别设置以使各台M5和M6中的至少一个光吸收层31的特性必定与给定标准对应。由此，即使当光吸收层31的特性由于加工误差改变很大时，对于每个单位芯片面积必定形成具有光吸收层31的至少一个台，该光吸收层31具有与给定标准对应的特性。结果，不会发生如设置具有与给定标准不对应的特性的台的芯片的浪费，导致产量很大地增加。
而且，在前述实施例中，在测量和评估步骤中仅选择一个台。然而，例如当对于每个单位芯片面积都存在与给定标准对应的多个台时，该多个台可根据目的和用途被选择(同时被使用)。
而且，在前述实施例中，留下在测量和评估步骤中与给定标准不对应的台，被原样保留。然而，这种处理限于与给定标准不对应的台不会不利地影响与给定标准对应的台的情况。因此，当与给定标准不对应的台稍微不利地影响与给定标准对应的台时，与给定标准不对应的台优选被断开至不会引起不利影响的程度，或优选地将其去除。
而且，在前述实施例中，已经通过采用AlGaAs化合物半导体激光器和GaN化合物半导体激光器描述了本发明。然而，也可将本发明用于其他化合物半导体激光器，如GaInP化合物半导体激光器、AlGaInP化合物半导体激光器、InGaAs化合物半导体激光器、GaInP化合物半导体激光器、InP化合物半导体激光器、GaInN化合物半导体激光器和GaInNAs化合物半导体激光器。
本领域的技术人员应当理解，在权利要求或其等同特征的范围内，根据设计需求和其它因素可作出各种修改、组合、子组合和替换。
本申请包含了涉及2006年6月20日于日本专利局提出的日本专利申请JP 2006-170369和2007年5月7日于日本专利局提出的日本专利申请JP2007-122589的主题，将它们全文引用结合于此。

Claims (9)

1.一种半导体器件的制造方法，包括：
第一形成步骤，在基板上形成半导体层，之后对于每个单位芯片面积，在所述半导体层中形成作为一组并具有至少一个参数值相互不同的多个功能部分；
测量和评估步骤，测量并评估根据所述参数值变化的对象；和
分割步骤，对于每个芯片面积分割所述基板，使得不断开作为所述评估的结果的与给定标准对应的功能部分。
2.如权利要求1的半导体器件的制造方法，其中在所述第一形成步骤中，在形成了包括由半导体层中最容易被氧化的材料制成的前体电流限制层的所述半导体层之后，在所述半导体层中形成多个台，将所述前体电流限制层暴露在各台的端面上，氧化在所述前体电流限制层中各台的端面上暴露出的部分，和形成直径和形状中的至少一个参数值相互不同的电流限制层作为所述功能部分。
3.如权利要求1的半导体器件的制造方法，其中在所述第一形成步骤中，在形成了所述半导体层之后，在所述半导体层中形成多个台，在各台的顶面上形成具有相互不同的膜厚度(参数)的绝缘层作为所述功能部分。
4.如权利要求1的半导体器件的制造方法，其中在所述第一形成步骤中，在形成所述半导体层之后，在所述半导体层中形成多个台，选择性蚀刻所述半导体层中不同于台的部分，并由此形成具有相互不同的厚度(参数)的多个定位区域作为所述功能部分，且在各定位区域上分离地形成电极垫。
5.如权利要求1的半导体器件的制造方法，其中在所述第一形成步骤中，在形成了包括光吸收层的所述半导体层之后，在所述半导体层中形成多个台，在各台中形成具有相互不同体积量(参数)的光吸收层作为所述功能部分。
6.如权利要求2、3或5的半导体器件的制造方法，包括：
第二形成步骤，从相互相邻的多个组的每一组中选择具有相互不同的参数值的一个功能部分；和在所述第一步骤中形成各功能部分之后，形成将对应所选择的各功能部分所形成的台相互连接的共用电极，
其中在所述分割步骤中，分割所述基板使得与所述共用电极连接的多个台中对应于与给定标准对应的功能部分形成的台和与所述共用电极连接的多个台中对应于除了与给定标准对应的功能部分之外的功能部分形成的台之间的电连接被切断。
7.如权利要求1的半导体器件的制造方法，其中在所述第一形成步骤中，在形成所述半导体层之后，在所述半导体层中形成具有高度、宽度和形状的参数值中至少一个相互不同的多个脊部作为所述功能部分。
8.如权利要求7的半导体器件的制造方法，包括：
第二形成步骤，从相互相邻的多个组的每一组中选择具有相互不同的参数值的一个功能部分；和在所述第一形成步骤中形成各功能部分之后，形成将对应于所选择的各功能部分所形成的脊部相互连接的共用电极，
其中在所述分割步骤中，分割所述基板使得与所述共用电极连接的多个脊部中对应于与给定标准对应的功能部分形成的脊部和与所述共用电极连接的多个脊部中对应于除了与给定标准对应的功能部分之外的功能部分形成的脊部之间的电连接被切断。
9.一种半导体器件的制造方法，包括：
第一形成步骤，在基板上形成半导体层，之后对于每个单位芯片面积在所述半导体层中分别形成多个第一功能部分和多个第二功能部分，所述第一功能部分具有相互共用的每个参数值，以及所述第二功能部分具有相互共用的每个参数值，并且至少一个参数值与所述第一功能部分的参数值不同；
第二形成步骤，形成与所述第一功能部分中的一个和所述第二功能部分中的一个对应的共用电极；
测量和评估步骤，测量和评估根据所述参数值变化的对象；和
分割步骤，分割所述基板使得在所述共用电极中与作为评估结果的与给定标准对应的功能部分最接近的区域和在所述共用电极中与作为评估结果的与给定标准不对应的功能部分最接近的区域相分开。
CN2011100699154A 2006-06-20 2007-06-20 半导体器件制造方法 Active CN102163803B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006170369 2006-06-20
JP170369/06 2006-06-20
JP122589/07 2007-05-07
JP2007122589A JP5034662B2 (ja) 2006-06-20 2007-05-07 面発光型半導体レーザおよびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101821072A Division CN101127434A (zh) 2006-06-20 2007-06-20 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102163803A true CN102163803A (zh) 2011-08-24
CN102163803B CN102163803B (zh) 2013-09-18

Family

ID=39118649

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100699154A Active CN102163803B (zh) 2006-06-20 2007-06-20 半导体器件制造方法

Country Status (5)

Country Link
US (2) US8022424B2 (zh)
JP (1) JP5034662B2 (zh)
KR (1) KR20070120885A (zh)
CN (1) CN102163803B (zh)
TW (1) TW200816586A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314367A (zh) * 2016-06-16 2019-02-05 欧司朗光电半导体有限公司 用于制造激光二极管棒的方法和激光二极管棒
CN109787086A (zh) * 2019-01-23 2019-05-21 扬州乾照光电有限公司 Vcsel阵列芯片及其制作方法
CN111224320A (zh) * 2020-04-21 2020-06-02 常州纵慧芯光半导体科技有限公司 一种激光器芯片及其制造方法与应用
CN113314951A (zh) * 2021-06-11 2021-08-27 福建慧芯激光科技有限公司 一种vcsel芯片氧化实时监控方法及设备

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5228363B2 (ja) * 2007-04-18 2013-07-03 ソニー株式会社 発光素子
JP4973940B2 (ja) * 2007-10-15 2012-07-11 ソニー株式会社 半導体発光素子の製造方法
JP5636686B2 (ja) * 2009-06-04 2014-12-10 株式会社リコー 面発光レーザアレイ、光走査装置、画像形成装置、及び面発光レーザアレイの製造方法
JP2011029339A (ja) * 2009-07-23 2011-02-10 Sony Corp 半導体素子およびその製造方法
TWI497763B (zh) * 2011-05-31 2015-08-21 Epistar Corp 水平式發光二極體元件及其製造方法
JP2013058624A (ja) * 2011-09-08 2013-03-28 Mitsubishi Electric Corp レーザダイオード素子の製造方法
JP6094043B2 (ja) * 2012-03-16 2017-03-15 三菱電機株式会社 半導体レーザ素子
EP3058592B1 (en) 2013-10-16 2021-12-29 TRUMPF Photonic Components GmbH Compact laser device
US10074777B2 (en) 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
CN104681674A (zh) * 2015-03-10 2015-06-03 江苏新广联半导体有限公司 GaN基高压直流LED绝缘隔离工艺
JP2017168577A (ja) * 2016-03-15 2017-09-21 住友電気工業株式会社 面発光半導体レーザを作製する方法
JP2017168626A (ja) 2016-03-16 2017-09-21 住友電気工業株式会社 面発光半導体レーザを作製する方法
JP6380512B2 (ja) * 2016-11-16 2018-08-29 富士ゼロックス株式会社 発光素子アレイ、および光伝送装置
JP6878853B2 (ja) 2016-11-28 2021-06-02 住友電気工業株式会社 半導体素子を作製する方法
JP7077500B2 (ja) * 2017-01-12 2022-05-31 ローム株式会社 面発光レーザ素子、光学装置
WO2018132521A1 (en) 2017-01-16 2018-07-19 Canthus Technologies Llc Combining light-emitting elements of differing divergence on the same substrate
JP7059518B2 (ja) 2017-04-03 2022-04-26 住友電気工業株式会社 半導体光素子を作製する方法
US11381060B2 (en) * 2017-04-04 2022-07-05 Apple Inc. VCSELs with improved optical and electrical confinement
DE102017123755B4 (de) * 2017-10-12 2020-12-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Laserdiodenbarrens und Laserdiodenbarren
US20210320478A1 (en) * 2018-09-04 2021-10-14 Ams Sensors Asia Pte. Ltd. Linear vcsel arrays
WO2020172077A1 (en) 2019-02-21 2020-08-27 Apple Inc. Indium-phosphide vcsel with dielectric dbr
WO2020205166A1 (en) 2019-04-01 2020-10-08 Apple Inc. Vcsel array with tight pitch and high efficiency
US11374381B1 (en) 2019-06-10 2022-06-28 Apple Inc. Integrated laser module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08107254A (ja) * 1994-09-14 1996-04-23 Xerox Corp マルチ波長レーザダイオードアレイ
KR0150102B1 (ko) * 1995-08-22 1998-12-01 김주용 테스트 패턴 및 이를 이용한 절연막 두께 측정방법
JP2001210608A (ja) 2000-01-24 2001-08-03 Nippon Dempa Kogyo Co Ltd ダイシングテープからのチップ剥離方法
JP4179802B2 (ja) * 2002-05-27 2008-11-12 シャープ株式会社 半導体レーザ素子とその製造方法
JP3885677B2 (ja) * 2002-07-10 2007-02-21 富士ゼロックス株式会社 面発光型半導体レーザ及びその製造方法ならびにその製造装置
TWI227585B (en) * 2002-12-13 2005-02-01 Ind Tech Res Inst Resonant cavity component array applicable on wavelength division multiplexing (WDM) and method for producing the same
EP1614155A2 (de) * 2003-04-17 2006-01-11 X-FAB Semiconductor Foundries AG Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren
JP2005026625A (ja) 2003-07-03 2005-01-27 Toyota Motor Corp 面発光半導体レーザ及びその製造方法
JP2005116933A (ja) * 2003-10-10 2005-04-28 Sony Corp 面発光レーザ素子アレイおよび面発光レーザ素子アレイの製造方法
JP2005142463A (ja) * 2003-11-10 2005-06-02 Sony Corp 半導体発光素子およびその製造方法
JP2006278576A (ja) * 2005-03-28 2006-10-12 Sanyo Electric Co Ltd 半導体レーザ装置、半導体レーザ装置の製造方法および光ピックアップ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314367A (zh) * 2016-06-16 2019-02-05 欧司朗光电半导体有限公司 用于制造激光二极管棒的方法和激光二极管棒
CN109314367B (zh) * 2016-06-16 2021-09-14 欧司朗光电半导体有限公司 用于制造激光二极管棒的方法和激光二极管棒
CN109787086A (zh) * 2019-01-23 2019-05-21 扬州乾照光电有限公司 Vcsel阵列芯片及其制作方法
CN111224320A (zh) * 2020-04-21 2020-06-02 常州纵慧芯光半导体科技有限公司 一种激光器芯片及其制造方法与应用
CN113314951A (zh) * 2021-06-11 2021-08-27 福建慧芯激光科技有限公司 一种vcsel芯片氧化实时监控方法及设备
CN113314951B (zh) * 2021-06-11 2021-11-23 福建慧芯激光科技有限公司 一种vcsel芯片氧化实时监控方法及设备

Also Published As

Publication number Publication date
US8497141B2 (en) 2013-07-30
US20090032908A1 (en) 2009-02-05
US20110294236A1 (en) 2011-12-01
KR20070120885A (ko) 2007-12-26
CN102163803B (zh) 2013-09-18
JP5034662B2 (ja) 2012-09-26
JP2008028370A (ja) 2008-02-07
US8022424B2 (en) 2011-09-20
TW200816586A (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN102163803B (zh) 半导体器件制造方法
US7098059B2 (en) Surface emitting semiconductor laser and process for producing the same including forming an insulating layer on the lower reflector
JP5039343B2 (ja) キャビティ内コンタクトのための高融点金属ＥＬＯＧマスクを備えているＧａＮレーザ
KR100790964B1 (ko) 질화물반도체 레이저소자
US7009218B2 (en) Nitride semiconductor device
KR100872730B1 (ko) 질화물계 반도체 레이저 소자 및 그 제조방법
US7420999B2 (en) Nitride semiconductor laser element and method for manufacturing same
JP4617907B2 (ja) 光集積型半導体発光素子
JP2011029339A (ja) 半導体素子およびその製造方法
JP3505478B2 (ja) 窒化物系半導体レーザ素子および窒化物系半導体レーザ装置の製造方法
CN101127434A (zh) 半导体器件及其制造方法
JP2000196201A (ja) 窒化物半導体レ―ザ素子
JP2007059577A (ja) モノリシック型半導体レーザ
JP2008306118A (ja) 面発光型半導体レーザ
CN102025108B (zh) 激光器二极管
JP2006253714A (ja) 窒化物半導体レーザ素子
EP1109231A2 (en) Semiconductor light emitter and method for fabricating the same
JP2006295056A (ja) 半導体レーザ素子およびその製造方法
JP3968959B2 (ja) 窒化物半導体素子の製造方法
JP2012089800A (ja) 半導体レーザおよびその製造方法
JP2006253426A (ja) 発光ダイオードアレイの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant