CN109787086A - Vcsel阵列芯片及其制作方法 - Google Patents

Abstract

本发明提供了一种VCSEL阵列芯片及其制作方法，涉及VCSEL阵列芯片技术领域，包括台柱、N‑DBR层、砷化镓衬底及N面电极；N‑DBR层及N面电极分别设置在砷化镓衬底的两侧，台柱设置在N‑DBR层上；台柱为中空的圆柱形结构，台柱的中央为金属孔；相邻台柱之间相交且相邻台柱的金属孔不相交；本发明提供的VCSEL阵列芯片中相邻台柱之间相交且相邻台柱的金属孔不相交，在同样面积芯片内制作更多的台柱时，与现有技术中的台柱相比，台柱的直径较长，使得台柱上的电极的接触面积增加，电极的欧姆接触电阻减小，欧姆接触电压降低，进而降低了欧姆接触电阻的热功率，增加了阵列芯片的光输出功率，提高了光电转换效率。

Description

VCSEL阵列芯片及其制作方法

技术领域

本发明涉及VCSEL阵列芯片技术领域，尤其是涉及一种VCSEL阵列芯片及其制作方法。

背景技术

垂直腔面发射激光器(Vertical－Cavity Surface－Emitting Laser，VCSEL)的出光密度与管芯的密度有关，为提高VCSEL阵列芯片的出光密度，需制作高密度管芯，而在制作高密度管芯时，需要在同样面积芯片内制作更多的台柱；如图1所示的是现有技术中阵列芯片的侧视图，如图2所示的是现有技术中阵列芯片的正视图，由图可知，VCSEL阵列芯片中每个台柱是相互独立的，然后分别将每个台柱进行氧化实现电流限制；在现有技术中，由于每个台柱是相互独立的，若要在同样面积芯片内做更多的台柱，需要缩小台柱的直径，由于台柱中出光孔的直径不能缩小，进而使得台柱上的电极的接触面积减小，由电阻＝电阻率*接触厚度/接触面积可知，接触面积减小导致电极的欧姆接触电阻增大，芯片电极的欧姆接触电压升高，进而导致欧姆接触电阻的热功率增加，由输出功率公式P＝IV-IR^2可知，其中P为光输出功率，由IV得到阵列芯片的总功率，由IR^2得到欧姆接触电阻的热功率，欧姆接触电阻的热功率增加会导致阵列芯片的光输出功率下降，光电转换效率降低。

发明内容

有鉴于此，本发明的目的在于提供一种VCSEL阵列芯片及其制作方法，以缓解现有技术中存在的在同样面积芯片内制作更多的台柱时，由于台柱中出光孔的直径不能缩小，缩小台柱的直径使得台柱上的电极的接触面积减小，导致电极的欧姆接触电阻增大，芯片电极的欧姆接触电压升高，进而导致欧姆接触电阻的热功率增加、阵列芯片的光输出功率下降，光电转换效率降低的技术问题。

第一方面，本发明实施例提供了一种垂直腔面发射激光器VCSEL阵列芯片，所述芯片包括：台柱、N-分布式布拉格反射DBR层、砷化镓衬底及N面电极；

所述N-DBR层及所述N面电极分别设置在所述砷化镓衬底的两侧，所述台柱设置在所述N-DBR层上；

所述台柱为中空的圆柱形结构，所述台柱的中央为金属孔；

相邻所述台柱之间相交且相邻所述台柱的金属孔不相交。

结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述台柱还包括P面电极、绝缘层、欧姆接触层、P-DBR层、多量子阱MQW层；

所述MQW层的第一表面与所述N-DBR层相连，所述MQW层的第二表面上依次沉积P-DBR层、欧姆接触层、绝缘层、P面电极。

结合第一方面第一种可能的实施方式，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述台柱的P面电极包括金属孔，所述MQW层、所述P-DBR层、所述欧姆接触层、所述绝缘层不包括金属孔。

结合第一方面第一种可能的实施方式，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述P-DBR层包括氧化层，所述氧化层位于所述P-DBR层靠近所述MQW层的一侧，所述氧化层中设置有氧化孔；

所述氧化孔与所述金属孔的直径相同，且所述氧化孔与所述金属孔相对设置。

结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，相邻所述台柱之间的圆心距满足关系：其中，D为相邻所述台柱之间的圆心距，R为所述台柱的半径，r为所述金属孔的半径。

第二方面，本发明实施例还提供一种VCSEL阵列芯片的制作方法，所述制作方法用于生成第一方面所述的芯片，所述方法包括：

在砷化镓衬底的第一表面外延制作外延片；

在所述外延片上生成第一掩膜层，并蚀刻生成了所述第一掩膜层的所述外延片，在所述外延片上制作台柱，去除所述第一掩膜层，所述台柱的深度至少达到所述外延片的氧化层；

对所述外延片的所述台柱上的所述氧化层进行氧化，制作氧化孔；

在制作了所述氧化孔的所述外延片的预设区域内沉积绝缘层；

在沉积所述绝缘层的所述外延片的表面制作P面电极；

在所述砷化镓衬底的第二表面，将所述砷化镓衬底进行减薄，在减薄后的所述砷化镓衬底上制作N面电极，形成片源，所述片源包括多个芯片；

检查所述片源中每个芯片的光电参数，将光电参数不合格的芯片进行标记；

对所述片源进行切割、翻模、背检、倒模、正检，去掉被标记了的芯片，得到所述VCSEL阵列芯片。

结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述在砷化镓衬底的第一表面外延制作外延片，包括：

在所述砷化镓衬底的第一表面依次外延沉积N-DBR反射层、MQW层、氧化层、P-DBR反射层以及欧姆接触层。

结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，所述在沉积所述绝缘层的所述外延片的表面制作P面电极，包括：

在所述外延片的表面旋涂负胶，对旋涂负胶后的所述外延片进行光刻、显影，在显影后的所述外延片表面蒸镀金属膜层，对蒸镀金属膜层后的所述外延片进行剥离操作，得到所述P面电极。

结合第二方面，本发明实施例提供了第二方面的第三种可能的实施方式，其中，在制作了所述氧化孔的所述外延片的预设区域内沉积绝缘层，包括：

在制作了所述氧化孔的所述外延片表面沉积绝缘层；

在沉积绝缘层后的所述外延片的预设区域的表面沉积第二掩膜层，蚀刻沉积了所述第二掩膜层的所述外延片，将所述预设区域外的绝缘层去除；

去除所述第二掩膜层。

结合第二方面，本发明实施例提供了第二方面的第四种可能的实施方式，其中，所述预设区域为所述台柱的侧壁及所述外延片的欧姆接触层的边缘。

本发明实施例带来了以下有益效果：本发明提供了一种VCSEL阵列芯片及其制作方法，所述芯片包括：台柱、N-DBR层、砷化镓衬底及N面电极；N-DBR层及N面电极分别设置在砷化镓衬底的两侧，台柱设置在N-DBR层上；台柱为中空的圆柱形结构，台柱的中央为金属孔；相邻台柱之间相交且相邻台柱的金属孔不相交；本发明实施例提供的VCSEL阵列芯片中相邻台柱之间相交且相邻台柱的金属孔不相交，在同样面积芯片内制作更多的台柱时，与现有技术中的台柱相比，台柱的直径较长，使得台柱上的电极的接触面积增加，电极的欧姆接触电阻减小，欧姆接触电压降低，进而降低了欧姆接触电阻的热功率，增加了阵列芯片的光输出功率，提高了光电转换效率。

本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种VCSEL阵列芯片的侧视图；

图2为现有技术中的一种VCSEL阵列芯片的正视图；

图3为本发明实施例提供的一种VCSEL阵列芯片的侧视图；

图4为本发明实施例提供的一种VCSEL阵列芯片的正视图；

图5为本发明实施例提供的一种VCSEL阵列芯片中相邻台柱的示意图；

图6为本发明实施例提供的一种VCSEL阵列芯片制作方法的流程图。

图标：11-台柱；12-N-DBR层；13-砷化镓衬底；14-N面电极；15-金属孔；16-P面电极；17-绝缘层；18-欧姆接触层；19-P-DBR层；20-MQW层；21-氧化层；22-氧化孔。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，在现有技术中，由于每个台柱是相互独立的，若要在同样面积芯片内做更多的台柱，需要缩小台柱的直径，由于台柱中出光孔的直径不能缩小，进而使得台柱上的电极的接触面积减小，由电阻＝电阻率*接触厚度/接触面积可知，接触面积减小导致电极的欧姆接触电阻增大，芯片电极的欧姆接触电压升高，进而导致欧姆接触电阻的热功率增加，由输出功率公式P＝IV-IR^2可知，其中P为光输出功率，由IV得到阵列芯片的总功率，由IR^2得到欧姆接触电阻的热功率，欧姆接触电阻的热功率增加会导致阵列芯片的光输出功率下降，光电转换效率降低，基于此，本发明实施例提供的一种VCSEL阵列芯片及其制作方法，可以缓解现有技术中存在的在同样面积芯片内制作更多的台柱时，由于台柱中出光孔的直径不能缩小，缩小台柱的直径使得台柱上的电极的接触面积减小，导致电极的欧姆接触电阻增大，芯片电极的欧姆接触电压升高，进而导致欧姆接触电阻的热功率增加、阵列芯片的光输出功率下降，光电转换效率降低的技术问题，增加电极的接触面积，减小欧姆接触电阻，降低欧姆接触电压，进而降低了欧姆接触电阻的热功率，增加了阵列芯片的光输出功率，提高了光电转换效率。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种VCSEL阵列芯片进行详细介绍。

实施例一：

本发明实施例提供了一种VCSEL阵列芯片，该芯片包括：台柱11、N-分布式布拉格反射(distributed Bragg reflection，DBR)层12、砷化镓衬底13及N面电极14，如图3所示，图中示出的是一种VCSEL阵列芯片的侧视图，如图4所示，图中示出的是一种VCSEL阵列芯片的正视图；

N-DBR层12及N面电极14分别设置在砷化镓衬底13的两侧，台柱11设置在N-DBR层12上；

台柱11为中空的圆柱形结构，台柱11的中央为金属孔15；

相邻台柱11之间相交且相邻台柱11的金属孔15不相交。

在本发明实施例中，相邻台柱11之间的圆心距满足关系： 其中，D为相邻台柱11之间的圆心距，R为台柱11的半径，r为金属孔15的半径。

具体的，如图5所示的是一种VCSEL阵列芯片中相邻台柱11的示意图，其中，相邻台柱11之间外圆周相交，相交的弦长为X，且相邻台柱11的金属孔15不相交，即要求相交的弦长X的值必须要小于2倍的氧化深度Y，氧化深度Y＝R-r，则圆心距的限制条件为：X＜2(R-r)，且由图5可知，相交的弦长X、台柱的半径R及相邻台柱之间的圆心距D存在关系：通过上述分析则可得到相邻台柱11之间的圆心距满足的关系为因此，台柱11的结构为相邻台柱11之间相交，相邻台柱11的金属孔不相交，台柱11之间的圆心距与台柱11的半径满足一定的关系，在台柱直径和金属孔直径一定的情况下，与现有技术相比，实现了在相同面积的阵列芯片上蚀刻出更多数量的台柱11，从而增加了管芯密度，提高了光电转换效率。

本发明实施例提供了一种VCSEL阵列芯片，该芯片包括：台柱、N-DBR层、砷化镓衬底及N面电极；N-DBR层及N面电极分别设置在砷化镓衬底的两侧，台柱设置在N-DBR层上；台柱为中空的圆柱形结构，台柱的中央为金属孔；相邻台柱之间相交且相邻台柱的金属孔不相交；本发明实施例提供的VCSEL阵列芯片中相邻台柱之间相交且相邻台柱的金属孔不相交，在同样面积芯片内制作更多的台柱时，与现有技术中的台柱相比，台柱的直径较长，使得台柱上的电极的接触面积增加，电极的欧姆接触电阻减小，欧姆接触电压降低，进而降低了欧姆接触电阻的热功率，增加了阵列芯片的光输出功率，提高了光电转换效率。

作为一个可选实施例，所述台柱还包括P面电极16、绝缘层17、欧姆接触层18、P-DBR层19、多量子阱(Multiple Quantum Well，MQW)层20；

MQW层20的第一表面与N-DBR层12相连，MQW层20的第二表面上依次沉积P-DBR层19、欧姆接触层18、绝缘层17、P面电极16。

作为一个可选实施例，台柱的P面电极16包括金属孔15，MQW层20、P-DBR层19、欧姆接触层18、绝缘层17不包括金属孔15。

进一步的，作为一个可选实施例，P-DBR层19包括氧化层21，氧化层21位于P-DBR层19靠近MQW层20的一侧，氧化层21中设置有氧化孔22；

氧化孔22与金属孔15的直径相同，且氧化孔22与金属孔15相对设置。

在本发明实施例中，氧化孔22与金属孔15的直径相同，且氧化孔22与金属孔15相对放置，氧化孔22与金属孔15位于不同层面上的相同位置，氧化孔22位于氧化层21上，金属孔15位于P面电极16上，则氧化孔22和/或金属孔15为出光孔，在实际制作VCSEL阵列芯片时，氧化孔22与金属孔15的直径可能存在误差，致使氧化孔22与金属孔15的直径不相等，则比较氧化孔22与金属孔15的直径，选择直径值较小的氧化孔22或者金属孔15作为出光孔，从而使得VCSEL阵列芯片的出光强度满足要求。

实施例二：

在上述实施例的基础上，本发明实施例还提供了一种VCSEL阵列芯片的制作方法，该方法用于生成实施例一所述的阵列芯片，如图6所示，图中所示出的是一种VCSEL阵列芯片制作方法的流程图，该方法包括：

步骤S601，在砷化镓衬底的第一表面外延制作外延片；

在砷化镓衬底的第一表面上依次外延沉积N-DBR层、MQW层、氧化层、P-DBR层以及欧姆接触层，形成外延片。

步骤S602，在外延片上生成第一掩膜层，并蚀刻生成了第一掩膜层的外延片，在外延片上制作台柱，去除第一掩膜层，台柱的深度至少达到外延片的氧化层；

具体的，台柱的深度至少达到外延片的氧化层，使得氧化层可以进行氧化。

步骤S603，对外延片的台柱上的氧化层进行氧化，制作氧化孔；

具体的，对氧化层进行氧化时，从氧化层的边缘开始向氧化层的中心进行氧化，氧化停止后，氧化层中心未进行氧化的圆形区域为氧化孔，氧化孔与氧化过程中的氧化温度及氧化时间有关，其中，氧化温度及氧化时间可以根据实际需要进行设置。

步骤S604，在制作了氧化孔的外延片的预设区域内沉积绝缘层；

具体的，在制作了氧化孔的外延片表面沉积绝缘层，在沉积绝缘层后的外延片的预设区域的表面沉积第二掩膜层，蚀刻沉积了第二掩膜层的所述外延片，将预设区域外的绝缘层去除，去除第二掩膜层，其中，预设区域为台柱的侧壁及外延片的欧姆接触层的边缘，在台柱的侧壁及欧姆接触层的边缘沉积绝缘层实现了对侧壁及欧姆接触层的边缘的保护。

步骤S605，在沉积绝缘层的外延片的表面制作P面电极；

在本发明实施例中，可以使用负胶剥离工艺在外延片的表面制作P电极，具体的，在外延片的表面旋涂负胶，对旋涂负胶后的外延片进行光刻、显影，在显影后的外延片表面蒸镀金属膜层，对蒸镀金属膜层后的外延片进行剥离操作，得到P面电极。

步骤S606，在砷化镓衬底的第二表面，将砷化镓衬底进行减薄，在减薄后的砷化镓衬底上制作N面电极，形成片源，片源包括多个芯片；

具体的，在减薄后的砷化镓衬底上制作N面电极的过程包括：对减薄操作之后的外延片进行清洗操作，去除外延片上的残渣，在清洗后的砷化镓衬底上进行蒸镀电极，电极蒸镀之后，N面电极与砷化镓衬底的附着性较差，因此需要对蒸镀电极之后的外延片进行快速热退火(rapid thermal annealing，RTA)处理，提高N面电极与砷化镓衬底的附着性。

步骤S607，检查片源中每个芯片的光电参数，将光电参数不合格的芯片进行标记；

步骤S608，对片源进行切割、翻模、背检、倒模、正检，去掉被标记了的芯片，得到VCSEL阵列芯片。

本发明实施例提供的VCSEL阵列芯片的制作方法，与上述实施例提供的VCSEL阵列芯片具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种垂直腔面发射激光器VCSEL阵列芯片，其特征在于，所述芯片包括：台柱、N-分布式布拉格反射DBR层、砷化镓衬底及N面电极；

所述N-DBR层及所述N面电极分别设置在所述砷化镓衬底的两侧，所述台柱设置在所述N-DBR层上；

所述台柱为中空的圆柱形结构，所述台柱的中央为金属孔；

相邻所述台柱之间相交且相邻所述台柱的金属孔不相交。

2.根据权利要求1所述的芯片，其特征在于，所述台柱还包括P面电极、绝缘层、欧姆接触层、P-DBR层、多量子阱MQW层；

所述MQW层的第一表面与所述N-DBR层相连，所述MQW层的第二表面上依次沉积P-DBR层、欧姆接触层、绝缘层、P面电极。

3.根据权利要求2所述的芯片，其特征在于，所述台柱的P面电极包括金属孔，所述MQW层、所述P-DBR层、所述欧姆接触层、所述绝缘层不包括金属孔。

4.根据权利要求2所述的芯片，其特征在于，所述P-DBR层包括氧化层，所述氧化层位于所述P-DBR层靠近所述MQW层的一侧，所述氧化层中设置有氧化孔；

所述氧化孔与所述金属孔的直径相同，且所述氧化孔与所述金属孔相对设置。

5.根据权利要求1所述的芯片，其特征在于，相邻所述台柱之间的圆心距满足关系：其中，D为相邻所述台柱之间的圆心距，R为所述台柱的半径，r为所述金属孔的半径。

6.一种VCSEL阵列芯片的制作方法，所述制作方法用于生成权利要求1-5任一项所述的芯片，其特征在于，所述方法包括：

在砷化镓衬底的第一表面外延制作外延片；

在所述外延片上生成第一掩膜层，并蚀刻生成了所述第一掩膜层的所述外延片，在所述外延片上制作台柱，去除所述第一掩膜层，所述台柱的深度至少达到所述外延片的氧化层；

对所述外延片的所述台柱上的所述氧化层进行氧化，制作氧化孔；

在制作了所述氧化孔的所述外延片的预设区域内沉积绝缘层；

在沉积所述绝缘层的所述外延片的表面制作P面电极；

在所述砷化镓衬底的第二表面，将所述砷化镓衬底进行减薄，在减薄后的所述砷化镓衬底上制作N面电极，形成片源，所述片源包括多个芯片；

检查所述片源中每个芯片的光电参数，将光电参数不合格的芯片进行标记；

对所述片源进行切割、翻模、背检、倒模、正检，去掉被标记了的芯片，得到所述VCSEL阵列芯片。

7.根据权利要求6所述的方法，其特征在于，所述在砷化镓衬底的第一表面外延制作外延片，包括：

在所述砷化镓衬底的第一表面上依次外延沉积N-DBR层、MQW层、氧化层、P-DBR层以及欧姆接触层。

8.根据权利要求6所述的方法，其特征在于，所述在沉积所述绝缘层的所述外延片的表面制作P面电极，包括：

在所述外延片的表面旋涂负胶，对旋涂负胶后的所述外延片进行光刻、显影，在显影后的所述外延片表面蒸镀金属膜层，对蒸镀金属膜层后的所述外延片进行剥离操作，得到所述P面电极。

9.根据权利要求6所述的方法，其特征在于，在制作了所述氧化孔的所述外延片的预设区域内沉积绝缘层，包括：

在制作了所述氧化孔的所述外延片表面沉积绝缘层；

在沉积绝缘层后的所述外延片的预设区域的表面沉积第二掩膜层，蚀刻沉积了所述第二掩膜层的所述外延片，将所述预设区域外的绝缘层去除；

去除所述第二掩膜层。

10.根据权利要求6所述的方法，其特征在于，所述预设区域为所述台柱的侧壁及所述外延片的欧姆接触层的边缘。