CN110190515A - 单颗可变色阵列型vcsel芯片及其制造方法 - Google Patents
单颗可变色阵列型vcsel芯片及其制造方法 Download PDFInfo
- Publication number
- CN110190515A CN110190515A CN201910535398.1A CN201910535398A CN110190515A CN 110190515 A CN110190515 A CN 110190515A CN 201910535398 A CN201910535398 A CN 201910535398A CN 110190515 A CN110190515 A CN 110190515A
- Authority
- CN
- China
- Prior art keywords
- layer
- gaas
- layers
- growth
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 277
- 230000007704 transition Effects 0.000 claims abstract description 68
- 230000012010 growth Effects 0.000 claims abstract description 61
- 230000003287 optical effect Effects 0.000 claims description 38
- 239000004568 cement Substances 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052681 coesite Inorganic materials 0.000 claims description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims description 26
- 239000000377 silicon dioxide Substances 0.000 claims description 26
- 229910052682 stishovite Inorganic materials 0.000 claims description 26
- 229910052905 tridymite Inorganic materials 0.000 claims description 26
- 239000002131 composite material Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 238000005253 cladding Methods 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 230000026267 regulation of growth Effects 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims 1
- 238000013461 design Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000007771 core particle Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000007648 laser printing Methods 0.000 description 1
- 230000004297 night vision Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34313—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs
- H01S5/3432—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer having only As as V-compound, e.g. AlGaAs, InGaAs the whole junction comprising only (AI)GaAs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了单颗可变色阵列型VCSEL芯片及其制造方法，VCSEL芯片包括量子阱、第一过渡层和第二过渡层；第一过渡层上设置有第一GaAs柱，第一GaAs柱上独立生长有ODR层，ODR层被蚀刻形成第一台柱，第一台柱蒸镀有镜面层，三个第一台柱的镜面层上覆盖有同一外延片键合层，且外延片键合层覆盖镜面层外侧直至第一过渡层，外延片键合层上设置有Si片、P‑contact；第二过渡层上设置有三个独立的第二GaAs柱，第二GaAs柱上生长有DBR层，DBR层被蚀刻形成第二台柱，第二台柱蒸镀有N‑contact，N‑contact在第二台柱的顶面设有出光孔。本发明的VCSEL芯片采用“过渡层+MQW+过渡层”结构提高了载流子密度，使VCSEL受激发时功率效率提高，使用ITO层使电流扩展更加均匀，减少了横模的产生。
Description
技术领域
本发明涉及激光芯片技术领域，尤其涉及单颗可变色阵列型VCSEL芯片及其制造方法。
背景技术
半导体激光器以其波长选择范围广、体积小、功耗小、效率高、继承性好、成本低等优点成为最重要的半导体光电子器件之一。特别是对于大功率半导体激光器不仅在激光存储、激光显示、激光打印、材料加工、生物医学、医疗器械、空间光通信等领域有着广泛应用，同时在军事领域它也可应用于激光打靶、激光制导、激光夜视、激光雷达、激光引信、激光武器、战争模拟等，大功率半导体激光器技术涵盖了几乎所有的光电子应用领域。
1977年，日本东京工业大学的伊贺健一(KenichiIga)提出VCSEL的概念，其光学谐振腔与半导体芯片的衬底垂直，能够实现芯片表面的激光发射。在激光器的结构方面，垂直腔面发射激光器(VCSEL)被誉为最有发展前景和实用价值的器件。不同于传统边发射半导体激光器的F-P腔结构，VCSEL器件采用了腔长只有微米量级的垂直微腔结构，易于实现低阈值电流，具有高微分量子效率。该器件具有独特的空间层结构及微小尺寸，结构上的不同使得VCSEL突出表现为以下几方面的优点：具有良好的动态单纵模和空间发射模特性；高电光转换效率、低阈值电流、低功耗；圆形输出光束、发散角小、与光纤耦合效率高、高调制速率；容易制造面积较大、具有准确单一波长的单片VCSEL阵列；这些优点使VCSEL相比于传统的边发射激光器具有更大的市场应用潜力。
现有技术的VCSEL芯片存在功率效率较低，容易产生横模现象的问题。
发明内容
有鉴于此，本发明的目的是提供单颗可变色阵列型VCSEL芯片及其制造方法，制造得到的VCSEL芯片采用“过渡层+MQW+过渡层”结构提高了载流子密度，使VCSEL受激发时功率效率提高，使用ITO层使电流扩展更加均匀，减少了横模的产生。
本发明通过以下技术手段解决上述技术问题：
本发明的一方面在于提供一种单颗可变色阵列型VCSEL芯片，所述VCSEL芯片包括量子阱和分别设置在量子阱相对两侧的第一过渡层和第二过渡层；
所述第一过渡层上设置有三个独立的第一GaAs柱，三个所述第一GaAs柱上均独立生长制成有覆盖第一GaAs柱的ODR层，所述ODR层被蚀刻至ODR底层形成第一台柱，所述第一台柱的侧面和顶面均蒸镀有镜面层，三个所述第一台柱的镜面层上覆盖有同一外延片键合层，且所述外延片键合层覆盖镜面层外侧直至第一过渡层，所述外延片键合层上设置有Si片，所述Si片上蒸镀有Si片键合层，所述Si片键合层键合在外延片键合层上，所述Si片上蒸镀有P-contact；
所述第二过渡层上设置有三个独立的第二GaAs柱，三个所述第二GaAs柱上均独立生长制成有覆盖第一GaAs柱的DBR层，所述DBR层被蚀刻至DBR底层形成第二台柱，所述第二台柱的侧面和顶面均蒸镀有N-contact，所述N-contact在第二台柱的顶面设有出光孔。
可选的，所述量子阱包括两对量子阱复合层，所述量子阱复合层包括依次重叠生长的GaAs层、Eg＝2eV的AlGaInP层、GaAs层、Eg＝2.2eV的AlGaInP层、GaAs层、Eg＝2.4eV的AlGaInP层和GaAs层。
可选的，所述第一过渡层为掺C的低Al组分Al0.3GaAs向高Al组分Al0.6GaAs过渡的渐变过渡层，低Al组分Al0.3GaAs与第一GaAs柱接触。
可选的，所述第二过渡层为掺Si的低Al组分Al0.3GaAs向高Al组分Al0.6GaAs过渡的渐变过渡层，低Al组分Al0.3GaAs与第二GaAs柱接触。
可选的，所述第一GaAs柱和第二GaAs柱的厚度均为200埃。
可选的，所述ODR层包括重叠生长的30对ODR复合层，所述ODR复合层包括重叠生长的ITO层和SiO2层，所述DBR层包括重叠生长的25对DBR复合层，所述DBR复合层也包括重叠生长的ITO层和SiO2层。
可选的，三个所述第一GaAs柱分别为GaAsⅠ、GaAsⅡ、GaAsⅢ，对应的三个第一GaAs柱分别为为GaAsⅠ’、GaAsⅡ’、GaAsⅢ’，所述GaAsⅠ上的ODR层中的ITO层和SiO2层的厚度均为λ1/4n，其中λ1为红光目标波长，所述GaAsⅠ上的ODR层中的ITO层和SiO2层的厚度均为λ2/4n，其中λ2为黄光目标波长，所述GaAsⅡ上的ODR层中的ITO层和SiO2层的厚度均为λ3/4n，其中λ3为绿光目标波长，所述GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上的DBR层中的ITO层和SiO2层的厚度分别为λ1/4n、λ2/4n、λ3/4n。
本发明的另一方面在于提供了上述单颗可变色阵列型VCSEL芯片的制造方法，包括以下步骤：
在GaAs衬底表面生长一层AlInP作为衬底去除的截止层，在截止层上生长第一GaAs层作为欧姆接触层，在第一GaAs层上生长掺Si的Al0.3～0.6GaAs作为第二过渡层，然后生长量子阱，在量子阱上生长掺C的Al0.3～0.6GaAs作为第一过渡层，再在第一过渡层生长第二GaAs层作为欧姆接触层；
蚀刻第二GaAs层形成3个独立的GaAs图形，即GaAsⅠ、GaAsⅡ、GaAsⅢ；
分别在GaAsⅠ、GaAsⅡ、GaAsⅢ上各自交替生长30对ITO层和SiO2层形成ODR层；
去除光胶，分别蚀刻GaAsⅠ、GaAsⅡ、GaAsⅢ至底层ITO层形成三个第一台柱，分别对三个第一台柱的侧面和顶面蒸镀覆盖Au材料形成镜面层，即在第一过渡层上得到外延片；
采用Au材料在外延片上蒸镀形成外延片键合层，取Si片并在Si片上蒸镀金属形成Si片键合层，使用键合机将Si片键合在外延片上；
去除GaAs衬底和截止层，蚀刻第一GaAs层形成3个独立的GaAs图形，即GaAsⅠ’、GaAsⅡ’、GaAsⅢ’；
分别在GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上各自交替生长25对ITO层和SiO2层形成DBR层；
去除光胶，分别蚀刻GaAsⅠ’、GaAsⅡ’、GaAsⅢ’至底层ITO层形成三个第二台柱，蚀刻第二过渡层、量子阱和第一过渡层至外延片键合层，形成Au台面，在第二台柱的侧面和顶面均蒸镀金属材料作为N-contact，形成出光孔；
对Si片进行减薄处理，并在减薄处理的Si片上蒸镀金属材料形成P-contact。
可选的，所述量子阱的生长制成如下：在第二过渡层上先后生长一层GaAs层、一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，重复生长两次。
进一步，所述ODR层的生长制成如下：使用光胶对GaAsⅡ、GaAsⅢ进行包覆，然后在GaAsⅠ上交替生长30对ITO层和SiO2层作为ODR层，去除GaAsⅡ上的光胶，并使用光胶包覆GaAsⅠ上的ODR层，然后在GaAsⅡ上交替生长30对ITO层和SiO2层作为ODR层，去除GaAsⅢ上的光胶，并使用光胶包覆GaAsⅡ上的ODR层，然后在GaAsⅢ上交替生长30对ITO层和SiO2层作为ODR层；
所述DBR层的生长制成如下：使用光胶对GaAsⅡ’、GaAsⅢ’进行包覆，然后在GaAsⅠ’上交替生长25对ITO层和SiO2层作为DBR层，去除GaAsⅡ’上的光胶，并使用光胶包覆GaAsⅠ’上的DBR层，然后在GaAsⅡ’上交替生长25对ITO层和SiO2层作为DBR层，去除GaAsⅢ’上的光胶，并使用光胶包覆GaAsⅡ’上的DBR层，然后在GaAsⅢ’上交替生长25对ITO层和SiO2层作为DBR层。
本发明的单颗可变色阵列型VCSEL芯片，一方面，阵列外延片设计通过生长较长的波长范围，再经过DBR结构进行光色筛选，整合了RYG三种光色，使芯粒所占体积减小，更加适合高清显示应用端；另一方面，此种外延片设计简化外延生长，越过了外延片生长难点；再者，此种外延片的“过渡层+MQW+过渡层”结构提高了的载流子密度，使VCSEL受激发时功率效率提高。本发明的这种VCSEL结构更加稳定，无较难控制的氧化工序。
此外，本发明的单颗可变色阵列型VCSEL芯片中的N-contact直接连通外延片，这样使电流无需像传统外延片一样经过DBR而是直接注入量子阱系统，减少了需要散热的部分，提高了功率效率和斜率效率；且ITO层使电流扩展更加均匀，减少了横模的产生。
附图说明
图1是本发明单颗可变色阵列型VCSEL芯片中的外延片结构示意图；
图2-图11是本发明单颗可变色阵列型VCSEL芯片的制造方法中各步骤对应的结构示意图；
其中，衬底100、截止层200、第一过渡层310、第二过渡层320、第一GaAs层410、第二GaAs层420、量子阱500、GaAsⅠ610、GaAsⅡ620、GaAsⅢ630、GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660、光胶7、ODR层800、DBR层900、镜面层101、外延片键合层102、Si片103、Au台面11、N-contact 120、P-contact 130、出光孔14。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。
需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“顶”、“底”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。
如图11所示，本发明的单颗可变色阵列型VCSEL芯片，包括量子阱500和分别设置在量子阱相对两侧的第一过渡层310和第二过渡层320。量子阱500包括两对量子阱复合层，具体地，量子阱复合层包括依次重叠生长的GaAs层、Eg＝2eV的AlGaInP层、GaAs层、Eg＝2.2eV的AlGaInP层、GaAs层、Eg＝2.4eV的AlGaInP层和GaAs层，两对量子阱复合层的重叠顺序为：一层GaAs层、一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，这种生长方式可以提供更长的波长范围。
具体地，第一过渡层310为掺C的低Al组分Al0.3GaAs向高Al组分Al0.6GaAs过渡的渐变过渡层，低Al组分Al0.3GaAs与第一GaAs柱接触；第二过渡层320为掺Si的低Al组分Al0.3GaAs向高Al组分Al0.6GaAs过渡的渐变过渡层，低Al组分Al0.3GaAs与第二GaAs柱接触。
第一过渡层上设置有三个独立的第一GaAs柱，本实施例不对第一GaAs柱的形状作具体限定，可以是但不限于方形、圆形。第一GaAs柱的厚度为200埃，三个第一GaAs柱即GaAsⅠ610、GaAsⅡ620、GaAsⅢ630，三个第一GaAs柱上均独立生长制成有覆盖第一GaAs柱的ODR层800，具体地，ODR层800包括重叠生长的30对ODR复合层，ODR复合层包括重叠生长的ITO层和SiO2层，GaAsⅠ上的ODR层中的ITO层和SiO2层的厚度均为λ1/4n，其中λ1为红光目标波长，GaAsⅠ上的ODR层中的ITO层和SiO2层的厚度均为λ2/4n，其中λ2为黄光目标波长，GaAsⅡ上的ODR层中的ITO层和SiO2层的厚度均为λ3/4n，其中λ3为绿光目标波长，n为GaAs折射率。ODR层800被蚀刻至ODR底层形成第一台柱，第一台柱的侧面和顶面均采用Au材料蒸镀形成镜面层101，三个第一台柱的镜面层101上覆盖有同一外延片键合层102，外延片键合层102也采用Au材料制成，且外延片键合层102覆盖镜面层外侧直至第一过渡层310，外延片键合层上设置有Si片103，Si片103上蒸镀有Si片键合层，Si片键合层键合在外延片键合层上，具体的，Si片键合层包括蒸镀在Si片上的厚度为500埃的Ti层、厚度为500埃的Pt层和厚度为4000埃的Au层。Si片上蒸镀有P-contact，P-contact使用的原料包括但不限于Ti、Pt、Au。
第二过渡层320上设置有三个独立的第二GaAs柱，本实施例不对第二GaAs柱的形状作具体限定，可以是但不限于方形、圆形。第二GaAs柱的厚度为200埃，三个第二GaAs柱即GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660分别对应GaAsⅠ610、GaAsⅡ620、GaAsⅢ630，三个第二GaAs柱上均独立生长制成有覆盖第一GaAs柱的DBR层900，具体地，DBR层900包括重叠生长的25对DBR复合层，DBR复合层也包括重叠生长的ITO层和SiO2层，GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上的DBR层中的ITO层和SiO2层的厚度分别为λ1/4n、λ2/4n、λ3/4n。DBR层900被蚀刻至DBR底层形成第二台柱，第二台柱的侧面和顶面均采用金属材料蒸镀形成N-contact 120，N-contact 120使用的金属材料包括但不限于AuGe、Au，N-contact 120在第二台柱的顶面设有出光孔14。
如图1-图11所示，上述单颗可变色阵列型VCSEL芯片的制造方法如下：
S1.如图1所示，提供GaAs衬底100，在GaAs衬底100表面生长一层AlInP作为衬底去除的截止层200，在截止层200上生长200埃厚度的第一GaAs层410作为欧姆接触层，在第一GaAs层410上生长掺Si的Al0.3～0.6GaAs作为第二过渡层320，然后在第二过渡层320上先后生长一层GaAs层、一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，形成量子阱500，在量子阱上生长掺C的Al0.3～0.6GaAs作为第一过渡层310，再在第一过渡层310生长第二GaAs层420作为欧姆接触层。
S2.如图2所示，ICP蚀刻第二GaAs层形成3个独立的GaAs图形，即GaAsⅠ610、GaAsⅡ620、GaAsⅢ630，此处的GaAs图形可以是但不限于圆形或方形。
S3.如图3-5所示，使用光胶7对GaAsⅡ620、GaAsⅢ630进行包覆保护后，然后在GaAsⅠ610上交替生长30对ITO层和SiO2层作为ODR层800，去除GaAsⅡ620上的光胶，并使用光胶包覆GaAsⅠ610上的ODR层800，然后在GaAsⅡ620上交替生长30对ITO层和SiO2层作为ODR层，去除GaAsⅢ630上的光胶，并使用光胶包覆GaAsⅡ620上的ODR层，然后在GaAsⅢ630上交替生长30对ITO层和SiO2层作为ODR层800。
S4.如图6所示，去除光胶7，分别蚀刻GaAsⅠ610、GaAsⅡ620、GaAsⅢ630至底层ITO层形成三个独立的第一台柱，仅最下一层ITO层保留整面作为电流扩展层，使用蒸镀机分别对三个第一台柱的侧面和顶面蒸镀覆盖Au材料形成镜面层101，即在第一过渡层上得到外延片。
S5.如图7所示，采用Au材料在外延片上使用蒸镀机蒸镀形成外延片键合层102，取Si片并在Si片103上蒸镀金属形成Si片键合层，使用键合机台将外延片键合层102和Si片键合层键合为一体，从而将Si片103键合在外延片上。
S6.如图8所示，翻转片源，去除GaAs衬底100和截止层200，使用NH4OH和H2O2去除GaAs衬底，使用HCl和H3PO4去除截止层，蚀刻第一GaAs层410形成3个独立的GaAs图形，即GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660；
S7.如图9所示，分别在GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660上各自交替生长25对ITO层和SiO2层作为DBR层900，具体操作为，使用光胶对GaAsⅡ’、GaAsⅢ’进行包覆，然后在GaAsⅠ’上交替生长25对ITO层和SiO2层作为DBR层，去除GaAsⅡ’上的光胶，并使用光胶包覆GaAsⅠ’上的DBR层，然后在GaAsⅡ’上交替生长25对ITO层和SiO2层作为DBR层，去除GaAsⅢ’上的光胶，并使用光胶包覆GaAsⅡ’上的DBR层，然后在GaAsⅢ’上交替生长25对ITO层和SiO2层作为DBR层。
S8.如图10所示，去除光胶，分别蚀刻GaAsⅠ’、GaAsⅡ’、GaAsⅢ’至底层ITO层形成三个第二台柱，使用ICP机台进行干蚀刻第二过渡层、量子阱和第一过渡层至外延片键合层，形成Au台面11，在第二台柱的侧面和顶面均蒸镀金属材料AuGe和Au，作为N-contact120，在DBR层上表面形成出光孔14。
S9.如图11所示，对Si片103进行减薄处理，减薄至50um，并在减薄处理的Si片103上蒸镀金属材料Ti、Pt和Au，形成P-contact 130。
上述的VCSEL芯片采用阵列外延片设计通过生长较长的波长范围，再经过DBR结构进行光色筛选，整合了RYG三种光色，使芯粒所占体积减小，更加适合高清显示应用端；采用的外延片设计简化外延生长，越过了外延片生长难点；再者，此种外延片的“过渡层+MQW+过渡层”结构提高了的载流子密度，使VCSEL受激发时功率效率提高。本发明的这种VCSEL结构更加稳定，无较难控制的氧化工序。
以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。本发明未详细描述的技术、形状、构造部分均为公知技术。
Claims (10)
1.单颗可变色阵列型VCSEL芯片，其特征在于，所述VCSEL芯片包括量子阱和分别设置在量子阱相对两侧的第一过渡层和第二过渡层；
所述第一过渡层上设置有三个独立的第一GaAs柱，三个所述第一GaAs柱上均独立生长制成有覆盖第一GaAs柱的ODR层，所述ODR层被蚀刻至ODR底层形成第一台柱，所述第一台柱的侧面和顶面均蒸镀有镜面层，三个所述第一台柱的镜面层上覆盖有同一外延片键合层，且所述外延片键合层覆盖镜面层外侧直至第一过渡层，所述外延片键合层上设置有Si片，所述Si片上蒸镀有Si片键合层，所述Si片键合层键合在外延片键合层上，所述Si片上蒸镀有P-contact；
所述第二过渡层上设置有三个独立的第二GaAs柱，三个所述第二GaAs柱上均独立生长制成有覆盖第一GaAs柱的DBR层，所述DBR层被蚀刻至DBR底层形成第二台柱，所述第二台柱的侧面和顶面均蒸镀有N-contact，所述N-contact在第二台柱的顶面设有出光孔。
2.根据权利要求1所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述量子阱包括两对量子阱复合层，所述量子阱复合层包括依次重叠生长的GaAs层、Eg＝2eV的AlGaInP层、GaAs层、Eg＝2.2eV的AlGaInP层、GaAs层、Eg＝2.4eV的AlGaInP层和GaAs层。
3.根据权利要求1所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述第一过渡层为掺C的低Al组分Al0.3GaAs向高Al组分Al0.6GaAs过渡的渐变过渡层，低Al组分Al0.3GaAs与第一GaAs柱接触。
4.根据权利要求3所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述第二过渡层为掺Si的低Al组分Al0.3GaAs向高Al组分Al0.6GaAs过渡的渐变过渡层，低Al组分Al0.3GaAs与第二GaAs柱接触。
5.根据权利要求1所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述第一GaAs柱和第二GaAs柱的厚度均为200埃。
6.根据权利要求1-5任一所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述ODR层包括重叠生长的30对ODR复合层，所述ODR复合层包括重叠生长的ITO层和SiO2层，所述DBR层包括重叠生长的25对DBR复合层，所述DBR复合层也包括重叠生长的ITO层和SiO2层。
7.根据权利要求6所述的单颗可变色阵列型VCSEL芯片，其特征在于，三个所述第一GaAs柱分别为GaAsⅠ、GaAsⅡ、GaAsⅢ，对应的三个第一GaAs柱分别为为GaAsⅠ’、GaAsⅡ’、GaAsⅢ’，所述GaAsⅠ上的ODR层中的ITO层和SiO2层的厚度均为λ1/4n，其中λ1为红光目标波长，所述GaAsⅠ上的ODR层中的ITO层和SiO2层的厚度均为λ2/4n，其中λ2为黄光目标波长，所述GaAsⅡ上的ODR层中的ITO层和SiO2层的厚度均为λ3/4n，其中λ3为绿光目标波长，所述GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上的DBR层中的ITO层和SiO2层的厚度分别为λ1/4n、λ2/4n、λ3/4n。
8.单颗可变色阵列型VCSEL芯片的制造方法，其特征在于，包括以下步骤：
在GaAs衬底表面生长一层AlInP作为衬底去除的截止层，在截止层上生长第一GaAs层作为欧姆接触层，在第一GaAs层上生长掺Si的Al0.3～0.6GaAs作为第二过渡层，然后生长量子阱，在量子阱上生长掺C的Al0.3～0.6GaAs作为第一过渡层，再在第一过渡层生长第二GaAs层作为欧姆接触层；
蚀刻第二GaAs层形成3个独立的GaAs图形，即GaAsⅠ、GaAsⅡ、GaAsⅢ；
分别在GaAsⅠ、GaAsⅡ、GaAsⅢ上各自交替生长30对ITO层和SiO2层形成ODR层；
去除光胶，分别蚀刻GaAsⅠ、GaAsⅡ、GaAsⅢ至底层ITO层形成三个第一台柱，分别对三个第一台柱的侧面和顶面蒸镀覆盖Au材料形成镜面层，即在第一过渡层上得到外延片；
采用Au材料在外延片上蒸镀形成外延片键合层，取Si片并在Si片上蒸镀金属形成Si片键合层，使用键合机将Si片键合在外延片上；
去除GaAs衬底和截止层，蚀刻第一GaAs层形成3个独立的GaAs图形，即GaAsⅠ’、GaAsⅡ’、GaAsⅢ’；
分别在GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上各自交替生长25对ITO层和SiO2层作为DBR层；
去除光胶，分别蚀刻GaAsⅠ’、GaAsⅡ’、GaAsⅢ’至底层ITO层形成三个第二台柱，蚀刻第二过渡层、量子阱和第一过渡层至外延片键合层，形成Au台面，在第二台柱的侧面和顶面均蒸镀金属材料作为N-contact，形成出光孔；
对Si片进行减薄处理，并在减薄处理的Si片上蒸镀金属材料形成P-contact。
9.根据权利要求8所述的单颗可变色阵列型VCSEL芯片的制造方法，其特征在于，所述量子阱的生长制成如下：在第二过渡层上先后生长一层GaAs层、一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，重复生长两次。
10.根据权利要求8所述的单颗可变色阵列型VCSEL芯片的制造方法，其特征在于，所述ODR层的生长制成如下：使用光胶对GaAsⅡ、GaAsⅢ进行包覆，然后在GaAsⅠ上交替生长30对ITO层和SiO2层作为ODR层，去除GaAsⅡ上的光胶，并使用光胶包覆GaAsⅠ上的ODR层，然后在GaAsⅡ上交替生长30对ITO层和SiO2层作为ODR层，去除GaAsⅢ上的光胶，并使用光胶包覆GaAsⅡ上的ODR层，然后在GaAsⅢ上交替生长30对ITO层和SiO2层作为ODR层；
所述DBR层的生长制成如下：使用光胶对GaAsⅡ’、GaAsⅢ’进行包覆，然后在GaAsⅠ’上交替生长25对ITO层和SiO2层作为DBR层，去除GaAsⅡ’上的光胶，并使用光胶包覆GaAsⅠ’上的DBR层，然后在GaAsⅡ’上交替生长25对ITO层和SiO2层作为DBR层，去除GaAsⅢ’上的光胶，并使用光胶包覆GaAsⅡ’上的DBR层，然后在GaAsⅢ’上交替生长25对ITO层和SiO2层作为DBR层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910535398.1A CN110190515B (zh) | 2019-06-18 | 2019-06-18 | 单颗可变色阵列型vcsel芯片及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910535398.1A CN110190515B (zh) | 2019-06-18 | 2019-06-18 | 单颗可变色阵列型vcsel芯片及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110190515A true CN110190515A (zh) | 2019-08-30 |
| CN110190515B CN110190515B (zh) | 2024-01-26 |
Family
ID=67722568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910535398.1A Active CN110190515B (zh) | 2019-06-18 | 2019-06-18 | 单颗可变色阵列型vcsel芯片及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110190515B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101911318A (zh) * | 2007-12-28 | 2010-12-08 | 3M创新有限公司 | 发射均匀波长的下变换光源 |
| CN107437723A (zh) * | 2017-09-21 | 2017-12-05 | 苏州全磊光电有限公司 | 一种用于vcsel阵列激光器的外延结构及其制备方法 |
| US20180175587A1 (en) * | 2015-06-04 | 2018-06-21 | Hewlett Packard Enterprise Development Lp | Monolithic wdm vcsels with spatially varying gain peak and fabry perot wavelength |
| CN108808444A (zh) * | 2018-06-19 | 2018-11-13 | 扬州乾照光电有限公司 | 一种倒装vcsel芯片及制作方法 |
| CN108879325A (zh) * | 2018-07-05 | 2018-11-23 | 扬州乾照光电有限公司 | 一种vcsel阵列芯片及制作方法 |
| CN109378709A (zh) * | 2018-12-13 | 2019-02-22 | 中国科学院半导体研究所 | 柔性vcsel阵列器件及其制备方法 |
| CN109687288A (zh) * | 2019-03-01 | 2019-04-26 | 厦门乾照半导体科技有限公司 | 一种高密度vcsel阵列结构及其制备方法 |
| CN109768135A (zh) * | 2018-12-27 | 2019-05-17 | 武汉大学 | 全色堆栈式倒装RGB Micro-LED芯片阵列及其制备方法 |
| CN109787086A (zh) * | 2019-01-23 | 2019-05-21 | 扬州乾照光电有限公司 | Vcsel阵列芯片及其制作方法 |
| CN210404336U (zh) * | 2019-06-18 | 2020-04-24 | 威科赛乐微电子股份有限公司 | 单颗可变色阵列型vcsel芯片 |
-
2019
- 2019-06-18 CN CN201910535398.1A patent/CN110190515B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101911318A (zh) * | 2007-12-28 | 2010-12-08 | 3M创新有限公司 | 发射均匀波长的下变换光源 |
| US20180175587A1 (en) * | 2015-06-04 | 2018-06-21 | Hewlett Packard Enterprise Development Lp | Monolithic wdm vcsels with spatially varying gain peak and fabry perot wavelength |
| CN107437723A (zh) * | 2017-09-21 | 2017-12-05 | 苏州全磊光电有限公司 | 一种用于vcsel阵列激光器的外延结构及其制备方法 |
| CN108808444A (zh) * | 2018-06-19 | 2018-11-13 | 扬州乾照光电有限公司 | 一种倒装vcsel芯片及制作方法 |
| CN108879325A (zh) * | 2018-07-05 | 2018-11-23 | 扬州乾照光电有限公司 | 一种vcsel阵列芯片及制作方法 |
| CN109378709A (zh) * | 2018-12-13 | 2019-02-22 | 中国科学院半导体研究所 | 柔性vcsel阵列器件及其制备方法 |
| CN109768135A (zh) * | 2018-12-27 | 2019-05-17 | 武汉大学 | 全色堆栈式倒装RGB Micro-LED芯片阵列及其制备方法 |
| CN109787086A (zh) * | 2019-01-23 | 2019-05-21 | 扬州乾照光电有限公司 | Vcsel阵列芯片及其制作方法 |
| CN109687288A (zh) * | 2019-03-01 | 2019-04-26 | 厦门乾照半导体科技有限公司 | 一种高密度vcsel阵列结构及其制备方法 |
| CN210404336U (zh) * | 2019-06-18 | 2020-04-24 | 威科赛乐微电子股份有限公司 | 单颗可变色阵列型vcsel芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110190515B (zh) | 2024-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI276273B (en) | Surface light emitting semiconductor laser element | |
| CN105977786A (zh) | 低折射率介质支撑型高对比度光栅面发射激光器 | |
| CN104488148B (zh) | 具有腔内接触件的vcsel | |
| CN110197992B (zh) | 一种高效vcsel芯片及其制造方法 | |
| CN110233422A (zh) | 垂直腔面发射激光器氧化台阶及激光器的制备方法 | |
| CN105552715B (zh) | 适合高温工作的高增益垂直腔面发射半导体激光器 | |
| CN103199435B (zh) | 超低发散角倾斜光束的单纵模人工微结构激光器 | |
| CN102055134A (zh) | 激光二极管 | |
| CN109873296A (zh) | 一种垂直腔面发射激光器芯片及制作方法 | |
| JP3219823B2 (ja) | 半導体発光素子 | |
| CN110197993A (zh) | 高复合效率的vcsel芯片及其制造方法 | |
| CN107887790A (zh) | 一种多波长GaN基非对称量子阱面发射激光器及其制备方法 | |
| JPH08139412A (ja) | 半導体レーザ装置 | |
| CN210404336U (zh) | 单颗可变色阵列型vcsel芯片 | |
| US11424595B2 (en) | Pillar confined backside emitting VCSEL | |
| CN110190515A (zh) | 单颗可变色阵列型vcsel芯片及其制造方法 | |
| CN107196187A (zh) | 一种GaAs基垂直腔面发射激光器及其制造方法 | |
| JP2011159650A (ja) | 発光素子 | |
| JPH06252504A (ja) | 面発光レーザとその製造方法 | |
| CN105552714A (zh) | 一种带有DBR光栅结构的852nm窄线宽边发射激光器及其制备方法 | |
| CN211456209U (zh) | 垂直腔面发射激光器 | |
| JP2023554253A (ja) | 発光半導体チップおよび発光半導体チップの製造方法 | |
| CN110289548B (zh) | flip chip型VCSEL芯片及其制造方法 | |
| CN101916963A (zh) | 高功率单模输出的微型半导体激光二极管及其制造方法 | |
| CN112821197A (zh) | 一种光发射芯片的制作方法和光发射芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |