CN210404336U - 单颗可变色阵列型vcsel芯片 - Google Patents

Abstract

本实用新型公开了单颗可变色阵列型VCSEL芯片，VCSEL芯片包括量子阱、第一过渡层和第二过渡层；第一过渡层上设置有第一GaAs柱，第一GaAs柱上独立生长有ODR层，ODR层被蚀刻形成第一台柱，第一台柱蒸镀有镜面层，三个第一台柱的镜面层上覆盖有同一外延片键合层，且外延片键合层覆盖镜面层外侧直至第一过渡层，外延片键合层上设置有Si片、P‑contact；第二过渡层上设置有三个独立的第二GaAs柱，第二GaAs柱上生长有DBR层，DBR层被蚀刻形成第二台柱，第二台柱蒸镀有N‑contact，N‑contact在第二台柱的顶面设有出光孔。本实用新型的VCSEL芯片采用“过渡层+MQW+过渡层”结构提高了载流子密度，使VCSEL受激发时功率效率提高，使用ITO层使电流扩展更加均匀，减少了横模的产生。

Description

单颗可变色阵列型VCSEL芯片

技术领域

本实用新型涉及激光芯片技术领域，尤其涉及单颗可变色阵列型VCSEL芯片。

背景技术

半导体激光器以其波长选择范围广、体积小、功耗小、效率高、继承性好、成本低等优点成为最重要的半导体光电子器件之一。特别是对于大功率半导体激光器不仅在激光存储、激光显示、激光打印、材料加工、生物医学、医疗器械、空间光通信等领域有着广泛应用，同时在军事领域它也可应用于激光打靶、激光制导、激光夜视、激光雷达、激光引信、激光武器、战争模拟等，大功率半导体激光器技术涵盖了几乎所有的光电子应用领域。

1977年，日本东京工业大学的伊贺健一(KenichiIga)提出VCSEL的概念，其光学谐振腔与半导体芯片的衬底垂直，能够实现芯片表面的激光发射。在激光器的结构方面，垂直腔面发射激光器(VCSEL)被誉为最有发展前景和实用价值的器件。不同于传统边发射半导体激光器的F-P腔结构，VCSEL器件采用了腔长只有微米量级的垂直微腔结构，易于实现低阈值电流，具有高微分量子效率。该器件具有独特的空间层结构及微小尺寸，结构上的不同使得VCSEL突出表现为以下几方面的优点：具有良好的动态单纵模和空间发射模特性；高电光转换效率、低阈值电流、低功耗；圆形输出光束、发散角小、与光纤耦合效率高、高调制速率；容易制造面积较大、具有准确单一波长的单片VCSEL阵列；这些优点使VCSEL相比于传统的边发射激光器具有更大的市场应用潜力。

现有技术的VCSEL芯片存在功率效率较低，容易产生横模现象的问题。

实用新型内容

有鉴于此，本实用新型的目的是提供单颗可变色阵列型VCSEL芯片，制造得到的VCSEL芯片采用“过渡层+MQW+过渡层”结构提高了载流子密度，使VCSEL受激发时功率效率提高，使用ITO层使电流扩展更加均匀，减少了横模的产生。

本实用新型通过以下技术手段解决上述技术问题：

本实用新型的一方面在于提供一种单颗可变色阵列型VCSEL芯片，所述VCSEL芯片包括量子阱和分别设置在量子阱相对两侧的第一过渡层和第二过渡层；

所述第一过渡层上设置有三个独立的第一GaAs柱，三个所述第一GaAs柱上均独立生长制成有覆盖第一GaAs柱的ODR层，所述ODR层被蚀刻至ODR底层形成第一台柱，所述第一台柱的侧面和顶面均蒸镀有镜面层，三个所述第一台柱的镜面层上覆盖有同一外延片键合层，且所述外延片键合层覆盖镜面层外侧直至第一过渡层，所述外延片键合层上设置有Si片，所述Si片上蒸镀有Si片键合层，所述Si片键合层键合在外延片键合层上，所述Si片上蒸镀有P-contact；

所述第二过渡层上设置有三个独立的第二GaAs柱，三个所述第二GaAs柱上均独立生长制成有覆盖第一GaAs柱的DBR层，所述DBR层被蚀刻至DBR底层形成第二台柱，所述第二台柱的侧面和顶面均蒸镀有N-contact，所述N-contact在第二台柱的顶面设有出光孔。

可选的，所述量子阱包括两对量子阱复合层，所述量子阱复合层包括依次重叠生长的GaAs层、Eg＝2eV的AlGaInP层、GaAs层、Eg＝2.2eV的AlGaInP层、GaAs层、Eg＝2.4eV的AlGaInP层和GaAs层。

可选的，所述第一过渡层为掺C的低Al组分Al_0.3GaAs向高Al组分Al_0.6GaAs过渡的渐变过渡层，低Al组分Al_0.3GaAs与第一GaAs柱接触。

可选的，所述第二过渡层为掺Si的低Al组分Al_0.3GaAs向高Al组分Al_0.6GaAs过渡的渐变过渡层，低Al组分Al_0.3GaAs与第二GaAs柱接触。

可选的，所述第一GaAs柱和第二GaAs柱的厚度均为200埃。

可选的，所述ODR层包括重叠生长的30对ODR复合层，所述ODR复合层包括重叠生长的ITO层和SiO2层，所述DBR层包括重叠生长的25对DBR复合层，所述DBR复合层也包括重叠生长的ITO层和SiO2层。

可选的，三个所述第一GaAs柱分别为GaAsⅠ、GaAsⅡ、GaAsⅢ，对应的三个第一GaAs柱分别为为GaAsⅠ’、GaAsⅡ’、GaAsⅢ’，所述GaAsⅠ上的ODR层中的ITO层和SiO₂层的厚度均为λ₁/4n，其中λ₁为红光目标波长，所述GaAsⅠ上的ODR层中的ITO层和SiO₂层的厚度均为λ₂/4n，其中λ₂为黄光目标波长，所述GaAsⅡ上的ODR层中的ITO层和SiO₂层的厚度均为λ₃/4n，其中λ₃为绿光目标波长，所述GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上的DBR层中的ITO层和SiO2层的厚度分别为λ₁/4n、λ₂/4n、λ₃/4n。

本实用新型的单颗可变色阵列型VCSEL芯片，一方面，阵列外延片设计通过生长较长的波长范围，再经过DBR结构进行光色筛选，整合了RYG三种光色，使芯粒所占体积减小，更加适合高清显示应用端；另一方面，此种外延片设计简化外延生长，越过了外延片生长难点；再者，此种外延片的“过渡层+MQW+过渡层”结构提高了的载流子密度，使VCSEL受激发时功率效率提高。本实用新型的这种VCSEL结构更加稳定，无较难控制的氧化工序。

此外，本实用新型的单颗可变色阵列型VCSEL芯片中的N-contact直接连通外延片，这样使电流无需像传统外延片一样经过DBR而是直接注入量子阱系统，减少了需要散热的部分，提高了功率效率和斜率效率；且ITO层使电流扩展更加均匀，减少了横模的产生。

附图说明

图1是本实用新型单颗可变色阵列型VCSEL芯片中的外延片结构示意图；

图2-图11是本实用新型单颗可变色阵列型VCSEL芯片的制造方法中各步骤对应的结构示意图；

其中，衬底100、截止层200、第一过渡层310、第二过渡层320、第一GaAs层410、第二GaAs层420、量子阱500、GaAsⅠ610、GaAsⅡ620、GaAsⅢ630、GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660、光胶7、ODR层800、DBR层900、镜面层101、外延片键合层102、Si片103、Au台面11、N-contact 120、P-contact 130、出光孔14。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型作进一步的详细说明。

需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号，附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“顶”、“底”、“左”、“右”等，仅是参考附图的方向，并非用来限制本实用新型的保护范围。

如图11所示，本实用新型的单颗可变色阵列型VCSEL芯片，包括量子阱500和分别设置在量子阱相对两侧的第一过渡层310和第二过渡层320。量子阱500包括两对量子阱复合层，具体地，量子阱复合层包括依次重叠生长的GaAs层、Eg＝2eV的AlGaInP层、GaAs层、Eg＝2.2eV的AlGaInP层、GaAs层、Eg＝2.4eV的AlGaInP层和GaAs层，两对量子阱复合层的重叠顺序为：一层GaAs层、一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，这种生长方式可以提供更长的波长范围。

具体地，第一过渡层310为掺C的低Al组分Al_0.3GaAs向高Al组分Al_0.6GaAs过渡的渐变过渡层，低Al组分Al_0.3GaAs与第一GaAs柱接触；第二过渡层320为掺Si的低Al组分Al_0.3GaAs向高Al组分Al_0.6GaAs过渡的渐变过渡层，低Al组分Al_0.3GaAs与第二GaAs柱接触。

第一过渡层上设置有三个独立的第一GaAs柱，本实施例不对第一GaAs柱的形状作具体限定，可以是但不限于方形、圆形。第一GaAs柱的厚度为200埃，三个第一GaAs柱即GaAsⅠ610、GaAsⅡ620、GaAsⅢ630，三个第一GaAs柱上均独立生长制成有覆盖第一GaAs柱的ODR层800，具体地，ODR层800包括重叠生长的30对ODR复合层，ODR复合层包括重叠生长的ITO层和SiO₂层，GaAsⅠ上的ODR层中的ITO层和SiO₂层的厚度均为λ₁/4n，其中λ₁为红光目标波长，GaAsⅠ上的ODR层中的ITO层和SiO₂层的厚度均为λ₂/4n，其中λ₂为黄光目标波长，GaAsⅡ上的ODR层中的ITO层和SiO₂层的厚度均为λ₃/4n，其中λ₃为绿光目标波长。ODR层800被蚀刻至ODR底层形成第一台柱，第一台柱的侧面和顶面均采用Au材料蒸镀形成镜面层101，三个第一台柱的镜面层101上覆盖有同一外延片键合层102，外延片键合层102也采用Au材料制成，且外延片键合层102覆盖镜面层外侧直至第一过渡层310，外延片键合层上设置有Si片103，Si片103上蒸镀有Si片键合层，Si片键合层键合在外延片键合层上，具体的，Si片键合层包括蒸镀在Si片上的厚度为500埃的Ti层、厚度为500埃的Pt层和厚度为4000埃的Au层。Si片上蒸镀有P-contact，P-contact使用的原料包括但不限于Ti、Pt、Au。

第二过渡层320上设置有三个独立的第二GaAs柱，本实施例不对第二GaAs柱的形状作具体限定，可以是但不限于方形、圆形。第二GaAs柱的厚度为200埃，三个第二GaAs柱即GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660分别对应GaAsⅠ610、GaAsⅡ620、GaAsⅢ630，三个第二GaAs柱上均独立生长制成有覆盖第一GaAs柱的DBR层900，具体地，DBR层900包括重叠生长的25对DBR复合层，DBR复合层也包括重叠生长的ITO层和SiO₂层，GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上的DBR层中的ITO层和SiO₂层的厚度分别为λ₁/4n、λ₂/4n、λ₃/4n。DBR层900被蚀刻至DBR底层形成第二台柱，第二台柱的侧面和顶面均采用金属材料蒸镀形成N-contact 120，N-contact 120使用的金属材料包括但不限于AuGe、Au，N-contact 120在第二台柱的顶面设有出光孔14。

如图1-图11所示，上述单颗可变色阵列型VCSEL芯片的制造方法如下：

S1.如图1所示，提供GaAs衬底100，在GaAs衬底100表面生长一层AlInP作为衬底去除的截止层200，在截止层200上生长200埃厚度的第一GaAs层410作为欧姆接触层，在第一GaAs层410上生长掺Si的Al_0.3～0.6GaAs作为第二过渡层320，然后在第二过渡层320上先后生长一层GaAs层、一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，一层Eg＝2eV的AlGaInP层、一层GaAs层、一层Eg＝2.2eV的AlGaInP层、一层GaAs层、一层Eg＝2.4eV的AlGaInP层、一层GaAs层，形成量子阱500，在量子阱上生长掺C的Al_0.3～0.6GaAs作为第一过渡层310，再在第一过渡层310生长第二GaAs层420作为欧姆接触层。

S2.如图2所示，ICP蚀刻第二GaAs层形成3个独立的GaAs图形，即GaAsⅠ610、GaAsⅡ620、GaAsⅢ630，此处的GaAs图形可以是但不限于圆形或方形。

S3.如图3-5所示，使用光胶7对GaAsⅡ620、GaAsⅢ630进行包覆保护后，然后在GaAsⅠ610上交替生长30对ITO层和SiO₂层作为ODR层800，去除GaAsⅡ620上的光胶，并使用光胶包覆GaAsⅠ610上的ODR层800，然后在GaAsⅡ620上交替生长30对ITO层和SiO₂层作为ODR层，去除GaAsⅢ630上的光胶，并使用光胶包覆GaAsⅡ620上的ODR层，然后在GaAsⅢ630上交替生长30对ITO层和SiO₂层作为ODR层800。

S4.如图6所示，去除光胶7，分别蚀刻GaAsⅠ610、GaAsⅡ620、GaAsⅢ630至底层ITO层形成三个独立的第一台柱，仅最下一层ITO层保留整面作为电流扩展层，使用蒸镀机分别对三个第一台柱的侧面和顶面蒸镀覆盖Au材料形成镜面层101，即在第一过渡层上得到外延片。

S5.如图7所示，采用Au材料在外延片上使用蒸镀机蒸镀形成外延片键合层102，取Si片并在Si片103上蒸镀金属形成Si片键合层，使用键合机台将外延片键合层102和Si片键合层键合为一体，从而将Si片103键合在外延片上。

S6.如图8所示，去除GaAs衬底100和截止层200，使用NH₄OH和H₂O₂去除GaAs衬底，使用HCl和H₃PO₄去除截止层，蚀刻第一GaAs层410形成3个独立的GaAs图形，即GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660；

S7.如图9所示，分别在GaAsⅠ’640、GaAsⅡ’650、GaAsⅢ’660上各自交替生长25对ITO层和SiO₂层作为DBR层900，具体操作为，使用光胶对GaAsⅡ’、GaAsⅢ’进行包覆，然后在GaAsⅠ’上交替生长25对ITO层和SiO₂层作为DBR层，去除GaAsⅡ’上的光胶，并使用光胶包覆GaAsⅠ’上的DBR层，然后在GaAsⅡ’上交替生长25对ITO层和SiO₂层作为DBR层，去除GaAsⅢ’上的光胶，并使用光胶包覆GaAsⅡ’上的DBR层，然后在GaAsⅢ’上交替生长25对ITO层和SiO₂层作为DBR层。

S8.如图10所示，去除光胶，分别蚀刻GaAsⅠ’、GaAsⅡ’、GaAsⅢ’至底层ITO层形成三个第二台柱，使用ICP机台进行干蚀刻第二过渡层、量子阱和第一过渡层至外延片键合层，形成Au台面11，在第二台柱的侧面和顶面均蒸镀金属材料作为N-contact 120，在DBR层上表面形成出光孔14。

S9.如图11所示，对Si片103进行减薄处理，减薄至50um，并在减薄处理的Si片103上蒸镀金属材料形成P-contact 130。

上述的VCSEL芯片采用阵列外延片设计通过生长较长的波长范围，再经过DBR结构进行光色筛选，整合了RYG三种光色，使芯粒所占体积减小，更加适合高清显示应用端；采用的外延片设计简化外延生长，越过了外延片生长难点；再者，此种外延片的“过渡层+MQW+过渡层”结构提高了的载流子密度，使VCSEL受激发时功率效率提高。本实用新型的这种VCSEL结构更加稳定，无较难控制的氧化工序。

以上实施例仅用以说明本实用新型的技术方案而非限制，尽管参照较佳实施例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的宗旨和范围，其均应涵盖在本实用新型的权利要求范围当中。本实用新型未详细描述的技术、形状、构造部分均为公知技术。

Claims (5)

1.单颗可变色阵列型VCSEL芯片，其特征在于，所述VCSEL芯片包括量子阱和分别设置在量子阱相对两侧的第一过渡层和第二过渡层；

所述第一过渡层上设置有三个独立的第一GaAs柱，三个所述第一GaAs柱上均独立生长制成有覆盖第一GaAs柱的ODR层，所述ODR层被蚀刻至ODR底层形成第一台柱，所述第一台柱的侧面和顶面均蒸镀有镜面层，三个所述第一台柱的镜面层上覆盖有同一外延片键合层，且所述外延片键合层覆盖镜面层外侧直至第一过渡层，所述外延片键合层上设置有Si片，所述Si片上蒸镀有Si片键合层，所述Si片键合层键合在外延片键合层上，所述Si片上蒸镀有P-contact；

所述第二过渡层上设置有三个独立的第二GaAs柱，三个所述第二GaAs柱上均独立生长制成有覆盖第一GaAs柱的DBR层，所述DBR层被蚀刻至DBR底层形成第二台柱，所述第二台柱的侧面和顶面均蒸镀有N-contact，所述N-contact在第二台柱的顶面设有出光孔。

2.根据权利要求1所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述量子阱包括两对量子阱复合层，所述量子阱复合层包括依次重叠生长的GaAs层、Eg＝2eV的AlGaInP层、GaAs层、Eg＝2.2eV的AlGaInP层、GaAs层、Eg＝2.4eV的AlGaInP层和GaAs层。

3.根据权利要求1所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述第一GaAs柱和第二GaAs柱的厚度均为200埃。

4.根据权利要求1-3任一所述的单颗可变色阵列型VCSEL芯片，其特征在于，所述ODR层包括重叠生长的30对ODR复合层，所述ODR复合层包括重叠生长的ITO层和SiO₂层，所述DBR层包括重叠生长的25对DBR复合层，所述DBR复合层也包括重叠生长的ITO层和SiO₂层。

5.根据权利要求4所述的单颗可变色阵列型VCSEL芯片，其特征在于，三个所述第一GaAs柱分别为GaAsⅠ、GaAsⅡ、GaAsⅢ，对应的三个第一GaAs柱分别为为GaAsⅠ’、GaAsⅡ’、GaAsⅢ’，所述GaAsⅠ上的ODR层中的ITO层和SiO₂层的厚度均为λ₁/4n，其中λ₁为红光目标波长，所述GaAsⅠ上的ODR层中的ITO层和SiO₂层的厚度均为λ₂/4n，其中λ₂为黄光目标波长，所述GaAsⅡ上的ODR层中的ITO层和SiO₂层的厚度均为λ₃/4n，其中λ₃为绿光目标波长，所述GaAsⅠ’、GaAsⅡ’、GaAsⅢ’上的DBR层中的ITO层和SiO₂层的厚度分别为λ₁/4n、λ₂/4n、λ₃/4n。

Images