CN110828625A - 一种倒装芯片及其制作方法 - Google Patents
一种倒装芯片及其制作方法 Download PDFInfo
- Publication number
- CN110828625A CN110828625A CN201911267249.8A CN201911267249A CN110828625A CN 110828625 A CN110828625 A CN 110828625A CN 201911267249 A CN201911267249 A CN 201911267249A CN 110828625 A CN110828625 A CN 110828625A
- Authority
- CN
- China
- Prior art keywords
- layer
- flip chip
- electrode layer
- gallium nitride
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 53
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 15
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 16
- 239000002184 metal Substances 0.000 abstract description 16
- 238000009826 distribution Methods 0.000 abstract description 7
- 230000031700 light absorption Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
- H01L33/285—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table characterised by the doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及半导体技术领域，具体公开了一种倒装芯片，其中，包括：衬底，所述衬底上依次设置第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层，所述第二导电类型氮化镓层上设置反射层，所述反射层上设置互联电极层，所述互联电极层与所述第一导电类型氮化镓层连接，所述互联电极层上设置焊盘电极层。本发明还公开了一种倒装芯片的制作方法。本发明提供的倒装芯片解决了现有技术中的电流分布不均和金属层吸光的难题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种倒装芯片及倒装芯片的制作方法。
背景技术
因P-GaN迁移率较低，ITO薄膜加厚会吸光等诸多因素影响，在倒装芯片结构上需要采用金属扩展条设计，如图1所示，改善电流分布不均的问题，但金属扩展条同样存在吸光的问题，不利于外量子效率的提升。因此，本领域技术人员面临着如何解决现有技术中存在的电流分布不均和金属层吸光的难题。
发明内容
本发明提供了一种倒装芯片及倒装芯片的制作方法，解决相关技术中存在的电流分布不均和金属层吸光问题。
作为本发明的第一个方面，提供一种倒装芯片，其中，包括：衬底，所述衬底上依次设置第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层，所述第二导电类型氮化镓层上设置反射层，所述反射层上设置互联电极层，所述互联电极层与所述第一导电类型氮化镓层连接，所述互联电极层上设置焊盘电极层。
进一步地，所述互联电极层与所述第一导电类型氮化镓层之间设置有第一绝缘层，所述第一绝缘层上设置多个第一通孔，所述互联网电极层与所述第一导电类型氮化镓层通过多个第一通孔连接。
进一步地，所述第一通孔内均设置所述互联网电极层。
进一步地，所述焊盘电极层与所述互联网电极层之间设置有第二绝缘层，所述第二绝缘层上设置多个第二通孔，所述焊盘电极层与所述互联网电极层通过多个所述第二通孔连接。
进一步地，所述第二通孔内均设置所述焊盘电极层。
进一步地，所述焊盘电极层包括第一焊盘电极和第二焊盘电极，所述第一焊盘电极和所述第二焊盘电极均通过所述第二通孔与互联网电极层连接。
进一步地，所述倒装芯片包括N型倒装芯片和P型倒装芯片，当所述倒装芯片为N型倒装芯片时，第一导电类型为N型，第二导电类型为P型；当所述倒装芯片为P型倒装芯片时，第一导电类型为P型，第二导电类型为N型。
进一步地，所述衬底包括蓝宝石衬底。
作为本发明的另一个方面，提供一种倒装芯片的制作方法，其中，包括：
提供衬底；
在所述衬底上依次生长第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层；
对所述量子阱层和所述第二导电类型氮化镓层进行刻蚀以暴露所述第一导电类型氮化镓层；
在所述第二导电类型氮化镓层上制作反射层；
在所述反射层上制作第一绝缘层；
在所述第一绝缘层上制作互联电极层，所述互联电极层与所述第一导电类型氮化镓层连接；
在所述互联电极层上制作第二绝缘层；
在所述第二绝缘层上制作焊盘电极层，且所述焊盘电极层与所述互联电极层连接。
进一步地，所述互联电极层包括依次设置的Cr、Al、Ti、Pt、Au和Pt，所述焊盘电极层包括依次设置的Cr、Al、Ti、Pt、Ni和Au。。
通过上述倒装芯片，设置互联电极层和焊盘电极层，通过这种双导电金属层方案，可以同时解决电流分布不均和金属层吸光的难题。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为现有技术中的倒装芯片的俯视图。
图2为本发明提供的倒装芯片的剖视图。
图3为本发明提供的倒装芯片的俯视图。
图4为本发明提供的倒装芯片的制作过程中刻蚀暴露出的GaN的俯视图。
图5为本发明提供的倒装芯片的制作过程中形成反射层的俯视图。
图6为本发明提供的倒装芯片的制作过程中形成第一绝缘层并进行第一通孔腐蚀后的俯视图。
图7为本发明提供的倒装芯片的制作过程中形成互联电极层的俯视图。
图8为本发明提供的倒装芯片的制作过程中形成第二绝缘层并进行第二通孔腐蚀后的俯视图。
图9为本发明提供的倒装芯片的制作过程中形成焊盘电极层的俯视图。
图10为本发明制作得到的倒装芯片的焊盘面示意图。
图11为本发明制作得到的倒装芯片的出光面示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种倒装芯片，图2和图3是根据本发明实施例提供的倒装芯片的剖视图和俯视图，如图2和图3所示，包括：衬底1，所述衬底1上依次设置第一导电类型氮化镓层2、量子阱层3和第二导电类型氮化镓层4，所述第二导电类型氮化镓层4上设置反射层5，所述反射层5上设置互联电极层7，所述互联电极层7与所述第一导电类型氮化镓层2连接，所述互联电极层7上设置焊盘电极层。
通过上述倒装芯片，设置互联电极层和焊盘电极层，通过这种双导电金属层及通孔互联方案，由于设置双层金属层，可以使得导线面积增大，从而可以使得传输电流均匀；另外，由于N区面积减小，P区面积增大，N区不发光，而P区发光，因此，可以提升亮度，解决金属层吸光的问题。因此，本实施例提供的倒装芯片可以同时解决电流分布不均和金属层吸光的难题。
具体地，所述互联电极层7与所述第一导电类型氮化镓层2之间设置有第一绝缘层6，所述第一绝缘层6上设置多个第一通孔61，所述互联网电极层7与所述第一导电类型氮化镓层2通过多个第一通孔61连接。
具体地，所述第一通孔61内均设置所述互联网电极层7。
具体地，所述焊盘电极层与所述互联网电极层7之间设置有第二绝缘层8，所述第二绝缘层8上设置多个第二通孔81，所述焊盘电极层与所述互联网电极层7通过多个所述第二通孔81连接。
具体地，所述第二通孔81内均设置所述焊盘电极层。
具体地，所述焊盘电极层包括第一焊盘电极9和第二焊盘电极10，所述第一焊盘电极9和所述第二焊盘电极10均通过所述第二通孔81与互联网电极层7连接。
具体地，所述倒装芯片包括N型倒装芯片和P型倒装芯片，当所述倒装芯片为N型倒装芯片时，第一导电类型为N型，第二导电类型为P型；当所述倒装芯片为P型倒装芯片时，第一导电类型为P型，第二导电类型为N型。
优选地，所述第一导电类型氮化镓层包括N-GaN，所述第二导电类型氮化镓层包括P-N-GaN。
优选地，所述衬底1包括蓝宝石衬底。
作为本发明的另一实施例，提供一种倒装芯片的制作方法，其中，包括：
提供衬底；
在所述衬底上依次生长第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层；
对所述量子阱层和所述第二导电类型氮化镓层进行刻蚀以暴露所述第一导电类型氮化镓层；
在所述第二导电类型氮化镓层上制作反射层；
在所述反射层上制作第一绝缘层；
在所述第一绝缘层上制作互联电极层，所述互联电极层与所述第一导电类型氮化镓层连接；
在所述互联电极层上制作第二绝缘层；
在所述第二绝缘层上制作焊盘电极层，且所述焊盘电极层与所述互联电极层连接。
通过上述倒装芯片的制作方法，制作得到的倒装芯片，采用双导电金属层方案，可以同时解决电流分布不均和金属层吸光的难题。且该倒装芯片的制作工艺具有操作简单易于实现的优势。
具体地，所述互联电极层包括依次设置的Cr、Al、Ti、Pt、Au和Pt，所述焊盘电极层包括依次设置的Cr、Al、Ti、Pt、Ni和Au。。
下面结合图3至图11对本发明实施例提供的LED显示芯片的制作方法进行详细描述。
需要说明的是，本实施例以所述第一导电类型氮化镓层包括N-GaN，所述第二导电类型氮化镓层包括P-N-GaN为例进行说明，以衬底为蓝宝石衬底为例进行说明。
步骤1：利用MOCVD设备在蓝宝石衬底上依次生长N-GaN层，量子阱和P-GaN层，完整LED外延结构，通过改变量子阱生长过程中温度和In、Al组分可以改变发光波长；
步骤2：利用正性光刻胶掩膜技术，制作掩膜图形，通过ICP刻蚀技术，将暴露区域的N-GaN层刻蚀出来；如图4所示。
步骤3：利用负性光刻胶掩膜技术，制作反射层图形，并通过磁控溅射技术制作反射层，反射层金属一般为AgTiW；如图5所示。
步骤4：利用PECVD技术在晶圆表面制备SiO2/SiNx绝缘层，并通过正性光刻胶掩膜技术，制作腐蚀图形，再通过BOE溶液对绝缘层进行通孔腐蚀；如图6所示。
步骤5：利用负性光刻胶掩膜技术，制作互联电极图形，并通过电子束蒸发设备制作互联电极，金属层依次为Cr/Al/Ti/Pt/Au/Pt，其中Au的厚度不低于1um；如图7所示。
步骤6：再次利用PECVD技术在晶圆表面制备SiO2/SiNx绝缘层，并通过正性光刻胶掩膜技术，制作腐蚀图形，再通过BOE溶液对绝缘层进行通孔腐蚀；如图8所示。
步骤7：再次利用负性光刻胶掩膜技术，制作焊盘电极图形，并通过电子束蒸发设备制作焊盘电极，金属层依次为Cr/Al/Ti/Pt/Ni/Au/，其中Ni的厚度不低于300nm；如图9所示。
步骤8：利用减薄、研磨设备将晶圆减薄到100~200um；
步骤9：利用激光技术将晶圆上的器件进行切割，并利用裂片技术将芯片分离；
步骤10：通过探针台和分选机设备，对切割后的芯片进行光电参数测试并分类。
通过上述工艺制作得到的倒装芯片的焊盘面示意图如图10所示，出光面示意图如图11所示。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种倒装芯片，其特征在于，包括：衬底，所述衬底上依次设置第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层，所述第二导电类型氮化镓层上设置反射层，所述反射层上设置互联电极层，所述互联电极层与所述第一导电类型氮化镓层连接，所述互联电极层上设置焊盘电极层。
2.根据权利要求1所述的倒装芯片，其特征在于，所述互联电极层与所述第一导电类型氮化镓层之间设置有第一绝缘层，所述第一绝缘层上设置多个第一通孔，所述互联网电极层与所述第一导电类型氮化镓层通过多个第一通孔连接。
3.根据权利要求2所述的倒装芯片，其特征在于，所述第一通孔内均设置所述互联网电极层。
4.根据权利要求1所述的倒装芯片，其特征在于，所述焊盘电极层与所述互联网电极层之间设置有第二绝缘层，所述第二绝缘层上设置多个第二通孔，所述焊盘电极层与所述互联网电极层通过多个所述第二通孔连接。
5.根据权利要求4所述的倒装芯片，其特征在于，所述第二通孔内均设置所述焊盘电极层。
6.根据权利要求4所述的倒装芯片，其特征在于，所述焊盘电极层包括第一焊盘电极和第二焊盘电极，所述第一焊盘电极和所述第二焊盘电极均通过所述第二通孔与互联网电极层连接。
7.根据权利要求1至6中任意一项所述的倒装芯片，其特征在于，所述倒装芯片包括N型倒装芯片和P型倒装芯片，当所述倒装芯片为N型倒装芯片时，第一导电类型为N型，第二导电类型为P型；当所述倒装芯片为P型倒装芯片时，第一导电类型为P型，第二导电类型为N型。
8.根据权利要求1所述的倒装芯片，其特征在于，所述衬底包括蓝宝石衬底。
9.一种倒装芯片的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上依次生长第一导电类型氮化镓层、量子阱层和第二导电类型氮化镓层；
对所述量子阱层和所述第二导电类型氮化镓层进行刻蚀以暴露所述第一导电类型氮化镓层；
在所述第二导电类型氮化镓层上制作反射层；
在所述反射层上制作第一绝缘层；
在所述第一绝缘层上制作互联电极层，所述互联电极层与所述第一导电类型氮化镓层连接；
在所述互联电极层上制作第二绝缘层；
在所述第二绝缘层上制作焊盘电极层，且所述焊盘电极层与所述互联电极层连接。
10.根据权利要求9所述的倒装芯片的制作方法，其特征在于，所述互联电极层包括依次设置的Cr、Al、Ti、Pt、Au和Pt，所述焊盘电极层包括依次设置的Cr、Al、Ti、Pt、Ni和Au。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911267249.8A CN110828625B (zh) | 2019-12-11 | 2019-12-11 | 一种倒装芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911267249.8A CN110828625B (zh) | 2019-12-11 | 2019-12-11 | 一种倒装芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110828625A true CN110828625A (zh) | 2020-02-21 |
| CN110828625B CN110828625B (zh) | 2024-03-19 |
Family
ID=69544894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911267249.8A Active CN110828625B (zh) | 2019-12-11 | 2019-12-11 | 一种倒装芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110828625B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799354A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种高推力值的MiniLED芯片制备方法 |
| CN111799353A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种制备MiniLED芯片的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050127374A1 (en) * | 2003-12-16 | 2005-06-16 | Chao-Huang Lin | Light-emitting device and forming method thereof |
| CN105633238A (zh) * | 2016-04-07 | 2016-06-01 | 深圳市天瑞和科技发展有限公司 | 一种倒装led芯片及其制造方法 |
| CN211017112U (zh) * | 2019-12-11 | 2020-07-14 | 江苏新广联科技股份有限公司 | 一种倒装芯片 |
-
2019
- 2019-12-11 CN CN201911267249.8A patent/CN110828625B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050127374A1 (en) * | 2003-12-16 | 2005-06-16 | Chao-Huang Lin | Light-emitting device and forming method thereof |
| CN105633238A (zh) * | 2016-04-07 | 2016-06-01 | 深圳市天瑞和科技发展有限公司 | 一种倒装led芯片及其制造方法 |
| CN211017112U (zh) * | 2019-12-11 | 2020-07-14 | 江苏新广联科技股份有限公司 | 一种倒装芯片 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111799354A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种高推力值的MiniLED芯片制备方法 |
| CN111799353A (zh) * | 2020-06-11 | 2020-10-20 | 淮安澳洋顺昌光电技术有限公司 | 一种制备MiniLED芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110828625B (zh) | 2024-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7505057B2 (ja) | 発光素子 | |
| US10559717B2 (en) | Light-emitting device and manufacturing method thereof | |
| KR20080081934A (ko) | 반도체 발광 소자 및 그 제법 | |
| WO2008021988A2 (en) | Gan based led with improved light extraction efficiency and method for making the same | |
| CN105247695A (zh) | 半导体发光元件和半导体发光器件 | |
| TW202008615A (zh) | 發光元件 | |
| TW202029533A (zh) | 發光元件及其製造方法 | |
| KR100691497B1 (ko) | 발광 소자 및 이의 제조 방법 | |
| CN110828625B (zh) | 一种倒装芯片及其制作方法 | |
| CN211017112U (zh) | 一种倒装芯片 | |
| KR20070075164A (ko) | 발광소자와 그 제조방법 | |
| CN110767794A (zh) | 一种led显示芯片及其制作方法 | |
| KR100969160B1 (ko) | 발광소자 및 그 제조방법 | |
| CN103681982A (zh) | 发光二极管的制作方法 | |
| KR100675268B1 (ko) | 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법 | |
| CN210640270U (zh) | 一种led显示芯片 | |
| US12002842B2 (en) | Light emitting device and manufacturing method thereof | |
| KR20120041717A (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| KR20110135103A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| TWI389354B (zh) | 發光元件 | |
| CN112447892A (zh) | 发光元件及其制造方法 | |
| JP6210434B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| CN103682027A (zh) | 发光装置及其制作方法 | |
| KR101115538B1 (ko) | 발광소자와 그 제조방법 | |
| CN103733359A (zh) | 半导体发光器件制造方法和以该方法制造的半导体发光器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |