CN114142346A - 单片集成式vcsel芯片 - Google Patents

单片集成式vcsel芯片 Download PDF

Info

Publication number
CN114142346A
CN114142346A CN202010919648.4A CN202010919648A CN114142346A CN 114142346 A CN114142346 A CN 114142346A CN 202010919648 A CN202010919648 A CN 202010919648A CN 114142346 A CN114142346 A CN 114142346A
Authority
CN
China
Prior art keywords
vcsel
chip
units
chiplet
monolithically integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010919648.4A
Other languages
English (en)
Inventor
郭铭浩
林珊珊
王立
李念宜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Ruixi Technology Co ltd
Original Assignee
Zhejiang Ruixi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Ruixi Technology Co ltd filed Critical Zhejiang Ruixi Technology Co ltd
Priority to CN202010919648.4A priority Critical patent/CN114142346A/zh
Publication of CN114142346A publication Critical patent/CN114142346A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/185—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL]
    • H01S5/187—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only horizontal cavities, e.g. horizontal cavity surface-emitting lasers [HCSEL] using Bragg reflection

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本申请涉及一种单片集成式VCSEL芯片，其包括第一VCSEL子芯片，所述第一VCSEL芯片包括以第一阵列布设的多个第一VCSEL单元；以及与所述第一VCSEL子芯片单片集成地第二VCSEL子芯片，所述第二VCSEL子芯片包括以第二阵列布设的多个第二VCSEL单元；其中，所述第一VCSEL子芯片与所述第二VCSEL子芯片在结构上共用N‑DBR结构。这样，所述单片集成式VCSEL芯片在晶圆级别上实现将多个VCSEL芯片进行单片地集成，以使得其能够兼具不同的VCSEL芯片各自的优势，且具有相对较小的整体尺寸。

Description

单片集成式VCSEL芯片
技术领域
本申请涉及VCSEL领域，尤其涉及一种单片集成式VCSEL芯片，其中，所述单片集成式VCSEL芯片在晶圆级别集成两个或两个以上的VCSEL子芯片。
背景技术
随着VCSEL(Vertical-Cavity Surface-Emitting Laser，垂直腔面发射激光器)技术的发展，市场上逐渐涌现出适配于不同应用场景的VCSEL芯片，例如，TOF(Time ofFlight，时间飞行法则)VCSEL芯片、结构光VCSEL芯片等。
不同类型VCSEL芯片拥有不同的性能特征，结构光VCSEL芯片具有透光率高、能耗低的优势，但其易受环境影响，只适合于短距离的应用场景；TOF VCSEL芯片具有受环境影响小等优势，但其测量精度较差且功耗高。
将不同类型的VCSEL芯片集成地应用与终端设备是当下的发展趋势，例如，将不同型号的VCSEL芯片放置于智能手机的不同侧面，以作为前置摄像模组的前置VCSEL芯片和后置摄像模组的后置VCSEL芯片以实现不同的功能配置。
因此，如何集成地配置两个或两个以上的VCSEL芯片，已成为非常重要的技术问题。
发明内容
本申请一优势在于提供一种单片集成式VCSEL芯片，其中，所述单片集成式VCSEL芯片能够在晶圆级别实现将两个或两个以上的VCSEL子芯片在同一单片上进行集成。
本申请另一优势在于提供一种单片集成式VCSEL芯片，其中，所述单片集成式VCSEL芯片能够集成不同类型的至少两VCSEL芯片，以使得所述单片集成式VCSEL芯片同时兼具不同类型的VCSEL芯片的特性。
本申请另一优势在于提供一种单片集成式VCSEL芯片，起作用红，所述单片集成式VCSEL芯片在整体上具有相对较小的厚度尺寸。
本申请另一个优势在于提供一种单片集成式VCSEL芯片，其中，所述单片集成式VCSEL芯片能够基于不同应用场景的需求，可选择地启动不同类型的芯片来工作，以拓展所述单片集成式VCSEL芯片的应用场景兼容性。
本申请另一个优势在于提供一种单片集成式VCSEL芯片，其中，至少两VCSEL子芯片通过共同N-DBR层的方式实现在晶圆级别进行单片地集成。
为了实现上述至少一个技术优势，提供了一种单片集成式VCSEL芯片，包括：
第一VCSEL子芯片，所述第一VCSEL芯片包括以第一阵列布设的多个第一VCSEL单元；以及
与所述第一VCSEL子芯片单片集成地第二VCSEL子芯片，所述第二VCSEL子芯片包括以第二阵列布设的多个第二VCSEL单元；
其中，所述第一VCSEL子芯片中各所述第一VCSEL单元产生的激光从所述VCSEL芯片的第一侧出射，所述第二VCSEL子芯片中各所述第二VCSEL单元产生的激光从所述VCSE芯片的与所述第一侧相对的第二侧出射；
其中，所述第一VCSEL子芯片与所述第二VCSEL子芯片在结构上共用N-DBR结构。
在根据本申请的单片集成式VCSEL芯片中，所述第一VCSEL单元和所述第二VCSEL单元分别包括：衬底、形成于所述衬底的N-DBR层、位于所述N-DBR层上方的有源区、用于限制发光孔径的氧化限制层、位于所述有源区上方的P-DBR层、用于导通所述有源区的正极和负极，其中，各所述第一VCSEL单元和各所述第二VCSEL单元之间设有电隔离区，其中，各所述第一VCSEL单元的N-DBR层和各所述第二VCSEL单元的N-DBR层相互耦接以形成第一所述VCSEL子芯片和所述第二VCSEL子芯片共用的所述N-DBR结构。
在根据本申请的单片集成式VCSEL芯片中，所述第一VCSEL子芯片的所述第一VCSEL单元与所述第二VCSEL子芯片的所述第二VCSEL单元以相互交替的方式形成于所述VCSEL芯片的相对的所述第一侧和第二侧。
在根据本申请的单片集成式VCSEL芯片中，所述第一VCSEL子芯片的所述第一VCSEL单元与所述第二VCSEL子芯片的所述第二VCSEL单元对称地形成于所述VCSEL芯片的相对的所述第一侧和第二侧。
在根据本申请的单片集成式VCSEL芯片中，所述第二子芯片的所述第二VCSEL单元连续地形成于所述第一子芯片的所述第一VCSEL单元之间，且所述第一VCSEL子芯片的所述第一VCSEL单元与所述第二VCSEL子芯片的所述第二VCSEL单元形成于所述VCSEL芯片的相对的所述第一侧和第二侧。
在根据本申请的单片集成式VCSEL芯片中，在各所述第一VCSEL单元中，所述N-DBR层的反射率高于所述P-DBR层的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的第一侧出射，在各所述第二VCSEL单元中，所述N-DBR层的反射率低于所述P-DBR的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的与所述第一侧相对的所述第二侧出射。
在根据本申请的单片集成式VCSEL芯片中，在各所述第一VCSEL单元中，所述P-DBR层的层数大于所述N-DBR的层数；在各所述第二VCSEL单元中，所述P-DBR层的层数小于所述N-DBR的层数。
在根据本申请的单片集成式VCSEL芯片中，在各所述第一VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。
在根据本申请的单片集成式VCSEL芯片中，在各所述第一VCSEL单元中，所述N-DBR层的反射率高于所述P-DBR层的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的第一侧出射，在各所述第二VCSEL单元中，所述N-DBR层的反射率高于所述P-DBR的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的与所述第一侧相对的所述第二侧出射。
在根据本申请的单片集成式VCSEL芯片中，在各所述第一VCSEL单元中，所述N-DBR层的层数大于所述P-DBR的层数；在各所述第二VCSEL单元中，所述N-DBR层的层数大于所述P-DBR的层数。
在根据本申请的单片集成式VCSEL芯片中，在各所述第一VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。
在根据本申请的单片集成式VCSEL芯片中，各所述第一VCSEL单元的负极和各所述第二VCSEL单元的负极相互耦接以形成负极导电层。
在根据本申请的单片集成式VCSEL芯片中，所述负极导电层形成于所述N-DBR结构内。
在根据本申请的单片集成式VCSEL芯片中，各所述第一VCSEL单元和各第二VCSEL单元的正极形成于所述VCSEL单元的所述第一侧。
在根据本申请的单片集成式VCSEL芯片中，各所述第一VCSEL单元和各第二VCSEL单元的正极形成于所述VCSEL单元的所述第一侧；各所述第一VCSEL单元和各第二VCSEL单元的负极形成于所述VCSEL芯片的所述第二侧。
在根据本申请的单片集成式VCSEL芯片中，各第二VCSEL单元的负极相间地布设，且，各所述第二VCSEL单元出射的激光适于从相邻两所述负极形成的间隙射出。
在根据本申请的单片集成式VCSEL芯片中，各第二VCSEL单元的负极由可透光导电材料制成。
在根据本申请的单片集成式VCSEL芯片中，至少部分所述第二VCSEL单元的负极相互耦接，以形成负极导电层。
在根据本申请的单片集成式VCSEL芯片中，所述第一VCSEL子芯片和所述第二VCSEL子芯片选自TOF VCSEL芯片和结构光VCSEL芯片中任意一种。
在根据本申请的单片集成式VCSEL芯片中，所述第一VCSEL子芯片和所述第二子VCSEL芯片为同一类型的VCSEL芯片，且具有不同的光功率。
在根据本申请的单片集成式VCSEL芯片中，所述第一VCSEL子芯片和所述第二子VCSEL芯片选自TOF VCSEL芯片和结构光VCSEL芯片中任意一种。
在根据本申请的单片集成式VCSEL芯片中，所述电隔离区的宽度范围为1nm至5mm。
在根据本申请的单片集成式VCSEL芯片中，所述电隔离区的宽度范围为1um至10um。
通过对随后的描述和附图的理解，本申请进一步的优势和优势将得以充分体现。
本申请的这些和其它优势、特点和优势，通过下述的详细说明，附图和权利要求得以充分体现。
附图说明
图1图示了现有的将两个VCSEL芯片应用于终端设备的示意图。
图2图示了现有的将两个VCSEL芯片应用于终端设备的另一示意图。
图3图示了根据本申请实施例的单片集成式VCSEL芯片的剖面示意图。
图4图示了根据本申请实施例的所述单片集成式VCSEL芯片中各VCSEL单元的示意图。
图5图示了根据本申请实施例的所述集成式VCSEL芯片的另一示例的剖面图。
图6图示了根据本申请实施例的所述集成式VCSEL芯片的又一示例的剖面图。
图7图示了根据本申请实施例的所述集成式VCSEL芯片的又一示例的剖面图。
图8图示了根据本申请实施例的所述集成式VCSEL芯片的又一示例的剖面图。
具体实施方式
以下描述用于揭露本申请以使本领域技术人员能够实现本申请。以下描述中的优选实施例只作为举例，本领域技术人员可以想到其他显而易见的变型。在以下描述中界定的本申请的基本原理可以应用于其他实施方案、变形方案、改进方案、等同方案以及没有背离本申请的精神和范围的其他技术方案。
本领域技术人员应理解的是，在本申请的揭露中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系是基于附图所示的方位或位置关系，其仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此上述术语不能理解为对本申请的限制。
可以理解的是，术语“一”应理解为“至少一”或“一个或多个”，即在一个实施例中，一个元件的数量可以为一个，而在另外的实施例中，该元件的数量可以为多个，术语“一”不能理解为对数量的限制。
申请概述
如上所述，将不同类型的VCSEL芯片集成地应用与终端设备是当下的发展趋势，因此，如何结合不同类型的VCSEL芯片的优势，并且，能优化不同VCSEL芯片各自的缺陷，已成为非常重要的技术问题。
现有多种将不同的VCSEL芯片进行组合的技术方案，常见的包括：“前后两侧出光”和“同侧出光”两种，其中，“前后两侧出光”指的是将两个VCSEL芯片以背对背的方式进行设置，两者的激光出射方向相反。图1和图2图示了这种布设方式的两个示例。
如图1所示，在该方案中，两个VCSEL芯片错位地、背对地放置，虽然该方案能在一定程度集成两个VCSEL芯片的优势，但该方案占用面积过大，即，占用终端设备的体积较大，不符合当下终端设备小型化、薄型化的发展趋势。如图2所示，在该方案中，两个VCSEL芯片对齐地且被背对地设置，虽然该方案能在一定程度集成两款VCSEL芯片的优势，但该方案的厚度尺寸较大，即，占用终端设备的体积仍然较大，不符合当下终端设备小型化、薄型化的发展趋势。
“同侧出光”指的是将两个VCSEL芯片的出光面设置于同一平面，例如，将两个VCSEL芯片并列设置(未有图示意)，该方案占用的面积较大，同样不符合当下终端设备小型化、薄型化的发展趋势。
并且，纵观现有的“同侧出光”和“前后两侧出光”的技术方案，可以发现：无论是“同侧出光”方案还是“前后两侧出光”方案，不同的VCSEL芯片之间不存在结构上的关联，即，在现有的VCSEL芯片的集成应用方案中，不同的VCSEL芯片仅是被放置于终端设备的不同位置，但其本质上仍单独工作、单独控制。
针对于上述技术问题，本申请的基本思路在于在晶圆级别上实现将多个VCSEL芯片进行单片式集成，以使得最终形成的所述单片集成式VCSEL芯片能够兼具不同VCSEL芯片各自的优势，且具有相对较小的整体尺寸。
基于此，本申请提供一种单片集成式VCSEL芯片，其包括第一VCSEL子芯片，所述第一VCSEL芯片包括以第一阵列布设的多个第一VCSEL单元；以及，与所述第一VCSEL子芯片单片集成地第二VCSEL子芯片，所述第二VCSEL子芯片包括以第二阵列布设的多个第二VCSEL单元；其中，所述第一VCSEL子芯片中各所述第一VCSEL单元产生的激光从所述VCSEL芯片的第一侧出射，所述第二VCSEL子芯片中各所述第二VCSEL单元产生的激光从所述VCSE芯片的与所述第一侧相对的第二侧出射；其中，所述第一VCSEL子芯片与所述第二VCSEL子芯片在结构上共用N-DBR结构。这样，所述单片集成式VCSEL芯片在晶圆级别上实现将多个VCSEL芯片进行单片地集成，以使得其能够兼具不同的VCSEL芯片各自的优势，且具有相对较小的整体尺寸。
在介绍了本申请的基本原理之后，下面将参考附图来具体介绍本申请的各种非限制性实施例。
实施例1
本申请发明人研究了不同的VCSEL芯片在晶圆级别结构上的一致性，构思了在晶圆级别上将不同型号的VCSEL芯片进行单片式集成的技术方案，以使得所形成的单片集成式VCSEL芯片能够兼具不同的VCSEL芯片的优势，且其具有较小的整体厚度尺寸，满足当下终端设备薄型化的发展趋势。这里，在本申请实施例中，不同的VCSEL芯片为不同型号的芯片，其包括同一类型但参数不同(例如，类型相同但功率不同)的芯片和不同类型的芯片，所述VCSEL芯片的类型包括但不限于TOF VCSEL芯片和结构光VCSEL芯片。
以下以所述单片集成式VCSEL芯片单片地集成第一VCSEL子芯片和第二VCSEL子芯片，说明本申请实施例的所述单片集成式VCSEL芯片，也就是，以所述单片集成式VCSEL芯片集成两个不同型号的子芯片为示例。
图3图示了根据本申请实施例的单片集成式VCSEL芯片的剖面示意图。如图3所示，所述单片集成式VCSEL芯片，包括第一VCSEL子芯片10和与所述第一VCSEL子芯片10单片集成地第二VCSEL子芯片20，其中，所述第一VCSEL子芯片10包括以第一阵列布设的多个第一VCSEL单元100，所述第二VCSEL子芯片20包括以第二阵列布设的多个第二VCSEL单元200，各所述第一VCSEL单元100和各所述第二VCSEL单元200之间设有电隔离区300。在本申请实施例中，所述第一VCSEL子芯片10的激光出射方向与所述第二VCSEL子芯片20的激光出射方向相反，例如，在本申请一具体示例中，所述第一VCSEL子芯片10中各所述第一VCSEL单元100产生的激光从所述VCSEL芯片的第一侧A出射，所述第二VCSEL子芯片20中各所述第二VCSEL单元200产生的激光从所述VCSE芯片的与所述第一侧A相对的第二侧B出射。
特别地，在本申请实施例中，如图3所示，所述第一VCSEL子芯片10与所述第二VCSEL子芯片20在结构上共用N-DBR结构120，通过这样的方式，所述单片集成式VCSEL芯片在晶圆级别上实现将所述第一VCSEL子芯片10和所述第二VCSEL子芯片20进行单片地集成，以使得其能够兼具所述第一VCSEL子芯片10和所述第二VCSEL子芯片20各自的优势，且具有相对较小的整体尺寸。
为了说明所述第一VCSEL子芯片10和所述第二VCSEL如何在晶圆级别实现单片地集成，对所述第一VCSEL单元100和所述第二VCSEL单元200及其出光原理进行说明。
图4图示了根据本申请实施例的所述单片集成式VCSEL芯片中各VCSEL单元的示意图。如图4所示，各所述第一、第二VCSEL单元100,200(所述第一VCSEL单元100和所述第二VCSEL单元200具有相同的结构配置)，包括衬底11(在一些实施例中，所述VCSEL单元也可以没有配置所述衬底11)、形成于所述衬底11的N-DBR层12、位于所述N-DBR层12上方的有源区13、用于限制发光孔径的氧化限制层14、位于所述有源区13上方的P-DBR层15、用于导通所述有源区13的正极16和负极17，其中，所述有源区13被夹设在所述P-DBR层15和所述N-DBR层12之间，以在所述P-DBR层15和N-DBR层12之间形成共振腔。
在工作过程中，只需要满足以下两个条件，所述第一、第二VCSEL单元100,200就能实现激光激发：(1)粒子数反转过程：在所述有源区13内存在粒子数反转，使激光媒质提供的增益足够超过损耗的情况下，当电流通过所述负极17和所述正极16注入时，光强将持续增加，处于高能态导带底的电子跃迁到处于低能带时，随着特定波长的光在所述P-DBR层15和所述N-DBR层12之间来回反射，放大过程不断重复，便形成了激光；(2)谐振腔：由所述P-DBR层15和所述N-DBR层12和增益介质组成的，是产生激光的主要条件之一，谐振腔的主要作用在于在所述有源区13内产生的光在所述P-DBR 06和所述N-DBR 03之间来回反射时形成多次光能反馈而形成激光振荡。最终，所述第一、第二VCSEL单元100,200所投射的激光会在空间上产生的一组干涉条纹。
值得一提的是，在本申请实施例中，所述第一和第二VCSEL单元100,200的各层材料的选型并不为本申请所局限，例如，所述衬底11可包括但不限于硅衬底11，蓝宝石衬底11和砷化钾衬底11等；所述P-DBR层15和所述N-DBR层12的材料，包括但不限于：InGaAsP/InP、AlGaInAs/AlInAs、AlGaAsSb/AlAsSb、GaAs/AlGaAs、Si/MgO和Si/Al2O3等。
特别地，如图3所示，在本申请实施例中，各所述第一VCSEL单元100的N-DBR层12和各所述第二VCSEL单元200的N-DBR层12相互耦接以形成第一所述VCSEL子芯片和所述第二VCSEL子芯片20共用的所述N-DBR结构120。也就是，各所述第一VCSEL单元100的N-DBR层12和各所述第二VCSEL单元200的N-DBR层12在晶圆级别的结构层面上相互耦接以形成层结构，即，所述N-DBR结构120。或者说，在所述单片集成式VCSEL芯片的制备过程中，所述N-DBR结构120没有被腐蚀或者未被截断地蚀刻，以使得在形成所述单片集成式VCSEL芯片后所述N-DBR结构120层仍为完整的层结构。
进一步地，如图3所示，在本申请实施例中，所述第一VCSEL子芯片10的所述第一VCSEL单元100与所述第二VCSEL子芯片20的所述第二VCSEL单元200对称地形成于所述VCSEL芯片的相对的所述第一侧A和第二侧B。因此，当所述单片集成式VCSEL芯片被导通时，所述第一VCSEL子芯片10能够从第一侧A出射激光和所述第二VCSEL子芯片20能够从第二侧B出射激光，即，所述单片集成式VCSEL芯片能够从其相对的第一侧A和第二侧B同时出光。
特别地，在本申请实施例中，在各所述第一VCSEL单元100中，所述N-DBR层12的反射率高于所述P-DBR层15的反射率，以使得所述第一VCSEL单元100产生的激光从VCSEL芯片的第一侧A出射，在各所述第二VCSEL单元200中，所述N-DBR层12的反射率高于所述P-DBR的反射率，以使得所述第一VCSEL单元100产生的激光从VCSEL芯片的与所述第一侧A相对的所述第二侧B出射。
应可以理解，所述第一VCSEL单元100和所述第二VCSEL单元200的所述N-DBR层12和所述P-DBR层15的反射率由所述N-DBR层12和所述P-DBR层15的层数决定。具体地，在本申请实施例中，在各所述第一VCSEL单元100中，所述N-DBR层12的层数大于所述P-DBR的层数；在各所述第二VCSEL单元200中，所述N-DBR层12的层数大于所述P-DBR的层数。
在本申请实施例中，在各所述第一VCSEL单元100中，所述P-DBR层15的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元200中，所述P-DBR层15的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。这里，一层P-DBR结构由一对高铝材料和低铝材料组成，一层N-DBR结构由一对高铝材料和低铝材料组成。
进一步地，如图3和图4所示，在本申请实施例中，所述第一VCSEL子芯片10的各所述第一VCSEL单元100的正极16分别形成于所述单片集成式VCSEL芯片的第一侧A的表面上；所述第二VCSEL子芯片20的各所述第二VCSEL单元200的正极16分别形成于所述单片集成式VCSEL芯片的第二侧B的表面上。也就是，在本申请实施例中，所述单片集成式VCSEL芯片的阳极分别形成于其上侧表面和下侧表面上。进一步地，如图3和图4所示，在本申请实施例中，所述第一VCSEL子芯片10的各所述第一VCSEL单元100的负极17和所述第二VCSEL子芯片20的各所述第二VCSEL单元200的负极17相互耦接以形成负极导电层170，也就是，在申请实施例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20共用负极导电层170，或者说，所述单片集成式VCSEL芯片共用阴极。
特别地，在本申请实施例中，所述负极导电层170形成于所述N-DBR结构120内。并且，如图3所示，在本申请实施例中，所述负极导电层170位于所述单片集成式VCSEL芯片的中部，即，所述单片集成式VCSEL芯片的阴极位于其中部。
值得一提的是，在本申请实施例中，至少部分所述第一VCSEL子芯片10的各所述第一VCSEL单元100的正极16能够相互电连接以形成正极16导电层，通过这样的方式，控制所述第一VCSEL子芯片10进行分区点亮，其中，分区的设置由所述正极16导电层的图案配置决定。类似地，在本申请实施例中，至少部分所述第二VCSEL子芯片20的各所述第二VCSEL单元200的正极16能够相互电连接以形成正极导电层，通过这样的方式，控制所述第二VCSEL子芯片20进行分区点亮，其中，分区的设置由所述正极导电层的图案配置决定。
应可以理解，在本申请实施例中，通过合理布设所述第一VCSEL子芯片10的正极16和负极17、所述第二VCSEL子芯片20的正极16和负极17，所述单片集成式VCSEL芯片能够实现不同的点亮模式，以拓展所述单片集成式VCSEL芯片的应用可能。
进一步地，在本申请实施例中，所述第一VCSEL子芯片10被实施为TOF VCSEL芯片，其所包括的多个第一VCSEL单元100以规则的方式阵列排布；所述第二VCSEL子芯片20被实施为结构光VCSEL芯片，其所包括的多个第二VCSEL单元200以特定的编码方式阵列排布。也就是，在如图3所示意的示例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20为不同类型的VCSEL芯片，因此，所述单片集成式VCSEL芯片能够可选择地基于不同应用场景的需求启动所述第一VCSEL子芯片10和所述第二VCSEL子芯片20，例如，在需要较高的测量精度的应用场景中，可启动所述第二VCSEL子芯片20，关闭所述第一VCSEL子芯片10；在测量距离较远时，可启动所述第一VCSEL子芯片10，关闭所述第二VCSEL子芯片20。
也就是，所述单片集成式VCSEL芯片能够兼具不同类型的VCSEL芯片的性能优势，并且，由于所述第一子芯片和所述第二子芯片在晶圆级别上实现单片式集成，因此，所述单片集成式VCSEL芯片在其整体高度尺寸上和水平方向尺寸上皆具有优势，即，整体高度尺寸较小，水平方向上占用面积也相对较小。
值得一提的是，在本申请实施例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20也可以被实施为同一类型但具有不同的参数(例如，不同光功率)的VCSEL芯片，对此，并不为本申请所局限。
综上，基于本申请实施例的所述单片集成式VCSEL芯片被阐明，其在晶圆级别上实现将多个VCSEL芯片进行单片地集成，以使得其能够兼具不同的VCSEL芯片各自的优势，且具有相对较小的整体尺寸。
并且，如上所述的所述单片集成式VCSEL芯片可通过如下所述的制备方案来制备。
首先，通过MOCVD工艺(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀工艺)或者其他金属生长工艺形成外延结构，所述外延结构包括衬底11结构、N-DBR层12、有源区13结构和P-DRB结构；然后，通过光刻或者其他蚀刻工艺对所述外延结构进行处理，以形成台面结构；接着，进行氧化工艺以形成氧化限制层14并用透明不导电材料填充各台面结构之间的间隙以形成所述电隔离区300，特别地，在本申请实施例中，所述电隔离区300的宽度范围为1nm至5mm，优选地，所述电隔离区300的宽度范围为1um至10um；然后，通过蒸镀工艺在所述台面结构上形成正极16，以所述第一VCSEL子芯片10；接着，在所述第一VCSEL子芯片10的所述N-DBR结构120上通过MOCVD工艺(Metal-organicChemical Vapor Deposition，金属有机化合物化学气相沉淀工艺)或者其他金属生长工艺形成外延结构；接着，通过如上所述的过程制成所述第二VCSEL子芯片20；然后，在所述N-DBR结构120中形成所述负极导电层170，以形成所述单片集成式VCSEL芯片。
实施例2
图5图示了根据本申请实施例的所述集成式VCSEL芯片的另一示例的剖面图。
如图5所示，在该示例中，所述单片集成式VCSEL芯片，包括第一VCSEL子芯片10以及与所述第一VCSEL子芯片10单片集成地第二VCSEL子芯片20，所述第一VCSEL子芯片10包括以第一阵列布设的多个第一VCSEL单元100，所述第二VCSEL子芯片20包括以第二阵列布设的多个第二VCSEL单元200。特别地，所述第一VCSEL子芯片10与所述第二VCSEL子芯片20在结构上共用N-DBR结构120。
相一致地，在该示例中，所述第一VCSEL子芯片10中各所述第一VCSEL单元100产生的激光从所述VCSEL芯片的第一侧A出射，所述第二VCSEL子芯片20中各所述第二VCSEL单元200产生的激光从所述VCSE芯片的与所述第一侧A相对的第二侧B出射。
与上述实施例1相区别的是，在本申请实施例中，所述第一VCSEL子芯片10的所述第一VCSEL单元100与所述第二VCSEL子芯片20的所述第二VCSEL单元200以相互交替的方式形成于所述VCSEL芯片的相对的所述第一侧A和第二侧B。具体来说，如图5所示，在该示例中，所述第一VCSEL子芯片10形成于所述单片集成式VCSEL芯片的第一侧A，所述第二VCSEL子芯片20形成于所述单片集成式VCSEL芯片的第二侧B，其中，每两个所述第一VCSEL单元100之间夹设着一个所述第二VCSEL单元200、每两个所述第二VCSEL单元200之间夹设着一个所述第一VCSEL单元100，通过这样的方式，所述第一VCSEL子芯片10的所述第一VCSEL单元100与所述第二VCSEL子芯片20的所述第二VCSEL单元200以相互交替的方式形成于所述VCSEL芯片的相对的所述第一侧A和第二侧B。因此，当所述单片集成式VCSEL芯片被导通时，所述第一VCSEL子芯片10能够从第一侧A出射激光和所述第二VCSEL子芯片20能够从第二侧B出射激光，即，所述单片集成式VCSEL芯片能够从其相对的第一侧A和第二侧B同时出光。
进一步地，如图4和图5所示，在该实施例中，各所述第一VCSEL单元100的N-DBR层12相互耦接以具有第一层结构，各所述第二VCSEL单元200的N-DBR层12以具有第二层结构，并且，所述第一层结构与所述第二层结构为同一层结构(即，所述N-DBR结构120)，也就是，在该示例中，所述各所述第一VCSEL单元100的N-DBR层12和各所述第二VCSEL单元200的N-DBR层12在晶圆级别的结构层面共同所述N-DBR结构120。或者说，在所述单片集成式VCSEL芯片的制备过程中，所述N-DBR结构120没有被腐蚀或者未被截断地蚀刻，以使得在形成所述单片集成式VCSEL芯片后所述N-DBR结构120层仍为完整的层结构。
特别地，在本申请实施例中，如图4所示，在各所述第一VCSEL单元100中，所述N-DBR层12的反射率高于所述P-DBR层15的反射率，以使得所述第一VCSEL单元100产生的激光从VCSEL芯片的第一侧A出射(如图5所示)，在各所述第二VCSEL单元200中，所述N-DBR层12的反射率低于所述P-DBR的反射率，以使得所述第一VCSEL单元100产生的激光从VCSEL芯片的与所述第一侧A相对的所述第二侧B出射(如图5所示)。
应可以理解，所述第一VCSEL单元100和所述第二VCSEL单元200的所述N-DBR层12和所述P-DBR层15的反射率由所述N-DBR层12和所述P-DBR层15的层数决定。具体地，在本申请实施例中，在各所述第一VCSEL单元100中，所述N-DBR层12的层数大于所述P-DBR的层数；在各所述第二VCSEL单元200中，所述N-DBR层12的层数小于所述P-DBR的层数。
在本申请实施例中，在各所述第一VCSEL单元100中，所述P-DBR层15的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元200中，所述P-DBR层15的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。这里，一层P-DBR结构由一对高铝材料和低铝材料组成，一层N-DBR结构由一对高铝材料和低铝材料组成。
进一步地，如图4和5所示，在该示例中，所述第一VCSEL子芯片10的各所述第一VCSEL单元100的正极16分别形成于所述单片集成式VCSEL芯片的第一侧A的表面上；所述第二VCSEL子芯片20的各所述第二VCSEL单元200的正极16分别形成于所述单片集成式VCSEL芯片的第一侧A的表面上。也就是，在本申请实施例中，所述单片集成式VCSEL芯片的阳极形成于其一侧表面上。进一步地，如图4和5所示，在本申请实施例中，所述第一VCSEL子芯片10的各所述第一VCSEL单元100的负极17和所述第二VCSEL子芯片20的各所述第二VCSEL单元200的负极17相互耦接以形成负极导电层170，也就是，在申请实施例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20共用负极导电层170，或者说，所述单片集成式VCSEL芯片共用阴极。
如图5所示，在该示例中，所述负极导电层170形成于所述N-DBR结构120内。更明确地，所述负极导电层170位于所述单片集成式VCSEL芯片的中部，即，所述单片集成式VCSEL芯片的阴极位于其中部。
进一步地，在该示例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20为不同类型的VCSEL芯片；或者，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20也可以被实施为同一类型但具有不同的参数(例如，不同光功率)的VCSEL芯片，对此，并不为本申请所局限。
综上，基于本申请实施例的所述单片集成式VCSEL芯片被阐明，其在晶圆级别上实现将多个VCSEL芯片进行单片地集成，以使得其能够兼具不同的VCSEL芯片各自的优势，且具有相对较小的整体尺寸。
并且，如上所述的所述单片集成式VCSEL芯片可通过如下所述的制备方案来制备。
首先，通过MOCVD工艺(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀工艺)或者其他金属生长工艺形成外延结构，所述外延结构包括衬底11结构、N-DBR层12、有源区13结构和P-DRB结构；然后，通过光刻或者其他蚀刻工艺对所述外延结构进行处理，以形成台面结构；接着，进行氧化工艺以形成氧化限制层14并用透明不导电材料填充各台面结构之间的间隙以形成所述电隔离区300，特别地，在本申请实施例中，所述电隔离区300的宽度范围为1nm至5mm，优选地，所述电隔离区300的宽度范围为1um至10um；然后，通过通过光刻或者其他蚀刻工艺对所述外延结构的N-DBR结构120进一步处理，以部分地减少所述N-DBR结构120在特定位置的层数，并且，同样用透明不导电材料填充所述N-DBR结构120中被蚀刻的区域以形成所述电隔离区300；然后，通过蒸镀工艺在所述台面结构上形成正极16；接着，在所述N-DBR结构120中形成所述负极导电层170，以制得所述单片集成式VCSEL芯片。
实施例3
图6图示了根据本申请实施例的所述集成式VCSEL芯片的又一示例的剖面图。
如图6所示，在该示例中，所述单片集成式VCSEL芯片，包括第一VCSEL子芯片10以及与所述第一VCSEL子芯片10单片集成地第二VCSEL子芯片20，所述第一VCSEL子芯片10包括以第一阵列布设的多个第一VCSEL单元100，所述第二VCSEL子芯片20包括以第二阵列布设的多个第二VCSEL单元200。特别地，所述第一VCSEL子芯片10与所述第二VCSEL子芯片20在结构上共用N-DBR结构120。
相一致地，在该示例中，所述第一VCSEL子芯片10中各所述第一VCSEL单元100产生的激光从所述VCSEL芯片的第一侧A出射，所述第二VCSEL子芯片20中各所述第二VCSEL单元200产生的激光从所述VCSE芯片的与所述第一侧A相对的第二侧B出射。
与上述实施例1相区别的是，在本申请实施例中，所述第二子芯片的所述第二VCSEL单元200连续地形成于所述第一子芯片的所述第一VCSEL单元100之间，且所述第一VCSEL子芯片10的所述第一VCSEL单元100与所述第二VCSEL子芯片20的所述第二VCSEL单元200形成于所述VCSEL芯片的相对的所述第一侧A和第二侧B。具体来说，如图6所示，在该示例中，所述第一VCSEL子芯片10形成于所述单片集成式VCSEL芯片的第一侧A，所述第二VCSEL子芯片20形成于所述单片集成式VCSEL芯片的第二侧B，其中，所述第二VCSEL子芯片20的所述第二VCSEL单元200连续地形成于第二侧B，其所述第二VCSEL单元200的布设位置位于所述所述第一子芯片的所述第一VCSEL单元100之间，即，所述第二VCSEL单元200的布设位置被夹设于所述所述第一子芯片的所述第一VCSEL单元100之间。
相应地，当所述单片集成式VCSEL芯片被导通时，所述第一VCSEL子芯片10能够从第一侧A出射激光和所述第二VCSEL子芯片20能够从第二侧B出射激光，即，所述单片集成式VCSEL芯片能够从其相对的第一侧A和第二侧B同时出光。
进一步地，如图4和图6所示，在该实施例中，各所述第一VCSEL单元100的N-DBR层12相互耦接以具有第一层结构，各所述第二VCSEL单元200的N-DBR层12以具有第二层结构，并且，所述第一层结构与所述第二层结构为同一层结构(即，所述N-DBR结构120)，也就是，在该示例中，所述各所述第一VCSEL单元100的N-DBR层12和各所述第二VCSEL单元200的N-DBR层12在晶圆级别的结构层面共同所述N-DBR结构120。或者说，在所述单片集成式VCSEL芯片的制备过程中，所述N-DBR结构120没有被腐蚀或者未被截断地蚀刻，以使得在形成所述单片集成式VCSEL芯片后所述N-DBR结构120层仍为完整的层结构。
特别地，在本申请实施例中，如图4所示，在各所述第一VCSEL单元100中，所述N-DBR层12的反射率高于所述P-DBR层15的反射率，以使得所述第一VCSEL单元100产生的激光从VCSEL芯片的第一侧A出射(如图6所示)，在各所述第二VCSEL单元200中，所述N-DBR层12的反射率低于所述P-DBR的反射率，以使得所述第一VCSEL单元100产生的激光从VCSEL芯片的与所述第一侧A相对的所述第二侧B出射(如图6所示)。
应可以理解，如图4所示，所述第一VCSEL单元100和所述第二VCSEL单元200的所述N-DBR层12和所述P-DBR层15的反射率由所述N-DBR层12和所述P-DBR层15的层数决定。具体地，在本申请实施例中，在各所述第一VCSEL单元100中，所述N-DBR层12的层数大于所述P-DBR的层数；在各所述第二VCSEL单元200中，所述N-DBR层12的层数小于所述P-DBR的层数。
在本申请实施例中，在各所述第一VCSEL单元100中，所述P-DBR层15的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元200中，所述P-DBR层15的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。
进一步地，如图4和图6所示，在该示例中，所述第一VCSEL子芯片10的各所述第一VCSEL单元100的正极16分别形成于所述单片集成式VCSEL芯片的第一侧A的表面上；所述第二VCSEL子芯片20的各所述第二VCSEL单元200的正极16分别形成于所述单片集成式VCSEL芯片的第一侧A的表面上。也就是，在本申请实施例中，所述单片集成式VCSEL芯片的阳极形成于其一侧表面上。进一步地，如图4和图6所示，在本申请实施例中，所述第一VCSEL子芯片10的各所述第一VCSEL单元100的负极17和所述第二VCSEL子芯片20的各所述第二VCSEL单元200的负极17相互耦接以形成负极导电层170，也就是，在申请实施例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20共用负极导电层170，或者说，所述单片集成式VCSEL芯片共用阴极。
如图6所示，在该示例中，所述负极导电层170形成于所述N-DBR结构120内。更明确地，所述负极导电层170位于所述单片集成式VCSEL芯片的中部，即，所述单片集成式VCSEL芯片的阴极位于其中部。
图7图示了根据本申请实施例的所述集成式VCSEL芯片的又一示例的剖面图。其中，图7所示意的示例为图6的变形实施。如图7所示，在该示例中，各所述第一VCSEL单元100和各第二VCSEL单元200的负极17形成于所述VCSEL芯片的所述第二侧B，并且，各所述第一VCSEL单元100和各第二VCSEL单元200的负极17相互耦接以负极导电层170，其中，所述负极导电层170由可透光导电材料制成。
值得一提的是，在如图8所示例的示例中，只需要对应于所述第二VCSEL子芯片20的负极17能够允许所述第二VCSEL子芯片20所产生的激光透过即可，即，在本该示例中，至少对应于所述所述第二VCSEL子芯片20的负极17由可透光导电材料制成。在具体实施中，所述可透光材料选自ITO(氧化铟锡),ATO(氧化锑锡)，FTO(氧化锑锡)，AZO(氧化铝锌)、GZO(氧化镓锌)IZO(氧化铟锌)中任意一种。
图8图示了根据本申请实施例的所述集成式VCSEL芯片的又一示例的剖面图，其中，图8所示意的示例为图7的变形实施。如图8所示，在该示例中，各所述第一VCSEL单元100和各第二VCSEL单元200的负极17形成于所述VCSEL芯片的所述第二侧B。并且，各第二VCSEL单元200的负极17相间地布设，且，各所述第二VCSEL单元200出射的激光适于从相邻两所述负极17形成的间隙射出。
进一步地，在该示例中，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20为不同类型的VCSEL芯片；或者，所述第一VCSEL子芯片10和所述第二VCSEL子芯片20也可以被实施为同一类型但具有不同的参数(例如，不同光功率)的VCSEL芯片，对此，并不为本申请所局限。
综上，基于本申请实施例的所述单片集成式VCSEL芯片被阐明，其在晶圆级别上实现将多个VCSEL芯片进行单片地集成，以使得其能够兼具不同的VCSEL芯片各自的优势，且具有相对较小的整体尺寸。
并且，如上所述的所述单片集成式VCSEL芯片可通过如下所述的制备方案来制备。
首先，通过MOCVD工艺(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀工艺)或者其他金属生长工艺形成外延结构，所述外延结构包括衬底11结构、N-DBR层12、有源区13结构和P-DRB结构；然后，通过光刻或者其他蚀刻工艺对所述外延结构进行处理，以形成台面结构；接着，进行氧化工艺以形成氧化限制层14并用透明不导电材料填充各台面结构之间的间隙以形成所述电隔离区300，所述透明不导电材料选自氮化硅、氧化硅等，特别地，在本申请实施例中，所述电隔离区300的宽度范围为1nm至5mm，优选地，所述电隔离区300的宽度范围为1um至10um；然后，通过通过光刻或者其他蚀刻工艺对所述外延结构的N-DBR结构120进一步处理，以部分地减少所述N-DBR结构120在特定位置的层数，并且，同样用透明不导电材料填充所述N-DBR结构120中被蚀刻的区域以形成所述电隔离区300；然后，通过蒸镀工艺在所述台面结构上形成正极16；接着，在所述N-DBR结构120中形成所述负极导电层170，以制得所述单片集成式VCSEL芯片。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
本申请中涉及的器件、装置、设备、系统的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、系统。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。
还需要指出的是，在本申请的装置、设备和方法中，各部件或各步骤是可以分解和/或重新组合的。这些分解和/或重新组合应视为本申请的等效方案。
提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本申请。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本申请的范围。因此，本申请不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。
为了例示和描述的优势已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (23)

1.一种单片集成式VCSEL芯片，其特征在于，包括：
第一VCSEL子芯片，所述第一VCSEL芯片包括以第一阵列布设的多个第一VCSEL单元；以及
与所述第一VCSEL子芯片单片集成地第二VCSEL子芯片，所述第二VCSEL子芯片包括以第二阵列布设的多个第二VCSEL单元；
其中，所述第一VCSEL子芯片中各所述第一VCSEL单元产生的激光从所述VCSEL芯片的第一侧出射，所述第二VCSEL子芯片中各所述第二VCSEL单元产生的激光从所述VCSE芯片的与所述第一侧相对的第二侧出射；
其中，所述第一VCSEL子芯片与所述第二VCSEL子芯片在结构上共用N-DBR结构。
2.根据权利要求1所述的单片集成式VCSEL芯片，其中，所述第一VCSEL单元和所述第二VCSEL单元分别包括：衬底、形成于所述衬底的N-DBR层、位于所述N-DBR层上方的有源区、用于限制发光孔径的氧化限制层、位于所述有源区上方的P-DBR层、用于导通所述有源区的正极和负极，其中，各所述第一VCSEL单元和各所述第二VCSEL单元之间设有电隔离区，其中，各所述第一VCSEL单元的N-DBR层和各所述第二VCSEL单元的N-DBR层相互耦接以形成第一所述VCSEL子芯片和所述第二VCSEL子芯片共用的所述N-DBR结构。
3.根据权利要求2所述的单片集成式VCSEL芯片，其中，所述第一VCSEL子芯片的所述第一VCSEL单元与所述第二VCSEL子芯片的所述第二VCSEL单元以相互交替的方式形成于所述VCSEL芯片的相对的所述第一侧和第二侧。
4.根据权利要求2所述的单片集成式VCSEL芯片，其中，所述第一VCSEL子芯片的所述第一VCSEL单元与所述第二VCSEL子芯片的所述第二VCSEL单元对称地形成于所述VCSEL芯片的相对的所述第一侧和第二侧。
5.根据权利要求2所述的单片集成式VCSEL芯片，其中，所述第二子芯片的所述第二VCSEL单元连续地形成于所述第一子芯片的所述第一VCSEL单元之间，且所述第一VCSEL子芯片的所述第一VCSEL单元与所述第二VCSEL子芯片的所述第二VCSEL单元形成于所述VCSEL芯片的相对的所述第一侧和第二侧。
6.根据权利要求3或5所述的片集成式VCSEL芯片，其中，在各所述第一VCSEL单元中，所述N-DBR层的反射率高于所述P-DBR层的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的第一侧出射，在各所述第二VCSEL单元中，所述N-DBR层的反射率低于所述P-DBR的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的与所述第一侧相对的所述第二侧出射。
7.根据权利要求6所述的单片集成式VCSEL芯片，其中，在各所述第一VCSEL单元中，所述P-DBR层的层数大于所述N-DBR的层数；在各所述第二VCSEL单元中，所述P-DBR层的层数小于所述N-DBR的层数。
8.根据权利要求7所述的单片集成式VCSEL芯片，其中，在各所述第一VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。
9.根据权利要求4所述的单片集成式VCSEL芯片，其中，在各所述第一VCSEL单元中，所述N-DBR层的反射率高于所述P-DBR层的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的第一侧出射，在各所述第二VCSEL单元中，所述N-DBR层的反射率高于所述P-DBR的反射率，以使得所述第一VCSEL单元产生的激光从VCSEL芯片的与所述第一侧相对的所述第二侧出射。
10.根据权利要求9所述的单片集成式VCSEL芯片，其中，在各所述第一VCSEL单元中，所述N-DBR层的层数大于所述P-DBR的层数；在各所述第二VCSEL单元中，所述N-DBR层的层数大于所述P-DBR的层数。
11.根据权利要求10所述的单片集成式VCSEL芯片，其中，在各所述第一VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层；在各所述第二VCSEL单元中，所述P-DBR层的层数范围为15层至45层，所述N-DBR的层数范围为15层至45层。
12.根据权利要求3-5任一所述的单片集成式VCSEL芯片，其中，各所述第一VCSEL单元的负极和各所述第二VCSEL单元的负极相互耦接以形成负极导电层。
13.根据权利要求12所述的单片集成式VCSEL芯片，其中，所述负极导电层形成于所述N-DBR结构内。
14.根据权利要求13所述的单片集成式VCSEL芯片，其中，各所述第一VCSEL单元和各第二VCSEL单元的正极形成于所述VCSEL单元的所述第一侧。
15.根据权利要求3-5任一所述的单片集成式VCSEL芯片，其中，各所述第一VCSEL单元和各第二VCSEL单元的正极形成于所述VCSEL单元的所述第一侧；各所述第一VCSEL单元和各第二VCSEL单元的负极形成于所述VCSEL芯片的所述第二侧。
16.根据权利要求15所述的单片集成式VCSEL芯片，其中，各第二VCSEL单元的负极相间地布设，且，各所述第二VCSEL单元出射的激光适于从相邻两所述负极形成的间隙射出。
17.根据权利要求15所述的单片集成式VCSEL芯片，其中，各第二VCSEL单元的负极由可透光导电材料制成。
18.根据权利要求17所述的单片集成式VCSEL芯片，其中，至少部分所述第二VCSEL单元的负极相互耦接，以形成负极导电层。
19.根据权利要求4所述的单片集成式VCSEL芯片，其中，所述第一VCSEL子芯片和所述第二VCSEL子芯片选自TOF VCSEL芯片和结构光VCSEL芯片中任意一种。
20.根据权利要求3或5所述的单片集成式VCSEL芯片，其中，所述第一VCSEL子芯片和所述第二子VCSEL芯片为同一类型的VCSEL芯片，且具有不同的光功率。
21.根据权利要求20所述的单片集成式VCSEL芯片，其中，所述第一VCSEL子芯片和所述第二子VCSEL芯片选自TOF VCSEL芯片和结构光VCSEL芯片中任意一种。
22.根据权利要求2所述的单片集成式VCSEL芯片，其中，所述电隔离区的宽度范围为1nm至5mm。
23.根据权利要求22所述的单片集成式VCSEL芯片，其中，所述电隔离区的宽度范围为1um至10um。
CN202010919648.4A 2020-09-04 2020-09-04 单片集成式vcsel芯片 Pending CN114142346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010919648.4A CN114142346A (zh) 2020-09-04 2020-09-04 单片集成式vcsel芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010919648.4A CN114142346A (zh) 2020-09-04 2020-09-04 单片集成式vcsel芯片

Publications (1)

Publication Number Publication Date
CN114142346A true CN114142346A (zh) 2022-03-04

Family

ID=80438670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010919648.4A Pending CN114142346A (zh) 2020-09-04 2020-09-04 单片集成式vcsel芯片

Country Status (1)

Country Link
CN (1) CN114142346A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115275783A (zh) * 2022-09-26 2022-11-01 福建慧芯激光科技有限公司 一种共用dbr的多波长vcsel激光器芯片

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115275783A (zh) * 2022-09-26 2022-11-01 福建慧芯激光科技有限公司 一种共用dbr的多波长vcsel激光器芯片

Similar Documents

Publication Publication Date Title
US9014225B2 (en) Vertical cavity surface emitting laser device
US9627854B2 (en) VCSEL with intracavity contacts
US8891569B2 (en) VCSEL array with increased efficiency
CN111224320A (zh) 一种激光器芯片及其制造方法与应用
JPH08274408A (ja) 表面光レ−ザ
US20140010254A1 (en) High fill-factor efficient vertical-cavity surface emitting laser arrays
GB2620534A (en) Vertical cavity surface emitting laser and preparation method therefor
WO2018230230A1 (ja) 面発光半導体レーザおよびセンシングモジュール
US20220329044A1 (en) Vertical-cavity surface-emitting laser, manufacturing method, distance measuring device and electronic device
CN114142346A (zh) 单片集成式vcsel芯片
CN212784190U (zh) 单片集成式vcsel芯片
CN112310809A (zh) 一种双共振腔vcsel激光器及其制作方法
CN113612110B (zh) Vcsel芯片及其制造方法
US20230006421A1 (en) Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method of producing vertical cavity surface emitting laser element
WO2022110909A1 (zh) 谐振腔、激光单元及芯片和激光器及形成方法、激光雷达
CN114552374A (zh) 一种垂直腔面发射激光器阵列
WO2021142962A1 (zh) 高对比度光栅垂直腔面发射激光器及制造方法
EP4060835A1 (en) Light-emitting device and method for manufacturing light-emitting device
CN114552375A (zh) 一种垂直腔面发射激光器阵列
CN212784189U (zh) 组合式vcsel芯片
CN110752509B (zh) 一种具有非对称氧化结构vcsel单元
WO2019107273A1 (ja) 面発光半導体レーザ
CN113851926A (zh) 组合式vcsel芯片
CN113422291B (zh) 一种激光器及其制造方法与应用
CN111431032B (zh) 一种激光器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination