CN209104569U - 一种平面结构的vcsel芯片 - Google Patents

Abstract

本实用新型公开了一种平面结构的VCSEL芯片，在VCSEL芯片的欧姆接触层一侧，形成有主氧化孔和辅助氧化孔，进而通过主氧化孔和辅助氧化孔能够对限制层进行氧化处理，形成对应导电区为导电结构层和其余部分区为氧化结构层的限制层，以通过氧化结构层达到限制电流的目的，而使得电流自导电结构层处流过，该制作方法工艺简单，且生产成本低。

Description

一种平面结构的VCSEL芯片

技术领域

本实用新型涉及半导体技术领域，更为具体的说，涉及一种平面结构的VCSEL芯片。

背景技术

垂直腔面发射激光器(Vertical Cavity Surface Emitting Laser)芯片，又称VCSEL芯片，是以砷化镓半导体材料为基础的激光发射芯片，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用与光通信、光互连、光存储等领域。目前VCSEL芯片主要有台柱结构和平面结构两种工艺制程方式，其中，平面结构VCSEL芯片利于各出光管相互集成，节约空间，在阵列VCSEL芯片的制作上有一定优势。但是，现有的平面结构VCSEL芯片的制作工艺大多采用离子注入的方法限制电流，而使得现有平面结构VCSEL芯片的制作难度大，且生产成本较高。

实用新型内容

有鉴于此，本实用新型提供了一种平面结构的VCSEL芯片，VCSEL芯片形成有主氧化孔和辅助氧化孔，进而通过主氧化孔和辅助氧化孔对限制层进行氧化处理，形成对应导电区为导电结构层和其余部分区为氧化结构层的限制层，通过氧化结构层达到限制电流的目的，该制作方法工艺简单，且生产成本低。

为实现上述目的，本实用新型提供的技术方案如下：

一种平面结构的VCSEL芯片，包括：

衬底；

位于所述衬底一表面上的第一半导体多层膜反射镜；

位于所述第一半导体多层膜反射镜背离所述衬底一侧的有源层；

位于所述有源层背离所述衬底一侧的第二半导体多层膜反射镜，其中，所述第二半导体多层膜反射镜包括有一限制层，所述限制层划分有至少一个导电区，所述限制层在所述导电区为导电结构层，且所述限制层在其余部分区为氧化结构层；

位于所述第二半导体多层膜反射镜背离所述衬底一侧的欧姆接触层，其中，在所述欧姆接触层一侧，环绕所述导电区设置有多个主氧化孔，且位于所述多个主氧化孔环绕区域外设置有至少一个辅助氧化孔，所述主氧化孔和所述辅助氧化孔均裸露所述限制层；

位于所述欧姆接触层背离所述衬底一侧的保护层，其中，所述保护层覆盖所述欧姆接触层背离所述衬底一侧表面，及所述保护层覆盖所述主氧化孔和所述辅助氧化孔的侧壁和底面，且所述保护层对应所述导电区处为镂空；

以及，位于所述衬底背离所述第一半导体多层膜反射镜一侧的背面电极，及位于所述保护层背离所述衬底一侧的正面电极，所述正面电极与所述欧姆接触层电连接，且所述正面电极对应所述导电区处为镂空。

可选的，所述主氧化孔和所述辅助氧化孔均延伸至所述限制层内预设厚度。

可选的，所述主氧化孔和所述辅助氧化孔均透过所述限制层。

可选的，所述保护层对应所述导电区处的镂空的尺寸大于所述正面电极对应所述导电区处的镂空的尺寸、且呈环形区域；

其中，所述正面电极在所述环形区域与所述欧姆接触层相接触而实现电连接。

可选的，所述第一半导体多层膜反射镜为N型多层膜反射镜；

及，所述第二半导体多层膜反射镜为P型多层膜反射镜。

可选的，所述第一半导体多层膜反射镜和所述第二半导体多层膜反射镜均为分布式布拉格反射镜。

可选的，所述平面结构的VCSEL芯片包括多个导电区，且所述多个导电区为第一导电区至第N导电区，N为不小于2的整数。

可选的，至少一对相邻所述导电区之间设置有一所述辅助氧化孔。

相较于现有技术，本实用新型提供的技术方案至少具有以下优点：

本实用新型提供了一种平面结构的VCSEL芯片，在VCSEL芯片的欧姆接触层一侧，形成有主氧化孔和辅助氧化孔，进而通过主氧化孔和辅助氧化孔能够对限制层进行氧化处理，形成对应导电区为导电结构层和其余部分区为氧化结构层的限制层，以通过氧化结构层达到限制电流的目的，而使得电流自导电结构层处流过，该制作方法工艺简单，且生产成本低。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种平面结构的VCSEL芯片的结构示意图；

图2为本申请实施例提供的一种平面结构的VCSEL芯片的制作方法的流程图；

图3a至图3e为图2中各步骤相应的结构示意图；

图4为本申请实施例提供的一种平面结构的VCSEL芯片的俯视图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

正如背景技术所述，垂直腔面发射激光器(Vertical Cavity Surface EmittingLaser)芯片，又称VCSEL芯片，是以砷化镓半导体材料为基础的激光发射芯片，具有体积小、圆形输出光斑、单纵模输出、阈值电流小、价格低廉、易集成为大面积阵列等优点，广泛应用与光通信、光互连、光存储等领域。目前VCSEL芯片主要有台柱结构和平面结构两种工艺制程方式，其中，平面结构VCSEL芯片利于各出光管相互集成，节约空间，在阵列VCSEL芯片的制作上有一定优势。但是，现有的平面结构VCSEL芯片的制作工艺大多采用离子注入的方法限制电流，而使得现有平面结构VCSEL芯片的制作难度大，且生产成本较高。

基于此，本申请实施例提供了一种平面结构的VCSEL芯片及其制作方法，VCSEL芯片形成有主氧化孔和辅助氧化孔，进而通过主氧化孔和辅助氧化孔对限制层进行氧化处理，形成对应导电区为导电结构层和其余部分区为氧化结构层的限制层，通过氧化结构层达到限制电流的目的，而使得电流自导电结构层处流过，该制作方法工艺简单，且生产成本低。为实现上述目的，本申请实施例提供的技术方案如下，具体结合图1至图4对本申请实施例提供的技术方案进行详细的描述。

参考图1所示，为本申请实施例提供的一种平面结构的VCSEL芯片的结构示意图，其中，平面结构的VCSEL芯片包括：

衬底100；

位于所述衬底100一表面上的第一半导体多层膜反射镜210；

位于所述第一半导体多层膜反射镜210背离所述衬底100一侧的有源层300；

位于所述有源层300背离所述衬底100一侧的第二半导体多层膜反射镜220，其中，所述第二半导体多层膜反射镜220包括有一限制层221，所述限制层221划分有至少一个导电区，所述限制层221在所述导电区为导电结构层2211，且所述限制层221在其余部分区为氧化结构层2212；

位于所述第二半导体多层膜反射镜220背离所述衬底110一侧的欧姆接触层400，其中，在所述欧姆接触层400一侧，环绕所述导电区设置有多个主氧化孔510，且位于所述多个主氧化孔510环绕区域外设置有至少一个辅助氧化孔520，所述主氧化孔510和所述辅助氧化孔520均裸露所述限制层221；

位于所述欧姆接触层400背离所述衬底100一侧的保护层600，其中，所述保护层600覆盖所述欧姆接触层400背离所述衬底100一侧表面，及所述保护层600覆盖所述主氧化孔510和所述辅助氧化孔520的侧壁和底面，且所述保护层600对应所述导电区处为镂空；

以及，位于所述衬底100背离所述第一半导体多层膜反射镜210一侧的背面电极710，及位于所述保护层600背离所述衬底100一侧的正面电极720，所述正面电极720与所述欧姆接触层400电连接，且所述正面电极720对应所述导电区处为镂空。

可以理解的，本申请实施例提供的平面结构的VCSEL芯片，在VCSEL芯片的欧姆接触层一侧，形成有主氧化孔和辅助氧化孔，进而通过主氧化孔和辅助氧化孔能够对限制层进行氧化处理，形成对应导电区为导电结构层和其余部分区为氧化结构层的限制层，以通过氧化结构层达到限制电流的目的，而使得电流自导电结构层处流过，该制作方法工艺简单，且生产成本低。

下面结合平面结构的VCSEL芯片的制作方法，及相应附图2至图3e对本申请实施例提供的技术方案进行更详细的描述，其中，图2为本申请实施例提供的一种平面结构的VCSEL芯片的制作方法的流程图，图3a至图3e为图2中各步骤对应的结构示意图。

如图2所示，本申请实施例提供的一种平面结构的VCSEL芯片的制作方法，包括：

S1、在衬底上依次叠加生长第一半导体多层膜反射镜、有源层、第二半导体多层膜反射镜和欧姆接触层，其中，所述第二半导体多层膜反射镜包括有一限制层；

S2、在所述欧姆接触层一侧，且在至少一处刻蚀呈环形分布的多个主氧化孔，且位于所述多个主氧化孔的环绕区域外形成至少一个辅助氧化孔，所述主氧化孔和所述辅助氧化孔均裸露所述限制层；

S3、通过所述主氧化孔和所述辅助氧化孔对所述限制层进行氧化处理，使所述限制层在所述多个主氧化孔的环绕区域内的导电区未被氧化为导电结构层，且所述限制层在其余部分区被氧化为氧化结构层；

S4、在所述欧姆接触层背离所述衬底一侧生长保护层，其中，所述保护层覆盖所述欧姆接触层背离所述衬底一侧表面，及所述保护层覆盖所述主氧化孔和所述辅助氧化孔的侧壁和底面，且所述保护层对应所述导电区处为镂空；

S5、在所述衬底背离所述第一半导体多层膜反射镜一侧形成背面电极，及位于所述保护层背离所述衬底一侧形成正面电极，所述正面电极与所述欧姆接触层电连接，且所述正面电极对应所述导电区处为镂空。

如图3a所示，对应步骤S1，在衬底100上依次叠加生长第一半导体多层膜反射镜210、有源层300、第二半导体多层膜反射镜220和欧姆接触层400，其中，所述第二半导体多层膜反射镜220包括有一限制层221。

在本申请一实施例中，本申请提供的衬底可以为GaAs衬底，对此本申请不做具体限制。

在本申请一实施例中，本申请提供的所述第一半导体多层膜反射镜可以为N型多层膜反射镜；

及，所述第二半导体多层膜反射镜可以为P型多层膜反射镜。并且，本申请提供的所述第一半导体多层膜反射镜和所述第二半导体多层膜反射镜均为分布式布拉格反射镜，对此本申请不做具体限制。

在本申请一实施例中，本申请提供的限制层可以为包含高铝材料的高铝层，其铝含量足够高，使其氧化速度更快。其中，限制层可以位于第二半导体多层膜反射镜的底部，还可以位于第二半导体多层膜反射镜的其余区域，对此本申请不做具体限制。

以及，本申请实施例提供的欧姆接触层可以为GaAs层；及有源层为量子阱有源层。

如图3b所示，对应步骤S2，在所述欧姆接触层400一侧，且在至少一处刻蚀呈环形分布的多个主氧化孔510，且位于所述多个主氧化孔510的环绕区域外形成至少一个辅助氧化孔520，所述主氧化孔510和所述辅助氧化孔520均裸露所述限制层。

可以理解的，通过设置主氧化孔和辅助氧化孔，且主氧化孔和辅助氧化孔均裸露限制层，进而能够通过主氧化孔和辅助氧化孔对限制层进行氧化，使得限制层除位于多个主氧化孔的环绕区域内的导电区外均氧化为氧化结构层，进而通过氧化结构层限制电流，使得电流自导电区处流过，达到VCSEL芯片发光的目的。

在本申请一实施例中，本申请提供的所有主氧化孔的尺寸可以相同，或者所有主氧化孔的尺寸可以不相同，或者部分主氧化孔的尺寸相同且部分主氧化孔的尺寸不相同；以及，本申请提供的所有辅助氧化孔的尺寸可以相同，或者所有辅助氧化孔的尺寸可以不相同，或者部分辅助氧化孔的尺寸相同且部分辅助氧化孔的尺寸不相同，对此本申请不做具体限制。此外，本申请提供的所述辅助氧化孔的尺寸可以大于所述主氧化孔的尺寸，或者，辅助氧化孔的尺寸可以小于主氧化孔的尺寸，或者辅助氧化孔的尺寸可以与主氧化孔的尺寸相同，对此本申请不做具体限制，需要根据实际应用进行具体设计。。

在本申请一实施例中，本申请提供的主氧化孔和辅助氧化孔可以采用ICP(Inductively Coupled Plasma，电感耦合等离子体)干法刻蚀工艺形成，对此本申请不做具体限制。以及，本申请实施例对于主氧化孔和辅助氧化孔的数量不做具体限制，对此需要根据实际应用进行具体设计。

可选的，本申请实施例提供的所述主氧化孔和所述辅助氧化孔均透过所述限制层，且截止于有源层背离衬底一侧。或者，本申请实施例提供的所述主氧化孔和所述辅助氧化孔均延伸至所述限制层内预设厚度，对此本申请不做具体限制。

如图3c所示，通过所述主氧化孔510和所述辅助氧化孔520对所述限制层221进行氧化处理，使所述限制层221在所述多个主氧化孔510的环绕区域内的导电区未被氧化为导电结构层2211，且所述限制层221在其余部分区被氧化为氧化结构层2212。

在本申请一实施例中，本申请提供的通过所述主氧化孔和所述辅助氧化孔对所述限制层进行氧化处理，包括：

采用湿法氧化工艺，通过所述主氧化孔和所述辅助氧化孔对所述限制层进行氧化处理。

如图3d所示，在所述欧姆接触层400背离所述衬底100一侧生长保护层600，其中，所述保护层600覆盖所述欧姆接触层400背离所述衬底100一侧表面，及所述保护层600覆盖所述主氧化孔510和所述辅助氧化孔520的侧壁和底面，且所述保护层600对应所述导电区处为镂空。

在本申请一实施例中，本申请提供的保护层的材质可以为SiNx、SiO₂或其他绝缘材料。

如图3e所示，在所述衬底100背离所述第一半导体多层膜反射镜210一侧形成背面电极710，及位于所述保护层600背离所述衬底100一侧形成正面电极720，所述正面电极720与所述欧姆接触层400电连接，且所述正面电极720对应所述导电区处为镂空。

在本申请一实施例中，本申请提供的所述保护层对应所述导电区处的镂空的尺寸大于所述正面电极对应所述导电区处的镂空的尺寸、且呈环形区域；

其中，所述正面电极在所述环形区域与所述欧姆接触层相接触而实现电连接。

需要说明的是，在形成背面电极前，如衬底厚度大于所需厚度，可以先对衬底背离第一半导体多层膜反射镜一侧进行研磨减薄处理，使得衬底厚度达到预设厚度后，在衬底背离第一半导体多层膜反射镜一侧形成背面电极。

在本申请一实施例中，本申请提供的所述平面结构的VCSEL芯片可以包括多个导电区，且所述多个导电区为第一导电区至第N导电区，N为不小于2的整数。其中，至少一对相邻所述导电区之间设置有一所述辅助氧化孔。

具体参考图4所示，为本申请实施例提供的一种平面结构的VCSEL芯片的俯视图，其中，本申请实施例提供的所述平面结构的VCSEL芯片可以包括多个导电区为第一导电区2221至第五导电区2225，其中，所述第一导电区2221至第四导电区2224呈矩形分布且环绕所述第五导电区2225。

其中，本申请实施例提供的每一导电区均可以环绕设置多个主氧化孔510。以及，所述第一导电区2221和第二导电区之间2222、所述第二导电区2222和第三导电区2223之间、所述第三导电区2223和所述第四导电区2224之间及所述第四导电区2224和所述第一导电区2221之间分别设置有一所述辅助氧化孔520。

本申请实施例提供了一种平面结构的VCSEL芯片及其制作方法，在VCSEL芯片的欧姆接触层一侧，形成有主氧化孔和辅助氧化孔，进而通过主氧化孔和辅助氧化孔能够对限制层进行氧化处理，形成对应导电区为导电结构层和其余部分区为氧化结构层的限制层，以通过氧化结构层达到限制电流的目的，而使得电流自导电结构层处流过，该制作方法工艺简单，且生产成本低。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种平面结构的VCSEL芯片，其特征在于，包括：

衬底；

位于所述衬底一表面上的第一半导体多层膜反射镜；

位于所述第一半导体多层膜反射镜背离所述衬底一侧的有源层；

位于所述有源层背离所述衬底一侧的第二半导体多层膜反射镜，其中，所述第二半导体多层膜反射镜包括有一限制层，所述限制层划分有至少一个导电区，所述限制层在所述导电区为导电结构层，且所述限制层在其余部分区为氧化结构层；

位于所述第二半导体多层膜反射镜背离所述衬底一侧的欧姆接触层，其中，在所述欧姆接触层一侧，环绕所述导电区设置有多个主氧化孔，且位于所述多个主氧化孔环绕区域外设置有至少一个辅助氧化孔，所述主氧化孔和所述辅助氧化孔均裸露所述限制层；

位于所述欧姆接触层背离所述衬底一侧的保护层，其中，所述保护层覆盖所述欧姆接触层背离所述衬底一侧表面，及所述保护层覆盖所述主氧化孔和所述辅助氧化孔的侧壁和底面，且所述保护层对应所述导电区处为镂空；

以及，位于所述衬底背离所述第一半导体多层膜反射镜一侧的背面电极，及位于所述保护层背离所述衬底一侧的正面电极，所述正面电极与所述欧姆接触层电连接，且所述正面电极对应所述导电区处为镂空。

2.根据权利要求1所述的平面结构的VCSEL芯片，其特征在于，所述主氧化孔和所述辅助氧化孔均延伸至所述限制层内预设厚度。

3.根据权利要求1所述的平面结构的VCSEL芯片，其特征在于，所述主氧化孔和所述辅助氧化孔均透过所述限制层。

4.根据权利要求1所述的平面结构的VCSEL芯片，其特征在于，所述保护层对应所述导电区处的镂空的尺寸大于所述正面电极对应所述导电区处的镂空的尺寸、且呈环形区域；

其中，所述正面电极在所述环形区域与所述欧姆接触层相接触而实现电连接。

5.根据权利要求1所述的平面结构的VCSEL芯片，其特征在于，所述第一半导体多层膜反射镜为N型多层膜反射镜；

及，所述第二半导体多层膜反射镜为P型多层膜反射镜。

6.根据权利要求1所述的平面结构的VCSEL芯片，其特征在于，所述第一半导体多层膜反射镜和所述第二半导体多层膜反射镜均为分布式布拉格反射镜。

7.根据权利要求1所述的平面结构的VCSEL芯片，其特征在于，所述平面结构的VCSEL芯片包括多个导电区，且所述多个导电区为第一导电区至第N导电区，N为不小于2的整数。

8.根据权利要求7所述的平面结构的VCSEL芯片，其特征在于，至少一对相邻所述导电区之间设置有一所述辅助氧化孔。