DE10317748B4 - Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur - Google Patents

Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur Download PDF

Info

Publication number
DE10317748B4
DE10317748B4 DE2003117748 DE10317748A DE10317748B4 DE 10317748 B4 DE10317748 B4 DE 10317748B4 DE 2003117748 DE2003117748 DE 2003117748 DE 10317748 A DE10317748 A DE 10317748A DE 10317748 B4 DE10317748 B4 DE 10317748B4
Authority
DE
Germany
Prior art keywords
island
trench
test structure
width
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2003117748
Other languages
English (en)
Other versions
DE10317748A1 (de
Inventor
Ralf Lerner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE2003117748 priority Critical patent/DE10317748B4/de
Priority to EP04728158A priority patent/EP1614155A2/de
Priority to PCT/DE2004/000815 priority patent/WO2004095570A2/de
Priority to US10/552,984 priority patent/US7588948B2/en
Publication of DE10317748A1 publication Critical patent/DE10317748A1/de
Application granted granted Critical
Publication of DE10317748B4 publication Critical patent/DE10317748B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer auf eine SOI-Scheibe aufgebrachten Teststruktur, mit den Schritten:
Aufbringen der Teststruktur auf die SOI-Scheibe mittels Isoliergrabenätzung, die zu einer Reihe zusammenhängender Inseln (A-E) führt, von der jede mit einem Graben unterschiedlicher, in Stufen von Insel zu Insel zunehmender Breite umgeben ist, wobei die in der aktiven Schaltung vorkommende relevante Isoliergrabenbreite als Breite eingeschlossen ist, und ein Teil des umgebenden Grabens jeder Insel mit Ausnahme derjenigen mit dem breitesten Isoliergraben, ein gemeinsame Stück mit dem Graben der benachbarten Insel bildet, derart, dass dieses Teil die größere Breite des benachbarten Grabens mit dem nächst größeren Breitenmaß in der Reihe hat; und Überprüfung der Isoliergrabenätzungen nach Abschluss des Ätzvorganges durch eine Überprüfung des elektrischen Widerstandes sukzessive zwischen jeweils zwei benachbarten Inseln oder zwischen einer Insel und der Umgebung der Insel außerhalb der Teststruktur; und Beurteilung der hinreichenden Tiefe der geätzten Isoliergräben mittels der...

Description

  • Es wird ein Verfahren mit einer einfachen Teststruktur zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben beschrieben. Die Teststruktur ist so aufgebaut, daß nach der Ätzung eine Reihe von durch unterschiedlich breite zusammenhängende Gräben voneinander getrennte Inseln entsteht. Durch Messungen des elektrischen Widerstandes zwischen je zwei benachbarten Inseln oder zwischen den einzelnen Inseln und dem umgebenden Scheibenmaterial kann die Ätztiefe schnell kontrolliert werden.
  • Zur Integration von Niederspannungslogikelementen und Hochspannungsleistungselementen in ein und demselben Siliziumschaltkreis ist es nötig, Chipbereiche mit unterschiedlichen Potentialen voneinander zu isolieren. Eine Möglichkeit dazu ist die dielektrische Isolation mittels geätzter und wieder aufgefüllter Gräben (Trench-Isolation). Dabei wird eine vertikal wirkende Isolation zwischen Bauelement und Substrat durch eine vergrabene isolierende Schicht (üblicherweise Siliziumdioxid; prinzipiell sind aber auch andere Schichten denkbar) realisiert. Eine lateral wirkende Isolation wird erreicht durch das Ätzen eines Grabens (Trench) bis auf die vergrabene isolierende Schicht (Isoliergraben) und ein anschließendes Wiederauffüllen dieses tiefen Grabens mit isolierenden Schichten. Dabei kann auch nur ein Teil des geätzten Grabens durch isolierende Materialien aufgefüllt werden; das restliche Auffüllen des Grabens kann dann auch durch leitende Füllschichten (z. B. Polysilizium) erfolgen. Durch sogenannte Planarisierungsschritte, z. B. geignete Ätzverfahren oder chemisch-mechanisches Polieren, wird eine Einebnung der Oberfläche erreicht. Der Stand der Technik ist z. B. in den Patentschriften EP 1 184 902 A1 und EP 1 220 312 A1 dargestellt.
  • Bezüglich der Tiefe der zu ätzenden Gräben treten verschiedene Probleme auf:
    Um die elektrische Isolation in lateraler Richtung, d. h. von einer zu isolierenden „Insel" zu einer benachbarten zu gewährleisten, muß ein Durchgreifen des Isoliergrabens bis auf das vergrabene Oxid sichergestellt werden. Übliche Verfahren stoßen hierbei an ihre physikalischen Grenzen: Die übliche Endpunkterkennung anhand der geänderten Zusammensetzung des Ätzplasmas (Sauerstoffionen im Ätzplasma vorhanden, wenn die vergrabene Oxidschicht erreicht ist) versagt, wenn der Anteil der zu ätzenden Flächen zu gering wird. Optische Verfahren gestalten, sich zunehmend schwierig, wenn das Aspektverhältnis (d. h. Verhältnis Breite zu Tiefe) zu klein wird. Ein zu langes Ätzen wiederum bewirkt aufgrund einer Rückstreuung der Ätzionen einen Ätzangriff auf die unteren Seitenwände der geätzten Gräben und muß nach Möglichkeit vermieden werden. Zusätzlich ist natürlich im Sinne eines möglichst hohen Anlagendurchsatzes die Ätzzeit nicht übertrieben lange zu wählen.
  • Kontrollmethoden zur Überprüfung von Grabenätzungen sind aus der Patentliteratur bekannt. In der US 6 071 822 A zur Kontrolle des Unterschneidens der Grabenseitenwände eine Test-Ätzmaske verwendet, welche streifenartig mit unterschiedlicher Streifenbreite in Reihe parallel nebeneinander liegende einfache Gräben entstehen läßt. Durch einen Schliff senkrecht zur Scheibenoberfläche und zur Grabenlängsausdehnung kann dieses Unterätzen in Abhängigkeit von der Streifenbreite optisch erfaßt werden. Diese Methode ist nicht zerstörungsfrei und daher wegen der Beschädigung der Prozeßscheiben (Strukturdefekte und Verunreinigungen) für die Scheibenkontrolle im SOI-Prozeß nicht geeignet.
  • Um die genaue Einstellung einer Tiefenätzung in einem Widerstandsmaterial geht es in der US 6 342 401 B1 . Die Teststruktur ist so aufgebaut, daß zwischen zwei Kontakten ein langgestreckter Graben liegt. Der Wert des Widerstandes zwischen den beiden Kontakten wird exakt gemessen und ist ein Maß für die Grabentiefe. Herbei geht es um die Einstellung eines bestimmten Widerstandes zwischen zwei Kontaktpunkten, indem der elektrisch leitende Kristallbereich teilweise weggeätzt wird. Diese Verfahren ist zur einfachen Überprüfung der vollen Isolationswirkung von ringförmigen Isoliergräben nicht geeignet.
  • Um ein Tiefenmeßverfahren von Gräben, insbesondere von solchen, die auf unterschiedlichen Schichten enden, geht es in der US 6 275 297 B1 . Das eingesetzte optische Verfahren ist apparativ aufwendig. Es ist für die für SOI-Isoliergrabenätzkontrolle im SOI-Fertigungsprozeß nicht nur wegen des hohen Aufwandes sondern auch für die Einsenkungen mit sehr kleinem Aspektverhältnis nicht geeignet.
  • Die genaue Kontrolle des Ätzprozesses zur Erzeugung von Gräben in Halbleiterscheiben unter Zuhilfenahme von pn-Übergängen (Ätzung bis zum pn-Übergang) durch gleichzeitige Registratur des Sperrstromes des sperrgespannten pn-Überganges während der Ätzung ist der Gegenstand der US 6 127 237 A Dieses Verfahren ist für die Kontrolle der Ätzung von ringförmigen Isoliergräben der SOI-Technologie nicht geeignet.
  • Zweck der Erfindung ist es, die technologische Sicherheit bei der Ätzung von Isoliergräben zu erhöhen, um Ausschuß zu vermeiden bzw. Kosten zu sparen.
  • Aufgabe der Erfindung ist es, eine einfach zu handhabende und sichere Methode zur Erkennung des Zeitpunktes der Durchätzung der Isoliergräben auf die vergrabene Isolierschicht anzugeben.
  • Erfindungsgemäß wird die Aufgabe durch die Verwendung einer Teststruktur gelöst, mit eine Reihe zusammenhängender Inseln, von der jede nach der Ätzung mit einem Graben unterschiedlicher, in Stufen von Insel zu Insel zunehmender Breite unter Einschluß der in der aktiven Schaltung vorkommenden Breite umgeben ist, wobei ein Teil des umgebenden Grabens jeder Insel, mit Ausnahme derjenigen mit dem breitesten Isoliergraben, ein gemeinsames Stück mit der benachbarten Insel bildet, derart, daß dieses Teil eine größere Breite, nämlich die des Grabens mit dem nächst breiteren Maß in der Reihe hat.
  • Unter den meisten Randbedingungen ist die Ätzrate zu einem gewissen Maß von der Breite der zu ätzenden Gräben abhängig, d. h. je breiter der Graben, umso besser findet ein Austausch der Ätzspezies statt und umso größer wird die Ätzrate. So werden bei geeigneter Prozeßführung bzw. geeignetem Layout der Breiten die breiteren Gräben bereits durchgeätzt sein, während die schmalen Gräben noch nicht vollständig bis auf das vergrabene Oxid ausgeätzt sind.
  • Durch eine elektrische Messung der Leitfähigkeit jeweils zwischen zwei benachbarten Inseln über den gemeinsamen Isolationsgraben hinweg, kann eine ausreichend tiefe Ätzung überprüft und kontrolliert werden. Bei unzureichender Tiefe des Ätzprozesses, d. h. der betreffende Isolationsgraben reicht nicht bis auf das vergrabene Oxid, kann ein um Größenordnungen höherer Stromfluß bzw. kleinerer Widerstand festgestellt werden als bei ausreichender Tiefe des geätzten Grabens. Zweckmäßigerweise mißt man die Leitfähigkeit bzw. den Widerstand sukzessive zwischen den einzelnen Inseln, z. B. beginnend mit der Insel des schmalsten Grabens oder/und zwischen jeweils einer der Inseln und dem umliegenden Scheibengebiet, womit festgestellt werden kann, welche der Isolationsgräben bereits durchgeätzt sind und welche nicht. Anhand einer solchen Teststruktur kann sowohl eine ausreichend tiefe Ätzung geprüft werden (alle breiteren Gräben als der in der aktiven Schaltung verwendete Bezugsgraben und der Bezugsgraben sind durchgeätzt und die restlichen mit geringeren Breiten nicht) als auch eine unnötig lange Ätzzeit (die schmaleren Gräben als der betreffende Bezugsgraben sind durchgeätzt) festgestellt werden.
  • Beispielhaft ist eine erfindungsgemäße Teststruktur schematisch in 1 abgebildet.
  • 1 zeigt eine Reihe von zusammenhängenden quadratischen Inselgebieten. Die Umrandungen der Inselgebiete kennzeichnen die nach der Ätzung unterschiedlich breiten Isoliergrabengebiete. Die Grabenbreiten der einzelnen Inseln nehmen von A nach E zu.
  • 1a ist die Draufsicht, 1b eine Schnittdarstellung der Isoliergräben nach einer bestimmten Ätzzeit.
  • 1
  • 1
    isolierende Schicht, z. B. SiO2
    2
    aktive Si-Schicht
    A-E
    Inseln, umgeben von Gräben unterschiedlicher Breite

Claims (1)

  1. Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer auf eine SOI-Scheibe aufgebrachten Teststruktur, mit den Schritten: Aufbringen der Teststruktur auf die SOI-Scheibe mittels Isoliergrabenätzung, die zu einer Reihe zusammenhängender Inseln (A-E) führt, von der jede mit einem Graben unterschiedlicher, in Stufen von Insel zu Insel zunehmender Breite umgeben ist, wobei die in der aktiven Schaltung vorkommende relevante Isoliergrabenbreite als Breite eingeschlossen ist, und ein Teil des umgebenden Grabens jeder Insel mit Ausnahme derjenigen mit dem breitesten Isoliergraben, ein gemeinsame Stück mit dem Graben der benachbarten Insel bildet, derart, dass dieses Teil die größere Breite des benachbarten Grabens mit dem nächst größeren Breitenmaß in der Reihe hat; und Überprüfung der Isoliergrabenätzungen nach Abschluss des Ätzvorganges durch eine Überprüfung des elektrischen Widerstandes sukzessive zwischen jeweils zwei benachbarten Inseln oder zwischen einer Insel und der Umgebung der Insel außerhalb der Teststruktur; und Beurteilung der hinreichenden Tiefe der geätzten Isoliergräben mittels der Größe des Widerstandes.
DE2003117748 2003-04-17 2003-04-17 Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur Expired - Lifetime DE10317748B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE2003117748 DE10317748B4 (de) 2003-04-17 2003-04-17 Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur
EP04728158A EP1614155A2 (de) 2003-04-17 2004-04-19 Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren
PCT/DE2004/000815 WO2004095570A2 (de) 2003-04-17 2004-04-19 Teststruktur zur elektrischen ueberpruefung der tiefen von trench-aetzungen in einem soi wafer und zugehoerige arbeitsverfahren
US10/552,984 US7588948B2 (en) 2003-04-17 2004-04-19 Test structure for electrically verifying the depths of trench-etching in an SOI wafer, and associated working methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003117748 DE10317748B4 (de) 2003-04-17 2003-04-17 Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur

Publications (2)

Publication Number Publication Date
DE10317748A1 DE10317748A1 (de) 2004-11-11
DE10317748B4 true DE10317748B4 (de) 2008-10-30

Family

ID=33154278

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003117748 Expired - Lifetime DE10317748B4 (de) 2003-04-17 2003-04-17 Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur

Country Status (1)

Country Link
DE (1) DE10317748B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105255A1 (de) 2016-03-21 2017-09-21 X-Fab Semiconductor Foundries Ag Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006051942A1 (de) * 2006-11-01 2008-05-08 Sulfurcell Solartechnik Gmbh Verfahren zur Messung des Schichtwiderstandes von mindestens zweischichtigen elektronischen Bauelementen über Trenngräben
JP6885456B2 (ja) * 2017-02-22 2021-06-16 新東工業株式会社 テストシステム
CN113611626B (zh) * 2021-08-04 2024-02-27 上海信及光子集成技术有限公司 一种在线检测硅槽刻蚀深度的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071822A (en) * 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
US6127237A (en) * 1998-03-04 2000-10-03 Kabushiki Kaisha Toshiba Etching end point detecting method based on junction current measurement and etching apparatus
US6275297B1 (en) * 1998-08-19 2001-08-14 Sc Technology Method of measuring depths of structures on a semiconductor substrate
US6342401B1 (en) * 2001-01-29 2002-01-29 Hewlett-Packard Company Test structures for silicon etching
EP1184902A1 (de) * 2000-08-31 2002-03-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Bildung eines Isolationsgrabens in einem SOI-Substrat
EP1220312A1 (de) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6127237A (en) * 1998-03-04 2000-10-03 Kabushiki Kaisha Toshiba Etching end point detecting method based on junction current measurement and etching apparatus
US6071822A (en) * 1998-06-08 2000-06-06 Plasma-Therm, Inc. Etching process for producing substantially undercut free silicon on insulator structures
US6275297B1 (en) * 1998-08-19 2001-08-14 Sc Technology Method of measuring depths of structures on a semiconductor substrate
EP1184902A1 (de) * 2000-08-31 2002-03-06 Matsushita Electric Industrial Co., Ltd. Verfahren zur Bildung eines Isolationsgrabens in einem SOI-Substrat
EP1220312A1 (de) * 2000-12-29 2002-07-03 STMicroelectronics S.r.l. Verfahren zur Integration eines Halbleiterbauelements auf einem SOI Substrat mit mindestens einer dielektrisch isolierten Wanne
US6342401B1 (en) * 2001-01-29 2002-01-29 Hewlett-Packard Company Test structures for silicon etching

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105255A1 (de) 2016-03-21 2017-09-21 X-Fab Semiconductor Foundries Ag Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat
DE102016105255B4 (de) 2016-03-21 2020-06-18 X-Fab Semiconductor Foundries Ag Verfahren zur Erzeugung von Isolationsgräben unterschiedlicher Tiefe in einem Halbleitersubstrat

Also Published As

Publication number Publication date
DE10317748A1 (de) 2004-11-11

Similar Documents

Publication Publication Date Title
DE102014107003B4 (de) Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
US20140147943A1 (en) Method for Determining Carrier Concentrations in Semiconductor Fins
US7176485B2 (en) Damascene resistor and method for measuring the width of same
DE10317748B4 (de) Verfahren zur Überprüfung von Isoliergrabenätzungen in SOI-Scheiben mittels einer Teststruktur
CN102339815A (zh) 一种用于分析通孔型金属互连的电迁移可靠性的测试结构
CN101459044B (zh) 化学机械抛光中凹陷现象检测单元、制作方法及检测方法
DE102006046869A1 (de) Verfahren und Vorrichtung zur Herstellung einer Halbleitervorrichtung
KR20090069359A (ko) 반도체 소자의 테스트 패턴 및 그 제조 방법
US3650020A (en) Method of monitoring semiconductor device fabrication
US7588948B2 (en) Test structure for electrically verifying the depths of trench-etching in an SOI wafer, and associated working methods
KR101030295B1 (ko) 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
JP3946835B2 (ja) クラック防止パターンを有する半導体素子の製造方法
KR20030042675A (ko) 테스트 패턴 형성 방법, 그를 이용한 식각 특성 측정 방법및 회로
US6677766B2 (en) Shallow trench isolation step height detection method
CN104425455B (zh) 浅沟槽隔离结构边沟问题的测试结构和方法
CN113496904A (zh) 功率器件套刻偏差电性测量结构及方法
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
US6828647B2 (en) Structure for determining edges of regions in a semiconductor wafer
JP6292929B2 (ja) 半導体装置、その半導体装置の製造方法および検査方法
DE102004046174B4 (de) Integrierter BiCMOS-Halbleiterschaltkreis
US20160351456A1 (en) Test pattern structure for monitoring semiconductor fabrication process
DE10206150B4 (de) Prozesslinieninterne Detektionsvorrichtung für Defekte in selbstjustierten Kontakten und Verfahren zur Herstellung derselben
JP3440920B2 (ja) 半導体装置の検査パターン及び半導体装置の製造工程管理方法
CN118173539A (zh) 一种测试结构版图、测试结构及测试方法
DE19946153B4 (de) Vermeidung von Schleifriefen und Kümpelfehlern beim chemisch-mechanischen Polieren in einem Herstellungsverfahren für einen Halbleiter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE