DE102004046174B4 - Integrierter BiCMOS-Halbleiterschaltkreis - Google Patents

Integrierter BiCMOS-Halbleiterschaltkreis Download PDF

Info

Publication number
DE102004046174B4
DE102004046174B4 DE102004046174A DE102004046174A DE102004046174B4 DE 102004046174 B4 DE102004046174 B4 DE 102004046174B4 DE 102004046174 A DE102004046174 A DE 102004046174A DE 102004046174 A DE102004046174 A DE 102004046174A DE 102004046174 B4 DE102004046174 B4 DE 102004046174B4
Authority
DE
Germany
Prior art keywords
active
dummy
moat
window structures
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102004046174A
Other languages
English (en)
Other versions
DE102004046174A1 (de
Inventor
Thomas Dr. Scharnagl
Scott Balster
Michael Schmitt
Philipp Steinmann
Badih El-Kareh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102004046174A priority Critical patent/DE102004046174B4/de
Priority to US11/233,960 priority patent/US7498639B2/en
Priority to EP05108828.4A priority patent/EP1641042B1/de
Publication of DE102004046174A1 publication Critical patent/DE102004046174A1/de
Application granted granted Critical
Publication of DE102004046174B4 publication Critical patent/DE102004046174B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248Combination of bipolar and field-effect technology
    • H01L21/8249Bipolar and MOS technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

Integrierter BiCMOS-Halbleiterschaltkreis
– mit aktiven MOAT-Bereichen (20) im Silizium, wobei diese MOAT-Bereiche elektrisch aktive Bauelemente des Halbleiterschaltkreises enthalten, wobei die aktiven Bauelemente aktive Fensterstrukturen für Basis- und/oder Emitter-Fenster umfassen,
– mit Zonen, in denen Silizium zurückgelassen ist, um Dummy-MOAT-Bereiche (26) zu bilden, die keine elektrisch aktiven Bauelemente enthalten,
– und mit Isolierungsgräben (22, 24), um die aktiven MOAT-Bereiche voneinander und von den Dummy-MOAT-Bereichen zu trennen,
dadurch gekennzeichnet, dass die Dummy-MOAT-Bereiche (26) Dummy-Fensterstrukturen (34, 50) umfassen, deren Breite durch die minimale Breite der aktiven Fensterstrukturen für die Basis- und/oder Emitter-Fenster bestimmt wird.

Description

  • Die Erfindung bezieht sich auf einen integrierten BiCMOS-Halbleiterschaltkreis, der aktive MOAT-Bereiche im Silizium aufweist. Diese MOAT-Bereiche enthalten elektrisch aktive Bauelemente des Halbleiterschaltkreises, wobei die aktiven Bauelemente aktive Fensterstrukturen für Basis- und/oder Emitter-Fenster umfassen. Der Halbleiterschaltkreis hat Zonen, in denen Silizium zurückgelassen ist, um Dummy-MOAT-Bereiche zu bilden, die keine elektrisch aktiven Bauelemente enthalten. Der Halbleiterschaltkreis hat ferner Isolierungsgräben, um die aktiven MOAT-Bereiche voneinander und von den Dummy-MOAT-Bereichen zu trennen.
  • Bei der Herstellung von integrierten BiCMOS-Halbleiterschaltkreisen wird eine Mehrzahl an Silizium- und Oxidschichten auf einer Trägerscheibe aufgebracht und in aufeinander folgenden Schritten mit Muster versehen. Ein Beispiel eines solchen Schichtstapels wird in einer schematischen Schnittdarstellung in 1 der beigefügten Zeichnungen gezeigt. Beim Versehen mit Mustern bilden Schichtstapel, in 1 allgemein als 1 bezeichnet, so genannte aktive MOAT-Bereiche 2. Diese Bereiche sind Inseln, die am Ende elektrisch aktive Bauelemente des Halbleiterschaltkreises enthalten. Die aktiven MOAT-Bereiche 2 sind durch Gräben 3, die durch Ätzen in den Schichten gebildet werden, getrennt. Die Gräben sind mit einem Isoliermaterial 4, wie zum Beispiel Oxid aufgefüllt. Über einem Graben 3 kann sich eine flache Vertiefung 3a in der Oxidschicht 4 bilden. Je nach Layout des Schaltkreises kann der Abstand zwischen zwei nebeneinander liegenden aktiven MOAT-Bereichen 2 groß sein, wodurch sich ein breiter Graben 5 ergibt. Wenn die Gräben zu breit sind, treten tiefe Vertiefungen 6 in der Oxidschicht 4 auf. Diese tiefen Vertiefungen 6 stellen ein Problem dar, wenn auf einer Schicht ein CMP(Chemical Mechanical Polishing)-Verfahren angewendet wird.
  • Um das Auftreten von Vertiefungen in der Oxidschicht 4 zu vermeiden, werden so genannte Dummy-MOAT-Bereiche 7 zurückgelassen (2). Diese Bereiche 7 sind Inseln, die dafür bestimmt sind, keine elektrisch aktiven Bauelemente zu enthalten, sondern einfach nur große und tiefe Vertiefungen zu vermeiden. Im Übrigen ist die Technik zum Zurücklassen von Dummy-MOAT-Bereichen 7 nach dem Stand der Technik bekannt, um eine korrekte Planarisierung sicherzustellen.
  • Zum Ätzen von feinen Strukturen wird anisotropisches Plasmaätzen angewendet. Die Dauer des Ätzens kann vorher festgelegt werden, aber wenn die unterliegende Schicht dünn ist, z. B. eine dünne Oxidschicht, ist es unbedingt notwendig, das Ätzen rechtzeitig zu beenden, bevor das unterliegende Silizium beschädigt wird, allerdings nicht bevor die gewünschte Struktur fertig gestellt ist. Dies ist vor allem dann unerlässlich, wenn es sich um kleine Strukturen handelt. Auf Grund von Ungenauigkeiten in der Dicke der zu ätzenden Schicht und in der Zusammensetzung des Ätzmittels, kann die Berechnung der Ätzdauer nicht genau sein. Trotzdem kann die Beendigung des Ätzverfahrens genauer gesteuert werden, indem ein Endpunkt im Verfahren detektiert wird. Wie im Artikel „Tungsten silicide and tungsten polycide anisotropic dry etch process for highly controlled dimensions and profiles" von R. Bashir u. a. im Journal J. Vac. Sci. Technol., Vol. 16(4), Jul/Aug 1998, Seiten 2118–2120 und in US B2-6,444,542 erläutert, kann der Endpunkt des Ätzverfahrens durch eine Änderung der Zusammensetzung der optischen Strahlung durch optische Emissionsspektroskopie detektiert werden, durch die Plasma-Eigenschaften, d. h. Hochfrequenzoberschwingungen, oder den Entladestrom oder durch eine Änderung der Reflexionseigenschaften der Scheibe, wenn das Ätzverfahren die unterliegende Schicht erreicht. Das Erreichen einer Oxidschicht kann auch als Endpunktbestätigung verwendet werden ( US-A-5,496,764 ). Wenn aber die zu ätzende Oberfläche im Vergleich zur Gesamtscheibenfläche sehr klein ist, ist eine Detektion des Endpunktes des Ätzverfahrens mit diesem Verfahren nicht mehr möglich.
  • In US-A-6,004,829 wird beabsichtigt, die zu ätzende Oberfläche durch Einfügen zusätzlicher Zwischenflächen bei der Bildung eines EPROM-Bauelements zu vergrößern. Es ist jedoch wohl bekannt, dass große Flächen eine höhere Ätzgeschwindigkeit als kleine Strukturen aufweisen. Wenn nun die zu ätzenden Fensterstrukturen sehr klein und empfindlich sind und Dummy-Oberflächen zur Endpunktdetektion verwendet werden, tritt das Ätzendpunktsignal zu früh auf, so dass der optimale Zeitpunkt, an dem das Ätzverfahren beendet werden sollte, nicht mit ausreichender Präzision bestimmt werden kann.
  • Die Erfindung liefert einen integrierten BiCMOS-Halbleiter mit akkurat geätzten, sehr kleinen Geometrien.
  • Konkret wird ein integrierter BiCMOS-Halbleiterschaltkreis mit aktiven MOAT-Bereichen im Silizium geliefert. Die aktiven MOAT-Bereiche enthalten elektrisch aktive Bauelemente des Halbleiterschaltkreises. Die aktiven Bauelemente umfassen aktive Fensterstrukturen für Basis- und/oder Emitter-Fenster. Der Halbleiterschaltkreis hat ferner Zonen, in denen Silizium zurückgelassen ist, um Dummy-MOAT-Bereiche zu bilden, die keine elektrisch aktiven Bauelemente enthalten, und Isolierungsgräben, um die aktiven MOAT-Bereiche voneinander und von den Dummy-MOAT-Bereichen zu trennen. Die Dummy-MOAT-Bereiche umfassen Dummy-Fensterstrukturen, deren Breite durch die minimale Breite der aktiven Fensterstrukturen für die Basis- und/oder Emitter-Fenster bestimmt sind.
  • Beim Herstellungsverfahren dieses integrierten BiCMOS-Schaltkreises werden die aktiven Fensterstrukturen für Basis- und/oder Emitter-Fenster in den aktiven MOAT-Bereichen und die Dummy-Fenster-Strukturen in den Dummy-MOAT-Bereichen, die ähnliche geometrische Abmessungen und Formen aufweisen, gleichzeitig gebildet. Die Gesamtfläche der dem Ätzmittel ausgesetzten Fensterstrukturen wird durch das Vorhandensein von sowohl aktiven als auch Dummy-Fensterstrukturen bedeutend erhöht. Deshalb kann ein Signal für die Endpunktdetektion sehr viel klarer detektiert werden als in einem Fall, in dem lediglich kleine aktive Fensterstrukturen geätzt werden. Da die Dummy-Fensterstrukturen eine ähnliche geometrische Form und Größe wie die aktiven Fensterstrukturen aufweisen, ist das Signal zur Detektion des Ätzendpunktes für die kleinen Strukturen deutlich und nicht durch den Effekt einer unterschiedlichen Ätzeigenschaft unscharf, wie es der Fall wäre, wenn grobe oder große Dummy-Strukturen verwendet würden. Somit wird der optimale Zeitpunkt, an dem das Ätzverfahren beendet werden soll, präzise durch das Endpunktsignal bestimmt. Der integrierte Schaltkreis gemäß der Erfindung kann mit hoher Präzision hergestellt werden, wobei Überätzen und große Unterätzung vermieden werden, was andernfalls in einer Erhöhung des Emitter-Basis-Leckverlusts und einer ausgeweiteten Emittergröße enden würde, und letztendlich eine große Variabilität der bipolaren Parameter verursachen würde. Der vorgeschlagene integrierte Schaltkreis sorgt für eine zuverlässige Detektion des Ätzendpunktes bei sehr kleinen Strukturen unabhängig von der Strukturgröße.
  • Die Gesamtoberfläche der Dummy-Fensterstrukturen sollte vorzugsweise die Oberfläche der tatsächlichen Fensterstrukturen um mindestens eine Größenordnung überschreiten, um dadurch die Präzision der Bestimmung des Endpunktes des Ätzverfahrens zu erhöhen.
  • In einem Ausführungsbeispiel der Erfindung sind die Dummy-Fensterstrukturen in den Schichten, in denen aktive Basis-Fenster in den aktiven MOAT-Bereichen gebildet werden, und die Dummy-Strukturen in den Schichten, in denen aktive Emitter-Fenster in den aktiven MOAT-Bereichen gebildet werden, innerhalb der MOAT-Bereiche gestapelt. Dies sorgt für einen sehr wirtschaftlichen Verbrauch des MOAT-Bereichs. Das zuverlässige Detektionsschema des Ätzendpunktes kann auf ein Damebrettmuster erweitert werden, um insgesamt vier sequentielle Ätzverfahren mit Endpunkten zu ermöglichen, nämlich Emitter- und Basis-Öffnungen für NPN und PNP, ohne dass zusätzliche MOAT-Bereiche erforderlich wären.
  • Die Erfindung wird nun unter Bezugnahme auf die Zeichnungen ausführlicher erläutert:
  • 1 zeigt eine schematische Schnittdarstellung eines ersten integrierten Halbleiterschaltkreises nach dem Stand der Technik.
  • 2 zeigt eine schematische Schnittdarstellung eines zweiten integrierten Halbleiterschaltkreises nach dem Stand der Technik.
  • 3 zeigt eine schematische Schnittdarstellung eines integrierten Halbleiterschaltkreises gemäß der Erfindung in einem ersten Schritt eines Herstellungsverfahrens.
  • 4 zeigt eine schematische Schnittdarstellung des integrierten Halbleiterschaltkreises aus 3 in einem zweiten Schritt des Herstellungsverfahrens.
  • 5 zeigt eine schematische Schnittdarstellung des integrierten Halbleiterschaltkreises aus 3 in einem dritten Schritt des Herstellungsverfahrens.
  • 6 zeigt eine schematische Schnittdarstellung des integrierten Halbleiterschaltkreises aus 3 in einem vierten Schritt des Herstellungsverfahrens.
  • 7 zeigt eine schematische Schnittdarstellung eines integrierten Halbleiterschaltkreises einschließlich einer Mehrzahl an Dummy-Fensterstrukturen.
  • 8 zeigt das Layout der Reihe an Dummy-Fensterstrukturen aus 7.
  • 9 zeigt drei Diagramme, die Signale veranschaulichen, die sich aus der Überwachung der Zusammensetzung des Ätzmediums ergeben, auf Basis der charakteristischen Plasma-Emission in Abhängigkeit von der Zeit aufgezeichnet.
  • Unter Bezugnahme nun auf 3 bis 6 wird ein integrierter BiCMOS-Halbleiterschaltkreis 10 gemäß der Erfindung in einem photolithographischen Herstellungsverfahren veranschaulicht.
  • In 3 wird der integrierte Halbleiterschaltkreis 10 in einer Querschnittsansicht gezeigt. Der integrierte Halbleiterschaltkreis 10 befindet sich in einem Verfahrens-Zwischenschritt und hat bereits mehrere Verfahrensschritte durchlaufen, die dem Fachmann bekannt und für das Verständnis der vorliegenden Erfindung nicht von Interesse sind.
  • In der veranschaulichten Verfahrensstufe umfasst der integrierte Halbleiterschaltkreis 10 eine Trägerscheibe 12, die mit einer vergrabenen Oxidschicht (BOX) 14 bedeckt ist. Die BOX 14 trägt eine Einkristall-Siliziumschicht 16. Die Siliziumschicht 16 ist in Inseln 18 aufgeteilt, die aktive MOAT-Bereiche 20 bilden, die am Ende elektrisch aktive Bauelemente (in den Figuren nicht gezeigt) des Halbleiterschaltkreises enthalten. Die Inseln 18 sind durch tiefe Gräben 22 und flache Gräben 24, die mit Oxid aufgefüllt sind, getrennt um die aktiven MOAT-Bereiche 20 voneinander zu isolieren. Weitere Inseln bleiben übrig und bilden Dummy-MOAT-Bereiche 26, um bei einem CMP(Chemical Mechanical Polishing)-Verfahren eine korrekte Planarisierung sicherzustellen. Auf den aktiven MOAT-Bereichen 20 und den Dummy-MOAT-Bereichen 26 wird eine dünne Gate-Oxidschicht 30 gezogen und dann mit einer dünnen Polysiliziumschicht 32 bedeckt. Die dünne Polysiliziumschicht 32 stellt den ersten Teil von CMOS-Polysilizium-Gates auf dem Chip dar.
  • Im Folgenden wird die Schaffung der Dummy-Strukturen im Dummy-MOAT-Bereich 26 erläutert.
  • In 4 wird die Polysiliziumschicht 32 mit einem Muster versehen und geätzt, um Basis-Fensterstrukturen (nicht gezeigt) in den aktiven MOAT- Bereichen 20 zu bilden. Das Ätzen muss abgeschlossen sein und sofort beendet werden, wenn das Gate-Oxid 30 erreicht wird. Deshalb werden gemäß der Erfindung Dummy-Basis-Fensterstrukturen 34 in den Dummy-MOAT-Bereichen 26 gleichzeitig mit den aktiven Basis-Fensterstrukturen in den aktiven MOAT-Bereichen 20 geschaffen. Diese Dummy-Basis-Fensterstrukturen 34 haben geometrische Abmessungen und Formen, die ähnlich wie diejenigen der aktiven Basis-Fensterstrukturen in den aktiven MOAT-Bereichen 20 sind.
  • Nach dem Versehen der Bereiche mit Basis-Fensterstrukturmustern wird die restliche dünne Oxidschicht 30 innerhalb der aktiven Basis-Fensterstrukturen und der Dummy-Basis-Fensterstrukturen 34 (5) zum Beispiel durch Nassätzen entfernt. Dann wird eine Basis-Silizium-/Polysiliziumschicht aufgebracht. Diese Ablagerung wächst als eine Einkristall-Siliziumschicht 36 auf dem ungeschützten Einkristall-Silizium 16 in den aktiven Basis-Fensterstrukturen der aktiven MOAT-Bereiche 20 und in den Dummy-Basis-Fensterstrukturen 34 der Dummy-MOAT-Bereiche 26, während sie auf der restlichen Polysiliziumschicht 32 und den ungeschützten flachen Gräben 24 als eine polykristalline Siliziumschicht 38 wächst. Die Siliziumschichten 36, 38 werden dann mit einem Schirmoxid 40 als Vorbereitung für die Implantation und für den nächsten Schritt der Versehung mit Muster bedeckt.
  • Das Schirmoxid 40 wird entfernt, und ein Interpoly-Isolatorstapel 42 wird aufgebracht (6). Der Interpoly-Isolatorstapel 42 umfasst eine dünne Oxidschicht 44, die mit einer Nitridschicht 46 bedeckt ist. Dann wird eine Photolackschicht 48 aufgebracht und mit Muster versehen, um aktive Emitter-Fensterstrukturen (nicht gezeigt) im Interpoly-Isolatorstapel 42 zu schaffen. Wiederum ist es extrem wichtig, den Endpunkt dieses Schritts zu detektieren, da eine definierte Dicke der Oxidschicht 44 in den aktiven Emitter-Fensterstrukturen übrig bleiben muss. Daher werden gemäß der Erfindung Dummy-Emitter-Fensterstrukturen 50 in den Dummy-MOAT-Bereichen 26 gleichzeitig mit den aktiven Emitter-Fensterstrukturen in den aktiven MOAT-Bereichen 20 geschaffen. Wiederum haben diese Dummy-Emitter-Fensterstrukturen 50 geometrische Abmessungen und Formen, die ähnlich wie diejenigen der aktiven Emitter-Fensterstrukturen in den aktiven MOAT-Bereichen 20 sind.
  • In 6 ist aus Gründen einer klaren Darstellung nur ein Dummy-Emitter-Fenster 50 eingezeichnet. Im wirklichen Verfahren werden jedoch mehrere Durmmy-Emitter-Fensterstrukturen 50 geschaffen, wie es als Beispiel in 7 gezeigt wird.
  • 8 zeigt ein Beispiel eines Layout-Musters 60 für eine Mehrzahl an Dummy-Emitter-Fensterstrukturen 50. In 8 wird auch der Umriss des Dummy-MOAT-Bereichs in strichpunktierten Linien gezeigt. Ferner wird der Umriss der Basis-Polysiliziumschicht 36 in strichdoppelpunktierten Linien angezeigt, da die Dummy-Emitter-Fensterstrukturen 50 über den Dummy-Basis-Fensterstrukturen gestapelt sind. Somit können die Dummy-Fensterstrukturen zur Endpunktdetektion während des Ätzens von aktiven Basis-Fenstern und während des Ätzens von aktiven Emitter-Fenstern innerhalb derselben Dummy-MOAT-Bereiche angeordnet sein.
  • Die Abmessungen a und b werden durch die minimale Breite der aktiven Fensterstrukturen auf dem Chip bestimmt. Die Länge c der Dummy-Fensterstrukturen ist regulierbar und hängt von der Größe der Dummy-MOAT-Bereiche ab.
  • Die Dummy-Basis- und/oder -Emitter-Fensterstrukturen, z. B. das in 8 veranschaulichte Layout, werden vorzugsweise auf so viele Dummy-MOAT-Bereiche 26 angewendet, wie auf der Scheibe verfügbar sind. Der Anteil der Fläche, die von den Emittern auf den BiCMOS-Chips eingenommen wird, liegt weit unter 1%. Die Verwendung einer bedeutenden Anzahl an Dummy-Fensterstrukturen kann den Anteil der für das Ätzen verfügbaren Gesamtoberfläche auf 3–5% erhöhen. Als Folge dessen führt ein Signal von der Überwachung des Ätzverfahrens zu deutlich bedeutenderen Änderungen, wenn die kleinen Strukturen vollendet sind, wodurch eine zuverlässige Detektion des optimalen Ätzendpunktes ermöglicht wird.
  • Während eines Ätzverfahrens gemäß den oben beschriebenen Methoden kann die Zusammensetzung des Ätzmediums durch dessen charakteristische Plasma-Emission überwacht werden. 9 zeigt schematisch die Zusammensetzung comp des überwachten Ätzmediums als eine Funktion dessen charakteristischer Plasma-Emission im Zeitablauf t für verschiedene Konfigurationen. Der optimale Ätzendpunkt für die kleinen Strukturen in der bestimmten Konfiguration ist in den Figuren durch Topt angegeben.
  • Wenn gemäß dem Stand der Technik keine Dummy-Fenster angewendet wurden, gibt es kein Endpunktsignal (9a), wenn das Ätzmedium die Oxidschicht erreicht. Die Änderung in der Zusammensetzung des Ätzmediums kann nicht gemessen werden, da der Anteil der Fläche, die von den aktiven Fensterstrukturen eingenommen wird, im Vergleich zur verfügbaren Gesamtfläche nur einige tausendstel beträgt.
  • Wenn in der Scheibe große Dummy-Bereiche ohne Fensterstrukturen bereitgestellt werden, wie bereits in der Literatur vorgeschlagen, zeigt die Überwachung der Ätzmittelzusammensetzung ein Signal wie das in 9b. Das Endpunktsignal E0 tritt hier zu früh und vor dem optimalen Zeitpunkt zur Beendigung des Ätzverfahrens der kleinen Fensterstrukturen auf, da das Ätzen von großen Flächen anders als das für dünne Fensterstrukturen verläuft.
  • 9c zeigt, dass durch die Verwendung von Dummy-Fensterstrukturen gemäß der Erfindung der optimale Zeitpunkt, an dem der Ätzvorgang beendet werden sollte, durch das Endpunktsignal E0 präzise bestimmt werden kann.

Claims (3)

  1. Integrierter BiCMOS-Halbleiterschaltkreis – mit aktiven MOAT-Bereichen (20) im Silizium, wobei diese MOAT-Bereiche elektrisch aktive Bauelemente des Halbleiterschaltkreises enthalten, wobei die aktiven Bauelemente aktive Fensterstrukturen für Basis- und/oder Emitter-Fenster umfassen, – mit Zonen, in denen Silizium zurückgelassen ist, um Dummy-MOAT-Bereiche (26) zu bilden, die keine elektrisch aktiven Bauelemente enthalten, – und mit Isolierungsgräben (22, 24), um die aktiven MOAT-Bereiche voneinander und von den Dummy-MOAT-Bereichen zu trennen, dadurch gekennzeichnet, dass die Dummy-MOAT-Bereiche (26) Dummy-Fensterstrukturen (34, 50) umfassen, deren Breite durch die minimale Breite der aktiven Fensterstrukturen für die Basis- und/oder Emitter-Fenster bestimmt wird.
  2. Integrierter BiCMOS-Halbleiterschaltkreis gemäß Anspruch 1, bei dem die Gesamtoberfläche der Dummy-Fensterstrukturen in den Dummy-MOAT-Bereichen die Gesamtfläche der aktiven Fensterstrukturen in den aktiven MOAT-Bereichen um mindestens eine Größenordnung überschreitet.
  3. Integrierter BiCMOS-Halbleiterschaltkreis gemäß einem der vorhergehenden Ansprüche, bei dem die Dummy-Basis-Fensterstrukturen (34) in den Schichten (32), in denen aktive Basis-Fenster in den aktiven MOAT-Bereichen (20) sind und die Dummy-Emitter-Fensterstrukturen (50) in den Schichten (42), in denen aktive Emitter-Fenster in den aktiven MOAT- Bereichen (20) innerhalb der Dummy-MOAT-Bereiche (26) gestapelt werden.
DE102004046174A 2004-09-23 2004-09-23 Integrierter BiCMOS-Halbleiterschaltkreis Expired - Fee Related DE102004046174B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004046174A DE102004046174B4 (de) 2004-09-23 2004-09-23 Integrierter BiCMOS-Halbleiterschaltkreis
US11/233,960 US7498639B2 (en) 2004-09-23 2005-09-23 Integrated BiCMOS semiconductor circuit
EP05108828.4A EP1641042B1 (de) 2004-09-23 2005-09-23 Integrierte BICMOS Halbleiterschaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004046174A DE102004046174B4 (de) 2004-09-23 2004-09-23 Integrierter BiCMOS-Halbleiterschaltkreis

Publications (2)

Publication Number Publication Date
DE102004046174A1 DE102004046174A1 (de) 2006-04-13
DE102004046174B4 true DE102004046174B4 (de) 2008-12-11

Family

ID=35636690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004046174A Expired - Fee Related DE102004046174B4 (de) 2004-09-23 2004-09-23 Integrierter BiCMOS-Halbleiterschaltkreis

Country Status (3)

Country Link
US (1) US7498639B2 (de)
EP (1) EP1641042B1 (de)
DE (1) DE102004046174B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829430B2 (en) * 2007-12-31 2010-11-09 Texas Instruments Incorporated Methods for preparing and devices with treated dummy moats

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496764A (en) * 1994-07-05 1996-03-05 Motorola, Inc. Process for forming a semiconductor region adjacent to an insulating layer
US6004829A (en) * 1997-09-12 1999-12-21 Taiwan Semiconductor Manufacturing Company Method of increasing end point detection capability of reactive ion etching by adding pad area
US6444542B2 (en) * 1998-09-09 2002-09-03 Texas Instruments Incorporated Integrated circuit and method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326726A (en) * 1990-08-17 1994-07-05 Analog Devices, Inc. Method for fabricating monolithic chip containing integrated circuitry and suspended microstructure
US5747380A (en) * 1996-02-26 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Robust end-point detection for contact and via etching
US6214699B1 (en) * 1998-04-01 2001-04-10 Texas Instruments Incorporated Method for forming an isolation structure in a substrate
TW503505B (en) * 2001-11-05 2002-09-21 Taiwan Semiconductor Mfg Etching endpoint control method of two equivalent layers
US20040043618A1 (en) * 2002-08-28 2004-03-04 Advanced Micro Devices, Inc. Method for endpoint detection during etch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5496764A (en) * 1994-07-05 1996-03-05 Motorola, Inc. Process for forming a semiconductor region adjacent to an insulating layer
US6004829A (en) * 1997-09-12 1999-12-21 Taiwan Semiconductor Manufacturing Company Method of increasing end point detection capability of reactive ion etching by adding pad area
US6444542B2 (en) * 1998-09-09 2002-09-03 Texas Instruments Incorporated Integrated circuit and method

Also Published As

Publication number Publication date
EP1641042A2 (de) 2006-03-29
EP1641042A3 (de) 2008-12-03
US20060073672A1 (en) 2006-04-06
DE102004046174A1 (de) 2006-04-13
US7498639B2 (en) 2009-03-03
EP1641042B1 (de) 2017-01-11

Similar Documents

Publication Publication Date Title
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
DE4310954C2 (de) Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat
DE69119871T2 (de) Verfahren zum Ätzen von Schichten mit vorgegebener Tiefe in integrierten Schaltungen
DE69610252T2 (de) Verfahren zum Zurückätzen einer Schicht auf einem Substrat
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE102008048651B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit zwei Kondensatoren
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE69232041T2 (de) Verfahren zur Herstellung einer planarisierten Isolation für CMOS-Anordnungen
DE102012109355A1 (de) Prüfprozess für Halbleiterbauelemente
DE102020008064B4 (de) Tiefe grabenisolationsstruktur und verfahren zu deren herstellung
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE102013114218A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleiterwerkstück
WO2007068590A1 (de) Mikromechanisches bauelement und herstellungsverfahren
DE102016112389A1 (de) Verfahren zur Verwendung beim Herstellen eines Halbleiterbauelement-Die
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE69935291T2 (de) Verfahren zur Optimierung von Metall-CMP-Prozessen
DE102014112690A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE68917003T2 (de) Verfahren zur Herstellung von Halbleiterbauelementen, die gegen Musterverunreinigungen geschützt sind.
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE10393364B4 (de) Lochmikrosonde unter Nutzung einer MEMS-Technik und ein Verfahren zur Herstellung derselben
EP0656651A2 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung
DE102012209838A1 (de) Halbleiterdrucksensor und Verfahren zum Herstellen eines Halbleiterdrucksensors
DE69025888T2 (de) Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut
DE102010029528A1 (de) Halbleiterbauelement mit einer Chipumrandung mit gradueller Strukturdichte
DE19653632A1 (de) Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee