DE19653632A1 - Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben - Google Patents
Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselbenInfo
- Publication number
- DE19653632A1 DE19653632A1 DE19653632A DE19653632A DE19653632A1 DE 19653632 A1 DE19653632 A1 DE 19653632A1 DE 19653632 A DE19653632 A DE 19653632A DE 19653632 A DE19653632 A DE 19653632A DE 19653632 A1 DE19653632 A1 DE 19653632A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- wafer
- oxide layer
- doped oxide
- handling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000012212 insulator Substances 0.000 title claims description 7
- 229910052710 silicon Inorganic materials 0.000 title claims description 4
- 239000010703 silicon Substances 0.000 title claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 3
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000002019 doping agent Substances 0.000 claims abstract description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 2
- 235000012431 wafers Nutrition 0.000 abstract description 54
- 239000002245 particle Substances 0.000 abstract description 12
- 239000005388 borosilicate glass Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Description
Die vorliegende Erfindung betrifft ein Silizium-auf-Isolator("SOI")-Substrat und insbesonde
re ein SOI-Substrat gemäß dem Anspruch 1 mit einer Si-Einrichtungsschicht einer gleich
mäßigen Dicke, und ein Verfahren zur Herstellung des SOI-Substrats gemäß den An
sprüchen 9 bzw. 19.
Im allgemeinen wird bei einem Herstellungsverfahren für einen komplementären Metall-Oxid-Halbleiter
("CMOS")-Transistor ein Trennbereich mit einer großen Fläche benötigt,
um die Einrichtungen zu trennen und das Aufschnappen bzw. Aufgehen eines CMOS-Tran
sistors zu verhindern. Es gibt jedoch Probleme dahingehend, daß ein Trennbereich mit ei
ner großen Fläche zu verringerten bzw. vergrößerten Chip-Abmessungen und einer verrin
gerten Integration der Einrichtungen führt.
Eine SOI-Technik ist im Hinblick auf die obigen Probleme vorgeschlagen worden. Mit der
vollständigen Trennung zwischen Einrichtungen verhindert ein SOI-Substrat, daß eine ver
grabene isolierende Schicht zwischen einem Si-Handhabungswafer und einen Si-Einrich
tungswafer eingeschichtet bzw. eingebettet hat, das Öffnen bzw. Aufmachen eines CMOS-Transistors
und ermöglicht eine hohe Betriebsgeschwindigkeit der Einrichtungen.
Eines der Herstellungsverfahren des SOI-Substrats ist eine Trennung durch ein Sauerstoff
implantationsverfahren ("SIMOX-Verfahren"), bei dem Sauerstoffionen in ein Si-Substrat
implantiert werden. Das SIMOX-Verfahren hat jedoch einen Nachteil, in dem eine Verset
zung bzw. Verrückung in einer Oberfläche einer Si-Schicht leicht auftritt, wenn Sauerstoff
ionen implantiert werden, wodurch eine große Menge an Leckstrom erzeugt wird. Deshalb
ist es schwierig die Dicke der Si-Einrichtungsschicht zu steuern, wenn eine Einrichtung
ausgebildet werden soll.
Ein anderes verfügbares Verfahren zur Herstellung ist eine Verbindungs- und Rückätztech
nik für Silizium auf einem Isolator ("BESOI-Technik"), bei der ein Si-Einrichtungswafer
auf einen Si-Handhabungswafer gebondet bzw. damit verbunden wird, wobei eine isolieren
de Schicht an jedem Wafer ausgebildet wird, und der Si-Einrichtungswafer dann zu einer
Si-Einrichtungsschicht zurückgeätzt bzw. weggeätzt wird.
Bezugnehmend auf Fig. 2A werden ein Si-Einrichtungswafer 20 und ein Si-Handhabungs- bzw.
Trägerwafer 21 vorgesehen. Eine erste vergrabene isolierende Schicht 22A wird auf
der Oberfläche des Si-Einrichtungswafers 20 ausgebildet bzw. eine zweite vergrabene iso
lierende Schicht 22B wird auf der Oberfläche des Si-Handhabungswafers 21 durch eine
Oxidation ausgebildet. Die vergrabene isolierende Schicht kann entweder durch Oxidation
auf den Si-Einrichtungswafer 20 oder den Si-Handhabungswafer 21 ausgebildet werden.
Bezugnehmend auf Fig. 2B werden der Handhabungs- bzw. Trägerwafer 21 und der Ein
richtungswafer 20 durch schmelzen verbunden bzw. durch eine Verschmelzung verbunden,
wobei die vergrabenen isolierenden Schichten 22A und 22B zwischen diesen vorkommen.
Als nächstes wird das meiste der Einrichtungsschicht 20 bis zu einer vorbestimmten Dicke
durch Schleif- und Läppverfahren entfernt bzw. weggeätzt, und wird dann chemisch und
mechanisch bis zu einem Grad hoher Genauigkeit poliert, wodurch eine Si-Einrichtungs
schicht 20A ausgebildet wird. Folglich weist ein SOI-Substrat 30 den Si-Handhabungswafer
21, eine isolierende Schicht 22, die die erste vergrabene isolierende Schicht 22A und die
zweite vergrabene isolierende Schicht 22B aufweist bzw. daraus besteht, und die Si-Einrich
tungsschicht 20A auf.
Jedoch können beim Ausbilden des SOI-Substrats 30 durch das Verbindungsverfahren Teil
chen 200 auf der Oberfläche der ersten vergrabenen isolierenden Schicht 22A oder der
zweiten vergrabenen isolierenden Schicht 22B, wie in Fig. 3A gezeigt, zugegen sein. Falls
folglich die Teilchen bzw. Partikel 200 nicht von der Oberfläche der ersten vergrabenen
isolierenden Schicht 22A oder der zweiten vergrabenen isolierenden Schicht 22B entfernt
werden, hat die ausgebildete Si-Einrichtungsschicht 20A eine ungleichmäßige Dicke, wie es
in Fig. 3B gezeigt ist.
Wenn folglich im allgemeinen die vergrabenen isolierenden Schichten 22A und 22B aus ei
nem Siliziumdioxid hergestellt sind, das eine hervorragende Abdeckung bewerkstelligt, hat
te die vergrabene isolierende Schicht 22 eine Topologie, die der Verrückung bzw. Verset
zung, die durch das Partikel bzw. Teilchen 200 veranlaßt ist, entspricht. Im Ergebnis weist
die darunterliegende vergrabene isolierende Schicht 22 eine Topologie bzw. flächenmäßige
Geographie auf. Wenn folglich der Si-Einrichtungswafer 20 chemisch und mechanisch po
liert wird, um die Si-Einrichtungsschicht 20A, die eine ebene Oberfläche hat, zu bilden, ist
die Dicke der Si-Einrichtungsschicht 20A teilweise unterschiedlich.
Wie oben beschrieben, ist es schwierig eine Einrichtung in der Si-Einrichtungsschicht 20A
auszubilden, weil die Dicke der Si-Einrichtungsschicht 20A ungleichmäßig ist. Insbesondere
ist es schwierig, die Tiefe eines Kontaktbereichs in der Einrichtung, die in der Si-Einrich
tungsschicht ausgebildet wird, die eine ungleichmäßige Dicke hat, zu steuern. Folglich wird
der Kontaktwiderstand erhöht und es wird eine Durchlöcherung erzeugt.
Es ist eine Aufgabe der vorliegenden Erfindung, die oben aufgezeigten Nachteile des Stan
des der Technik soweit als möglich zu beseitigen bzw. wenigstens teilweise zu beseitigen.
Es ist weiterhin eine Aufgabe der vorliegenden Erfindung, ein SOI-Substrat vorzusehen, das
eine Si-Einrichtungsschicht mit einer gleichmäßigen Dicke hat, wo eine Einrichtung auszu
bilden ist, ungeachtet der Gegenwart von Teilchen bzw. Partikeln auf der Oberfläche einer
vergrabenen isolierenden Schicht. Ferner soll ein Verfahren zur Herstellung eines SOI-Sub
strats zur Verfügung gestellt werden.
Die vorgenannten Aufgaben werden wenigstens teilweise durch die in den unabhängigen
Ansprüchen 1, 9 und 19 aufgeführten Gegenstände gelöst. Zweckmäßige Ausführungsfor
men der erfindungsgemäßen Gegenstände werden durch die jeweils abhängigen Unteran
sprüche definiert.
Gemäß einer Ausführungsform wird ein SOI-Substrat mit einer ebenen bzw. planaren Ober
fläche zur Verfügung gestellt, das aufweist: einen Si-Handhabungs- bzw. Trägerwafer bzw.
-scheibe; eine mit Dotierstoffen dotierte Oxidschicht, die über bzw. auf den Si-Handha
bungswafer ausgebildet ist; eine Si-Einrichtungsschicht, die über der dotierten Oxidschicht
ausgebildet ist, wobei die Si-Einrichtungsschicht eine gleichmäßige Dicke hat; und eine die
Diffusion verhindernde Schicht, die zwischen der dotierten Oxidschicht und der Si-Einrich
tungsschicht ausgebildet ist, um die Dotierstoffe von der dotierten Oxidschicht davon abzu
halten, in die Si-Einrichtungsschicht zu diffundieren.
Es wird auch ein Verfahren zur Herstellung eines SOI-Substrats zur Verfügung gestellt, das
die folgenden Schritte umfaßt: ein Si-Einrichtungswafer und ein Handhabungs- bzw. Trä
gerwafer werden zur Verfügung gestellt; eine die Diffusion verhindernde Schicht wird auf
dem Si-Einrichtungswafer ausgebildet: eine erste dotierte Oxidschicht wird auf der die Dif
fusion verhindernden Schicht ausgebildet; eine zweite dotierte Oxidschicht wird auf dem
Handhabungswafer ausgebildet; der Si-Einrichtungswafer und der Handhabungswafer wer
den an Kontaktflächen der ersten und der zweiten dotierten Oxidschicht verbunden; und der
Einrichtungswafer wird geätzt, um eine Si-Einrichtungsschicht mit einer gleichmäßigen
Dicke auszubilden.
Bei einer Ausführungsform ist die dotierte Oxidschicht entweder BSG, PSG oder BPSG.
Bei einer Ausführungsform ist die die Diffusion verhindernde Schicht eine von: einer undo
tierten Oxidschicht, einer Siliziumnitridschicht oder doppelten Schichten einer undotierten
Oxidschicht und einer Siliziumnitridschicht.
Bei einer Ausführungsform wird der Verbindungs- bzw. Bondschritt bei einer Temperatur
von ca. 800 bis ungefähr 900°C in dem Falle durchgeführt, in dem das dotierte Oxid BSG
ist, oder bei einer Temperatur von ungefähr 900 bis ca. 1100°C in dem Falle, in dem das
dotierte Oxid BPSG oder PSG ist.
Gemäß einer Ausführungsform umfaßt der Ätzschritt die folgenden Schritte: der Si-Einrich
tungswafer wird bis zu einer vorbestimmten Dicke geschliffen und geläppt; und der Si-Ein
richtungswafer wird chemisch und mechanisch poliert, um die Si-Einrichtungsschicht mit
einer planaren Oberfläche zu bilden.
Die Aufgaben und Merkmale der Erfindung können unter Bezugnahme auf die nachfolgende
im einzelnen dargelegte Beschreibung, die beigefügten Ansprüche und die bei geschlossenen
Darstellungen besser verstanden werden, in denen:
Fig. 1A und 1B querschnittliche Ansichten sind, die ein Verfahren zur Herstellung ei
nes SOI-Substrats durch eine BESOI-Technik gemäß einer Ausfüh
rungsform der vorliegenden Erfindung darstellen;
Fig. 2A und 2B querschnittliche Ansichten sind, die ein Verfahren zur Herstellung ei
nes SOI-Substrats gemäß einer herkömmlichen BESOI-Technik dar
stellen; und
Fig. 3A und 3B querschnittliche Ansichten sind, die ein Verfahren zum Herstellen ei
nes SOI-Substrats darstellen, bei dem Teilchen bzw. Partikel auf der
Kontaktfläche eines Si-Handhabungs- bzw. Trägerwafers und eines
Si-Einrichtungswafers gemäß einer herkömmlichen BESOI-Technik
zugegen sind.
Bezugnehmend auf die Fig. 1A werden gemäß einer Ausführungsform der Erfindung ein
Si-Einrichtungswafer 1 und ein Si-Handhabungs- bzw. Trägerwafer 4 vorgesehen. Auf der
Si-Einrichtungsscheibe bzw. Si-Einrichtungswafer 1 wird eine die Diffusion verhindernde
Schicht 2 ausgebildet. Die die Diffusion verhindernde Schicht 2 kann aus wenigstens einer
der folgenden Schichten sein: einer undotierten Oxidschicht; einer Siliziumnitridschicht;
oder doppelten Schichten einer undotierten Oxidschicht und einer Siliziumnitridschicht.
Eine erste dotierte Oxidschicht 3A wird bis zu einer vorbestimmten Dicke über bzw. auf
dem Si-Einrichtungswafer 1 ausgebildet, wo die die Diffusion verhindernde Schicht 2 aus
gebildet ist und eine zweite dotierte Oxidschicht 3B wird auf dem Si-Handhabungswafer 4
bis zu einer vorbestimmten Dicke ausgebildet. Hierin dienen die erste und die zweite do
tierte Oxidschicht 3A und 3B als eine vergrabene Isolierschicht eines SOI-Substrats und ist
aus einem Material hergestellt, das bei einer vorbestimmten Temperatur fließt, um die Ein
ebnung zu ermöglichen, und das eine hohe Viskosität hat. Das für die dotierten Oxidschich
ten 3A und 3B verwendete Material kann Borsilikatglas (BSG), Borphosphorsilikatglas
(BPSG) oder Phosphorsilikatglas (PSG) sein. Zu dieser Zeit können Teilchen bzw. Partikel
100 auf den Oberflächen des Si-Einrichtungswafers 1 und des Si-Handhabungs- bzw. Trä
gerwafers 4 vorkommen.
Die Fig. 1B ist eine querschnittliche Ansicht eines SOI-Substrats 10. Der Si-Einrichtungs
wafer 1 wird an dem Si-Handhabungswafer 4 angebracht bzw. mit diesem verbunden, um
die Oberflächen des ersten dotierten Oxidfilms bzw. der ersten dotierten Oxidschicht 3A
und der zweiten dotierten Oxidschicht 3B in Berührung zu bringen. Zu dieser Zeit wird das
Verfahren zum Verbinden der zwei Wafer 1 und 4 bei einer Temperatur durchgeführt, bei
der die erste dotierte Oxidschicht 3A und die zweite dotierte Oxidschicht 3B dazu in der
Lage sind, zu fließen. Zum Beispiel wird in dem Fall, in dem die erste und die zweite do
tierte Oxidschicht 3A und 3B BPSG oder BPSG sind, das Verbindungsverfahren für den
Einrichtungswafer 1 und den Handhabungswafer 4 bei einer Temperatur von in etwa 800
bis ungefähr 900°C durchgeführt. Andererseits wird in dem Fall, in dem die erste und die
zweite dotierte Oxidschicht 3A und 3B aus PSG sind, das Verbindungsverfahren für die
zwei Wafer bzw. Scheiben 1 und 4 bei einer Temperatur von ca. 900 bis etwa 1 100°C
durchgeführt.
Bei dem Verbindungsverfahren werden die Teilchen bzw. Partikel 100 in der ersten und der
zweiten dotierten Oxidschicht 3A und 3B, die eine hohe Viskosität haben, vergraben. Die
erste dotierte Oxidschicht 3A und die zweite dotierte Oxidschicht 3B fließen bei einem Ver
bindungsverfahren derart, daß die Kontaktoberfläche zwischen der ersten dotierten Oxid
schicht 3A und der Si-Einrichtungsschicht 1 und der Kontaktoberfläche zwischen der zwei
ten dotierten Oxidschicht 3B und dem Si-Handhabungs- bzw. Trägerwafer 4 eben sind.
Danach wird die Si-Einrichtungsschicht 1 bis zu einer vorbestimmten Dicke durch ein
Schleif- und Läppverfahren geätzt bzw. abgetragen, und anschließend chemisch und mecha
nisch bis zu einem Grad hoher Genauigkeit poliert, um eine Si-Einrichtungsschicht 1A zu
bilden, die eine gleichmäßige Dicke hat, wodurch das SOI-Substrat 10 erhalten wird, das
dem Si-Handhabungswafer 4, eine vergrabene isolierende Schicht 3, die die erste und die
zweite dotierte Oxidschicht 3A und 3B enthält, die die Diffusion verhindernde Schicht 2
und die Si-Einrichtungsschicht 1A aufweist.
Zusätzlich verhindert die die Diffusion verhindernde Schicht 2, die unter der vergrabenen
isolierenden Schicht 3 liegt, durch Verbinden der zwei Wafer bzw. Scheiben durch den
thermischen Prozeß, daß die Dotierstoffe bzw. Dotiermittel aus der vergrabenen isolieren
den Schicht 3 diffundieren, wodurch die Si-Einrichtungsschicht 1A mit hoher Qualität erhal
ten wird.
Gemäß einer Ausführungsform werden jeweilige dotierte Oxidschichten 3A und 3B über
den jeweiligen Wafern bzw. Scheiben 1 und 4 ausgebildet, um als eine vergrabene isolie
rende Schicht des SOI-Substrats 10 zu dienen. Alternativ kann eine dotierte Oxidschicht nur
über bzw. auf dem Einrichtungswafer 1 ausgebildet werden.
Gemäß der vorliegenden Erfindung wird eine dotierte Oxidschicht, die eine hohe Viskosität
hat und bei einer vorbestimmten Temperatur fließt, als eine vergrabene isolierende Schicht
eines SOI-Substrats verwendet, so daß die vergrabene isolierende Schicht keine Topologie
erhält. Folglich kann eine Si-Einrichtungsschicht mit einer gleichmäßigen Dicke ausgebildet
werden und eine die Diffusion verhindernde Schicht kann in einem SOI-Substrat gebildet
werden, um zu verhindern, daß Dotierstoffe aus der dotierten Oxidschicht diffundieren, um
eine Si-Einrichtungsschicht mit hoher Qualität zu erhalten, wodurch die Eigenschaften der
Einrichtung, die in der Si-Einrichtungsschicht hergestellt wird, zu verbessern.
Während diese Erfindung im Hinblick auf illustrative Ausführungsformen beschrieben wor
den ist, ist diese Beschreibung nicht dazu gedacht, in einem einschränkenden Sinne ausge
legt zu werden. Verschiedene Modifikationen der illustrativen Ausführungsformen wie auch
andere Ausführungsformen der Erfindung werden den Fachleuten im Stand der Technik
durch die Bezugnahme auf diese Beschreibung ersichtlich werden. Es ist deshalb zu beden
ken, daß die bei geschlossenen Ansprüche beliebige derartige Modifikationen oder Ausfüh
rungsformen umfassen werden, so daß sie in den wirklichen Bereich der Erfindung fallen.
Die Erfindung betrifft ein SOI-Substrat mit einer ebenen Oberfläche und ein Verfahren zur
Herstellung dieses Substrats. Das SOI-Substrat weist einen Si-Handhabungswafer 4, eine
mit Dotiermitteln dotierte Oxidschicht 3B, die auf dem Si-Handhabungs- bzw. Trägerwafer
4 ausgebildet ist, eine Si-Einrichtungsschicht, die über der dotierten Oxidschicht 3B ausge
bildet ist, wobei die Si-Einrichtungsschicht eine gleichmäßige Dicke hat, und eine die Dif
fusion verhindernde Schicht 2 auf, die zwischen der dotierten Oxidschicht und der Si-Ein
richtungsschicht ausgebildet ist, um die Dotierstoffe davon abzuhalten, aus der dotierten
Oxidschicht in die Si-Einrichtungsschicht zu diffundieren.
Claims (19)
1. Ein Silizium-auf-Isolator-Substrat, mit einer ebenen bzw. planaren Oberfläche, das
die folgenden Merkmale umfaßt:
einen Si-Handhabungs- bzw. Trägerwafer (4);
eine mit Dotiermitteln dotierte Oxidschicht (3B), die über bzw. auf dem Si-Handha bungs- bzw. Trägerwafer (4) ausgebildet ist;
eine Si-Einrichtungsschicht (1, 1A), die über der dotierten Oxidschicht (3A, 3B bzw. 3) ausgebildet ist, wobei die Si-Einrichtungsschicht eine gleichmäßige Dicke hat; und
eine die Diffusion verhindernde Schicht (2), die zwischen der dotierten Oxidschicht (3) und der Si-Einrichtungsschicht (1, 1A) ausgebildet ist, um Dotierstoffe davon abzuhal ten, aus der dotierten Oxidschicht in die Si-Einrichtungsschicht zu diffundieren.
einen Si-Handhabungs- bzw. Trägerwafer (4);
eine mit Dotiermitteln dotierte Oxidschicht (3B), die über bzw. auf dem Si-Handha bungs- bzw. Trägerwafer (4) ausgebildet ist;
eine Si-Einrichtungsschicht (1, 1A), die über der dotierten Oxidschicht (3A, 3B bzw. 3) ausgebildet ist, wobei die Si-Einrichtungsschicht eine gleichmäßige Dicke hat; und
eine die Diffusion verhindernde Schicht (2), die zwischen der dotierten Oxidschicht (3) und der Si-Einrichtungsschicht (1, 1A) ausgebildet ist, um Dotierstoffe davon abzuhal ten, aus der dotierten Oxidschicht in die Si-Einrichtungsschicht zu diffundieren.
2. Substrat nach Anspruch 1, in dem die dotierte Oxidschicht (3A, 3B, 3) als eine
vergrabende isolierende Schicht des Silizium-auf-Isolator-Substrats dient.
3. Substrat nach einem der Ansprüche 1 oder 2, in dem die dotierte Oxidschicht BSG
ist.
4. Substrat nach einem der Ansprüche 1 bis 3, in dem die dotierte Oxidschicht PSG
aufweist bzw. daraus ist.
5. Substrat nach einem der Ansprüche 1 bis 4, in dem die dotierte Oxidschicht BPSG
aufweist bzw. daraus ist.
6. Substrat nach einem der Ansprüche 1 bis 5, in dem die die Diffusion verhindernde
Schicht (2) eine undotierte Oxidschicht ist.
7. Substrat nach einem der Ansprüche 1 bis 6, in dem die die Diffusion verhindernde
Schicht (2) eine Siliziumnitridschicht ist bzw. aufweist.
8. Substrat nach einem der Ansprüche 1 bis 7, in dem die die Diffusion verhindernde
Schicht (2) doppelte Schichten einer undotierten Oxidschicht und einer Siliziumnitridschicht
aufweist bzw. Schichtfolgen hiervon aufweist.
9. Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats, mit den folgenden
Schritten:
ein Si-Einrichtungswafer (1) und ein Handhabungs- bzw. Trägerwafer (4) werden zur Verfügung gestellt;
eine die Diffusion verhindernde Schicht (2) wird auf dem Si-Einrichtungswafer (1) ausgebildet;
eine zweite dotierte Oxidschicht (3B) wird auf dem Handhabungs- bzw. Trägerwafer (4) ausgebildet;
der Si-Einrichtungswafer und der Handhabungs- bzw. Trägerwafer werden miteinan der verbunden, um die Oberflächen der ersten und der zweiten dotierten Oxidschichten (3A, 3B) in Berührung zu bringen; und
der Einrichtungswafer wird geätzt, um eine Si-Einrichtungsschicht (1A) mit einer gleichmäßigen Dicke und einer ebenen bzw. planaren Oberfläche auszubilden.
ein Si-Einrichtungswafer (1) und ein Handhabungs- bzw. Trägerwafer (4) werden zur Verfügung gestellt;
eine die Diffusion verhindernde Schicht (2) wird auf dem Si-Einrichtungswafer (1) ausgebildet;
eine zweite dotierte Oxidschicht (3B) wird auf dem Handhabungs- bzw. Trägerwafer (4) ausgebildet;
der Si-Einrichtungswafer und der Handhabungs- bzw. Trägerwafer werden miteinan der verbunden, um die Oberflächen der ersten und der zweiten dotierten Oxidschichten (3A, 3B) in Berührung zu bringen; und
der Einrichtungswafer wird geätzt, um eine Si-Einrichtungsschicht (1A) mit einer gleichmäßigen Dicke und einer ebenen bzw. planaren Oberfläche auszubilden.
10. Verfahren nach Anspruch 9, in dem die die Diffusion verhindernde Schicht (2) eine
undotierte Oxidschicht ist.
11. Verfahren nach einem der Ansprüche 9 oder 10, in dem die die Diffusion verhin
dernde Schicht (2) eine Siliziumnitridschicht ist.
12. Verfahren nach einem der Ansprüche 9 bis 11, in dem die die Diffusion verhindern
de Schicht (2) Schichten bzw. doppelte Schichtfolgen einer undotierten Oxidschicht und
einer Siliziumnitridschicht umfaßt.
13. Verfahren nach einem der Ansprüche 9 bis 12, in dem die erste und die zweite do
tierte Oxidschicht (3A, 3B) BSG umfassen bzw. daraus sind.
14. Verfahren nach einem der Ansprüche 9 bis 13, in dem die erste und die zweite do
tierte Oxidschicht (3A, 3B) BPSG aufweisen bzw. daraus bestehen.
15. Verfahren nach einem der Ansprüche 9 bis 14, in dem die erste und die zweite do
tierte Oxidschicht (3A, 3B) PSG aufweisen bzw. daraus bestehen.
16. Verfahren nach einem der Ansprüche 9 bis 15, in dem der Verbindungsschritt bei
einer Temperatur von weniger als ungefähr 900°C, insbesondere etwa 800 bis ca. 900°C
durchgeführt wird.
17. Verfahren nach einem der Ansprüche 9 bis 16, in dem der Verbindungsschritt bei
einer Temperatur von weniger als etwa 1100°C, insbesondere ca. 900 bis etwa 1100°C,
ausgeführt wird.
18. Verfahren nach einem der Ansprüche 9 bis 17, in dem der Ätzschritt die folgenden
Schritte umfaßt:
der Si-Einrichtungswafer (1) wird bis zu einer vorbestimmten Dicke geschliffen und geläppt; und
der Si-Einrichtungswafer (1) wird chemisch und mechanisch poliert, um die Si-Ein richtungsschicht mit einer ebenen bzw. planaren Oberfläche auszubilden.
der Si-Einrichtungswafer (1) wird bis zu einer vorbestimmten Dicke geschliffen und geläppt; und
der Si-Einrichtungswafer (1) wird chemisch und mechanisch poliert, um die Si-Ein richtungsschicht mit einer ebenen bzw. planaren Oberfläche auszubilden.
19. Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats, mit den folgenden
Schritten:
ein Si-Einrichtungswafer (1) und ein Handhabungs- bzw. Trägerwafer (4) werden vorgesehen;
eine die Diffusion verhindernde Schicht (2) wird auf dem Si-Einrichtungswafer aus gebildet;
eine dotierte Oxidschicht wird auf der die Diffusion verhindernden Schicht (2) ausge bildet;
der Si-Einrichtungswafer und der Handhabungswafer werden verbunden, um Oberflä chen der dotierten Oxidschicht und des Handhabungs- bzw. Trägerwafers in Berührung zu bringen; und
der Einrichtungswafer wird geätzt, um eine Si-Einrichtungsschicht (1A) auszubilden, die eine gleichmäßige Dicke und eine ebene bzw. planare Oberfläche hat.
ein Si-Einrichtungswafer (1) und ein Handhabungs- bzw. Trägerwafer (4) werden vorgesehen;
eine die Diffusion verhindernde Schicht (2) wird auf dem Si-Einrichtungswafer aus gebildet;
eine dotierte Oxidschicht wird auf der die Diffusion verhindernden Schicht (2) ausge bildet;
der Si-Einrichtungswafer und der Handhabungswafer werden verbunden, um Oberflä chen der dotierten Oxidschicht und des Handhabungs- bzw. Trägerwafers in Berührung zu bringen; und
der Einrichtungswafer wird geätzt, um eine Si-Einrichtungsschicht (1A) auszubilden, die eine gleichmäßige Dicke und eine ebene bzw. planare Oberfläche hat.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95-69481 | 1995-12-30 | ||
| KR1019950069481A KR970052024A (ko) | 1995-12-30 | 1995-12-30 | 에스 오 아이 기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19653632A1 true DE19653632A1 (de) | 1997-07-03 |
| DE19653632B4 DE19653632B4 (de) | 2004-08-26 |
Family
ID=19448473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19653632A Expired - Fee Related DE19653632B4 (de) | 1995-12-30 | 1996-12-20 | Verfahren zur Herstellung eines Silizium-auf-Isolator-Substrats |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH1032321A (de) |
| KR (1) | KR970052024A (de) |
| CN (1) | CN1078739C (de) |
| DE (1) | DE19653632B4 (de) |
| GB (1) | GB2309584A (de) |
| TW (1) | TW310458B (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003103057A1 (en) * | 2002-05-31 | 2003-12-11 | Advanced Micro Devices, Inc. | Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side |
| CN105392093A (zh) * | 2015-12-03 | 2016-03-09 | 瑞声声学科技(深圳)有限公司 | 麦克风芯片的制造方法 |
| CN105392089A (zh) * | 2015-12-03 | 2016-03-09 | 瑞声声学科技(深圳)有限公司 | 复合层结构及其制造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359681B1 (ko) * | 2000-03-15 | 2002-11-04 | 오정훈 | 장신구용 금속모조보석 제작방법 |
| US6541861B2 (en) | 2000-06-30 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure |
| KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| JP5194508B2 (ja) * | 2007-03-26 | 2013-05-08 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| CN101916761B (zh) * | 2010-07-20 | 2012-07-04 | 中国科学院上海微系统与信息技术研究所 | 一种soi埋氧层下的导电层及其制作工艺 |
| JP2016100566A (ja) * | 2014-11-26 | 2016-05-30 | トヨタ自動車株式会社 | Ｓｏｉウエハの製造方法及びｓｏｉウエハ |
| US9515072B2 (en) * | 2014-12-26 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company Ltd. | FinFET structure and method for manufacturing thereof |
| EP3427293B1 (de) * | 2016-03-07 | 2021-05-05 | Globalwafers Co., Ltd. | Halbleiter-auf-isolator-struktur mit niedrigtemperatur-fliessfähiger oxidschicht und verfahren zur herstellung davon |
| US10741638B2 (en) * | 2018-08-08 | 2020-08-11 | Infineon Technologies Austria Ag | Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4641173A (en) * | 1985-11-20 | 1987-02-03 | Texas Instruments Incorporated | Integrated circuit load device |
| US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
| US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
-
1995
- 1995-12-30 KR KR1019950069481A patent/KR970052024A/ko not_active Application Discontinuation
-
1996
- 1996-12-19 TW TW085115677A patent/TW310458B/zh active
- 1996-12-20 DE DE19653632A patent/DE19653632B4/de not_active Expired - Fee Related
- 1996-12-26 JP JP8357094A patent/JPH1032321A/ja active Pending
- 1996-12-27 GB GB9626954A patent/GB2309584A/en not_active Withdrawn
- 1996-12-30 CN CN96123934A patent/CN1078739C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003103057A1 (en) * | 2002-05-31 | 2003-12-11 | Advanced Micro Devices, Inc. | Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side |
| CN105392093A (zh) * | 2015-12-03 | 2016-03-09 | 瑞声声学科技(深圳)有限公司 | 麦克风芯片的制造方法 |
| CN105392089A (zh) * | 2015-12-03 | 2016-03-09 | 瑞声声学科技(深圳)有限公司 | 复合层结构及其制造方法 |
| CN105392093B (zh) * | 2015-12-03 | 2018-09-11 | 瑞声声学科技(深圳)有限公司 | 麦克风芯片的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19653632B4 (de) | 2004-08-26 |
| CN1078739C (zh) | 2002-01-30 |
| TW310458B (de) | 1997-07-11 |
| GB2309584A (en) | 1997-07-30 |
| KR970052024A (ko) | 1997-07-29 |
| GB9626954D0 (en) | 1997-02-12 |
| CN1162834A (zh) | 1997-10-22 |
| JPH1032321A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4310954C2 (de) | Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat | |
| DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
| DE4433330C2 (de) | Verfahren zur Herstellung von Halbleiterstrukturen mit vorteilhaften Hochfrequenzeigenschaften sowie eine Halbleiterwaferstruktur | |
| DE19643898C2 (de) | Verfahren zur Herstellung eines Silicium-auf-Isolator (SOI)-Wafers | |
| DE112005003123B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements mit mehreren gestapelten Schichten mit Hybridorientierung | |
| DE69738012T2 (de) | Halbleitervorrichtung und deren Herstellungsverfahren | |
| DE69931890T2 (de) | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren | |
| DE19837395C2 (de) | Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements | |
| DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE10054109C2 (de) | Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist | |
| DE102020008064B4 (de) | Tiefe grabenisolationsstruktur und verfahren zu deren herstellung | |
| DE10219107A1 (de) | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben | |
| DE10209989A1 (de) | Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
| DE4441542A1 (de) | Halbleitervorrichtung mit einer SOI-Struktur und Verfahren zu deren Herstellung | |
| DE4404757C2 (de) | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat | |
| EP0637062B1 (de) | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM | |
| DE19653632A1 (de) | Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben | |
| DE69934466T2 (de) | Herstellungsverfahren von halbleiteranordnungen als chip-size packung | |
| DE19654301B4 (de) | Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator | |
| DE19719272A1 (de) | Verfahren zum Bilden von Feldisolationsregionen | |
| DE60032051T2 (de) | Verfahren zum Bilden einer mehrlagigen Zweifach-Polysilizum-Struktur | |
| DE19918671B4 (de) | Vertikal integrierbare Schaltung und Verfahren zu ihrer Herstellung | |
| DE10239218A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau | |
| DE3715232A1 (de) | Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen | |
| DE69826233T2 (de) | Verfahren zur Herstellung eines SOI-Substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
| 8339 | Ceased/non-payment of the annual fee |