DE10209989A1 - Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie - Google Patents
Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-TechnologieInfo
- Publication number
- DE10209989A1 DE10209989A1 DE10209989A DE10209989A DE10209989A1 DE 10209989 A1 DE10209989 A1 DE 10209989A1 DE 10209989 A DE10209989 A DE 10209989A DE 10209989 A DE10209989 A DE 10209989A DE 10209989 A1 DE10209989 A1 DE 10209989A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor substrate
- trench
- region
- forming
- diameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 102
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000015654 memory Effects 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 90
- 238000002513 implantation Methods 0.000 claims abstract description 13
- 238000003860 storage Methods 0.000 claims abstract description 9
- 238000005498 polishing Methods 0.000 claims abstract description 8
- 239000011521 glass Substances 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims abstract 3
- XJRVHLCRNSCUGS-UHFFFAOYSA-N [As].[Si](=O)=O Chemical compound [As].[Si](=O)=O XJRVHLCRNSCUGS-UHFFFAOYSA-N 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 11
- 125000006850 spacer group Chemical group 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 7
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- -1 oxygen ions Chemical class 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 4
- 239000000203 mixture Substances 0.000 claims 2
- 239000002019 doping agent Substances 0.000 claims 1
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 44
- 238000001020 plasma etching Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000158147 Sator Species 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Ein Verfahren zur Vergrößerung der DRAM-Zellenkapazität mittels der Herstellung tiefer Grabenkondensatorstrukturen mit weitem Durchmesser ist hierin beschrieben. Ein unten liegendes Halbleitersubstrat wird zur Aufnahme der tiefen Grabenkondensatorstrukturen mit weitem Durchmesser verwendet, während ein darüber liegendes angehaftetes, gedünntes Halbleitersubstrat verwendet wird, um Grabenstrukturen mit weitem Durchmesser aufzunehmen, die wiederum zur Verbindung zu den darunter liegenden tiefen Grabenkondensatorstrukturen sowie zur Aufnahme der Elemente des DRAM-Elements, etwa den Transfer-Gate-Transistoren, verwendet wird. Die Verwendung eines unteren Halbleitersubstrats zur Aufnahme der tiefen Grabenstrukturen erlaubt es, dass Strukturen mit weitem Durchmesser verwendet werden, wodurch die Strukturen mit weiten Durchmesser verwendet werden, wodurch die Strukturierungsschwierigkeiten verringert werden, die beim Ausbilden tiefer Grabenkondensatorstrukturen mit geringem Durchmesser auftreten.
Description
Die vorliegende Erfindung betrifft Verfahren, die zur Herstellung von Halbleiterelementen
dienen, und betrifft insbesondere ein Verfahren, das angewendet wird, um die ge
wünschte Kapazität für DRAM-Elemente zu erhalten, wobei Grabenkondensatorstruktu
ren mit kleinen Durchmessern verwendet werden.
Der Fortschritt der Mikrostrukturminiaturisierung oder die Fähigkeit, Halbleiterelemente
mit Strukturgrößen unter einem Mikrometer herzustellen, ermöglicht, die Bauteilleis
tungsfähigkeit zu erhöhen, wobei die Herstellungskosten gleichzeitig gesenkt werden.
Kleinere Bauteilstrukturgrößen erlauben, die die Leistungsfähigkeit verschlechternden
Übergangskapazitäten zu verringern, bei gleichzeitig eine größere Anzahl kleinerer
Halbleiterchips aus einer spezifischen Größe des Anfangssubstrats gewonnen werden
können, wodurch die Herstellungskosten für einen speziellen Halbleiterchip reduziert
werden. Ein Bereich, in dem die Miniaturisierung Schwierigkeiten mit sich bringt, ist die
Verwendung von Grabenkondensatorstrukturen für dynamische Speicherbauteile mit di
rektem Zugriff (DRAM). Um das gewünschte Signal zu liefern, muss die Kapazität des
DRAM-Grabenkondensators maximal gemacht werden. Um den ständigen Design-
Anforderungen für eine vergrößerte Kapazität gerecht zu werden, muss die Tiefe der
Grabenform ständig gesteigert werden. Um ferner der Bauteil- oder Zellendichte zu ge
nügen, wird die Grabenform mit Durchmessern bis zu 0,1 µm gestaltet. Die Kombination
von tiefen Gräben und kleinen bzw. engen Durchmessem ergibt Schwierigkeiten, wenn
versucht wird, diese Kombination unter Anwendung von Trockenätzungs- und nachge
schalteten Reinigungsprozeduren zu definieren. Anisotrope reaktive Ionenätzungs-
(RIE)Prozeduren können in der Wirkung beschränkend sein, wenn eine Grabenform mit
geringem Durchmesser bei Tiefen, größer als ungefähr 6 bis 10 µm zu definieren ist. Die
Reaktions- und Nebenprodukte des RIE-Verfahrens sind unter Umständen nur schwer
aus der Öffnung mit dem großen Aspektverhältnis zu entfernen, und beeinträchtigen
damit die Möglichkeit, eine tiefe Grabenform mit kleinem Durchmesser zu definieren.
Des Weiteren sind möglicherweise nachgeschaltete Reinigungsverfahren nicht in der
Lage, Nebenprodukte und Kontaminationsstoffe aus Öffnung mit großem Aspektverhält
nis der Grabenform zu entfernen, wodurch Schwierigkeiten entstehen, wenn eine die
lektrische Kondensatorschicht auf der freigelegten Oberfläche der Grabenöffnung zu bil
den ist. Das Kondensator-Dielektrikum oder die Knotenpunktschicht kann dabei mit un
geeigneten dielektrischen Eigenschaften in der Gabenöffnung mit großem Aspektver
hältnis gebildet werden, woraus ein Verlust an Ausbeute oder Probleme hinsichtlich der
Zuverlässigkeit für das Grabenkondensator-DRAM-Element resultieren.
Die Erfindung beschreibt einen Prozess, in dem die gewünschten Kapazitätswerte für
Grabenkondensatoren bei DRAM-Ausführungsformen jedoch ohne die Prozessschwie
rigkeiten, die bei tiefen Öffnungen mit kleinem Durchmesser entstehen, enthalten wer
den können. Dies wird mittels einer neuen Prozesssequenz erreicht, wobei Silicium-auf-
Isolator-(SOI)Bond-Verfahren angewendet werden, in denen eine tiefe Grabenkonden
satorstruktur mit weitem Durchmesser auf einem darunter liegenden Halbleitersubstrat
gebildet wird, während ein darüber liegendes Halbleitersubstrat mit einer engen An
schlussgrabenform mit dem darunter liegenden Halbleitersubstrat verbunden wird, wo
bei eine Verbindung zu der tiefen Kondensatorstruktur mit weitem Durchmesser reali
siert ist. Diese Konfiguration erlaubt es, dass Sub-Mikrometer-Strukturelemente für die
DRAM-Grabenform und den Transfer-Gate-Transistor in einem Teil des darüber liegen
den angehafteten Wafers verwendet werden, wobei der Kapazitätsanforderung durch
Anwenden der tiefen Grabenform mit großem Durchmesser, die in dem darunter liegen
den Halbleitersubstrat angeordnet ist, Rechnung getragen wird. Im Stand der Technik,
etwa im US-Patent 6,163,045 von Mandelman et al., ist die Herstellung eines DRAM-
Bauteils mit einer Grabenkondensatorstruktur beschrieben, jedoch beschreibt dieses
Dokument nicht die neue Prozesssequenz, die in der vorliegenden Erfindung bereit ge
stellt wird, in der die Grabenkapazität mittels der Herstellung einer tiefen Grabenkon
densatorstruktur mit großem Durchmesser in einem darunter liegenden Halbleitersub
strat gebildet wird, während ein darüber liegender SOI-artiger gebondeter Wafer ver
wendet wird, eine verbindende, flache Grabenform mit geringem Durchmesser sowie
den Transfer-Gate-Transistor aufzunehmen.
Es ist eine Aufgabe der Erfindung, eine DRAM-Zelle mit Grabenkondensatorstrukturen
herzustellen.
Eine weitere Aufgabe der Erfindung ist es, tiefe Grabenkondensatorstrukturen mit wei
tem Durchmesser in einem darunter liegenden bzw. unteren Halbleitersubstrat zu bilden.
Weiterhin ist es eine Aufgabe der Erfindung, Grabenformen mit geringem Durchmesser
in einem darüber liegenden bzw. oberen Halbleitersubstrat, das an ein darunter liegen
des Halbleitersubstrat mittels Silicium-auf-Isolator-(SOI)Verfahren verbunden ist, zu bil
den, wobei die Grabenform mit geringem Durchmesser über den darunter liegenden tie
fen Grabenkondensatorstrukturen mit großem Durchmesser liegen und mit diesen in
Kontakt sind, die in dem darunter liegenden Halbleitersubstrat angeordnet sind.
Erfindungsgemäß wird ein Verfahren beschrieben, um eine DRAM-Zelle zu bilden, in der
die Kapazität eines DRAM-Elements erhöht wird, in dem eine tiefe Grabenkondensator
struktur mit großem Durchmesser in einem darunter liegenden Halbleitersubstrat gebil
det wird, die mit einer darüber liegenden mit Polysilicium gefüllten Grabenform mit ge
ringem Durchmesser in Berührung ist, die in einem darüber liegenden Halbleitersubstrat
angeordnet und mit dem darunter liegenden Halbleitersubstrat mittels SOI-Verfahren
verbunden ist. Es werden tiefe Grabenformen mit weitem Durchmesser in einem ersten
Halbleitersubstrat gebildet, und anschließend erfolgt die Herstellung eines vergrabenen
Plattengebiets, das die tiefen Grabenformen mit weitem Durchmesser umgibt. Nach der
Bildung einer dielektrischen Knotenpunktschicht auf den Oberflächen der tiefen Graben
formen mit weitem Durchmesser, wird die Abscheidung eines in-situ-dotierten Polysilici
ums gefolgt von einem chemisch mechanischem Verfahren angewendet, um tiefe Gra
benkondensatorstrukturen mit weitem Durchmesser in dem ersten Halbleitersubstrat zu
schaffen. Ein zweites Halbleitersubstrat wird anschließend einem geteilten Ionenimplan
tationsverfahren unterzogen und danach an das darunter liegende Halbleitersubstrat
mittels SOI-Bonding-Verfahren angehaftet. Nach dem Polieren des Oberseitenbereichs
des zweiten Halbleitersubstrats bis auf ein Niveau, an dem das Gebiet der geteilten Io
nenimplantation freigelegt ist, werden dielektrische Schichten abgeschieden und an
schließend Grabenformen mit geringem Durchmesser in der dielektrischen Schicht und
in dem gedünnten zweiten Halbleitersubstrat definiert, wobei ein Teil der oberen Fläche
der tiefen Kondensatorgrabenstrukturen mit weitem Durchmesser freigelegt werden. An
die Herstellung einer Randschicht an den Seiten der Grabenformen mit geringem
Durchmesser schließt sich die Abscheidung und das Abtragen einer in-situ-dotierten Po
lysiliciumschicht an. Nach dem Entfernen freigelegter Bereiche der Randschicht wird ei
ne weitere in-situ-dotierte Polysiliciumschicht abgeschieden, woraus sich eine Graben
struktur mit geringem Durchmesser ergibt, die in dem gedünnten zweiten Halbleitersub
strat angeordnet ist und über einem Teil der oberen Fläche der tiefen Kondensatorgra
benstruktur mit großem Durchmesser, die in dem darunter liegenden ersten Halbleiter
substrat angeordnet ist, liegt, und mit dieser in Kontakt ist. Die Bildung von Transfer-
Gate-Transistorelementen, Wortleitungs- und Bitleitungsstrukturen vervollständigen die
Herstellung einer DRAM-Zelle, in der Grabenstrukturen mit hoher Kapazität, die in ei
nem darunter liegenden Halbleitersubstrat angeordnet sind, und in der kontaktierende
Grabenstrukturen mit geringem Durchmesser und Transfer-Gate-Transistorelemente,
die in einer darüber liegenden zweiten Halbleiterstruktur angeordnet sind, verwendet
werden.
Die Aufgabe und weitere Vorteile der Erfindung sind am Besten in den bevorzugten Aus
führungsformen mit Bezug zu den begleitenden Zeichnungen beschrieben. Es zeigen:
Fig. 1B, 2 bis 10 und 11B schematisch im Querschnitt entscheidende Herstellungsstadien,
die bei der Bildung einer DRAM-Zelle mit tiefen Kondensatorgra
benstrukturen mit weitem Durchmesser, die in einem darunter
liegenden Halbleitersubstrat angeordnet sind, und die mit
Kondensatorgrabenstrukturen mit geringem Durchmesser in
Verbindung stehen, die in einem darüber liegenden angehafteten
zweiten Halbleitersubstrat angeordnet sind, verwendet werden;
und
und
Fig. 1A und 11B schematisch die Draufsicht der in der Erfindung beschriebenen
DRAM-Zelle in einem wesentlichen Herstellungsstadium.
Im Folgenden wird detailliert das Verfahren zur Bildung einer DRAM-Zelle mit tiefen
Kondensatorgrabenstrukturen mit weitem Durchmesser, die in einem darunter liegenden
Halbleitersubstrat angeordnet sind und mit Grabenkondensatorstrukturen mit geringem
Durchmesser, die in einem darüber liegenden angehafteten zweiten Halbleitersubstrat
angeordnet sind, beschrieben. Ein P-Typ-Halbleitersubstrat 1a, das einen Siliciumein
kristall aufweist mit einer <100< Kristallorientierung wird verwendet und ist schematisch
im Querschnitt in Fig. 1 B gezeigt. Eine Boro-Phosphosilicat-Glas-(BPSG)Schicht 2 wird
anschließend mittels plasmaverstärkter chemischer Dampfabscheidung (PECVD) oder
mittels chemischer Dampfabscheidung bei geringem Druck (LPCVD) mit einer Dicke
zwischen ungefähr 8000 bis 12 000 Å abgeschieden. Nach der Abscheidung einer anti
reflektierenden Beschichtung (ARC), die in den Zeichnungen nicht dargestellt ist, wird
eine Fotolackform 3 gebildet und als eine Ätzmaske verwendet, um tiefe Grabenformen
mit großem Durchmesser 4 sowohl in der BPSG-Schicht 2 als auch in dem Halbleiter
substrat 1a zu definieren. Es werden tiefe Grabenformen 4 mit großem Durchmesser
mittels eines anisotropen reaktiven Ionenätzens (RIE) unter Verwendung von CHF3 als
Ätzmittel für die BPSG-Schicht 2 definiert, während für Silicium Cl2 oder SF6 als ein
Ätzmittel verwendet werden. Es werden tiefe Grabenformen mit großem Durchmesser 4
mit einer Länge zwischen ungefähr 0,25 bis 0,35 µm und einer Breite zwischen ungefähr
0,15 bis 0,25 µm gebildet. Ebenso wichtig ist es, die tiefen Grabenformen 4 mit dem
großen Durchmesser mit einer Tiefe zwischen ungefähr 6,5 bis 7,5 µm in dem Halblei
tersubstrat 1a zu definieren. Die Tiefe der tiefen Grabenform mit großem Durchmesser
4, wenn diese für die Grabenkondensatorstruktur verwendet wird, stellt die Oberflächen
bereit, die benötigt wird, um die gewünschte DRAM-Kapazität zu realisieren, wobei die
unkritischen horizontalen Abmessungen es ermöglichen, die gewünschte Grabenform
tiefe mit einem anisotropen RIE-Verfahren zu erreichen. Wenn versucht wurde, Graben
formen mit geringem Durchmesser mit dieser Tiefe zu definieren, können ineffektive
RIE- und nachgeschaltete Reinigungsverfahren auftreten, die schlecht definierte Gra
benformen zur Folge hätten. Das Ergebnis der Bildung der tiefen Grabenformen mit
großem Durchmesser ist schematisch im Querschnitt in Fig. 1B gezeigt, wohingegen
Fig. 1A schematisch eine Draufsicht auf die DRAM-Zelle 50 zeigt, die in diesem Herstel
lungsstadium zahlreiche Grabenformen mit großem Durchmesser 4 umfasst.
Nach der Entfernung der Fotolackform 3 mittels Sauerstoffplasma-Veraschungs
verfahren, wird die BPSG-Schicht 2 mittels chemischer Nassätzverfahren entfernt. An
schließend wird eine Siliciumdioxid-Glasschicht mit Arsen (ASG) 5 mit einer Dicke zwi
schen ungefähr 250 bis 400 Å mittels LPCVD oder PECVD abgeschieden, die alle frei
gelegten Oberflächen der tiefen Grabenformen mit großem Durchmesser 4 in konformer
Weise einhüllt. Anschließend wird eine Wärmebehandlung durchgeführt, um das Arsen
aus der ASG-Schicht 5 in benachbarte Gebiete des Halbleitersubstrats 1a zu treiben,
woraus die Bildung eines N-Typ-Gebiets einer vergrabenen Platte 6 resultiert, das in
den umgebenden tiefen Grabenformen mit großem Durchmesser 4 angeordnet ist. Die
Wärmebehandlung wird bei einer Temperatur zwischen ungefähr 950 bis 1050°C
durchgeführt, gefolgt von einer vollständigen Entfernung der ASG-Schicht mittels chemi
scher Nassätzverfahren. Das N-Typ-Gebiet der vergrabenen Platte 6 wird als eine Platte
einer zu bildenden Kondensatorstruktur verwendet. Das Ergebnis dieser Verfahren ist
schematisch in Fig. 2 dargestellt.
Eine dielektrische Knotenpunktschicht 7 mit Siliciumnitrid und Siliciumoxid wird an
schließend mit einer Dicke zwischen ungefähr 35 bis 45 Å auf den freigelegten Oberflä
chen der tiefen Grabenformen mit großem Durchmesser 4 gebildet. Die dielektrische
Knotenpunktschicht 7, die schematisch in Fig. 3 gezeigt ist, wird mittels LPCVD-
Verfahren erhalten. Anschließend wird eine Polysiliciumschicht 8 mittels LPCVD-
Verfahren mit einer Dicke zwischen ungefähr 2500 bis 3000 Å abgeschieden, die die tie
fen Grabenformen mit großem Durchmesser 4 vollständig ausfüllt. Die Polysilicium
schicht 8 wird während der Abscheidung durch Hinzufügen von Arsen zu einer Silan-
Atmosphäre in-situ dotiert. Anschließend werden chemisch mechanische Polier-(CMP)-
Verfahren angewendet, um Teile der Polysiliciumschicht 8 und Teile der dielektrischen
Knotenpunktschicht 7 von der oberen Oberfläche des Halbleitersubstrats 1a zu entfer
nen, woraus die tiefen Grabenkondensatorstrukturen mit großem Durchmesser 60 her
vorgehen, die schematisch in Fig. 4 gezeigt sind und die die Speicherknotenpunktplatte
aufweisen mit der Polysiliciumschicht 8, der dielektrischen Knotenpunktschicht 7 und
dem N-Typ-Gebiet der vergrabenen Platte 6. Anschließend wird die Siliciumdioxid
schicht 9 mittels thermischer Oxidationsverfahren mit einer Dicke zwischen ungefähr 40
bis 60 A gebildet. Eine Fotolackform 10 wird anschließend gebildet und als eine Maske
verwendet, so dass Arsenionen in einem oberen Bereich des Halbleitersubstrats 1a mit
einer Energie zwischen ungefähr 100 bis 200 KeV und einer Konzentration zwischen
ungefähr 2 × 1012 bis 4 × 1013 Atome/cm2 zu implantiert werden. Nach Entfernung der
Fotolackform 10 mittels Sauerstoffplasma-Einäscherungsverfahren wird eine Wärmebe
handlung verwendet, um die implantierten Arsenionen zu aktivieren, wodurch das ver
grabene
N-Band-Gebiet 11, das schematisch in Fig. 5 gezeigt ist, geschaffen wird.
Anschließend wird ein zweites Halbleitersubstrat 1b mit einem P-Typ-einkristallinem Sili
cium mit einer <100< Kristallorientierung zur Verbindung mit dem ersten Halbleitersub
strat 1a vorbereitet. Dieses ist schematisch in Fig. 6 gezeigt. Vor dem Verbinden wird
eine Ionenimplantation durchgeführt, um Wasserstoff- oder Sauerstoffionen in einem
Gebiet des zweiten Halbleitersubstrat 1b anzuordnen, um ein teilendes Implantations
gebiet 12 zu bilden, das schematisch in Fig. 6 gezeigt ist. Das geteilte Implantationsge
biet wird nachfolgend verwendet, um ein Maß für das CMP-Verfahren, das zum Dünnen
des zweiten Halbleitersubstrats 1b eingesetzt wird, zu definieren. Die Wasserstoff- oder
Sauerstoffionen werden mit einer Energie zwischen ungefähr 10 bis 30 keV mit einer
Konzentration zwischen ungefähr 1,5 × 1014 bis 5 × 1014 Atome/cm2 implantiert.
Das Verbinden bzw. das Bonden des Halbleitersubstrats 1b mit bzw. an das Halbleiter
substrat 1a wird anschließend unter Verwendung von SOI-Bond-Verfahren erreicht. An
schließend wird eine Wärmebehandlung mit einer Temperatur zwischen 800 bis 900°C
für eine Zeit zwischen ungefähr 10 bis 15 Minuten in einer inerten Atmosphäre durchge
führt, um die implantierten Ionen in dem teilenden Implantationsgebiet 12 zu aktivieren
und um die Wahrscheinlichkeit zu erhöhen, das Wegpolieren bis zu diesem Punkt er
folgreich zu ermöglichen. Das Ergebnis dieser Verfahren ist schematisch in Fig. 7 dar
gestellt. Es wird nun ein CMP-Verfahren angewendet, um den oberen Bereich des Halb
leitersubstrats 1b abzutragen, bis zu einem Punkt, an dem das teilende Implantations
gebiet 12 freigelegt ist, wobei das CMP-Verfahren nach dem Entfernen des geteilten
Implantationsgebiets beendet wird. Die Dicke des gedünnten zweiten Halbleitersubstrats
1b, das nach der CMP-Behandlung zurück bleibt, liegt zwischen ungefähr 0,8 bis 1,2
µm, dies ist schematisch in Fig. 8 gezeigt.
Das gedünnte zweite Halbleitersubstrat 1b wird anschließend für die Aufnahme einer
Grabenform mit geringem Durchmesser mit der Möglichkeit zur Kontaktierung der tiefen
Grabenkondensatorstruktur mit weitem Durchmesser 60 vorbereitet. Zunächst wird ein
Oxidationsverfahren in einer Sauerstoff-Dampfatmosphäre durchgeführt, um eine Silici
umdioxidschicht 13 mit einer Dicke zwischen ungefähr 45 bis 55 Å auf der Oberfläche
des zweiten Halbleitersubstrats 1b aufzuwachsen. Anschließend wird eine Wärmebe
handlung bei einer Temperatur zwischen ungefähr 950 bis 1050°C durchgeführt, um
Oberflächenzustände an der Grenzfläche zwischen der Siliciumdioxidschicht 13 und
dem zweiten Halbleitersubstrat 1b zu entfernen. Daran schließt sich die Abscheidung
einer Siliciumnitridschicht 14 mit einer Dicke zwischen ungefähr 1800 bis 2000 Å mittels
LPCVD oder PECVD an. Das Ergebnis dieser Abscheideverfahren ist schematisch in
Fig. 9 gezeigt.
Anschließend wird eine Fotolackform 15 mit einer darunter liegenden ARC-Schicht auf
der Oberseite der Siliciumnitridschicht 14 gebildet und als eine Ätzmaske verwendet, um
mittels eines anisotropen RIE-Verfahrens Grabenöffnungen mit geringem Durchmesser
16 in der Siliciumnitridschicht 14, in der Siliciumdioxidschicht 13, in dem zweiten Halblei
ter 1b und in der Siliciumdioxidschicht 9 zu bilden. Das RIE-Verfahren wird unter Ver
wendung von CF4 als ein Ätzmittel für Siliciumnitrid, CHF3 als ein Ätzmittel für Silicium
dioxid durchgeführt, während eine CL2-SF6-O2-Atmosphäre als Ätzmittel für Silicium
verwendet wird. Die Grabenöffnungen mit geringem Durchmesser 16, die schematisch
in Fig. 10 gezeigt sind, sind mit einer Länge zwischen ungefähr 0,17 bis 0,23 µm und ei
ner Breite zwischen ungefähr 0,10 bis 0,16 µm definiert, wobei jede einen Teil der Ober
fläche der tiefen Kondensatorgrabenstrukturen mit großem Durchmesser 60, die in dem
ersten Halbleitersubstrat 1a angeordnet sind, freilegt. Der Verjüngungswinkel einer Gra
benöffnung mit geringem Durchmesser 16, der eine Funktion des Verhältnisses der
Komponenten des Siliciumätzmittels ist, ist ungefähr ≧90°.
Nach der Entfernung der Fotolackform 15 mittels Sauerstoffplasma-Einäscherungs
verfahren werden abgetrennte Randoxidabstandselemente 18 an den Seiten der unte
ren Bereiche der Grabenöffnung mit geringem Durchmesser 16 gebildet. Zunächst wird
eine Siliciumoxidschicht mit einer Dicke zwischen ungefähr 150 bis 250 Å mittels
LPCVD oder PECVD abgeschieden, die vollständig alle Oberflächen der Grabenöffnun
gen mit geringem Durchmesser 16 umschließt. Nach einer Wärmebehandlung mit einer
Temperatur zwischen ungefähr 800 bis 900°C in einer inerten Atmosphäre wird eine
anisotrope RIE-Behandlung mit CHF3 als Ätzmittel angewendet, um Bereiche der Rand
oxidschicht von der Oberfläche der Siliciumoxidschicht 14 zu entfernen, woraus die
Randoxidabstandselemente, die an den Seiten der Grabenöffnung mit geringem
Durchmesser 16 angeordnet sind, resultieren. Anschließend wird eine Polysilicium
schicht 17 mittels LPCVD-Verfahren mit einer Dicke zwischen ungefähr 2500 bis 3000 Å
abgeschieden, die die Grabenöffnungen mit geringem Durchmesser vollständig füllt. Die
Polysiliciumschicht 17 wird durch Hinzufügen von Arsen zu einer Silan-Atmosphäre
während der Abscheidung in-situ dotiert. Anschließend wird eine RIE-Behandlung
durchgeführt, um Teile der Polysiliciumschicht 17 von der Oberfläche der Siliciumnitrid
schicht 14 zu entfernen und um die Polysiliciumschicht 17 in der Grabenform mit gerin
gem Durchmesser 16 bis zu einem Niveau zwischen ungefähr 1000 bis 1500 Å unter
halb der Oberfläche des gedünnten zweiten Halbleitersubstrats 1b abzutragen. Die Be
reiche der Randoxidabstandselemente, die nunmehr im oberen Bereich der Grabenöff
nungen mit geringem Durchmesser 16 freigelegt sind, werden selektiv mittels RIE-
Verfahren entfernt, woraus die abgeteilten Randoxidabstandselemente 18 hervorgehen,
die an den Seiten der unteren Bereiche der Grabenöffnungen mit geringem Durchmes
ser 16 angeordnet sind. Dies ist schematisch in Fig. 11B im Querschnitt dargestellt.
Die Grabenöffnungen mit geringem Durchmesser werden anschließend mit einer Arsen
dotierten Polysiliciumschicht wieder befüllt und anschließend werden die Bereiche der
wieder aufgefüllten Polysiliciumschicht entfernt, die auf der Oberfläche der Silicium
nitridschicht 14 liegen. Das Ergebnis dieser Verfahren, die schematisch im Querschnitt
in Fig. 11B gezeigt sind, führen zur Bildung der Grabenstrukturen mit geringem Durch
messer 70 mit der Polysiliciumschicht 17 und der Polysiliciumfüllung in den Grabenöff
nungen mit geringem Durchmesser 16, wobei Polysiliciumkomponenten gegen die
Randoxidabstandselemente 18 stoßen, und wobei - höchst bedeutsam - jede Graben
struktur mit geringem Durchmesser 70 über einem oberen Bereich der tiefen Graben
kondensatorstruktur mit weitem Durchmesser 60 liegt, und mit dieser in Kontakt ist. Die
se schematisch als Draufsicht in Fig. 11A gezeigte Kombination ermöglicht es, die Grö
ße der DRAM-Zelle 50 zu minimieren, wodurch die gewünschte hohe Kapazität erhalten
wird, indem eine vergrabene tiefe Grabenkondensatorstruktur mit großem Durchmesser
60 verwendet wird, die mit der darüber liegenden Grabenstruktur mit geringem Durch
messer 70 in Kontakt steht. Dies ermöglicht es, dass der in dem gedünnten zweiten
Halbleitersubstrat 1b, der nicht von den Grabenstrukturen mit geringem Durchmesser 70
eingenommen wird, für andere DRAM-Komponenten, etwa den Transfer-Gate-Tran
sistor verwendet wird. Die Bildung des Transfer-Gate-Transistors der Flachgrabenisola
tionsgebiete, der Bitleitungen etc., die alle in den unbesetzten Gebieten des zweiten
Halbleitersubstrats 1b geschaffen werden, sind nicht beschrieben oder in den Figuren
gezeigt.
Obwohl diese Erfindung insbesondere mit Bezug zu den bevorzugten Ausführungsfor
men beschrieben und dargestellt worden ist, ist es für den Fachmann ersichtlich, dass
diverse Änderungen in Form und Details durchgeführt werden können, ohne vom
Grundgedanken und Schutzbereich der Erfindung abzuweichen.
Claims (29)
1. Verfahren zur Herstellung von Grabenkondensatorstrukturen für eine Direkt
zugriffsspeicherzelle (DRAM) mit den Schritten:
Bilden tiefer Grabenöffnungen mit weitem Durchmesser in einer ersten Halbleiter struktur
Bilden eines vergrabenen Plattengebiets in einem Bereich der ersten Halbleiter struktur, das die tiefen Grabenöffnungen mit weitem Durchmesser umschließt;
Bilden einer dielektrischen Knotenpunktschicht an freigelegten Oberflächen der tie fen Grabenöffnungen mit weitem Durchmesser;
Bilden einer leitenden Speicherknotenpunktplattenstruktur in den tiefen Grabenöff nungen mit weitem Durchmesser, woraus sich tiefe Grabenkondensatorstrukturen mit weitem Durchmesser in einem Oberseitenbereich der ersten Halbleiterstruktur ergeben, wobei jede tiefe Kondensatorgrabenstruktur mit weitem Durchmesser die Speicherknotenpunktplattenstruktur, die dielektrische Knotenpunktschicht und das vergrabene Plattengebiet aufweist;
Bilden eines teilenden Implantationsgebiets in einem Oberseitenbereich eines zweiten Halbleitergebiets;
Verbinden des zweiten Halbleitersubstrats mit dem ersten Halbleitersubstrat, wobei der Oberseitenbereich des zweiten Halbleitersubstrats mit der Oberfläche des ers ten Halbleitersubstrats verbunden ist;
Durchführen einer chemisch mechanischen Polierbehandlung, um den Untersei tenbereich des zweiten Halbleitersubstrats zu entfernen, wobei die Behandlung an dem teilenden Implantationsgebiet beendet wird, woraus ein gedünntes zweites Halbleitersubstrat hervorgeht, das über der Oberfläche des ersten Halbleitersub strats liegt; und
Bilden von Grabenstrukturen mit geringem Durchmesser in ersten Bereichen des gedünnten zweiten Halbleitersubstrats, die über oberen Bereichen der tiefen Kon densatorstrukturen mit weitem Durchmesser liegen und mit diesem in Kontakt sind; und
Bilden von DRAM-Transfer-Gate-Transistorelementen in den zweiten Bereichen des gedünnten zweiten Halbleitersubstrats.
Bilden tiefer Grabenöffnungen mit weitem Durchmesser in einer ersten Halbleiter struktur
Bilden eines vergrabenen Plattengebiets in einem Bereich der ersten Halbleiter struktur, das die tiefen Grabenöffnungen mit weitem Durchmesser umschließt;
Bilden einer dielektrischen Knotenpunktschicht an freigelegten Oberflächen der tie fen Grabenöffnungen mit weitem Durchmesser;
Bilden einer leitenden Speicherknotenpunktplattenstruktur in den tiefen Grabenöff nungen mit weitem Durchmesser, woraus sich tiefe Grabenkondensatorstrukturen mit weitem Durchmesser in einem Oberseitenbereich der ersten Halbleiterstruktur ergeben, wobei jede tiefe Kondensatorgrabenstruktur mit weitem Durchmesser die Speicherknotenpunktplattenstruktur, die dielektrische Knotenpunktschicht und das vergrabene Plattengebiet aufweist;
Bilden eines teilenden Implantationsgebiets in einem Oberseitenbereich eines zweiten Halbleitergebiets;
Verbinden des zweiten Halbleitersubstrats mit dem ersten Halbleitersubstrat, wobei der Oberseitenbereich des zweiten Halbleitersubstrats mit der Oberfläche des ers ten Halbleitersubstrats verbunden ist;
Durchführen einer chemisch mechanischen Polierbehandlung, um den Untersei tenbereich des zweiten Halbleitersubstrats zu entfernen, wobei die Behandlung an dem teilenden Implantationsgebiet beendet wird, woraus ein gedünntes zweites Halbleitersubstrat hervorgeht, das über der Oberfläche des ersten Halbleitersub strats liegt; und
Bilden von Grabenstrukturen mit geringem Durchmesser in ersten Bereichen des gedünnten zweiten Halbleitersubstrats, die über oberen Bereichen der tiefen Kon densatorstrukturen mit weitem Durchmesser liegen und mit diesem in Kontakt sind; und
Bilden von DRAM-Transfer-Gate-Transistorelementen in den zweiten Bereichen des gedünnten zweiten Halbleitersubstrats.
2. Verfahren nach Anspruch 1, wobei das erste Halbleitersubstrat ein P-Typ
einkristallines Siliciumsubstrat mit einer <100< Kristallorientierung ist.
3. Verfahren nach Anspruch 1, wobei die Tiefe der tiefen Grabenöffnungen mit wei
tem Durchmesser in dem ersten Halbleitersubstrat zwischen ungefähr 6,5 bis
7,5 µm liegt.
4. Verfahren nach Anspruch 1, wobei die tiefen Grabenöffnungen mit weitem Durch
messer eine Länge zwischen ungefähr 0,25 bis 0,35 µm und eine Breite zwischen
ungefähr 0,15 bis 0,25 µm aufweisen.
5. Verfahren nach Anspruch 1, wobei das vergrabene Plattengebiet ein N-Typ-Gebiet
ist, das mittels Diffusion aus einer Arsen-Siliciumdioxid-Glas-(ASG)Schicht gebildet
wird, die an den Oberflächen der tiefen Grabenformen mit weitem Durchmesser
liegt, mittels einer Wärmebehandlung, die bei einer Temperatur zwischen ungefähr
950 bis 1000°C in einer inerten Atmosphäre durchgeführt wird.
6. Verfahren nach Anspruch 1, wobei die dielektrische Knotenpunktschicht Silicium
nitrid und Siliciumoxid aufweist und mittels LPCVD-Verfahren mit einer Dicke zwi
schen ungefähr 35 bis 45 Å erhalten wird.
7. Verfahren nach Anspruch 1, wobei die leitende Speicherknotenpunktplattenstruktur
eine Arsen dotierte Polysiliciumstruktur, die in den tiefen Grabenöffnungen mit wei
tem Durchmesser angeordnet und mittels Abschaltung einer Polysiliciumschicht
mittel LPCVD-Verfahren gebildet und in-situ während der Abscheidung durch Hin
zufügen von Arsen zu einer Silanatmosphäre dotiert und anschließend durch che
mische mechanische Polier-(CMP)Verfahren definiert wird.
8. Verfahren nach Anspruch 1, wobei das zweite Halbleitersubstrat ein P-Typ
einkristallines Siliciumsubstrat mit einer <100< Kristallorientierung ist.
9. Verfahren nach Anspruch 1, wobei das teilende Implantationsgebiet in dem zwei
ten Halbleitersubstrat mittels Implantation von Wasserstoff- oder Sauerstoffionen
mit einer Energie zwischen ungefähr 10 bis 30 KeV und einer Dosis zwischen un
gefähr 1,5 × 1014 bis 5 × 1014 Atomen/cm2 gebildet wird.
10. Verfahren nach Anspruch 1, wobei das zweite Halbleitersubstrat mit dem ersten
Halbleitersubstrat mittels eines Wärmeverfahrens verbunden wird, das bei einer
Temperatur zwischen ungefähr 800 bis 900°C für eine Zeit von ungefähr 10 bis 15
Minuten in einer inerten Atmosphäre ausgeführt wird.
11. Verfahren nach Anspruch 1, wobei die Grabenöffnungen mit geringem Durchmes
ser, die für die Bildung der Grabenstrukturen mit geringem Durchmesser verwen
det werden, in dem gedünnten zweiten Halbleitersubstrat mittels RIE-Verfahren un
ter Verwendung von Cl2-SF6-O2 als ein Ätzmittel für Silicium definiert werden.
12. Verfahren nach Anspruch 1, wobei die Grabenöffnungen mit geringem Durchmes
ser für die Grabenstrukturen mit geringem Durchmesser eine Breite zwischen un
gefähr 0,10 bis 0,16 µm und eine Länge zwischen ungefähr 0,17 bis 0,23 µm auf
weisen.
13. Verfahren nach Anspruch 1, wobei die Grabenstrukturen mit geringem Durchmes
ser ein getrenntes Randoxidabstandselement mit Siliciumdioxid aufweisen.
14. Verfahren nach Anspruch 1, wobei die Grabenstrukturen mit geringem Durchmes
ser mit Arsen dotiertem Polysilicium gefüllt werden.
15. Verfahren zur Herstellung von Grabenkondensatorstrukturen für eine dynamische
Direktzugriffsspeicherzelle (DRAM) mit tiefen Grabenkondensatorstrukturen mit
weitem Durchmesser, die in einem unteren ersten Halbleitersubstrat angeordnet
und mit Grabenstrukturen mit geringem Durchmesser, die in einem oberen zweiten
Halbleitersubstrat angeordnet sind, in Kontakt stehen, mit den Schritten:
Bilden von tiefen Grabenöffnungen mit weitem Durchmesser in dem ersten Halblei tersubstrat;
Abscheiden einer N-Typdotierten Glasschicht, die alle Oberflächen der tiefen Gra benöffnung mit geringem Durchmesser bedeckt;
Durchführung einer Wärmebehandlung, um die N-Typ-Dotierstoffe aus der N-Typ dotierten Glasschicht in das erste Halbleitersubstrat zur Bildung eines N-Typ vergrabenen Plattengebiets in einem Bereich des ersten Halbleitersubstrats zu treiben, der die tiefen Grabenöffnungen mit weitem Durchmesser umschließt;
Bilden einer dielektrischen Knotenpunktschicht auf freigelegten Oberflächen der tiefen Grabenöffnungen mit weitem Durchmesser;
Bilden von Polysilicium-Speicherknotenpunktstrukturen in den tiefen Grabenöff nungen mit weitem Durchmesser, woraus tiefe Grabenkondensatorstrukturen mit weitem Durchmesser in einem oberen Bereich des ersten Halbleitersubstrats hervorgehen, wobei jede tiefe Kondensatorgrabenstruktur mit weitem Durchmesser eine Polysilicium-Speicherknotenpunktstruktur, die dielektrische Knotenpunkt schicht und ein N-Typ-vergrabenes Plattengebiet aufweist;
Bilden eines teilenden Implantationsgebiets in einem oberen Bereich eines zweiten Halbleitersubstrats;
Durchführen einer Bond-Prozedur, um den oberen Bereich des zweiten Halbleiter substrats mit einer Oberfläche des ersten Halbleitersubstrats zu verbinden;
Durchführen einer chemisch mechanischen Behandlung, um einen Bereich des zweiten Halbleitersubstrats zu entfernen, wobei die chemisch mechanische Be handlung nach dem Entfernen des teilenden Implantationsgebiets beendet wird,
woraus ein gedünntes zweites Halbleitersubstrat hervorgeht, das über der oberen Oberfläche des ersten Halbleitersubstrats liegt;
Bilden von Grabenöffnungen mit geringem Durchmesser in dem gedünnten zwei ten Halbleitersubstrat, wobei jede Grabenöffnung mit weitem Durchmesser einen Teil der tiefen Grabenkondensatorstruktur mit weitem Durchmesser frei gibt;
Bilden eines Randoxidabstandselements an den Seiten der Grabenöffnungen mit geringem Durchmesser;
Füllen der Grabenöffnungen mit geringem Durchmesser mit einer ersten Polysilici umschicht;
Abtragen der ersten Polysiliciumschicht in den Grabenöffnungen mit geringem Durchmesser;
Freilegen der oberen Bereiche der Randoxidabstandselemente;
selektives Entfernen der freigelegten oberen Bereiche der Randoxidabstandsele mente, woraus abgetrennte Randoxidabstandselemente hervorgehen, die an den Seiten der unteren Bereichen der Grabenöffnungen mit geringem Durchmesser angeordnet sind; und
erneutes Befüllen des abgetragenen Bereichs der Grabenöffnungen mit geringem Durchmesser mit einer zweiten Polysiliciumschicht, um die Grabenstrukturen mit geringem Durchmesser zu schaffen, wobei jede Grabenstruktur mit geringem Durchmesser über einem Oberseitenbereich einer tiefen Kondensatorgrabenstruk tur mit weitem Durchmesser liegt und mit dieser in Kontakt ist.
Bilden von tiefen Grabenöffnungen mit weitem Durchmesser in dem ersten Halblei tersubstrat;
Abscheiden einer N-Typdotierten Glasschicht, die alle Oberflächen der tiefen Gra benöffnung mit geringem Durchmesser bedeckt;
Durchführung einer Wärmebehandlung, um die N-Typ-Dotierstoffe aus der N-Typ dotierten Glasschicht in das erste Halbleitersubstrat zur Bildung eines N-Typ vergrabenen Plattengebiets in einem Bereich des ersten Halbleitersubstrats zu treiben, der die tiefen Grabenöffnungen mit weitem Durchmesser umschließt;
Bilden einer dielektrischen Knotenpunktschicht auf freigelegten Oberflächen der tiefen Grabenöffnungen mit weitem Durchmesser;
Bilden von Polysilicium-Speicherknotenpunktstrukturen in den tiefen Grabenöff nungen mit weitem Durchmesser, woraus tiefe Grabenkondensatorstrukturen mit weitem Durchmesser in einem oberen Bereich des ersten Halbleitersubstrats hervorgehen, wobei jede tiefe Kondensatorgrabenstruktur mit weitem Durchmesser eine Polysilicium-Speicherknotenpunktstruktur, die dielektrische Knotenpunkt schicht und ein N-Typ-vergrabenes Plattengebiet aufweist;
Bilden eines teilenden Implantationsgebiets in einem oberen Bereich eines zweiten Halbleitersubstrats;
Durchführen einer Bond-Prozedur, um den oberen Bereich des zweiten Halbleiter substrats mit einer Oberfläche des ersten Halbleitersubstrats zu verbinden;
Durchführen einer chemisch mechanischen Behandlung, um einen Bereich des zweiten Halbleitersubstrats zu entfernen, wobei die chemisch mechanische Be handlung nach dem Entfernen des teilenden Implantationsgebiets beendet wird,
woraus ein gedünntes zweites Halbleitersubstrat hervorgeht, das über der oberen Oberfläche des ersten Halbleitersubstrats liegt;
Bilden von Grabenöffnungen mit geringem Durchmesser in dem gedünnten zwei ten Halbleitersubstrat, wobei jede Grabenöffnung mit weitem Durchmesser einen Teil der tiefen Grabenkondensatorstruktur mit weitem Durchmesser frei gibt;
Bilden eines Randoxidabstandselements an den Seiten der Grabenöffnungen mit geringem Durchmesser;
Füllen der Grabenöffnungen mit geringem Durchmesser mit einer ersten Polysilici umschicht;
Abtragen der ersten Polysiliciumschicht in den Grabenöffnungen mit geringem Durchmesser;
Freilegen der oberen Bereiche der Randoxidabstandselemente;
selektives Entfernen der freigelegten oberen Bereiche der Randoxidabstandsele mente, woraus abgetrennte Randoxidabstandselemente hervorgehen, die an den Seiten der unteren Bereichen der Grabenöffnungen mit geringem Durchmesser angeordnet sind; und
erneutes Befüllen des abgetragenen Bereichs der Grabenöffnungen mit geringem Durchmesser mit einer zweiten Polysiliciumschicht, um die Grabenstrukturen mit geringem Durchmesser zu schaffen, wobei jede Grabenstruktur mit geringem Durchmesser über einem Oberseitenbereich einer tiefen Kondensatorgrabenstruk tur mit weitem Durchmesser liegt und mit dieser in Kontakt ist.
16. Verfahren nach Anspruch 15, wobei das erste Halbleitersubstrat ein P-Typ
einkristallines Siliciumsubstrat mit einer <100< Kristallorientierung ist.
17. Verfahren nach Anspruch 15, wobei die Tiefe der Grabenöffnungen mit weitem
Durchmesser in dem ersten Halbleitersubstrat zwischen ungefähr 6,5 bis 7,5 µm
liegt.
18. Verfahren nach Anspruch 15, wobei die tiefen Grabenöffnungen mit weitem
Durchmesser eine Länge zwischen ungefähr 0,25 bis 0,35 µm und eine Breite zwi
schen ungefähr 0,15 bis 0,25 µm aufweisen.
19. Verfahren nach Anspruch 15, wobei die N-Typ-dotierte Glasschicht eine Arsen-
Siliciumdioxid-Glas-(ASG)Schicht ist, die mittels LPCVD- oder PECVD-Verfahren
mit einer Dicke zwischen ungefähr 250 bis 400 Å erhalten wird.
20. Verfahren nach Anspruch 15, wobei die Wärmebehandlung zur Bildung des N-Typ
vergrabenen Plattengebiets mittels Diffusion aus einer ASG-Schicht bei einer
Temperatur zwischen ungefähr 950 bis 1050°C in einer inerten Atmosphäre durch
geführt wird.
21. Verfahren nach Anspruch 15, wobei die dielektrische Knotenpunktschicht Silicium
nitrid und Siliciumoxid aufweist und mittels LPCVD-Verfahren mit einer Dicke zwi
schen ungefähr 35 bis 45 Å erhalten wird.
22. Verfahren nach Anspruch 15, wobei die Polysilicium-Speicherknotenpunkt
strukturen mittels Abscheidung einer Polysiliciumschicht unter Verwendung von
LPCVD-Verfahren erhalten und in-situ während der Abscheidung durch Hinzufü
gen von Arsen zu einer Silanatmosphäre dotiert und anschließend mittels che
misch mechanischer Polier-(CMP)Verfahren definiert werden.
23. Verfahren nach Anspruch 15, wobei das zweite Halbleitersubstrat ein P-Typ
einkristallines Siliciumsubstrat mit einer <100< Kristallorientierung ist.
24. Verfahren nach Anspruch 15, wobei das teilende Implantationsgebiet in dem zwei
ten Halbleitersubstrat durch Implantation von Wasserstoff- oder Sauerstoffionen
mit einer Energie zwischen ungefähr 10 bis 35 KeV bei einer Konzentration zwi
schen ungefähr 1,5 × 1014 bis 5 × 1014 Atomen/cm2 gebildet wird.
25. Verfahren nach Anspruch 15, wobei die obere Oberfläche des zweiten Halbleiter
substrats mit der oberen Oberfläche des ersten Halbleitersubstrats mittels einer
Wärmebehandlung verbunden wird, die bei einer Temperatur zwischen ungefähr
800 bis 900°C für ungefähr 10 bis 15 Minuten in einer inerten Atmosphäre durch
geführt wird.
26. Verfahren nach Anspruch 15, wobei die Grabenöffnungen mit geringem Durch
messer in dem gedünnten zweiten Halbleitersubstrat mittels einer anisotropen RIE-
Behandlung unter Verwendung von Cl2-SF6-O2 als ein Ätzmittel für Silicium defi
niert werden, wobei die Grabenöffnungen mit geringem Durchmesser unter einen
Winkel von ungefähr oder größer als 90° gebildet werden.
27. Verfahren nach Anspruch 15, wobei die Grabenöffnungen mit geringem Durch
messer eine Breite zwischen ungefähr 0,10 bis 0,16 µm und eine Länge zwischen
ungefähr 0,17 bis 0,23 µm aufweisen.
28. Verfahren nach Anspruch 15, wobei die abgetrennten Randabstandselemente Sili
ciumoxid aufweisen und eine Dicke zwischen ungefähr 150 bis 250 Å besitzen.
29. Verfahren nach Anspruch 15, wobei die erste Polysiliciumschicht und die zweite
Polysiliciumschicht, die zur Füllung der Grabenöffnungen mit geringem Durchmes
ser verwendet werden, mit Arsen dotiertes Polysilicium aufweisen, das mittels
LPCVD-Verfahren erhalten wird und in-situ während der Abscheidung durch Hinzu
fügen von Arsen zu einer Silanatmosphäre dotiert wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TWP90113482 | 2001-06-04 | ||
| TW090113482A TW540154B (en) | 2001-06-04 | 2001-06-04 | Deep trench capacitor structure and its manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10209989A1 true DE10209989A1 (de) | 2002-12-19 |
| DE10209989B4 DE10209989B4 (de) | 2006-08-10 |
Family
ID=21678433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10209989A Expired - Fee Related DE10209989B4 (de) | 2001-06-04 | 2002-03-07 | Verfahren zur Herstellung von DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6703273B2 (de) |
| DE (1) | DE10209989B4 (de) |
| TW (1) | TW540154B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120171827A1 (en) * | 2009-05-07 | 2012-07-05 | International Business Machines Corporation | Structure and method to form edram on soi substrate |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10255866B4 (de) * | 2002-11-29 | 2006-11-23 | Infineon Technologies Ag | Verfahren und Strukturen zur Erhöhung der Strukturdichte und der Speicherkapazität in einem Halbleiterwafer |
| US7122903B2 (en) * | 2003-10-21 | 2006-10-17 | Sharp Kabushiki Kaisha | Contact plug processing and a contact plug |
| JP4025714B2 (ja) * | 2003-11-28 | 2007-12-26 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7402487B2 (en) * | 2004-10-18 | 2008-07-22 | Infineon Technologies Richmond, Lp | Process for fabricating a semiconductor device having deep trench structures |
| DE102005046479B4 (de) * | 2005-09-28 | 2008-12-18 | Infineon Technologies Austria Ag | Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie |
| US20080082403A1 (en) * | 2006-09-28 | 2008-04-03 | Olasunkanmi John Adegoke | Method for providing customized information for using a public transportation system |
| US20080195507A1 (en) * | 2007-01-01 | 2008-08-14 | Nitesh Ratnakar | Virtual Online Store |
| US7808028B2 (en) * | 2007-04-18 | 2010-10-05 | International Business Machines Corporation | Trench structure and method of forming trench structure |
| US8119501B2 (en) * | 2007-05-17 | 2012-02-21 | Agere Systems Inc. | Method for separating a semiconductor wafer into individual semiconductor dies using an implanted impurity |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| US7682924B2 (en) | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US8388851B2 (en) * | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
| US7791123B2 (en) * | 2008-03-10 | 2010-09-07 | International Business Machines Corporation | Soft error protection structure employing a deep trench |
| US7759193B2 (en) * | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US7989865B2 (en) * | 2008-08-28 | 2011-08-02 | International Business Machines Corporation | Deep trench capacitor for SOI CMOS devices for soft error immunity |
| US8564103B2 (en) * | 2009-06-04 | 2013-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing an electronic device |
| US8513723B2 (en) * | 2010-01-19 | 2013-08-20 | International Business Machines Corporation | Method and structure for forming high performance MOS capacitor along with fully depleted semiconductor on insulator devices on the same chip |
| US8652925B2 (en) | 2010-07-19 | 2014-02-18 | International Business Machines Corporation | Method of fabricating isolated capacitors and structure thereof |
| US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
| US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
| US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
| US8946045B2 (en) | 2012-04-27 | 2015-02-03 | International Business Machines Corporation | Metal-insulator-metal (MIM) capacitor with deep trench (DT) structure and method in a silicon-on-insulator (SOI) |
| US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
| US9048339B2 (en) * | 2012-09-07 | 2015-06-02 | International Business Machines Corporation | Deep trench capacitor |
| US9502586B1 (en) * | 2015-09-14 | 2016-11-22 | Qualcomm Incorporated | Backside coupled symmetric varactor structure |
| US10868107B2 (en) | 2017-06-20 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench capacitor and method of forming the same |
| US10559650B2 (en) | 2018-01-23 | 2020-02-11 | Texas Instruments Incorporated | Trench capacitor with warpage reduction |
| US11222986B2 (en) | 2019-07-26 | 2022-01-11 | Texas Instruments Incorporated | Semiconductor device with an integrated deep trench capacitor having high capacitance density and low equivalent series resistance |
| CN113497006A (zh) * | 2020-03-20 | 2021-10-12 | 中芯国际集成电路制造(北京)有限公司 | 电容结构及其形成方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322936B2 (ja) | 1992-03-19 | 2002-09-09 | 株式会社東芝 | 半導体記憶装置 |
| DE69329376T2 (de) * | 1992-12-30 | 2001-01-04 | Samsung Electronics Co., Ltd. | Verfahren zur Herstellung einer SOI-Transistor-DRAM |
| US5627092A (en) * | 1994-09-26 | 1997-05-06 | Siemens Aktiengesellschaft | Deep trench dram process on SOI for low leakage DRAM cell |
| JPH1022471A (ja) * | 1996-07-03 | 1998-01-23 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US5691230A (en) * | 1996-09-04 | 1997-11-25 | Micron Technology, Inc. | Technique for producing small islands of silicon on insulator |
| US5914510A (en) * | 1996-12-13 | 1999-06-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing the same |
| US6020091A (en) | 1997-09-30 | 2000-02-01 | Siemens Aktiengesellschaft | Hard etch mask |
| US5981332A (en) | 1997-09-30 | 1999-11-09 | Siemens Aktiengesellschaft | Reduced parasitic leakage in semiconductor devices |
| US6236079B1 (en) * | 1997-12-02 | 2001-05-22 | Kabushiki Kaisha Toshiba | Dynamic semiconductor memory device having a trench capacitor |
| US6121651A (en) | 1998-07-30 | 2000-09-19 | International Business Machines Corporation | Dram cell with three-sided-gate transfer device |
| US6518594B1 (en) * | 1998-11-16 | 2003-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor devices |
| US6544862B1 (en) * | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| US6544837B1 (en) * | 2000-03-17 | 2003-04-08 | International Business Machines Corporation | SOI stacked DRAM logic |
| US6350653B1 (en) * | 2000-10-12 | 2002-02-26 | International Business Machines Corporation | Embedded DRAM on silicon-on-insulator substrate |
-
2001
- 2001-06-04 TW TW090113482A patent/TW540154B/zh not_active IP Right Cessation
-
2002
- 2002-01-11 US US10/043,477 patent/US6703273B2/en not_active Expired - Lifetime
- 2002-03-07 DE DE10209989A patent/DE10209989B4/de not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120171827A1 (en) * | 2009-05-07 | 2012-07-05 | International Business Machines Corporation | Structure and method to form edram on soi substrate |
| US8629017B2 (en) * | 2009-05-07 | 2014-01-14 | International Business Machines Corporation | Structure and method to form EDRAM on SOI substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW540154B (en) | 2003-07-01 |
| US20030134468A1 (en) | 2003-07-17 |
| DE10209989B4 (de) | 2006-08-10 |
| US6703273B2 (en) | 2004-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10209989A1 (de) | Ein fortschrittliches Kondensator-Array-Zellen-Layout für DRAM-Grabenkondensatorstrukturen mit kleinen Durchmessern mittels SOI-Technologie | |
| DE69329376T2 (de) | Verfahren zur Herstellung einer SOI-Transistor-DRAM | |
| DE3688231T2 (de) | Dynamische speichervorrichtung mit wahlfreiem zugriff mit einem monokristallinen transistor auf einer rillenartigen kondensatorstruktur und herstellungsverfahren dafuer. | |
| DE3880750T2 (de) | Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür. | |
| DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
| EP0703618B1 (de) | Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung | |
| DE69307274T2 (de) | Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding | |
| DE69418302T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit ebener Oberfläche | |
| DE19746448B4 (de) | DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle | |
| DE19941148B4 (de) | Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung | |
| DE10200399A1 (de) | Dreidimensional integrierte Halbleitervorrichtung | |
| DE10116529B4 (de) | Verfahren zur Herstellung von Kondensatoren mit tiefen Gräben für Drams mit verringerter Facettierung an der Substratkante, und zur Bereitstellung einer gleichförmigeren Anschlussflächenschicht aus SI3N4 über das Substrat | |
| DE10153765A1 (de) | Verfahren zur Herstellung einer Dram-Zelle mit einem tiefen Graben | |
| DE10220542A1 (de) | Kompakte Grabenkondensatorspeicherzelle mit Körperkontakt | |
| DE102020125660B4 (de) | Bosch-tiefenätzung mit hohem seitenverhältnis und halbleitervorrichtung | |
| DE69804382T2 (de) | Verfahren zum Entfernen von CMP-Kratzern durch einen reflow-Schritt, und dadurch hergestellter integrierter Schaltkreis | |
| DE112012004024T5 (de) | Verfahren zum Übertragen von Materialschichten in 3D-Integrationsprozessen und damit zusammenhängende Strukturen und Vorrichtungen | |
| DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
| DE69330870T2 (de) | Planarisierungsverfahren von einer Halbleitervorrichtung | |
| EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE102005048036B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen | |
| DE102016219275B3 (de) | Technologisches Verfahren zur Verhinderung von vertikalen/ lateralen Inhomogenitäten beim Ätzen von Silizium - Durchkontaktierungen mittels vergrabener Ätzstoppschichten | |
| DE10228717B4 (de) | Verfahren zum Isolieren aktiver Bereiche von Halbleiterspeicherelementen und zum Isolieren von Elementgebieten eines Halbleiterwafers | |
| DE102005018735A1 (de) | Halbleiter-Bauelement und Verfahren zur Herstellung eines Halbleiter-Bauelements | |
| DE19929859B4 (de) | Herstellungsverfahren für Trenchkondensator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |