CN1078739C - Soi基片及其制造方法 - Google Patents

Soi基片及其制造方法 Download PDF

Info

Publication number
CN1078739C
CN1078739C CN96123934A CN96123934A CN1078739C CN 1078739 C CN1078739 C CN 1078739C CN 96123934 A CN96123934 A CN 96123934A CN 96123934 A CN96123934 A CN 96123934A CN 1078739 C CN1078739 C CN 1078739C
Authority
CN
China
Prior art keywords
film
oxide
silicon
impurity
soi substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96123934A
Other languages
English (en)
Other versions
CN1162834A (zh
Inventor
金载甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of CN1162834A publication Critical patent/CN1162834A/zh
Application granted granted Critical
Publication of CN1078739C publication Critical patent/CN1078739C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种硅器件层均匀的SOI基片及其制造方法，该SOI基片包括，硅支承晶片，在支承晶片上部形成的掺杂杂质的氧化膜，在所述掺杂杂质的氧化膜上部形成的、具有均匀厚度的硅器件层，在所述掺杂杂质的氧化膜上部形成的、防止掺杂杂质的氧化膜内的杂质扩散的扩散阻挡膜。

Description

SOI基片及其制造方法
本发明涉及SOI基片及其制造方法，尤其是涉及具有厚度均匀的硅器件层的SOI基片及其制造方法。
通常，在CMOS晶体管的制造工序中，为了在大面积上确保避免元件间的分离和CMOS晶体管的闭锁现象，需要形成元件分离。此时，增加分离面积就要减少芯片面积，从而成为阻碍高集成度的因素。
为了解决这种问题，提出SOI(绝缘体上生长硅)技术。
在硅支承晶片与器件用硅晶片之间设置预定厚度的埋置绝缘层，由此构成分层结构的SOI基片，来完成完全的元件分离，可以防止CMOS晶体管的闭锁现象，实现元件的高速运行。
作为SOI基片的形成方法之一，是在硅基片内注入氧离子的SIMOX(由注入的氧形成分离)技术。但是，这种SIMOX技术存在如下缺点，即在注入氧离子的工序中，器件形成面容易发生错位，泄漏电流大，难以正确地调节器件形成层的厚度。
以往曾提出BESOI(结合与背腐蚀SOI)技术，即至少一个晶片上形成有绝缘层的器件用硅晶片与硅支承晶片结合之后，对器件用硅晶片做背腐蚀，形成具有器件的硅层。
如图2A所示，已有的BESOI技术中，准备由硅形成的器件用硅晶片20和硅支承晶片21。在器件用硅晶片20和硅支承晶片21的一表面上，通过氧化分别形成埋置绝缘层22A、22B。如图2B所示，器件用硅晶片20和支承晶片21，在埋置绝缘层22A与22B之间进行熔融结合。通过研磨及抛光除去大部分器件用硅晶片20后，进行高精细度的化学、机械研磨，形成硅器件层20A。因而，由支承晶片21、第1和第2埋置绝缘层构成的绝缘层和硅器件层20A形成SOI基片30。
但是，通过前述的熔融而形成SOI基片30时，如图3A所示，埋置绝缘层22A、22B表面上会存在粒子。因此，如果不除去埋置绝缘膜22A、22B表面上的粒子，对器件用硅晶片20和支承晶片21进行结合，对结合后的器件用硅晶件20进行研磨、抛光及修整一系列工序，形成硅器件层22A，如图3B所示，硅器件层20A的厚度不均匀。亦即，埋置绝缘层22A、22B一般由氧化硅膜形成。这里，氧化硅膜的被覆特性优秀，存在粒子200的高度之差。因此，为使器件用硅晶片20形成表面平坦的器件层20A，一经化学的、机械的研磨，结果硅器件层20A的厚度有些部分不同。
如上所述，由于硅器件层20A的厚度不均匀，所以在硅器件层形成器件就发生了困难。特别是，在厚度不均匀的器件层形成的器件存在以下问题，即难以有效地调节结合区域的深度，结合阻抗增大，产生击穿。
因此，本发明的主要目的是提供一种SOI基片及其制造方法，无论埋置绝缘层表面是否存在粒子，均能使形成器件的硅器件层厚度均匀。
为实现上述目的，根据本发明，SOI基片包括：
硅支承晶片；
在支承晶片上部形成的掺有杂质的氧化膜；
在所述掺有杂质的氧化膜上部形成的、厚度均匀的硅器件层；
在所述掺有杂质的氧化膜上部形成的、防止掺有杂质的氧化膜内的杂质扩散的扩散阻挡膜。
而且，根据本发明，SOI基片的制造方法，包括以下步骤：
制备支承晶片和器件用硅晶片；
在所述器件用硅晶片上部形成扩散阻挡膜；
在扩散阻挡膜上部形成掺杂第一杂质的氧化膜；
在所述支承晶片上部形成掺杂第二杂质的氧化膜；
在预定温度下使第一掺杂氧化膜与第二掺杂氧化膜表面接触，从而使所述支承晶片与器件用晶片接合；
除去一定厚度的所述器件用硅晶片，形成具有均匀厚度和平坦表面的硅器件层。
而且，根据本发明的其它实施例的SOI基片制造方法，包括以下步骤：
提供器件用硅晶片和支承晶片；
在所述器件用硅晶片上部形成扩散防止膜；
在所述扩展防止膜上部形成掺杂杂质的氧化膜；
使所述掺杂杂质的氧化膜与支承基片接触，从而使所述器件用硅晶片与支承晶片接合；
对所述器件用硅晶片腐蚀，形成具有均匀厚度和平坦表面的硅器件层。
以下，参照附图详细描述本发明的优选实施例。
图1A-1B是说明由本发明的BESOI技术形成SOI基片的剖面图；
图2A-2B是说明由一般的BESOI技术形成SOI基片的方法的剖面图；
图3A-3B是说明已有的支承晶片与器件用硅晶片的接合面存在粒子时，形成SOI基片的方法的剖面图。
参看图1，制备器件用硅晶片1和硅支承晶片4。在器件用硅晶片1的上部形成扩散阻挡膜2，这里，扩散阻挡膜2是无杂质掺杂的氧化膜或氮化硅膜，或者是无杂质掺杂的氧化膜与氮化硅膜的层叠膜。
在形成有扩散阻挡膜2的器件用硅晶片1上部，形成有预定厚度的掺杂第一杂质的氧化膜3A，在支承晶片4上部，形成有预定厚度的掺杂第二杂质的氧化膜3B。这里，掺杂第一杂质的氧化膜3A和掺杂第二杂质的氧化膜3B，作为SOI基片的埋置绝缘层，可利用有粘性，在一定温度下能流动而平坦化的膜，例如BSG(硅酸硼玻璃)、BPSG(磷酰硅酸硼玻璃)、PSG(磷酰硅酸盐玻璃)膜。
此时，在扩散阻挡膜2与掺杂第一、第二杂质的氧化膜3A、3B的形成步骤中，在器件用硅晶片1和支承晶片4表面存在粒子100。
图1B是SOI基片10的剖面图，使掺杂第一杂质的氧化膜3A与掺杂第二杂质的氧化膜3B接触，从而使器件用硅晶片1和支承晶片4接合。这时，在流动的温度范围内，对掺杂第一杂质的氧化膜3A和掺杂第二杂质的氧化膜3B实施接合步骤。例如，当掺杂第一杂质的氧化膜3A和掺杂第二杂质的氧化膜3B是BPSG膜时，在800～900℃的温度范围，对支承晶片4和器件用硅晶片1进行接合，当是PSG膜时，在900～1100℃的温度范围进行接合。
在此接合步骤中，粒子100被埋在粘度特性强的掺杂第一杂质的氧化膜3A和掺杂第二杂质的氧化膜3B内。掺杂第一杂质的氧化膜3A与掺杂第二杂质的氧化膜3B接合的同时，进行流动，使掺杂第一杂质的氧化膜3A与器件用硅晶片1以及掺杂第二杂质的氧化膜3B与支承晶片4的接触面平坦。
之后，通过研磨及抛光，除去预定厚度的器件用硅晶片1，随后，通过高精度的化学的、机械的研磨，形成厚度均匀的硅器件层1A，获得由硅支承晶片4、掺杂第一及第二杂质的氧化膜3A、3B组成的埋置绝缘层3、扩散防止膜2和硅器件层1A构成的SOI基片10。
如上所述，通过预定的热处理接合晶片时，由扩散阻挡膜2可以防止来自掺杂第一及第二杂质的氧化膜3A、3B的杂质扩散，形成优良的硅器件层1A。
上述实施例中，在器件晶片1和支承晶片4上，分别形成在埋置绝缘层中掺杂杂质的氧化膜3A、3B，但也可以仅在器件晶片1或支承晶片4上形成掺杂杂质的氧化膜。
如上所述，对本发明的特定实施例做了说明，但是在不脱离本说明书记载的权利要求书的范围的条件下，显然本领域的技术人员可做出各种变型。
如以上详述，在SOI基片中，通过把粘度特性优秀、预定温度下流动的掺杂杂质的氧化膜用于埋置绝缘膜，即使接合面上存在粒子时，也不会在埋置绝缘内发生扩散。
因此，根据本发明，形成具有均匀厚度的硅器件层1A。在SOI基片上形成能阻挡来自掺杂杂质的氧化膜的杂质扩散的扩散阻挡膜，可以获得优质的硅器件层。

Claims (10)

1、一种SOI基片的制造方法，其特征在于包括以下步骤：
制备支承晶片和器件用硅晶片；
在所述器件用硅晶片上部形成扩散阻挡膜；
在扩散阻挡膜上部形成掺杂第一杂质的氧化膜；
在所述支承晶片上部形成掺杂第二杂质的氧化膜；
在预定的温度使第一掺杂的氧化膜与第二掺杂的氧化膜表面接触，从而使所述支承晶片与器件用硅晶片接合；
将所述器件用硅晶片除去一定厚度，形成具有均匀厚度及平坦表面的硅器件层。
2、根据权利要求1的SOI基片制造方法，其特征在于所述扩散阻挡膜是不掺杂的氧化硅膜。
3、根据权利要求1的SOI基片制造方法，其特征在于所述扩散阻挡膜是氮化硅膜。
4、根据权利要求1的SOI基片制造方法，其特征在于所述扩散阻挡膜由氧化硅膜与氮化硅膜的叠层膜构成。
5、根据权利要求1的SOI基片制造方法，其特征在于所述掺杂第一杂质的氧化膜和掺杂第二杂质的氧化膜由BSG膜构成。
6、根据权利要求1的SOI基片制造方法，其特征在于所述掺杂第一杂质的氧化膜和掺杂第二杂质的氧化膜由BPSG膜构成。
7、根据权利要求1的SOI基片制造方法，其特征在于所述掺杂第一杂质的氧化膜和掺杂第二杂质的氧化膜由PSG膜构成。
8、根据权利要求1的SOI基片制造方法，其特征在于，在800～900℃的温度范围对所述支承晶片和器件用硅晶片进行接合。
9、根据权利要求1的SOI基片制造方法，其特征在于，在900～1100℃的温度范围对所述支承晶片和器件用硅晶片进行接合。
10、根据权利要求1的SOI基片制造方法，其特征在于所述除去器件用硅晶片，形成硅器件层的步骤包括，对所述器件用硅晶片研磨及抛光，和使所述硅器件层具有平坦表面的化学的、机械的研磨步骤。
CN96123934A 1995-12-30 1996-12-30 Soi基片及其制造方法 Expired - Fee Related CN1078739C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR69481/95 1995-12-30
KR1019950069481A KR970052024A (ko) 1995-12-30 1995-12-30 에스 오 아이 기판 제조방법

Publications (2)

Publication Number Publication Date
CN1162834A CN1162834A (zh) 1997-10-22
CN1078739C true CN1078739C (zh) 2002-01-30

Family

ID=19448473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96123934A Expired - Fee Related CN1078739C (zh) 1995-12-30 1996-12-30 Soi基片及其制造方法

Country Status (6)

Country Link
JP (1) JPH1032321A (zh)
KR (1) KR970052024A (zh)
CN (1) CN1078739C (zh)
DE (1) DE19653632B4 (zh)
GB (1) GB2309584A (zh)
TW (1) TW310458B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359681B1 (ko) * 2000-03-15 2002-11-04 오정훈 장신구용 금속모조보석 제작방법
US6541861B2 (en) 2000-06-30 2003-04-01 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure
AU2002360825A1 (en) * 2002-05-31 2003-12-19 Advanced Micro Devices, Inc. Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP5194508B2 (ja) * 2007-03-26 2013-05-08 信越半導体株式会社 Ｓｏｉウエーハの製造方法
CN101916761B (zh) * 2010-07-20 2012-07-04 中国科学院上海微系统与信息技术研究所 一种soi埋氧层下的导电层及其制作工艺
JP2016100566A (ja) * 2014-11-26 2016-05-30 トヨタ自動車株式会社 Ｓｏｉウエハの製造方法及びｓｏｉウエハ
US9515072B2 (en) * 2014-12-26 2016-12-06 Taiwan Semiconductor Manufacturing Company Ltd. FinFET structure and method for manufacturing thereof
CN105392093B (zh) * 2015-12-03 2018-09-11 瑞声声学科技(深圳)有限公司 麦克风芯片的制造方法
CN105392089A (zh) * 2015-12-03 2016-03-09 瑞声声学科技(深圳)有限公司 复合层结构及其制造方法
WO2017155805A1 (en) * 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US10741638B2 (en) * 2018-08-08 2020-08-11 Infineon Technologies Austria Ag Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553860A2 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Semiconductor substrate and process for preparing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641173A (en) * 1985-11-20 1987-02-03 Texas Instruments Incorporated Integrated circuit load device
US5362667A (en) * 1992-07-28 1994-11-08 Harris Corporation Bonded wafer processing
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0553860A2 (en) * 1992-01-31 1993-08-04 Canon Kabushiki Kaisha Semiconductor substrate and process for preparing the same

Also Published As

Publication number Publication date
GB2309584A (en) 1997-07-30
KR970052024A (ko) 1997-07-29
TW310458B (zh) 1997-07-11
CN1162834A (zh) 1997-10-22
JPH1032321A (ja) 1998-02-03
DE19653632B4 (de) 2004-08-26
GB9626954D0 (en) 1997-02-12
DE19653632A1 (de) 1997-07-03

Similar Documents

Publication Publication Date Title
CN1078739C (zh) Soi基片及其制造方法
CN1036227C (zh) 用绝缘体附硅方法制造的动态随机存取存储器及制造方法
US6465325B2 (en) Process for depositing and planarizing BPSG for dense trench MOSFET application
JP2806277B2 (ja) 半導体装置及びその製造方法
US6136666A (en) Method for fabricating silicon-on-insulator wafer
US4851078A (en) Dielectric isolation process using double wafer bonding
US5373184A (en) SOI/semiconductor heterostructure fabrication by wafer bonding
CN100378917C (zh) 制造应变含硅混合衬底的方法以及含硅混合衬底
KR20050044643A (ko) 접합 웨이퍼 및 접합 웨이퍼의 제조방법
CN1132240C (zh) 半导体芯片及其制造方法
US6242320B1 (en) Method for fabricating SOI wafer
US20060105533A1 (en) Method for engineering hybrid orientation/material semiconductor substrate
CA2166409A1 (en) Soi substrate fabrication
JPH04154147A (ja) 半導体装置およびその製造方法
US6214702B1 (en) Methods of forming semiconductor substrates using wafer bonding techniques and intermediate substrates formed thereby
CN1531752A (zh) 具有提升的非本征基极的双极晶体管
CN1055789C (zh) 绝缘基体上的硅及其生产方法
CN1819215B (zh) 元件形成用衬底及其制造方法和半导体装置
US5081061A (en) Manufacturing ultra-thin dielectrically isolated wafers
CN1075242C (zh) Soi基片及其制造方法
CN1213474C (zh) 半导体集成电路装置的制造方法
US7262477B2 (en) Semiconductor device
CN1078737C (zh) Soi基片的制造方法
CN1519910A (zh) 半导体装置的制造方法
CN1324684C (zh) 制造半导体器件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: HYNIX SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: HYUNDAI ELECTRONICS INDUSTRIES CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Gyeonggi Do, South Korea

Patentee after: Hairyoksa Semiconductor Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hyundai Electronics Industries Co., Ltd.

ASS Succession or assignment of patent right

Owner name: MAGNACHIP CO., LTD.

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC.

Effective date: 20070601

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070601

Address after: North Chungcheong Province

Patentee after: Magnachip Semiconductor Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee