TW310458B - - Google Patents
Download PDFInfo
- Publication number
- TW310458B TW310458B TW085115677A TW85115677A TW310458B TW 310458 B TW310458 B TW 310458B TW 085115677 A TW085115677 A TW 085115677A TW 85115677 A TW85115677 A TW 85115677A TW 310458 B TW310458 B TW 310458B
- Authority
- TW
- Taiwan
- Prior art keywords
- foil
- calendar
- wafer
- silicon
- item
- Prior art date
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 239000011888 foil Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 31
- 239000004576 sand Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 238000009792 diffusion process Methods 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000002309 gasification Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000002699 waste material Substances 0.000 claims description 2
- 230000002660 anti-spreading effect Effects 0.000 claims 3
- 244000035744 Hura crepitans Species 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 208000002925 dental caries Diseases 0.000 claims 1
- 229910052500 inorganic mineral Inorganic materials 0.000 claims 1
- 239000011707 mineral Substances 0.000 claims 1
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 27
- 239000002245 particle Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000005368 silicate glass Substances 0.000 description 3
- 241000208140 Acer Species 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000002079 cooperative effect Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010297 mechanical methods and process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 210000000006 pectoral fin Anatomy 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Recrystallisation Techniques (AREA)
Description
經濟部中央揉準局員工消费合作社印褽 310458 五、發明説明(1) <發明之背景> 本發明係為一•絕緣艘上塗佈砂雇(Si 1ί con-on-insula tor* 簡稱SOI)之基板,特別是指矽鹣置萡曆厚度均勻之SOI基 板及製造SOI基板之方法。 通常,在製造互補式金氣半導鐮(CHOS)雷晶鼸之過程 中,需要大面積之隔雛區,Μ便使裝置間隔鏞,並防止CMOS 霣晶通栓鎖(Latch-up),然而大面稹之隔離薩造成晶Η尺 寸縮小及裝置整合(integration)降低之問鼯。 SOI之技術即是針對上述之間題而提出的,SOI基板之 裝置間完全隔雛係因在矽處置晶圓片 (handling wafer)及 矽裝置晶圓片(device wafer)間埋入一絕緣箔曆之夾曆, 用以防止CMOS電晶艚栓鎖及使裝置得Μ高速操作。 製造SOI基板方法之為植入氧分離法《Separation by implanted oxygen簡稱SIMOX),亦即在SOI基板植入氣雛子 ,然而SIMOX之缺點在於當植入氣雛子時.矽箔朦表面極愚 發生位置錯亂而產生大最漏霉流,因此在裝置之製程中很 難控制矽裝置箔曆之厚度。 另一有效之製造法為SOI聯結及逆触刻技術(bond and etch-back si 1 icon-on-insulator簡稱BESOI),其中砂裝 置晶圓片與砂處置晶圆片相聯結,兩晶圓片間有一涵緣萡 唐,然後將砂装置晶圓片逆触刻於砂装置活靥。 黎照第1A圖所示,提供砂裝置晶圓片20及矽處置晶圓 片21 ,由氧化作用Λ分別於矽裝置晶圓片20之表面形成第 —曆埋入式絕緣萡曆22Α ,及於矽處置晶圓片21之表面形 本紙張尺度適用中國國家梂準(CNS ) A4规格(210X29"?公釐} tt II 1 —^ϋ urm ^^^1 1_ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消费合作社印製 ΑΊ Β7 五、發明説明(2 ) 成第二靥埋入式絕緣箔層22B ,埋入式絕緣箔靥可能由親 化作用而形成於矽裝置晶圓Μ20 ,成是肜成於矽處置晶圓 Η21。 參照第1Β圓所示,砂處置舉圓片21及矽裝黧晶圓片20 為熔合聯結,兩者間具有埋入式涵織箔曆22Α及22Β ,接蕃 ,大部分砂装置晶圓片20Μ輪躕及研光程序蝕刻至預設厚 度,然後Μ化學法及機槭法加工至高精密級之光潸度,而 形成矽裝置箱曆20Α 〇 因此,SOI基板30包括:砂處羃晶圓片21、含第一曆埋 入式絕緣箔曆22A及第二曆埋入式涵緣箔屬22B之總緣箔曆 22、及矽裝置箔曆20A。 然而,以聯结法製埴SOI基板時,粒子200可_出現在 第一·層埋入式絕緣箔雇22A或第二曆埋入式函嫌箔曆22B之 表面,如第2A圖所示;因此,粒子200如果未從第一層埋 入式絕緣箔層22A或第二曆埋入式緬緣箔曆22B之表面移除 ,則所形成砂装置箱屬20A之厚度不均旬,如第2B_所示。 因此,一般而言,如果埋入式絕緣箔曆22A及22B係由 二氣化矽製成,此二氣化矽大_分覆鑣埋入式綠箔曆22 ,則有由粒子200位移所造成相凿之佈局(topology),结果 使得下曆埋入式絕緣箔曆22形成一佈局。因此,如果砂裝 置晶圓Η 20以化學法及懺械法加工廳光,使矽裝置搭曆20A 有平面之表面,則矽裝置萡靥20Α之厚度會有挪分差異。 如上所述,由於砂裝置箔曆20Α之厚度不均匀,因此很 難在矽装置萡層20Α中形成一個装置,尤其是在厚度不均勻 本紙張尺度適用中國國家梯準(CNS ) A4規格(210X297公釐} ------^ 裝-- (請先閲讀背面之注意事項再填寫本頁) 訂- Λ 經濟部中央標準局員工消费合作杜印製 A7 B7 五、發明説明(3 ) 之矽裝置箔廢中形成之裝置内接面區之深度權難控制,因 此,接面電胆增加,並且造成擊穿。 <發明之總論> 本發明之目的在提供一·砂驄置萡層厚度均匀之SOI基 板,該裝置之製成並不考盧在埋入式繊緣箔曆表面出現之 粒子,及SOI基板之製造方法。 依據實例,提供一表面為平面之SOI基板,包括:δ夕處 置晶圓Η;形成於矽虡置晶圓片上撥入雜質之氣化臟;形 成於摻雜質氧化膜上之矽裝置箔曆、該矽裝置Ιδ靥之厚度 均匀;及形成於撥雜質氣化臟與矽裝置搭艚間之防鑛散箔 靥,此防擴散箔曆僳用Μ防止罐雜質頫化臟之雜質擴散至 矽装置萡層。 亦提供一SOI·基板之製造方法,包括步驟)提供一砂裝 ®晶圓片及一處置晶圓片;在砂裝置晶圆片上形成一防掮 散箔曆;在防擴散辱靥上形成第一層摻雜質氧化膜,在處 罝晶圓片上形成第二曆摻雜質氧化膜;聯結矽裝置晶画片 及處置晶圓片使第一及第二雇播雜質氧化膜表面接觸;蝕 刻装置晶圓片使矽装置萡曆具均匀厚度。 在一實例中,摻雜質氣化臟作為SOI基板之埋入式絕 緣萡曆。 在一實例中,撥雜質氧化臟為矽釀臓破调(BSG)、矽 酸_玻璃(PSG)、或矽酸磷硼玻聰(BPSG)。 在一實例中防擴敝箔雇嫵未撥雜質鱺化膜、氮化矽 萡靥或未撥雜質氣化膜與氮化砂箔層之雙箔曆。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ----'--{裝---:---訂------C ί (讀先闔讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印裝 ^^0458 a? Β7 五、發明説明(4) 在一實例中若撥雜質氣化物為BSG時於溫度800— SKXTC下施行聯结步驟;若摻雜質氧化物為&PSG或PSG時, 於溫度900-1100°C下施行聯結步驟。 在一實例中,蝕刻步驟包括:將矽裝置晶圓片輪磨及 研光至預設厚度;以化擧法及镧槭法將矽裝置晶圓片加工 磨光以形成表面為平面之矽裝置箔靥。 <圓式之簡單說明:> 本發明之目的及特擞可參考下列詳綑描述、申練專利 範園及附圖較易瞭解,其中: 第1A及第1B圖係依據習用班:SOI技術製造SOI基板程序 之剖面圈。 第2A及第2B圆係依據習用BESOI技術製造SO I基板程序 之剖面圖,其中矽處置晶圔片及矽裝置晶圆片之接觸面有 粒子出現。 第3A及第3B画係依照本發明實例BESOI技術製埴SOI基板 程序之剖面圖。 <本發明之詳綑描述> 如第3A圓所示,依照本發明實例,有一砂裝置晶画片 1及砂處置晶圔片4 ,在矽装置晶圓Ml上形成防擴散萡曆2 ;防擴散箱曆2可能為:未撥雜質氣化膜;規化砂范餍;或 未摻雜質氣化膜與氮化矽萡曆之雙萡曆。 具預設厚度之第一靥摻雜質氧化膜3A形成於砂裝置晶 圓片1上,而在此處形成防擴散萡曆2 ;於矽處置晶圓Η4 上形成預設厚度之第二曆撥雜質氣化膜3Β ,其中,第一-及 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) {裝------訂------{ π (請先閲讀背面之注$項再填寫本頁) 經濟部中央梂準局員工消费合作社印製 A7 _B7 五、發明说明(5 ) 第二曆播雜質氣化膜3A及3B作為SO I基板之埋入式絕緣箔 雇,係由一種在預定通度下具流動性Μ形成平面狀且高黏 性之材料所製成。使用於接雜質氧化膜3Α及3Β之材料可為 :砂酸硼玻瑰(BSG)、矽酸磷硼玻璃(BPSG)、矽酸磷破璁( PSG),此時粒子100可能存在於矽驄置晶圃片1及砂處置晶 圓片4之表面。 第3Β圖係SOI基板10之剖面顧,矽裝置晶圓片1與矽處 置晶圓片4聯結,Μ使第一雇撥雜質氧化膜3A興Μ二曆摻雜 質氧化膜3Β之表面接觸;此時,在第一靥摧雜質氣化臟3Α 及第二曆播雜質氧化膜3Β可流動之溫度下,施行砂裝置晶 圓片1與矽處置晶圓片4之聯結程序,例如:若第一及第二 曆摻雜質氣化膜3Α及3Β為BSG或BPSG時,在溫度800-900 = 施行矽裝置晶圓片1與矽處置晶圓片4之堪β結程序;另外, 第一及第二曆接雜質氧化膜3Α及3Β為PSG時,在溫度Q00— 1100=C施行砂装置晶圓j=U與矽處置晶圖Η4之聯結程序。 於聯結時,粒子100±里入於第一及第二曆據雜質氣化膜 3A及3B ,且具高黏性,第一層播雜質氧化膜Μ及第二曆接 雜質氧化膜3Β於聯結過程中可流動,使得第一曆摻雜寅氧 化膜3Α與砂装置晶圓片1間之接觸介面、第二曆摻雜質氧 化膜3Β與砂處置晶圓片4Ρ過之接觸介面均為平面。 之後,矽裝置箔靥1Μ輪磨及研光步驟蝕刻至預設厚 度,然後Μ化學法及機械法加工至高精密鈒之光滑度,而 形成厚度均匀之矽裝置箱層1A ,據此得到SOI基板,包括砂 處置晶圓片4、含第一及第二層摻雜質氧化膜3A及3β之埋 — 7 一 本紙張尺度適用中國國家榇準(CNS ) Λ4規格(210><297公釐1 I ^i·^— ml — mrn (請先閲讀背面之注^^項再填寫本頁) 訂 A7 B7 五、發明説明(6 ) 入式絕緣箔曆3、防擴敵箔曆2、及矽装置萡曆1A。 此外,以加熱程序聯結兩晶圓片,防擴敝箔靥2置於 埋入式絕緣箔曆3下曆,Μ防止埋入式鰌緣箔曆3之雜質擴 散,因此,得到高品質之矽裝置箔曆1Α。 在實例中,播雑質氧化膜3Α及3Β分別肜成於晶翻片1 及4之上,作為SOI基板10之埋入式緬緣箔層,亦可使摻雜 質氧化膜僅形成於装置晶圓Η1上〇 依照本發明,具高黏性且在預設邋度下流動之播雜質 氧化膜被用為SO I基板之埋入式絕緣箔曆,所Μ埋入式緬緣 活曆之佈局(topology)並未發生,因此形成均旬厚度之砂 裝置萡曆,而且SOI内形成防擴散箔履,以防止摻雜質氣化 膜之雑質擴散,而得到高品質之矽裝置箔曆,據此Μ改善 矽装置箔曆中裝置之特性。 Μ上雖Μ鏐考賨例加以描述本發明,然而此說明並不 欲被視為一種範園界限,除本發明之其他實例外,專業人 貝可黎考本說明而暸解所擧證實例之各種修改,因此申請 專利範画將涵董任何此種修改或本發明實際_園之實例。 (請先閱讀背面之注意事項再填寫本頁) 「-{裝. 訂. 經濟部中央標準局負工消费合作社印製 本紙伕尺度適用中國國家梯準(CNS ) Α4規格(il〇X297^t )
Claims (1)
- A8 B8 C8 D8 經濟部中失梯準局員工消費合作社印製 申請專利範圍 1. 一種具有平坦表面之SOI基板,包括: 一矽處置晶圓片i —形成於前述矽處置晶圓片上之撥雜質氣化膜; 一形成於前述撥雜質氧化臌上具均匀厚度之矽裝置箔 層; 一形成於前述擬雜質氧化臟及矽裝置箔曆閜之防擴散 r 彦曆,μ防止前述撥雜質氧化麒之雜質擴散至前述矽裝置 链曆V 2. 如申請專利範園第1項之SOI基板,其中所逑摻雜 質氣化膜作為前述SOI基板之埋入式絪緣萡歷。 3. 如申請專利範園第2項之SOI基板,其中所述播雜 質氣化膜為BSG 〇 4. 如申謫專利範匾第2項之SOI基板,其中所述摻雜 質氧化膜為PSG。 5. 如申誚專利範園第2項之SOI基板,其中所述摻雑 質氣化膜為BPSG。 6. 如申謫專利範圓第1項之SOI基板,其中所述防擴 散箔曆為摻雜質氣化膜。 7. 如申謫專利範園第1項之SOI基板,其中所述防擴 散范層為観化砂箱曆。 δ.如申請專利範圓第1項之SOI基板,其中所述防擴 散箔靥為包括摻雜質氣化膜及微化矽萡曆之雙箔曆。 9.—棰SOI基板之製造方法,其步驟包括: 提供一種矽裝罝晶圓片及處置晶圓片; 9 本紙張尺度適用中國國家標準(CNS) A4規格(21〇Χ297公釐) --------{,裝------訂------^ (請先閣讀背面之注意事項再填寫本頁) A8 B8 C8 D8 310458 六、申請專利範困 於矽裝置晶圓片上形成防擄敏箔靥; 於戸/f述防鑛散链曆上形成第一曆播雜霣氣化膜; 於所述處置晶圓片上形成第二靥摻雜質氣化膜; 聯结所述矽裝置晶圓Η及處置晶園Η , Μ使所述第一 及第二層摻雜質氧化膜之表面接觸; 触刻所述裝置晶以形成一種具均勻厚度且表面 為平面之砂裝置猫靥X» Ί(請先W讀背面之注菜項再填寫本頁) 10♦如申請專利締_途9項之方法,其中所述防擄散 fg曆為一種未摻雜質氧化膜。 11·如申讁專利範園第9項之方法,其中所述防擴散 箔曆為一穩Μ化砂箱曆〇 12·如申鏑專利範匾第9項之方法,其中所述防擴散 箔層為包括摻雜質氣化膜及氮化矽箔層之雙箔曆。 13. 如申請專利範園第9項之方法,其中所述第一及 第二廢摻雜質縝化膜為BSG。 14. 如申請專利範園第9項之方法,其中所述第一及 第二層摻雜質氣化齲為BPSG。 經濟部中央揲奉局貝工消费合作社印策 15. 如申請專利範園第9項之方法,其中所述第一及 第二曆摻雜質氧化臟為PSG。 16. 如申請專利範園第9項之方法,其中所述聯結步 驟於溫度800-900 °C時施行。 17. 如申讁專利範圔第9項之方法,其中所述聯結步 驟於溫度900-11001C時施行。 1δ.如申請專利範_第9項之方法,其中所述触剌步 10 本紙張尺度逋用中國國家梂準(CNS ) Α4规格(210X297公釐) Α8 Β8 C8 D8 夂、申請專利範困 驟包括: 將所述矽裝置晶圓片輸磨及研光至預設厚度: 將所述矽裝置晶圓片Μ化擧法及法加工磨光,Μ 肜成所述表面為平面之砂裝置箔層多op {ij 19.—種SOI基板之製造方法,其钽括: 提供一種砂装置晶圓片及處置晶 於矽裝置晶圓片上形成一種防擴散箔雇; 於所述防擴敗萡曆上形成一曆摻雜質氣化膜。 聯結所述砂装置晶圔Η及處置晶圓Η,Μ使所述摻雜 質氣化膜與處置晶圓片之表面接觸; 蝕刻所述裝置晶圓片·Μ形成一種具均旬厚度且表面 為平面之矽裝置箔曆。 ----'—:—,{裝------訂------{ (請先聞讀背面之注意Ϋ項再填寫本頁) 經濟部中央梂準局負工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) Α4规格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950069481A KR970052024A (ko) | 1995-12-30 | 1995-12-30 | 에스 오 아이 기판 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW310458B true TW310458B (zh) | 1997-07-11 |
Family
ID=19448473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085115677A TW310458B (zh) | 1995-12-30 | 1996-12-19 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPH1032321A (zh) |
KR (1) | KR970052024A (zh) |
CN (1) | CN1078739C (zh) |
DE (1) | DE19653632B4 (zh) |
GB (1) | GB2309584A (zh) |
TW (1) | TW310458B (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100359681B1 (ko) * | 2000-03-15 | 2002-11-04 | 오정훈 | 장신구용 금속모조보석 제작방법 |
US6541861B2 (en) | 2000-06-30 | 2003-04-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method including forming step of SOI structure and semiconductor device having SOI structure |
WO2003103057A1 (en) * | 2002-05-31 | 2003-12-11 | Advanced Micro Devices, Inc. | Diffusion barrier layer in semiconductor substrates to reduce copper contamination from the back side |
KR100511656B1 (ko) * | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
JP5194508B2 (ja) * | 2007-03-26 | 2013-05-08 | 信越半導体株式会社 | Soiウエーハの製造方法 |
CN101916761B (zh) * | 2010-07-20 | 2012-07-04 | 中国科学院上海微系统与信息技术研究所 | 一种soi埋氧层下的导电层及其制作工艺 |
JP2016100566A (ja) * | 2014-11-26 | 2016-05-30 | トヨタ自動車株式会社 | Soiウエハの製造方法及びsoiウエハ |
US9515072B2 (en) * | 2014-12-26 | 2016-12-06 | Taiwan Semiconductor Manufacturing Company Ltd. | FinFET structure and method for manufacturing thereof |
CN105392089A (zh) * | 2015-12-03 | 2016-03-09 | 瑞声声学科技(深圳)有限公司 | 复合层结构及其制造方法 |
CN105392093B (zh) * | 2015-12-03 | 2018-09-11 | 瑞声声学科技(深圳)有限公司 | 麦克风芯片的制造方法 |
EP3427293B1 (en) * | 2016-03-07 | 2021-05-05 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof |
US10741638B2 (en) * | 2018-08-08 | 2020-08-11 | Infineon Technologies Austria Ag | Oxygen inserted Si-layers for reduced substrate dopant outdiffusion in power devices |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4641173A (en) * | 1985-11-20 | 1987-02-03 | Texas Instruments Incorporated | Integrated circuit load device |
US5362667A (en) * | 1992-07-28 | 1994-11-08 | Harris Corporation | Bonded wafer processing |
US5387555A (en) * | 1992-09-03 | 1995-02-07 | Harris Corporation | Bonded wafer processing with metal silicidation |
JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
-
1995
- 1995-12-30 KR KR1019950069481A patent/KR970052024A/ko not_active Application Discontinuation
-
1996
- 1996-12-19 TW TW085115677A patent/TW310458B/zh active
- 1996-12-20 DE DE19653632A patent/DE19653632B4/de not_active Expired - Fee Related
- 1996-12-26 JP JP8357094A patent/JPH1032321A/ja active Pending
- 1996-12-27 GB GB9626954A patent/GB2309584A/en not_active Withdrawn
- 1996-12-30 CN CN96123934A patent/CN1078739C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1032321A (ja) | 1998-02-03 |
GB2309584A (en) | 1997-07-30 |
KR970052024A (ko) | 1997-07-29 |
DE19653632B4 (de) | 2004-08-26 |
CN1162834A (zh) | 1997-10-22 |
CN1078739C (zh) | 2002-01-30 |
GB9626954D0 (en) | 1997-02-12 |
DE19653632A1 (de) | 1997-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW310458B (zh) | ||
JPH08501900A (ja) | 結合ウェーハの製法 | |
TW454244B (en) | Semiconductor substrate and method of manufacturing the same | |
JPS5961045A (ja) | 半導体装置の製造方法 | |
TW312854B (zh) | ||
TW319909B (zh) | ||
US5081061A (en) | Manufacturing ultra-thin dielectrically isolated wafers | |
JPH0485827A (ja) | 半導体装置の製造方法 | |
TW309647B (zh) | ||
US8192638B2 (en) | Method for manufacturing multiple layers of waveguides | |
TW463222B (en) | Semiconductor wafer, manufacturing method of semiconductor wafer and semiconductor apparatus | |
TW297954B (en) | Manufacturing method of load resistor of SRAM | |
JP2007180133A (ja) | 半導体基板の製造方法、半導体装置の製造方法、および半導体装置 | |
CN110752218A (zh) | 一种多层soi及其制备方法 | |
JP2721265B2 (ja) | 半導体基板の製造方法 | |
TW391054B (en) | Method for manufacturing metal oxide semiconductor transistors | |
TW417236B (en) | A global planarization process | |
TWI220058B (en) | Method of removing HDP oxide deposition | |
TWI251264B (en) | Method for burying resist and method for manufacturing semiconductor device | |
TW396518B (en) | A method of forming a trench isolation in a semiconductor device | |
TW393724B (en) | A manufacturing method of shallow trench isolation | |
JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
JPH08186167A (ja) | 張り合わせ誘電体分離ウェーハの製造方法 | |
TW305067B (en) | Manufacturing method of stack capacitor structure | |
JPH02138757A (ja) | 半導体装置の製造方法 |