CN1036227C - 用绝缘体附硅方法制造的动态随机存取存储器及制造方法 - Google Patents
用绝缘体附硅方法制造的动态随机存取存储器及制造方法 Download PDFInfo
- Publication number
- CN1036227C CN1036227C CN93121528A CN93121528A CN1036227C CN 1036227 C CN1036227 C CN 1036227C CN 93121528 A CN93121528 A CN 93121528A CN 93121528 A CN93121528 A CN 93121528A CN 1036227 C CN1036227 C CN 1036227C
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- substrate
- capacitor
- insulation course
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000012212 insulator Substances 0.000 title claims abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 66
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 238000005498 polishing Methods 0.000 claims abstract description 11
- 238000007669 thermal treatment Methods 0.000 claims abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 238000009413 insulation Methods 0.000 claims description 43
- 230000008569 process Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 20
- 238000000576 coating method Methods 0.000 claims description 20
- 238000003466 welding Methods 0.000 claims description 15
- 238000001039 wet etching Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 230000005405 multipole Effects 0.000 claims description 4
- 230000000452 restraining effect Effects 0.000 claims description 3
- 238000007665 sagging Methods 0.000 claims description 3
- 238000005137 deposition process Methods 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 11
- 238000007521 mechanical polishing technique Methods 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 72
- 235000012431 wafers Nutrition 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 20
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000007493 shaping process Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002432 hydroperoxides Chemical class 0.000 description 2
- KFZMGEQAYNKOFK-UHFFFAOYSA-N isopropyl alcohol Natural products CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 240000005373 Panax quinquefolius Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 125000001449 isopropyl group Chemical group [H]C([H])([H])C([H])(*)C([H])([H])[H] 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- -1 oxonium ion Chemical class 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/036—Making the capacitor or connections thereto the capacitor extending under the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/33—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor extending under the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
以绝缘体附硅制造DRAM的方法，步骤为；在第一硅衬底上划分单元区域与外围区域并形成存储器件区域的下凹；隔离各电元件形成第一绝缘层以划分有源与无源区；有源区与电容器在第一绝缘层上连接处形成电容的电介质层；电介质层上成型多晶硅层以形成存储节点；极板节点上形成第二绝缘层并以热处理平整化；已平整的绝缘层上形成第三导电层达预定厚度并将其抛光平整；以第二绝缘层为蚀刻阻挡层；平整第一硅衬底背面显露有源区；并在形成位线同时形成开关元件。
Description
本发明一般涉及动态随机存取存储器(DRAM，下同)及动态随机存取存储器的制造方法。本发明特别涉及了用改进的绝缘体附硅(SOI，下同)技术制造的动态随机存取存储器，该技术中通过硅直接压焊和绝缘体附硅技术形成电容器后利用硅直接压焊(SDB，下同)和化学机械抛光(CMP)形成晶体管。此外，本发明还涉及制造动态随机存取存储器的一种方法，按此法SOI器件恰好在包含单元的特定区域上形成，而使得现在用于大容量硅的技术可用于外围电路的器件，而具有通过晶片直接压焊的SOI的优点。
应用高集成度技术在动态随机存取存储器(DRAM)的制造中已取得了显著的进步。于是由于半导体器件尺寸极小，而如何保障得到大的电容就成为问题。例如，主流的生产已完成了从1兆位的DRAM到4兆位的DRAM的转变。
在这类具有高集成度的DRAM中，尽管单元的面积减小了，但单元存储电容器的预定电容量必须保持不变。例如，在64兆位的DRAM中的一个单元和一个电容器的面积减小到大约0.8μm2(平方微米)及1.0μm2。
在电荷存储电容器面积减小及电容量变小的情况下，就会出现在α-光线曝光时的软错误，而半导体器件的可靠性也就成了问题。因而为了改进半导体器件的集成度，纵使电容器的面积变小，也必须保持单元存储电容器的电容量不变。
在最近其单元是基于晶体管栈堆电容器组合的DRAM之中，存储电容器一对电极之一已形成具有三维结构。这使得电容量比具有与三维电容器相同大小的二维电容器增大了30到40％。但是，不增加单元面积或存储器面积电容器可否增加，以及各种各样的三维结构及高电介质值已进行过研究。在一定的小面积电容(例如上述三维的DRAM)中获得大电容量的一种方法在1990年超大规模集成技术研讨会期间公开的“用于64兆位的DRAM的1.28微米位线屏蔽存储器单元技术”一文中有述。
在互补金属氧化物半导体结构中的PN结分离结构中生成了诸如寄生金属氧化物半导体晶体管或寄生双极型晶体管的动态寄生器件。而且，由于锁定见象而存在电子器件品质恶化及软错误的问题。为了防止这些问题而能达到高密度，已经研究出了绝缘体附硅(SOI)技术，这种技术中，作为由诸如SiO2这类物质形成的绝缘衬底的侧壁而形成了绝缘层，并在这些绝缘层中形成单晶硅晶体阱，以便在这些阱中形成半导体器件。
这些技术具有完好的电元件隔离、高速操作、无锁定及无软错误的优点。这即是说可制成诸如CMOS(互补金属氧化物半导体)电路这样的半导体器件。其次作隔离之用的绝缘层的宽度取决于光刻等。另外基于微形化的高集成度及应用三维器件都是可以办到的。
根据以上技术，SOI结构的半导体器件是通过在诸如SiO2的非晶体的绝缘衬底上形成非晶体或称多晶硅层并在该多晶硅层上进行再结晶而形成的。注氧分离(SIMOX)处理及多孔氧化硅全隔离(FIPOS)处理则是已知的另外的方法。
至于SIMOX技术的问题，在于需要特别设计的氧离子注入装置以便在衬底内形成绝缘层。FIPOS处理需要阳极化用于这种处理。此外，区域熔炼(ZMR)需要再结晶过程。
形成常规的DRAM的方法现参见图1予以说明。
首先，通过在硅衬底1上有选择的氧化过程而形成场氧化物层2并进行电元件的隔离。之后，生长门氧化物8，并且门电极17成形而形成源/漏区域。通过化学蒸发淀积方法形成氧化物层19而进行层间隔离，并淀积和形成导电层21。
在进行了第二个层间隔离之后，开启接触孔使得电容下电极7与第一硅衬底接触，并使得下电极7成形。然后形成电介质层10和上电极9。
相继在第三层间隔离形成之后，最后形成防护层25而完成了半导体存储器单元的制造。
如以上过程所示，为了获得足够的电容，在制造高集成度的DRAM之中，要应用不只一层的超大规模集成电路(VLSI)，及具有三维的扩大了面积的栈型电容器。
由于栈型电容器集成度大于64M，为了保证单元电容器的电容量，则生成的存储节点就高。如果存储节点像这样升高，即在单元部分和外围部分之间有一很大溶差，则接触和金属化处理都不易进行。
在形成P-MOS(P沟道金属氧化物半导体)晶体管时，为了保持晶体管特性和电元件的隔离，有一个条件即热量要小。由于这一条件很难通过硼磷硅玻璃(BPSG)流进行平整化。
随着DRAM的高集成度，成形的困难就越发严重。这不仅是由于成形的尺寸小而且由于要有高度的叠层精度，并且由于存在如单元电容高度那样的落差就很难保证整齐化一。
如果增加平度而消除落差，则金属化时接触的深度也要增加，则通过阶梯覆盖或蚀损，那么各种问题都会发生。
曾研究过通过晶片的直接压焊和绝缘体上附硅处理予先形成电容器然后在硅片背面做成晶体管可以解决这些问题。
然而如果DRAM单元由这种方法做成，则外围电路的器件就变成SOI器件，并很难找到满足两种特性的处理条件。
这即是说，具有彼此不同宽度和长度的n型MOS与p-型MOS晶体管要做成SOI器件，而在SOI上形成不同尺寸的有源器件是困难的。
本发明的第一个目的在于提供一种动态随机存取存储器及其制造方法，该存储器和制造方法能够通过在具有单元区域和外围区域的半导体衬底上单元区域深度下凹及形成电容器之后而形成晶体管，防止了由于后来的热处理及接地底片的问题而引起晶体管特性的恶化。
本发明的第二个目的在于提供用绝缘体附硅技术制造动态随机存取存储器的方法，该方法使得能完整地保持晶片直接压焊(DWB)及绝缘体附硅(SOI)技术的优点并把适用于大容量硅的技术直接用于外围电路器件。这个目的能够达到是通过在小于100μm绝缘体附硅的单元区域中形成存取晶体管并在大于1μm绝缘体附硅形成除存取三极管以外的器件，以显示出在大容量硅上形成的器件特性。
根据第一最佳实施例，通过绝缘体附硅而制造动态随机存取存储器的方法包括以下步骤：
在第一硅衬底上划分出单元区域和外围区域并在存储器件形成的单元区域处形成下凹；
为了划分出有源区域及无源区域，通过电元件的隔离形成第一绝缘层；
有源区域与电容器在绝缘层上连接到一个接触点上以形成一个存储节点，通过接触点形成并成形第一导电层；
在存储节点上形成电容器的电介质层；
在电介质层上形成并定形多晶硅层以形成一个存储节点；
在极板节点上形成第二绝缘层并用热处理平整该绝缘层；
在平整后的绝缘层上形成第三导电层到预定的厚度；
通过化学机械抛光技术抛光并平整第三导电层，应用第二绝缘层作为蚀刻阻挡层并在平整后的第三导电层上压焊第二硅衬底；
通过化学机械抛光技术平整第一衬底的背面并暴露出有源区域；以及
在形成位线时同时形成开关元件。
按第一实施例通过绝缘体附硅制成的动态随机存取存储器包括：
形成为分割的几个部分并彼此分离开的有源硅层，这是通过化学和机械抛光并平整第一衬底的背面形成的，该衬底在将形成存储器件处具有下凹的单元区域；
形成为在有源硅层上划分为有源区域与无源区域的第一绝缘层；
在第一绝缘层上接触点的右侧和左侧形成存储节点；
在存储节点上形成的极板节点；
在极板节点上形成的第二绝缘层；
破压焊的晶片处理成多晶硅层淀积在第二绝缘层上并进行化学和机械抛光和平整；
在有源硅层上形成门电极；
在形成门电极的有源硅层上形成的第三绝缘层，绝缘层划分为彼此分离的数部分；以及
在第三绝缘层上形成的位线。
根据本发明的第二实施例，用于通过绝缘体附硅制造动态随机存取存储器的方法包括以下步骤：
在硅衬底上形成包含动态随机存取存储器单元的下凹的特定区域；
在衬底上形成阱；
为了在下凹区域单元之间绝缘电元件并形成校准销而形成沟槽；
用埋入的氧化物填充沟槽；
在埋入氧化物上形成埋入的接触点；
形成电容器；
平整由以上过程形成的模式；
将经以上过程处理的有源晶片压焊到一个处理晶片上；
除去有源晶片的硅直到沟槽的底部；
对在硅衬底上设有下凹的区域上所形成硅层作湿蚀刻并利用硅处理的局部氧化进行电元件的绝缘；
以通常方式形成诸如n-型及p-型金属氧化物半导体及寄存器模式等外围电路的器件；
在硅衬底的下凹区域上形成诸如金属氧化物半导体与晶体管器件；
在极板节点、单元、门、外围线路的金属化部分上及位线上同时分别形成接触点；
同时形成单元区域的位线及外围线路的金属化部分；以及
完成以上模式的钝化及合金处理过程。
结合以下附图从下面对诸实施例的详述中将可明了本发明以上的目的、特点和优点。
图1是常规的动态随机存取存储器(DRAM)的截面图；
图2A到2G描述了根据本发明的第一最佳实施例的绝缘体附硅过程制造过程的各步骤；
图3A到3I描述了据本发明第二最佳实施例的绝缘体附硅制造DRAM过程的各步骤；
图4描述了据本发明第二最佳实施例制造DRAM时所用的结合器。
现参见附图对本发明作详述。
通过绝缘体附硅(SOI)技术制作动态随机存取存储器(DRAM)的第一最佳实施例陈述如下。
图2A到2G描述了椐本发明第一最佳实施例按绝缘体附硅过程制造DRAM的各步骤。
制作动态随机存取存储器(DRAM)的方法包括以下各步骤：在第一单晶硅衬底1上划分单元部分和外围部分并在要形成存储器件的单元部分形成深的下凹；通过隔离分开有源区域及无源区域而形成第一绝缘层3；在绝缘层3上通过有源区域与电容器连接的接触点形成存储节点6而形成并成形第一导电多晶硅层5，7；在存储节点6上形成并成形电容器电介质层和多晶硅层以形成极板节点9；在极板节点9上形成并热处理第二绝缘层11以便平整化；在平整化的第二绝缘层11上形成另一多晶硅层13达预定厚度；以化学和机械方式抛光该多晶硅层，应用第二绝缘层作为蚀刻阻档层并压焊防护晶片15到抛光了的第一衬底上；通过化学机械抛光方法使第一衬底1背面部分变薄而显露出有源硅层1′；以及在有源硅层1′上制成门电极17及预定的器件之后，利用第三绝缘层19并形成位线21。
为了详细解释以上过程，在单元部分和外围部分在单晶硅衬底1上划分之后，存储器件深凹的单元部分如图2A中所示。
单元部分下凹的程度大于电容器的高度。在下凹的单元部分中将要被隔离的部分通过浅槽技术被蚀刻到大于500埃的厚度，形成一层氧化物用于损伤修复，并且高温氧化物(HTO)及硼磷硅玻璃(BPSG)彼此结合在一起而形成一绝缘层3到达可被隔离的厚度。
在该绝缘层3上形成多晶硅第一导电层，其厚度使得通过有源区域和电容器连接到该接触点可获得足够的电容量。在第一导电层成形之后形成存储节点6。在形成一薄层不掺杂的多晶硅5之后，通过有差异的掺杂多晶硅的淀积形成厚层的掺杂多晶硅层7而淀积成第一导电层。当通过电容器处理过程之后随后的热处理形成有源区域的p-n结时，以上方法防止了p-n结形成得过深。第一导电层成形后形成存储节点6。
电容器的电介质层通过诸如氧化物膜/氮化物膜/氧化物膜这样的不同高度的电介质形成这些物质在图2D所示的存储节点6形成模式上没有显示出来。第二导电层，即一层多晶硅形成并成形从而构成极板节点9而完成了电容器形成过程。
使得高温氧化物(HTO)与硼磷硅玻璃(BPSG)结合到一起的厚的绝缘层形成并用热处理平整化后，多晶硅层13就形成了预定的厚度。
如图2E所示，多晶硅层13是由化学机械抛光(CMP)方法平整化的，其中绝缘层11作为蚀刻阻挡器，并且处理晶片15的玻璃侧边被压焊在平整化了的多晶硅层上。压焊方法与常规方式类似，即压焊是由热处理进行的。
现参见图2F，由于已经翻转，晶片的背面形成电容器的地方用绝缘层3作为蚀刻阻挡器以化学机械抛光(CMP)法进行抛光。
接着，如图2G所示，在化学机械抛光过程之后存留的有源硅层1′上形成门电极17，并且通过离子注入制成源/漏区域而形成开关元件。此后，应用绝缘层19形成位线21。
上面提到的接触点是在单元部分与同极板节点9连接的外围部分即在反面形成的电容器的第二导电层之间的边界线上形成的。在场区域中形成的绝缘层3及电容器的电介质层完全除去之后则极板节点9可接地。
金属化及钝化处理之后，存储器单元的处理过程即告完成。
应用SOI技术的DRAM第二个最佳实施例陈述如下。
图3A到图3I描述了根据本发明的第二个最佳实施例通过绝缘体附硅技术过程制造DRAM的各步骤。图4则描述了据本发明的第二最佳实施例制造DRAM时所用的连接器。
根据本发明的第二最佳实施例制造DRAM的过程中，单元区域的访问晶体管是在厚度不大于100nm(毫微米)。除去该存取晶体管之外的其他器件在SOI上形成其有厚度为1微米，从而显示了在大容量硅上形成的器件的特性。
因而制造过程包括第一步形成某些一定的下凹区域，这些区域包括在硅衬底100上形成DRAM单元的各部分；第二步是在衬底上形成阱；第三步是形成沟槽104，以便在单元之间分隔开电元件并形成下凹区域上的校准销；第四步是用埋入的氧化物填充沟槽104；第五步是在埋入的氧化物106上形成埋入的接触点108；第六步是形成电容器；第七步是平整由以上各步所形成的模式；第八步是切割进行了上述各步的有源晶片并将其结合到处理晶片112上；第九步把有源晶片的硅下凹到接近第三步所形成的沟槽的底；第十步对第一步中没有被形成下凹的区域上所形成的硅进行湿蚀刻并通过硅的局部氧化处理分隔电元件；第十一步在上述处理过程之后形成诸如n-型MOS(金属氧化物半导体)及p-型MOS晶体管及寄存器模式；第十二步在硅衬底的下凹区域上形成MOS晶体管；第十三步在极板节点、单元、外围电路的门电极上以及外围电路的线路上同时形成接触点及位-线接触点；第十四步形成单元区域的位线及外围电路的线路；以及第十五步进行钝化处理并在以上各步之后的模式上进行合金处理。
现参见附图对以上各步作详细说明。
作为第一步，硼和锗在裸硅100上以1E20/cm2的高能量进行离子注入，并当在后面的处理过程中该有源晶面变薄时可作为蚀刻阻挡的蚀刻阻挡层102形成。在晶片直接压焊(DWB)处理之后，形成薄层的SOI区域的硅被湿蚀刻达到I的厚度并下凹，在局部氧化过程而不是湿蚀刻之后把氧化层下凹也是可行的，但这样将该氧化层下凹到大于1μm(微米)的深度是有困难的。通过湿蚀刻下凹硅材料存在下凹深度不一致的问题。因而硼和锗通过1E20/cm2的高能量进行离子注入在下凹时利用了蚀刻阻挡层。这种情况下两个蚀刻阻挡层102的厚度是彼此不相同的。
p-型阱与n型阱在第二步由硼和磷的离子注入而分别形成。
第三步应用大于30nm(纳米)厚的热氧化层作为沟槽蚀刻的掩膜。沟槽的深度超过15nm并低于300nm，成形的进行要使得电元件区域被隔离，极板节点116接触点区域形成，并且形成第六步所必需的校准销。在沟槽104形成之后，硼或BF2(二氟化硼)被离子注入而喷涂于元件隔离区，并且作为掩膜的氧化物层被除去。
在热氧化物层生长到10nm厚，并且由CVD(化学气相淀积)形成的氧化物层厚度大于沟槽深度之后淀积一层10nm厚的硅氮化物，并且淀积由CVD形成的氧化物层而形成图3B的状态。硅氮化物层插在氧化物层之间的原因在于多极板120是被淀积在存储结118和埋入氧化物106(硅氧化物层/硅氮化物层)之间的，从而增加了电容器的电容并且SOI作为反向门。
在第五步，埋入的接触点108在埋入氧化物106(热氧化物+HTO+SiN+HTO)上形成，并且该接触点108将存储结连接到薄的SOI上。向上述接触点离子注入磷。
电容器在第六步中形成，电容器形状为圆柱形还是冠状形要根据设计原则、所需要的存储电容量等等决定。在多晶硅现场涂磷厚度达到200nm以上而已大于下凹的深度使得在存储结118成形及校准键在第三步形成时平整度良好之后，存储节点由CMP方法成形。氧化物层是被湿蚀刻的，使得用于第四步的氧化物层通过干蚀刻多存储元114而显露出来，第四步所形成的硅氮化物层用作为蚀刻阻挡层。当硅氮化物层/氧化物层(NO)的电介质层形成并施用多处现场掺杂时，多极板116加到存储节点118与埋入氧化物之间，如图3D中的图A所示。多极板116的厚度达100至200nm并其成形具有图3D的结构。
第七步是对整体结构和起伏不平的表面抛光以使能够进行DWB(晶片直接压焊)。浇涂由CVD(化学气相淀积)形成的氧化物层和硼磷硅玻璃(BPSG)112，并且软熔处理是在高于800℃的温度进行的。浇涂多晶硅124并进行CMP处理以形成图3E的构形。BPSG(硼磷硅玻璃)122用作这一CMP过程的阻挡层。由CVD形成的氧化物层(包括BPSG122)被复盖并进行热处理以完成平整化。
第八步是使处理晶片112与通过第七步形成的有源晶片相结合，其中包括以下三个阶段。作为第一阶段待结合在一起的有源晶片与处理晶片分别浸入130℃的硫酸与含水氢过氧化物混合溶液之中与80℃的液氨和含水氢过氧化物的混合溶液达数分钟。然后将两晶片干燥，除去颗粒使得其表面呈碱基。
第二阶段如图4所示两晶片与结合器结合使得有源晶片的平整平面面向处理晶片的玻璃面。
下表1表明如果应用结合器使晶片结合在一起，旋向偏差可被控制在小于0.01的角度。大的偏差会引起第十步之后在光刻过程中的调准问题。
作为第三阶段，对两个晶片在温度为800℃的氮环境中作热处理达两个多小时，并然后热氧化物层在氧环境中形成以便增加结合的强度并消除结合过度面的空隙。形成热氧化层可防止防护晶片在硅的湿蚀刻时被损坏。
表1：两晶片结合后旋向偏差测量结果样品号 测得角度1 0.008°2 0.008°3 0.001°
以下第九步中，有源晶片要通过一系列底层研磨/湿蚀刻/化学机械抛光。由于仅使用CMP除掉硅的速度太慢，故从强化批生产的考虑应用底层研磨。湿蚀刻除去由研磨产生的硅颗粒以减少晶片在后继的CMP处理过程中的损伤和恶化并应用蚀刻阻挡层使得硅层的厚度达到一致。通过底层研磨，硅层磨薄到50微米，进而通过在大约80℃的KOH/IPA(氢氧化钾/异丙醇)的混合溶液的湿蚀刻变薄到几个微米。其余的硅由CMP再磨薄。在第四步中填充在沟槽中的氧化物层是作为抛光阻挡层，如图3G所示。
现在来看第十步，薄的SOI区域即下凹的区域由硅氧化物层/硅氮化物层/硅氧化物层所覆盖。在厚的SOI区域的硅被湿蚀刻而形成薄的SOI区域与厚的SIO区域之间大约300nm的台阶状高度差。之后，在厚的SOI区域由LOCOS(硅的局部氧化)过程进行电元件的隔离。在薄的SOI区域中的氮化物层上所形成的氧化物层在氧化物层蚀刻的过程中被除掉。而在氮化物层以下所形成的氮化物层和氧化物层则被保留。在第十一步，当n-型和p-型MOS晶体管，电阻模式等形成之后，由CVD所形成的一层氧化物敷于其上使得其高度大于厚的SOI区域中保留下来的硅氮化层的顶部大约200nm。用氮化物层作为阻挡层，以CMP将CVD氧化层进行平整。对氮化物层与氧化物层进行湿蚀刻使之具有如图3H所示的构形。
在第十二步形成50nm的热氧化物层。第五步离子注入之后在第六步中所形成的存储节点118中具有磷向外扩散的区域中形成一层氧化物厚度大于150nm。60nm的氧化物层被湿蚀刻并且门氧化物层再次形成。然后形成门电极I，II 124，124′，并且形成一个源/漏以形成SOI晶体管。门电极124由金属例如金属钨(W)或Ti(钛)的氮化物层和金属合成物形成，然后与门线路成形的同时成形为厚的SOI区域的线路。此后，敷涂CVD氧化物层作为层间的绝缘层。
在第十三步，在极板节点116、单元、外围电路的门电极和外围电路的金属化部分上同时形成接触点和位线接触点。
现参见图3I，位线1 27在接触点形成的模式上形成。位线是由金属形成的并与厚的SOI区域的线路同时成形而具有图3I的结构。图中所出现的各标号代表以下元件：ONO(氧化物/氮化物/氧化物层)110；氧化物层125；压焊接触面128；以及二氧化硅SiO2129。至于第十五步是半导体通常的制造过程，诸如在模式上纯化与掺杂，以完成DRAM的制造。
在本发明的第一最佳实施例中，既使在制造DRAM时存储结被升高以保证电容器的电容量，也不存在外围区域与区域之间的台阶状高度差的问题。此外，既使器件在高度上集成，电容器所占的面积相对地小，但高度可任意增加，并可保证电容器足够的电容量。由于该制造DRAM的过程从形成电容器开始，而晶体管是后来形成的，从而可防止由于后继的热处理所引起的p-n结的强化使得晶体管特性恶化。于是，后继处理可从容进行。由于单元区域通过浅沟方法下凹，于是在电元件隔离时就不用厚层氧化物而使得易于形成在外围区域及单元区域的边界线上电容器极板节点的接地的接触点。至于第二个最佳实施例，通过在包含单元区域的特定区域中形成SOI器件使得DWB与SOI技术的优点原封不动保留下来，并且解决了诸如台阶复盖和由于增加平整度所引发的蚀刻损伤问题，从而克服了电容器的台阶状高度差，用于大容量硅的技术可直接用于外围电路器件。
Claims (23)
1.一种制造动态随机存取存储器的方法，包括下列步骤：
将衬底的第一表面划分为存储单元区域和外围区域；
在第一表面上形成第一绝缘层；
通过第一绝缘层形成一个接触点；
通过接触点形成并成形第一导电导，以在与衬底的有源区域的电接触点上形成一个存储节点；
在存储节点上形成电介质层；并且
在电介质层上形成并成形第二导电层，以形成一个极板节点，
其特征在于，该方法还包括如下步骤：
从外围区域凹下存储单元区域；
在极板节点上形成第二绝缘层；
在第二绝缘层上形成第三导电层；
抛光并平整第三导电层；
平整衬底的与第一表面相对的第二表面，使衬底的有源区域暴露；以及
在第二表面上形成开关元件。
2.根据权利要求1的方法，其特征在于，上述第一绝缘层由高温氧化物层和/或硼磷硅玻璃层形成。
3.根据权利要求1的方法，其特征在于，上述第一导电层的形成是通过掺杂不同的多晶硅淀积方法，形成非掺杂的一薄层多晶硅并在该非掺杂的多晶硅层上形成一层厚的掺杂多晶硅。
4.根据权利要求1的方法，其特征在于，上述第二绝缘层与高温氧化物和硼磷硅玻璃结合。
5.根据权利要求1的方法，其特征在于，形成上述位线以便与极板节点连接，第二导电层在相反的一面通过外围区域与单元之间的边界线上的接触点形成。
6.根据权利要求5的方法，其特征在于，多极板在完全除掉场中所形成的绝缘层以及电容器的第一绝缘层，即电容器的电介质层之后接地。
7.根据权利要求1的方法，其特征在于，上述第三导电层由多晶硅形成。
8.根据权利要求1的方法，其特征在于，上述有源区域由有源硅层形成。
9.一种制造动态随机存取存储器的方法，包括下列步骤：
提供一个半导体衬底，其具有第一衬底表面和与之相对的第二衬底表面；
将第一表面划分为存储单元区域和外围区域；
在存储单元区域中形成沟槽；
在第一衬底表面上形成埋入的氧化物层；
在埋入的氧化物层中形成衬底接触点，
形成一个通过衬底接触点与衬底接触的电容器；
其特征在于，该方法还包括如下步骤：
使第一衬底表面的存储单元区域凹下，其深度大于在划分第一衬底表面之后在存储单元区域中形成的电容器的高度；
平整在形成电容器之后所得到的结构；并且
在与第一衬底表面的凹下的存储单元区域相对的第二衬底表面上形成至少一个开关元件。
10.根据权利要求9的方法，其中使得上述有源晶片的硅材料下凹到上述沟槽的底部是在研磨/湿蚀刻/化学机械抛光之后进行的。
11.根据权利要求9或10的方法，其中形成蚀刻阻挡层以便在便得特定区域下凹之前易于进行研磨/湿蚀刻/化学—机械抛光处理。
12.根据权利要求9的方法，其中形成蚀刻阻挡层以便易于在上述处理之前使得特定区域下凹。
13.根据权利要求9的方法，其中上述平整处理包括施用了埋入氧化物的覆盖多晶硅或非晶硅之后进行的化学及机构抛光处理。
14.根据权利要求9或13的方法，其中上述有源晶片是在SiO2层形成之后压焊到处理晶片上。
15.根据权利要求9的方法，其中上术的有源晶片与处理晶片的压焊过程是在N2环境中作热处理之后又相继在O2的环境中作热处理而进行的。
16.根据权利要求9的方法，其中在单元区域与外围电路的线路中的金属氧化物半导体的门电极是同时形成的。
17.根据权利要求9的方法，其中应用局部硅氧化处理方法的电元件的隔离是如下进行的：制做外围区域器件并在特定的包含该单元的区域上覆盖了一层硅氧化物层/硅氮化物层/硅氧化物层之后施加一层中间绝缘层，并且此后应用预定区域上的硅氮化物层作为阻挡层而实施化学一机械抛光方法的平整化过程。
18.根据权利要求9的方法，其中上述制做电容器的过程中，该电容器极板节点贯穿在埋入的氧化物与存储节点之间。
19.一种半导体存储器，包括：
一个具有彼此相对的第一表面和第二表面的衬底，第一衬底表面被划分为存储单元区域和外围区域；
形成在存储单元区域和外围区域上的第一绝缘层；以及
在第一表面的存储单元区域之上的第一绝缘层上形成的电容器，包括一个与衬底的第一表面电连接的存储节点，覆盖在存储节点之上的绝缘体，和一个形成在绝缘体上的极板节点，
其特征在于，存储单元区域与外围区域偏离一个第一高度，并且该半导体器件还包括一个形成在衬底的第二表面上的绝缘体附硅，其薄的区域与厚的区域相对于存储单元区域形成，厚的区域相对于第一表面的外围部分形成。
20.根据权利要求19的半导体存储器，其特征在于，还包括一个形成在绝缘体附硅层上的门电极。
21.根据权利要求20的半导体存储器，其特征在于，极板节点延伸到衬底的第一表面的存储单元区域和外围区域之间的边界线。
22.根据权利要求19的半导体存储器，其特征在于，存储节点包括一个形成在非掺杂的多晶硅层之上的非掺杂的多晶硅层。
23.根据权利要求19的半导体存储器，其特征在于，还包括一个形成在绝缘体附硅的厚的区域上的绝缘层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR920026778 | 1992-12-30 | ||
| KR92-26778 | 1992-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1090672A CN1090672A (zh) | 1994-08-10 |
| CN1036227C true CN1036227C (zh) | 1997-10-22 |
Family
ID=19347910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN93121528A Expired - Fee Related CN1036227C (zh) | 1992-12-30 | 1993-12-29 | 用绝缘体附硅方法制造的动态随机存取存储器及制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US5968840A (zh) |
| EP (1) | EP0606758B1 (zh) |
| JP (1) | JPH06232367A (zh) |
| CN (1) | CN1036227C (zh) |
| DE (1) | DE69329376T2 (zh) |
| TW (1) | TW278237B (zh) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3802942B2 (ja) * | 1994-09-01 | 2006-08-02 | 株式会社ルネサステクノロジ | 半導体装置、半導体記憶装置および半導体記憶装置の製造方法 |
| US6919260B1 (en) | 1995-11-21 | 2005-07-19 | Kabushiki Kaisha Toshiba | Method of manufacturing a substrate having shallow trench isolation |
| TW389999B (en) * | 1995-11-21 | 2000-05-11 | Toshiba Corp | Substrate having shallow trench isolation and method of manufacturing the same |
| JPH1197377A (ja) * | 1997-09-24 | 1999-04-09 | Nec Corp | Ｓｏｉ基板の製造方法 |
| US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
| TW421980B (en) * | 1997-12-22 | 2001-02-11 | Citizen Watch Co Ltd | Electronic component device, its manufacturing process, and collective circuits |
| KR100282216B1 (ko) * | 1998-01-15 | 2001-02-15 | 윤종용 | 소이 디램 및 그의 제조 방법 |
| KR100268419B1 (ko) | 1998-08-14 | 2000-10-16 | 윤종용 | 고집적 반도체 메모리 장치 및 그의 제조 방법 |
| US6423596B1 (en) * | 1998-09-29 | 2002-07-23 | Texas Instruments Incorporated | Method for two-sided fabrication of a memory array |
| US6214694B1 (en) * | 1998-11-17 | 2001-04-10 | International Business Machines Corporation | Process of making densely patterned silicon-on-insulator (SOI) region on a wafer |
| US6261876B1 (en) | 1999-11-04 | 2001-07-17 | International Business Machines Corporation | Planar mixed SOI-bulk substrate for microelectronic applications |
| US6291858B1 (en) * | 2000-01-03 | 2001-09-18 | International Business Machines Corporation | Multistack 3-dimensional high density semiconductor device and method for fabrication |
| US6544837B1 (en) * | 2000-03-17 | 2003-04-08 | International Business Machines Corporation | SOI stacked DRAM logic |
| US6465331B1 (en) * | 2000-08-31 | 2002-10-15 | Micron Technology, Inc. | DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines |
| US6583462B1 (en) | 2000-10-31 | 2003-06-24 | International Business Machines Corporation | Vertical DRAM having metallic node conductor |
| US6706608B2 (en) * | 2001-02-28 | 2004-03-16 | Micron Technology, Inc. | Memory cell capacitors having an over/under configuration |
| TW540154B (en) * | 2001-06-04 | 2003-07-01 | Promos Technologies Inc | Deep trench capacitor structure and its manufacturing method |
| US6759282B2 (en) | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
| TWI230392B (en) * | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| EP1355316B1 (en) | 2002-04-18 | 2007-02-21 | Innovative Silicon SA | Data storage device and refreshing method for use with such device |
| EP1357603A3 (en) | 2002-04-18 | 2004-01-14 | Innovative Silicon SA | Semiconductor device |
| US6912150B2 (en) | 2003-05-13 | 2005-06-28 | Lionel Portman | Reference current generator, and method of programming, adjusting and/or operating same |
| US7085153B2 (en) | 2003-05-13 | 2006-08-01 | Innovative Silicon S.A. | Semiconductor memory cell, array, architecture and device, and method of operating same |
| US20040228168A1 (en) | 2003-05-13 | 2004-11-18 | Richard Ferrant | Semiconductor memory device and method of operating same |
| US7335934B2 (en) | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
| US7184298B2 (en) | 2003-09-24 | 2007-02-27 | Innovative Silicon S.A. | Low power programming technique for a floating body memory transistor, memory cell, and memory array |
| US20050255666A1 (en) * | 2004-05-11 | 2005-11-17 | Miradia Inc. | Method and structure for aligning mechanical based device to integrated circuits |
| KR100647482B1 (ko) * | 2004-09-16 | 2006-11-23 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US7476939B2 (en) | 2004-11-04 | 2009-01-13 | Innovative Silicon Isi Sa | Memory cell having an electrically floating body transistor and programming technique therefor |
| US7251164B2 (en) | 2004-11-10 | 2007-07-31 | Innovative Silicon S.A. | Circuitry for and method of improving statistical distribution of integrated circuits |
| US7301838B2 (en) * | 2004-12-13 | 2007-11-27 | Innovative Silicon S.A. | Sense amplifier circuitry and architecture to write data into and/or read from memory cells |
| US7301803B2 (en) | 2004-12-22 | 2007-11-27 | Innovative Silicon S.A. | Bipolar reading technique for a memory cell having an electrically floating body transistor |
| US20070023833A1 (en) * | 2005-07-28 | 2007-02-01 | Serguei Okhonin | Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same |
| US7606066B2 (en) | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
| US7355916B2 (en) | 2005-09-19 | 2008-04-08 | Innovative Silicon S.A. | Method and circuitry to generate a reference current for reading a memory cell, and device implementing same |
| US20070085140A1 (en) * | 2005-10-19 | 2007-04-19 | Cedric Bassin | One transistor memory cell having strained electrically floating body region, and method of operating same |
| US7683430B2 (en) | 2005-12-19 | 2010-03-23 | Innovative Silicon Isi Sa | Electrically floating body memory cell and array, and method of operating or controlling same |
| US7542345B2 (en) | 2006-02-16 | 2009-06-02 | Innovative Silicon Isi Sa | Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same |
| US7492632B2 (en) | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
| US7606098B2 (en) | 2006-04-18 | 2009-10-20 | Innovative Silicon Isi Sa | Semiconductor memory array architecture with grouped memory cells, and method of controlling same |
| US7933142B2 (en) | 2006-05-02 | 2011-04-26 | Micron Technology, Inc. | Semiconductor memory cell and array using punch-through to program and read same |
| US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
| US7542340B2 (en) | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
| US8264041B2 (en) | 2007-01-26 | 2012-09-11 | Micron Technology, Inc. | Semiconductor device with electrically floating body |
| US8518774B2 (en) | 2007-03-29 | 2013-08-27 | Micron Technology, Inc. | Manufacturing process for zero-capacitor random access memory circuits |
| US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
| US8085594B2 (en) | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
| WO2009039169A1 (en) | 2007-09-17 | 2009-03-26 | Innovative Silicon S.A. | Refreshing data of memory cells with electrically floating body transistors |
| US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
| US8349662B2 (en) | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
| US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
| US8014195B2 (en) | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
| US8189376B2 (en) | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
| US7957206B2 (en) | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
| US7947543B2 (en) | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
| US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
| US7924630B2 (en) | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
| US8223574B2 (en) | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
| US8213226B2 (en) | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| US8319294B2 (en) | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
| US8710566B2 (en) | 2009-03-04 | 2014-04-29 | Micron Technology, Inc. | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
| US8748959B2 (en) | 2009-03-31 | 2014-06-10 | Micron Technology, Inc. | Semiconductor memory device |
| US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
| US8508994B2 (en) | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US8498157B2 (en) | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9076543B2 (en) | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8199595B2 (en) | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8174881B2 (en) | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
| US8310893B2 (en) | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
| US8416636B2 (en) | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
| US8411513B2 (en) | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
| US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8369177B2 (en) | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
| WO2011115893A2 (en) | 2010-03-15 | 2011-09-22 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
| CN101908564A (zh) * | 2010-06-11 | 2010-12-08 | 上海宏力半导体制造有限公司 | 基于体硅的电容及其制造方法 |
| US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
| CN105742364A (zh) * | 2016-04-12 | 2016-07-06 | 中山大学 | 一种抑制有源沟道区光致漏电流产生的mos管及应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990980A (en) * | 1985-04-16 | 1991-02-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| EP0416426A2 (de) * | 1989-09-02 | 1991-03-13 | BEHRINGWERKE Aktiengesellschaft | Nachweis von Influenza-A-Virus durch Polymerase-Kettenreaktion (PCR) nach reverser Transkription eines Bereichs des viralen Hämagglutinin-Gens |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6235668A (ja) * | 1985-08-09 | 1987-02-16 | Nec Corp | 半導体記憶装置 |
| JPH0821682B2 (ja) * | 1987-04-24 | 1996-03-04 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5071783A (en) * | 1987-06-17 | 1991-12-10 | Fujitsu Limited | Method of producing a dynamic random access memory device |
| JP2530175B2 (ja) * | 1987-09-09 | 1996-09-04 | 富士通株式会社 | 半導体記憶装置の製造方法 |
| DE68920365T2 (de) * | 1988-06-28 | 1995-06-08 | Mitsubishi Material Silicon | Verfahren zur Polierung eines Halbleiter-Plättchens. |
| JP2743391B2 (ja) * | 1988-08-25 | 1998-04-22 | ソニー株式会社 | 半導体メモリの製造方法 |
| JPH03171663A (ja) * | 1989-11-29 | 1991-07-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JPH03173175A (ja) * | 1989-12-01 | 1991-07-26 | Hitachi Ltd | 半導体装置 |
| JPH03190164A (ja) * | 1989-12-19 | 1991-08-20 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
| US4992135A (en) * | 1990-07-24 | 1991-02-12 | Micron Technology, Inc. | Method of etching back of tungsten layers on semiconductor wafers, and solution therefore |
| JP2969865B2 (ja) * | 1990-08-28 | 1999-11-02 | 日本電気株式会社 | ダイナミック型半導体記憶装置及びその製造方法 |
| JP2940169B2 (ja) * | 1990-12-17 | 1999-08-25 | ソニー株式会社 | 半導体メモリ装置 |
| KR930006732B1 (ko) * | 1991-05-08 | 1993-07-23 | 재단법인 한국전자통신연구소 | 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법 |
| JPH04342166A (ja) * | 1991-05-17 | 1992-11-27 | Mitsubishi Electric Corp | 半導体装置 |
| JP3141486B2 (ja) * | 1992-01-27 | 2001-03-05 | ソニー株式会社 | 半導体装置 |
| JP3197064B2 (ja) * | 1992-07-17 | 2001-08-13 | 株式会社東芝 | 半導体記憶装置 |
-
1993
- 1993-12-23 EP EP93310488A patent/EP0606758B1/en not_active Expired - Lifetime
- 1993-12-23 DE DE69329376T patent/DE69329376T2/de not_active Expired - Fee Related
- 1993-12-28 JP JP5336876A patent/JPH06232367A/ja active Pending
- 1993-12-29 CN CN93121528A patent/CN1036227C/zh not_active Expired - Fee Related
- 1993-12-30 TW TW082111174A patent/TW278237B/zh not_active IP Right Cessation
-
1995
- 1995-05-11 US US08/439,084 patent/US5968840A/en not_active Expired - Fee Related
- 1995-12-28 US US08/579,953 patent/US5631186A/en not_active Expired - Lifetime
-
1997
- 1997-04-15 US US08/835,782 patent/US5939745A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990980A (en) * | 1985-04-16 | 1991-02-05 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| EP0416426A2 (de) * | 1989-09-02 | 1991-03-13 | BEHRINGWERKE Aktiengesellschaft | Nachweis von Influenza-A-Virus durch Polymerase-Kettenreaktion (PCR) nach reverser Transkription eines Bereichs des viralen Hämagglutinin-Gens |
Also Published As
| Publication number | Publication date |
|---|---|
| US5939745A (en) | 1999-08-17 |
| US5968840A (en) | 1999-10-19 |
| TW278237B (zh) | 1996-06-11 |
| CN1090672A (zh) | 1994-08-10 |
| EP0606758B1 (en) | 2000-09-06 |
| DE69329376D1 (de) | 2000-10-12 |
| DE69329376T2 (de) | 2001-01-04 |
| EP0606758A1 (en) | 1994-07-20 |
| JPH06232367A (ja) | 1994-08-19 |
| US5631186A (en) | 1997-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1036227C (zh) | 用绝缘体附硅方法制造的动态随机存取存储器及制造方法 | |
| KR100290787B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| US6274419B1 (en) | Trench isolation of field effect transistors | |
| TWI395295B (zh) | 積體電路及其製造方法 | |
| US6365452B1 (en) | DRAM cell having a vertical transistor and a capacitor formed on the sidewalls of a trench isolation | |
| CN1271716C (zh) | 半导体器件的制造方法 | |
| US20020142531A1 (en) | Dual damascene copper gate and interconnect therefore | |
| CN1976045A (zh) | 半导体结构及其制造方法 | |
| CN1147003C (zh) | “绝缘体上的硅”半导体装置及其制造方法 | |
| JP2000040797A (ja) | 半導体素子を有する半導体構造体とその形成方法 | |
| CN1152425C (zh) | 制作具有垂直的mos晶体管的集成电路的方法 | |
| CN101924110B (zh) | 一种体区接触的soi晶体管结构及其制备方法 | |
| JPH0586863B2 (zh) | ||
| CN1320638C (zh) | 半导体基板、形成于其中的半导体电路及其制造方法 | |
| US20020100952A1 (en) | Semiconductor device and method of forming isolation area in the semiconductor device | |
| CN1763909A (zh) | 绝缘硅基板上单片集成铅直装置制造方法 | |
| JP3484726B2 (ja) | 半導体装置およびその製造方法 | |
| US20110006376A1 (en) | Semiconductor device, semiconductor device manufacturing method, and display device | |
| CN1812060A (zh) | 半导体器件的制造方法 | |
| JP2003124476A (ja) | 半導体装置及びその製造方法 | |
| JP3704072B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08139177A (ja) | 半導体装置 | |
| KR19980026661A (ko) | 수직 방향의 채널을 갖는 모스트랜지스터와 그를 포함하는 반도체 메모리 셀 및 그 제조 방법 | |
| JP2003142694A (ja) | Ｓｏｉデバイスの素子分離方法 | |
| DE102006046788B4 (de) | Verfahren zur Herstellung einer Halbleiterschaltungsanordnung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |