DE69935291T2 - Verfahren zur Optimierung von Metall-CMP-Prozessen - Google Patents

Verfahren zur Optimierung von Metall-CMP-Prozessen Download PDF

Info

Publication number
DE69935291T2
DE69935291T2 DE69935291T DE69935291T DE69935291T2 DE 69935291 T2 DE69935291 T2 DE 69935291T2 DE 69935291 T DE69935291 T DE 69935291T DE 69935291 T DE69935291 T DE 69935291T DE 69935291 T2 DE69935291 T2 DE 69935291T2
Authority
DE
Germany
Prior art keywords
wafer
display areas
blocks
metal
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69935291T
Other languages
English (en)
Other versions
DE69935291D1 (de
Inventor
Karl E. c/o IBM Unit Winchester Boggs
Chenting c/o IBM Unit Winchester Lin
Joachim F. c/o IBM Unit Winchester Neutzel
Robert c/o IBM Unit Winchester Ploessl
Maria c/o IBM Unit Winchester Ronay
Florian c/o IBM Unit Winchester Schnabel
Jeremy K. c/o IBM Unit Winchester Stephens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Application granted granted Critical
Publication of DE69935291D1 publication Critical patent/DE69935291D1/de
Publication of DE69935291T2 publication Critical patent/DE69935291T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/12—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation involving optical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • B24B37/013—Devices or means for detecting lapping completion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft im Allgemeinen ein Verfahren und eine Vorrichtung zum Erkennen des Endpunkts beim chemisch-mechanischen Polieren von Halbleiterwafern; und im Besonderen betrifft die Erfindung das Erkennen der Endpunkte von kritischen Bereichen auf dem Wafer.
  • HINTERGRUND DER ERFINDUNG
  • Bei der Herstellung extrem dicht gepackter integrierter Schaltkreise wird der Prozess des chemisch-mechanischen Polierens (CMP) zum Entfernen von Material von den Oberflächen des Wafers eingesetzt. Bei einem typischen CMP-Prozess wird ein Wafer in Gegenwart einer Poliersuspension unter kontrollierten chemischen, Druck-, Geschwindigkeits- und Temperaturbedingungen gegen ein Polierkissen gedrückt. Die Poliersuspension enthält im Allgemeinen kleine Schleifpartikel zum Abtragen der Oberfläche des Wafers und Chemikalien, welche die Oberfläche des Wafers ätzen und/oder oxidieren. Das Polierkissen besteht im Allgemeinen aus einem ebenen Kissen, das aus einem kompakten Matrixmaterial wie beispielsweise Polyurethan besteht. Wenn sich das Polierkissen und/oder der Wafer gegeneinander bewegen, wird durch die Schleifpartikel (mechanisches Abtragen) und durch die Chemikalien (chemisches Abtragen) in der Poliersuspension Material von der Oberfläche des Wafers entfernt.
  • Wenn eine leitende Schicht von einem Wafer poliert wird, muss das Polieren des Wafers während der CMP-Prozesse genau am gewünschten Endpunkt angehalten werden. Leitende Schichten werden typischerweise auf Isolatorschichten abgeschieden, um Durchgangslöcher oder Gräben in den Isolatorschichten auszufüllen, um zwischen den Bauelementen auf dem Wafer elektrische Verbindungen zu bilden. Um die Verbindungen elektrisch voneinander zu isolieren, ist es erwünscht, den CMP-Prozess unterhalb der Oberseite der Isolatorschicht und oberhalb der Unterseite des leitenden Materials in den Durchgangslöchern und Gräben anzuhalten. Wenn der CMP-Prozess vor dem Erreichen des gewünschten Endpunkts („Unterpolitur") angehalten wird, sind die Verbindungen voneinander nicht elektrisch isoliert, und es kommt im Schaltkreis zu Kurzschlüssen. Wird der CMP-Prozess hingegen nach dem Erreichen des gewünschten Endpunkts angehalten („Überpolitur"), können die Verbindungen vollständig vom Wafer entfernt werden. Um schwerwiegende Defekte in einem Wafer zu vermeiden, ist es daher besonders erwünscht, den CMP-Prozess am gewünschten Endpunkt anzuhalten.
  • Auf Wafern mit kleinen „kritischen Bereichen" lässt sich der Endpunkt des CMP-Prozesses besonders schwierig feststellen. Unter kritischen Bereichen sind typischerweise Vertiefungen auf der Oberfläche des Wafers, die den letzten Punkt auf dem Wafer darstellen, von dem das leitende Material durch den CMP-Prozess entfernt wird. Die Lage und die Größe des kritischen Bereichs ist eine Funktion des Schaltkreisdesigns und der Gleichmäßigkeit der Poliergeschwindigkeit über die Oberfläche des Wafers hinweg. Infolgedessen variieren die kritischen Bereiche von einem Typ Schaltkreisbauelement zum anderen und nehmen typischerweise nur einen winzigen Teil der Waferoberfläche ein.
  • Die Gleichmäßigkeit und Leistungsfähigkeit des Metall-CMP-Polierprozesses (d.h. die Erfüllung der festgelegten Prozessparameter) kann durch Ausführen von Rs-Messungen (Flächenwiderstand) und durch Messen der Ausbeute an Schaltkreisen mit/ohne Kurzschluss nach der CMP-Bearbeitung kontrolliert werden. Solche Verfahren erfordern jedoch im Allgemeinen das Entnehmen des Wafers aus dem Bereich der CMP-Bearbeitung und das erneute Einsetzen des Wafers in die CMP-Anlage, wenn gemessen wurde, dass der Poliervorgang noch nicht abgeschlossen ist. Optische Messungen, wie sie üblicherweise beim Oxid-CMP durchgeführt werden, sind aufgrund des Reflexionsgrades von Metallschichten nicht möglich. Profilmessungen sind zeitaufwändig und werden stark durch die Topographie unter dem zu messenden Merkmal beeinflusst. Somit besteht ein Bedarf an verbesserten Verfahren zur Beurteilung der Gleichmäßigkeit von polierten Wafern, während die Wafer noch im CMP-Bereich verbleiben. In der US-Patentanmeldung US-A-5 234 868 wird ein Verfahren zur Überwachung des Poliervorgangs unter Verwendung von Vertiefungen verschiedener Breiten gezeigt.
  • BESCHREIBUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, ein schnelles optisches Verfahren zur Kontrolle der Leistungsfähigkeit eines Metall-CMP-Prozesses bereitzustellen und dabei eine schnelle Rückmeldung an den Anlagenbediener zu geben.
  • Eine andere Aufgabe der vorliegenden Erfindung besteht darin, die Farb-(Reflexions)änderung eines Anzeigebereichs eines Wafers zu überwachen, um so festzustellen, wann das Polieren des Wafers angehalten werden muss.
  • Diese sowie weitere Aufgaben werden durch ein Verfahren zum Polieren von Metallschichten auf Wafern mit Anzeigebereichen gelöst. Das Verfahren umfasst die folgenden Schritte: Bereitstellen von Vertiefungen, die gewünschten Metallmerkmalen und Merkmalen in einem oder mehreren Anzeigebereichen in einer dielektrischen Schicht des Wafers entsprechen; Aufbringen von Metall auf der dielektrischen Schicht, um die Vertiefungen in der dielektrischen Schicht auszufüllen; verwenden einer chemisch-mechanischen Poliervorrichtung zum Polieren des Metalls, um das Metall außerhalb der Vertiefungen zu entfernen; Prüfen der Anzeigebereiche auf dem Wafer, um eine Menge des von diesen Bereichen entfernten Metalls zu ermitteln; und Justieren der chemisch-mechanischen Poliereinheit als Reaktion auf die Prüfung der Anzeigebereiche, wobei die eine oder die mehreren Anzeigebereiche Merkmale umfassen, die gegen eine Grundregel des gewünschten Metallmerkmals bezüglich mindestens eines der beiden Parameter Leiterbahnbreite und Strukturfaktor verstoßen.
  • Diese Anzeigebereiche können zum Beispiel Makroblöcke beinhalten, die aus einer Vielzahl einzelner Blöcke bestehen. In diesen Anzeigebereichen kann die maximale Leiterbahnbreite bei einem bestimmten Maskentyp vorzugsweise bis zu 20 μm und der maximale Strukturfaktor bis zu 90 % betragen. Bei dieser bevorzugten Ausführungsart kann der Wafer durch Erkennung derjenigen Blöcke geprüft werden, die vollständig abpoliert worden sind.
  • Darüber hinaus kann der Prozess für die Massenproduktion automatisiert werden. Es kann eine Rückmeldeschleife zur Poliereinheit hergestellt werden, und die Gleichmäßigkeitsdaten von einem polierten Wafer können sofort zur Poliereinheit zurückgeleitet werden, um die Prozessparameter zu justieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Im Folgenden wird die Erfindung lediglich beispielhaft und unter Bezug auf die beiliegenden Zeichnungen beschrieben, wobei:
  • 1 eine schematische Teilquerschnittsansicht eines Wafers ist, der zur Realisierung der vorliegenden Erfindung verwendet werden kann;
  • 2 eine schematische Querschnittsansicht einer CMP-Anlage ist, die in der vorliegenden Erfindung verwendet werden kann;
  • 3 einen Makroblock zeigt, der als Anzeigebereich auf einem Wafer verwendet werden kann, bei welchem innerhalb jedes Blocks ein Abschnitt paralleler Leiterbahnen verwendet wird, wobei die erste Zahl in jedem Block die Breite der Leiterbahnen und die zweite Zahl den Strukturfaktor anzeigt;
  • 4 eine Draufsicht durch ein optisches Mikroskop auf einen anderen Makroblock zeigt, der ebenfalls zur Überwachung des Poliervorgangs eines Wafers verwendet werden kann; und
  • 5 eine schematische Darstellung einer Rückmeldeschaltung zwischen einem optischen Sensor und einer Poliereinheit zeigt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSARTEN
  • 1 zeigt einen Wafer 12, bevor dieser durch eine CMP-Einheit poliert wurde. Der Wafer 12 kann zur Realisierung der Erfindung verwendet werden, jedoch ist klar, dass die vorliegende Erfindung nicht auf ein bestimmtes Waferdesign oder ein bestimmtes Schaltkreisdesign auf einem Wafer beschränkt ist. Der Wafer 12 weist ein Substrat 14, eine Anzahl auf dem Substrat gebildeter großer Bauelemente 16 und ein zwischen den großen Bauelementen 16 gebildetes kleines Bauelement 20 auf. Die großen und das kleine Bauelement 16 und 20 bestehen aus übereinanderliegenden Schichten, die sehr kleine elektrische Komponenten der integrierten Schaltkreise auf einem einzelnen Schaltkreisbauelement des Wafers 12 bilden. Je nach der Anzahl der Schichten in jedem Schichtstapel sind die oberen Flächen der großen und des kleinen Bauelements 16 und 20 in axialer Richtung im Allgemeinen unterschiedlich weit von der oberen Fläche 10 des Substrats 14 entfernt.
  • Es wird eine untere Schicht 22 auf dem Substrat 14 und den Bauelementen 16 und 20 abgeschieden, um eine Plattform über diesen Bauelementen zu schaffen, auf welcher weitere Bauelemente gebildet werden können. Die untere Schicht 22 folgt im Allgemeinen der Topographie des Substrats 14 und der Bauelemente 16 und 20, sodass die untere Schicht 22 erhöhte Punkte 24, die oberhalb der großen Bauelemente 16 liegen, und Vertiefungen 26 aufweist, die zwischen den großen Bauelementen 16 und dem kleinen Bauelement 20 liegen. In die untere Schicht 22 kann eine Anzahl Durchgangslöcher 30 geätzt werden, um einen Zugang zu den Bauelementen 16 und 20 zu schaffen. Die untere Schicht 22 wird üblicherweise aus einem Isolatormaterial wie BPSG (Bor-Phosphor-Silicatglas), Siliciumdioxid, Siliciumnitrid oder anderen bekannten Isolatormaterialien hergestellt.
  • Auf der unteren Schicht 22 und in den Durchgangslöchern 30 wird eine obere Schicht 32 abgeschieden, um Verbindungen 34 zu den Bauelementen 16 und 20 zu bilden. Die obere Schicht 32 wird aus einem leitenden Material hergestellt und folgt im Allgemeinen der Oberflächengestalt der unteren Schicht 22, sodass die Unterseite der oberen Schicht die Vertiefungen 26 der unteren Schicht ausfüllt.
  • Die Vertiefungen 26 definieren kritische Bereiche 36 auf dem Wafer, in denen das Material der oberen Schicht 32 durch das CMP-Verfahren üblicherweise als letzter Teil der oberen Schicht vom Wafer entfernt wird. Um die Bildung unerwünschter Leiterbahnen auf der Oberseite des Wafers 12 zu vermeiden, die ein Bauelement mit einem anderen kurzschließen und die Funktion des Schaltkreises außer Kraft setzen können, muss das gesamte leitende Material der oberen Schicht 32 aus den Vertiefungen des Wafers entfernt werden.
  • 2 veranschaulicht schematisch eine CMP-Anlage 50 mit einem Aufnahmeteller 52, einem Waferträger 54, einem Polierkissen 56 und einer Poliersuspension 60 auf dem Polierkissen. Normalerweise ist auf der oberen Fläche 64 des Aufnahmetellers eine Polierkissenauflage 62 befestigt, auf der das Polierkissen 56 angebracht ist. Bei herkömmlichen CMP- Anlagen versetzt eine Antriebsbaugruppe 66 den Aufnahmeteller 52 in einer durch den Pfeil A angezeigten Richtung in Drehung. Bei anderen gebräuchlichen CMP-Anlagen schiebt die Antriebsbaugruppe 66 den Aufnahmeteller 52 in den durch den Pfeil B angezeigten Richtungen hin und her. Die Bewegung des Aufnahmetellers 52 wird über die Polierkissenauflage 62 auf das Polierkissen 56 übertragen, da dieses durch Reibung mit der Polierkissenauflage verbunden ist. Der Waferträger 54 weist eine untere Fläche 70 auf, auf der ein Wafer 12 befestigt werden kann, oder der Wafer 12 kann auf einem elastischen Kissen 72 befestigt werden, das sich zwischen dem Wafer 12 und der unteren Fläche 70 befindet. Als Waferträger 54 kann ein mit einem Gewicht belasteter, frei schwimmender Waferträger verwendet werden, oder am Waferträger kann eine Stellbaugruppe 74 angebracht werden, um eine axiale und eine Drehbewegung auszuüben, die durch die Pfeile C bzw. D angezeigt wird.
  • Während des Betriebs der CMP-Anlage 50 zeigt die Oberfläche des Wafers nach unten zum Polierkissen 56, und der Aufnahmeteller 52 und der Waferträger 54 bewegen sich gegeneinander. Während sich die Oberfläche des Wafers 12 über die planarisierende Fläche 76 des Polierkissens 56 bewegt, tragen das Polierkissen und die Poliersuspension Material vom Wafer 12 ab. Üblicherweise tragen CMP-Prozesse entweder leitende oder Isolatormaterialien von der Oberfläche des Wafers ab, um eine gleichmäßige ebene Oberfläche zu erzeugen, auf der weitere Schichten von Bauelementen abgeschieden werden können.
  • Gemäß der vorliegenden Erfindung ist der Wafer 12 mit einem Makroblock (Makro) ausgestattet, der aus Blöcken von parallelen Metallleiterbahnen mit verschiedenen Leiterbahnbreiten und Strukturfaktoren besteht. Makros dieser allgemeinen Art sind bekannt und werden seit langem zur Untersuchung von CMP-Prozessen eingesetzt. Bei der vorliegenden Erfindung werden die verwendeten Kombinationen von Leiterbahnbreiten und Strukturfaktoren ausgewählt, um gegen bestehende Grundregeln in der Weise zu verstoßen, dass sie unter Verwendung einer Standardkombination von Verbrauchsmaterialien (Polierkissen/Poliersuspension) eines bestimmten Metall-CMP-Prozesses abpoliert werden. Zum Beispiel beträgt bei einem bestimmten Maskentyp die maximale Leiterbahnbreite 10 μm und der maximale Strukturfaktor 90 %.
  • 3 zeigt eine spezielle Ausführungsart eines geeigneten Makros 80. Die Abmessungen jedes Blocks 82 im Makro 80 liegen in der Größenordnung von 100 μm × 100 μm. Bei diesen Abmessungen können die einzelnen Blöcke leicht bei geringer Vergrößerung (5x) in einem optischen Standardmikroskop betrachtet werden. Anzumerken ist, dass bei dem Prozess gemäß der vorliegenden Erfindung nur die Blöcke im linken oberen Quadranten der Struktur 80 nicht gegen die Grundregeln der gewünschten Metallmerkmale verstoßen. Wenn der Poliervorgang am gewünschten Endpunkt angekommen ist, weisen somit nur diese (den Grundregeln entsprechenden) Blöcke die Zieldicke des Metalls auf, während die anderen Blöcke bis zu einem bestimmten Grad abpoliert sind, d.h., das Metall in diesen Blöcken kann vollständig entfernt sein, sodass die darunter liegende Zwischenschicht (die, z.B. in Form von TiN, bei der Metallisierung von Halbleiterbauelementen üblich ist) frei liegt. Die Farbe dieser Zwischenschicht unterscheidet sich deutlich von der stark reflektierenden Farbe der metallischen Leiterbahnen und lässt sich leicht von dieser unterscheiden.
  • In noch schlimmeren Fällen – zum Beispiel, wenn der Wafer stark überpoliert wird – wird auch die Zwischenschicht entfernt und das darunter liegende Oxid freigelegt. Dadurch wird der Kontrast der entstehenden Struktur noch weiter verstärkt.
  • 4 zeigt als Beispiel ein ähnliches Makro 84, das gegenwärtig in Gebrauch ist. Vollständig abpolierte Blöcke 86 und Blöcke 90, die zum Teil bis zur Zwischenschicht abpoliert wurden, sind leicht zu erkennen. Vollständig abpolierte Blöcke 86 (die fast vollständig bis zur Zwischenschicht abpoliert wurden) lassen sich leicht von teilweise abpolierten Blöcken 90 (bei denen durch das Abpolieren des Leiters einige der Streifen freigelegt wurden) sowie von Blöcken 91 unterscheiden, bei denen die Zwischenschicht überhaupt noch nicht freigelegt wurde. Die Struktur in 4 zeigt ein Beispiel für einen Polierprozess, bei dem die gewünschte Materialmenge entfernt worden ist.
  • In diesem Fall führt dieser gewünschte Politurgrad zu einer charakteristischen Kombination von 6 Blöcken 91 ohne freigelegte Zwischenschicht, 2 Blöcken 90 mit teilweise und 3 Blöcken 86 mit vollständig freigelegter Zwischenschicht. Wenn der Poliervorgang zu weit fortgeschritten ist (Überpolieren), ändert sich das Verhältnis zwischen den Blöcken dieser drei Polierzustände (nicht abpoliert, teilweise abpoliert, vollständig abpoliert) zu Gunsten der stärker oder vollständig abpolierten Blöcke. Somit können einige oder alle der Blöcke 90 vollständig abpoliert sein, während bei einigen oder allen Blöcken 91 das Freilegen der Zwischenschicht beginnt. Daraus folgt, dass dann weniger als 6 Blöcke 91, mehr als 2 Blöcke 90 und mehr als 3 Blöcke 86 vorliegen.
  • Wenn hingegen der Poliervorgang nicht weit genug fortgeschritten ist (Unterpolieren), würde zumindest bei einigen der Blöcke 90 die Zwischenschicht noch nicht freigelegt. Daraus folgt, dass dann, je nach der genau bis zu diesem Zeitpunkt bereits abgetragenen Materialmenge mehr als 6 Blöcke 91 und weniger Blöcke 90 und 86 vorliegen.
  • Auf diese Weise kann durch einfaches Zählen von Blöcken mit einem bestimmten Reflexionsgrad innerhalb eines Prüfmakros ein relativ genauer Schätzwert für die auf der Struktur verbleibende Materialdicke ermittelt werden, die gemäß den Grundregeln zulässig ist. Die Prüfung erfolgt augenblicklich, während eine Profilmessung etwa 30 Sekunden dauert. Zur Prozesssteuerung kann ein Bediener der CMP-Poliereinheit ein Formular mit einer Tabelle ausfüllen, die den einzelnen Blöcken entspricht. Abpolierte Blöcke werden dann einfach in dem entsprechenden Feld der Tabelle abgehakt.
  • Bei einer alternativen Ausführungsart wird ein Werkzeug zur optischen Mustererkennung auf das Makro ausgerichtet, um mit diesem die Kontrastwerte einzelner Blöcke zu messen. Zum Beispiel kann als einfacher Prozessparameter zur Prüfung die Anzahl der Blöcke im Makro verwendet werden, die nach dem Polieren noch nicht abpoliert worden sind. Die Messung dieses Parameters an einer Anzahl von Chips auf dem Wafer liefert sofort eine Information über die Gleichmäßigkeit des Polierprozesses.
  • Ein weiterer wichtiger Punkt dieses Ansatzes besteht darin, dass diese Information unmittelbar nach dem Polieren erhalten werden kann, wenn der Wafer noch nass ist, d.h. vor dem Abstreifen der Flüssigkeit. 5 zeigt schematisch, wie die Information über das optische Aussehen der Makroblöcke auf dem Wafer 12 durch einen Sensor 92 gelesen und sofort (z.B. in Form eines oder mehrerer elektrischer Signale an eine Steuereinheit der Poliereinheit) zur Poliereinheit 50 zurückgegeben werden kann, um die Polierparameter anzupassen.
  • Zum Beispiel können die Andruckkraft und/oder die Trägergeschwindigkeit eingestellt werden, um das Polieren in der Mitte oder an den Kanten zu verstärken.

Claims (7)

  1. Verfahren zum Polieren leitender (32) Schichten auf Wafern (12), die Anzeigebereiche aufweisen, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen von Vertiefungen in einer dielektrischen Schicht auf dem Wafer, die den gewünschten Metallmerkmalen sowie Merkmalen in einem oder mehreren Anzeigebereichen (80) entsprechen, wobei der eine oder die mehreren Anzeigebereiche Merkmale (82) umfassen, die gegen eine Grundregel der gewünschten Metallmerkmale in mindestens einem der Parameter Leiterbahnbreite und Strukturfaktor verstoßen; Aufbringen von Metall auf die dielektrische Schicht, um die Vertiefungen in der dielektrischen Schicht auszufüllen; Verwenden einer chemisch-mechanischen Poliereinheit (50) zum Polieren des Metalls, um das Metall außerhalb der Vertiefungen zu entfernen; Prüfen von Anzeigebereichen (80) auf dem Wafer, um eine von den Bereichen entfernte Metallmenge zu ermitteln; und Justieren des Betriebs der chemisch-mechanischen Poliereinheit als Reaktion auf die Prüfung der Anzeigebereiche.
  2. Verfahren nach Anspruch 1, bei dem der Justierschritt den Schritt des Justierens eines Betriebsparameters der chemisch-mechanischen Poliereinheit (50) beinhaltet und der Parameter aus der Gruppe ausgewählt wird, die aus einem Druck zwischen dem Polierkissen (56) und dem Wafer (12) sowie einer Geschwindigkeit des Polierkissens (56) besteht.
  3. Verfahren nach Anspruch 1, bei dem die Anzeigebereiche (80) eine Vielzahl von Blöcken (82) aufweisen und der Prüfschritt den Schritt des Erkennens von Blöcken beinhaltet, die vollständig abpoliert sind.
  4. Verfahren nach Anspruch 1, bei dem der Prüfschritt den Schritt des Verwendens eines Sensors (92) zum Prüfen der Anzeigebereiche (80) und zum Erzeugen eines für die Prüfung repräsentativen Signals beinhaltet und bei dem der Justierschritt den Schritt des Übertragens des Signals an die chemisch-mechanische Poliereinheit (50) und das Verwenden des Signals zum Justieren der chemischmechanischen Poliereinheit beinhaltet.
  5. Verfahren nach Anspruch 1, bei dem in den Anzeigebereichen (80) bei einem bestimmten Maskentyp die maximale Leiterbahnbreite 10 μm und der maximale Strukturfaktor 90 % beträgt.
  6. Verfahren nach Anspruch 1, bei dem als Merkmale in den Anzeigebereichen (80) Makroblöcke dienen, die aus einer Vielzahl einzelner Blöcke (82) bestehen.
  7. Verfahren nach Anspruch 6, bei dem die Abmessungen jedes Blocks (82) im Makroblock (80) in der Größenordnung von 100 μm × 100 μm liegen.
DE69935291T 1998-08-18 1999-07-30 Verfahren zur Optimierung von Metall-CMP-Prozessen Expired - Lifetime DE69935291T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US135866 1998-08-18
US09/135,866 US5972787A (en) 1998-08-18 1998-08-18 CMP process using indicator areas to determine endpoint

Publications (2)

Publication Number Publication Date
DE69935291D1 DE69935291D1 (de) 2007-04-12
DE69935291T2 true DE69935291T2 (de) 2007-11-22

Family

ID=22470082

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69935291T Expired - Lifetime DE69935291T2 (de) 1998-08-18 1999-07-30 Verfahren zur Optimierung von Metall-CMP-Prozessen

Country Status (4)

Country Link
US (1) US5972787A (de)
EP (1) EP0987744B1 (de)
JP (1) JP3125005B1 (de)
DE (1) DE69935291T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL136608A0 (en) * 2000-02-20 2001-06-14 Nova Measuring Instr Ltd Test structure for metal cmp process monitoring
US6741903B1 (en) 2000-06-01 2004-05-25 Adavanced Micro Devices, Inc. Method for relating photolithography overlay target damage and chemical mechanical planarization (CMP) fault detection to CMP tool indentification
US6599173B1 (en) 2000-06-30 2003-07-29 International Business Machines Corporation Method to prevent leaving residual metal in CMP process of metal interconnect
US7029381B2 (en) * 2000-07-31 2006-04-18 Aviza Technology, Inc. Apparatus and method for chemical mechanical polishing of substrates
EP1322940A4 (de) * 2000-07-31 2006-03-15 Asml Us Inc In-situ-verfahren und -vorrichtung zur endpunktdetektion beim chemischen mechanischen polieren
US6476921B1 (en) 2000-07-31 2002-11-05 Asml Us, Inc. In-situ method and apparatus for end point detection in chemical mechanical polishing
US6569690B1 (en) * 2000-08-31 2003-05-27 Agere Systems Guardian Corp Monitoring system for determining progress in a fabrication activity
WO2002103776A2 (en) * 2001-06-18 2002-12-27 Advanced Micro Devices, Inc. Method for relating photolithography overlay target damage and chemical mechanical planarization (cmp) fault detection to cmp tool identification
US20040038502A1 (en) * 2002-06-26 2004-02-26 Sethuraman Jayashankar Method of detecting chemical mechanical polishing endpoints in thin film head processes
US6970043B2 (en) * 2002-10-29 2005-11-29 Fairchild Semiconductor Corporation Low voltage, low power differential receiver
DE10317747B3 (de) * 2003-04-17 2004-07-22 X-Fab Semiconductor Foundries Ag Verfahren zur Kontrolle des Dickenabtrags von gebondeten Halbleiterscheibenpaaren
US7598098B2 (en) * 2003-04-17 2009-10-06 X-Fab Semiconductor Foundries Ag Monitoring the reduction in thickness as material is removed from a wafer composite and test structure for monitoring removal of material
US7120989B2 (en) * 2004-02-18 2006-10-17 Headway Technologies, Inc. Process of manufacturing a perpendicular magnetic pole structure
US10126622B2 (en) * 2011-09-30 2018-11-13 View, Inc. Optical device fabrication
US10236226B2 (en) * 2016-03-15 2019-03-19 Raytheon Company In-situ calibration structures and methods of use in semiconductor processing
CN108788940B (zh) * 2018-06-26 2020-11-13 上海华力微电子有限公司 化学机械研磨设备工艺能力的监控方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4910155A (en) * 1988-10-28 1990-03-20 International Business Machines Corporation Wafer flood polishing
US5081796A (en) * 1990-08-06 1992-01-21 Micron Technology, Inc. Method and apparatus for mechanical planarization and endpoint detection of a semiconductor wafer
US5618381A (en) * 1992-01-24 1997-04-08 Micron Technology, Inc. Multiple step method of chemical-mechanical polishing which minimizes dishing
US5234868A (en) * 1992-10-29 1993-08-10 International Business Machines Corporation Method for determining planarization endpoint during chemical-mechanical polishing
US5433650A (en) * 1993-05-03 1995-07-18 Motorola, Inc. Method for polishing a substrate
US5433651A (en) * 1993-12-22 1995-07-18 International Business Machines Corporation In-situ endpoint detection and process monitoring method and apparatus for chemical-mechanical polishing
JPH08174411A (ja) * 1994-12-22 1996-07-09 Ebara Corp ポリッシング装置
US5552996A (en) * 1995-02-16 1996-09-03 International Business Machines Corporation Method and system using the design pattern of IC chips in the processing thereof
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
US5660672A (en) * 1995-04-10 1997-08-26 International Business Machines Corporation In-situ monitoring of conductive films on semiconductor wafers
JP3438446B2 (ja) * 1995-05-15 2003-08-18 ソニー株式会社 半導体装置の製造方法
US5665199A (en) * 1995-06-23 1997-09-09 Advanced Micro Devices, Inc. Methodology for developing product-specific interlayer dielectric polish processes
US5639697A (en) * 1996-01-30 1997-06-17 Vlsi Technology, Inc. Dummy underlayers for improvement in removal rate consistency during chemical mechanical polishing
US5663637A (en) * 1996-03-19 1997-09-02 International Business Machines Corporation Rotary signal coupling for chemical mechanical polishing endpoint detection with a westech tool
US5663797A (en) * 1996-05-16 1997-09-02 Micron Technology, Inc. Method and apparatus for detecting the endpoint in chemical-mechanical polishing of semiconductor wafers
US5667424A (en) * 1996-09-25 1997-09-16 Chartered Semiconductor Manufacturing Pte Ltd. New chemical mechanical planarization (CMP) end point detection apparatus
US5846882A (en) * 1996-10-03 1998-12-08 Applied Materials, Inc. Endpoint detector for a chemical mechanical polishing system

Also Published As

Publication number Publication date
US5972787A (en) 1999-10-26
JP3125005B1 (ja) 2001-01-15
EP0987744A1 (de) 2000-03-22
DE69935291D1 (de) 2007-04-12
EP0987744B1 (de) 2007-02-28
JP2001077067A (ja) 2001-03-23

Similar Documents

Publication Publication Date Title
DE69935291T2 (de) Verfahren zur Optimierung von Metall-CMP-Prozessen
DE60127884T2 (de) Poliermaschine mit Dickemessvorrichtung
DE2554536C2 (de) Verfahren zum Bestimmen der Breite und/oder des Schichtwiderstandes von flächenhaften Leiterzügen integrierter Schaltungen
DE69809437T2 (de) Verfahren und vorrichtung zur endpunktbestimmung beim chemischen polieren von halbleiterwafern
DE10223945B4 (de) Verfahren zum Verbessern der Herstellung von Damaszener-Metallstrukturen
DE69635816T2 (de) Verfahren zum Herstellen einer Vorrichtung zur In-Situ-Kontrolle und Bestimmung des Endes von chemisch-mechanischen Planiervorgängen
DE69712213T2 (de) Polierkissen konturenanzeiger für mechanisches oder chemisch-mechanisches polieren
DE69407088T2 (de) Verfahren zum Polieren eines Substrats
DE69130346T2 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE69103809T2 (de) In-Situ-Kontrolltechnik und Gerät zum Bestimmen des Endes eines chemisch-mechanischen Planiervorganges.
DE69416905T2 (de) Herstellungsverfahren für eine selbstjustierende optische Baugruppe
DE10311362A1 (de) Chemisch-mechanisches Poliergerät und Verfahren zur Steuerung desselben
DE102007015502A1 (de) CMP-System mit einem Wirbelstromsensor mit geringerer Höhe
DE10065380B4 (de) Verfahren zur Charakterisierung und Simulation eines chemisch-mechanischen Polier-Prozesses
DE19808350A1 (de) Halbleiterwaferbewertungsverfahren und Halbleitereinrichtungsherstellungsverfahren
DE10393364B4 (de) Lochmikrosonde unter Nutzung einer MEMS-Technik und ein Verfahren zur Herstellung derselben
DE69216223T2 (de) Verfahren zum Messen des Grades der Planheit einer dielektrischen Schicht in einer integrierten Schaltung und integrierter Schaltung mit einer Anordnung zur Durchführung dieses Verfahrens
DE102007015503B4 (de) Verfahren und System zum Steuern des chemisch-mechanischen Polierens durch Berücksichtigung zonenspezifischer Substratdaten
DE19844751A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
WO2002067318A2 (de) Elektromigrations-teststruktur zur erfassung der zuverlässigkeit von verdrahtungen
DE68914005T2 (de) Leitende Muster für den elektrischen Test von Halbleiterbausteinen.
DE112021005663T5 (de) Metall-oxid-metall (mom) kondensatoren zur integrierten schaltkreisüberwachung
DE10136742A1 (de) Verfahren zum Charakterisieren der Planarisierungseigenschaften einer Verbrauchsmittelkombination in einem chemisch-mechanischen Polierprozeß, Simulationsverfahren und Polierverfahren
DE102008021569A1 (de) System und Verfahren zur optischen Endpunkterkennung während des CMP unter Anwendung eines substratüberspannenenden Signals
DE102004028425B4 (de) Halbleiterbauelement mit einer Messstruktur und Verfahren zum Messen des Halbleiterbauelements unter Verwendung der Messstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition