DE68914005T2

DE68914005T2 - Leitende Muster für den elektrischen Test von Halbleiterbausteinen.

Info

Publication number: DE68914005T2
Application number: DE68914005T
Authority: DE
Inventors: Michihiro Ishikawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-20
Filing date: 1989-01-20
Publication date: 1994-08-11
Anticipated expiration: 2009-01-21
Also published as: DE68914005D1; EP0325269A1; JPH01184935A; KR890012370A; US5014003A; EP0325269B1; KR910007510B1

Description

HINTERGRUND DER ERFINDUNG

Diese Erfindung betrifft einen Halbleiterchip gemäß dem Oberbegriff des Patentanspruchs 1 und zwei Halbleiterchips in einer Halbleiteranordnung gemäß dem Oberbegriff des Patentanspruchs 2.
Im allgemeinen werden im Abschlußstadium der Herstellung von Halbleiterbauteilen verschiedene elektrische Tests für eine Freigabe/Ausschuß-Bestimmung an Halbleiterchips durchgeführt, indem die Prüfspitzen einer Testvorrichtung mit Prüfkontaktflächen in Kontakt gebracht werden, die am Rande eines auf einem Wafer ausgebildeten Halbleiterchips angeordnet sind.
Das Ausrichten der Prüfspitzen zu den Kontaktflächen wird durch die Beobachtung ihrer Lagebeziehungen durch ein über den Kontaktflächen des Halbleiterchips angeordnetes Mikroskop ausgeführt.
Wenn bei der Ausrichtung eine Fläche mit den Prüfspitzen klein ist, wird der Vergrößerungsfaktor des Beobachtungsmikroskops erhöht, um die erforderliche Ausrichtungsgenauigkeit zu erreichen. Es besteht jedoch die Tendenz daß die Fläche mit den Prüfspitzen (d.h., die Ausrichtungsbestimmungsfläche) wegen der Vergrößerung der Halbleiterchipgrößen für Halbleiterbauelemente aufgrund der Realisierung einer hoch leistungsfähigen und gleichzeitigen Prüfung mehrerer Chips größer wird.
Diese Tendenz, daß Prüfflächen größer werden, resultiert in dem Problem, daß die Ausrichtung der Prüfspitze mit den Kontaktflächen schwierig wird. Das kommt daher, daß, bei einer Erhöhung des Vergrößerungsfaktor des Mikroskops, nicht die gesamte Prüffläche im Sichtfeld des Mikroskops beobachtet werden kann, und nur eine Teilbeobachtung möglich ist. Wenn andererseits der Vergrößerungsfaktor verkleinert wird, um die gesamte Prüffläche zu beobachten, wird es schwierig, eine ausreichende Genauigkeit für die Ausrichtung der Prüfspitzen zu den Kontaktflächen zu erhalten.
Da die ausrichtungsbestimmende Fläche wegen des Anstiegs der Chipgrößen und der Mehrfachprüfung, wie vorstehend beschrieben, größer wird, entstehen Probleme mit der hohen Vergrößerung des Mikroskops dahingehend, daß die Ausrichtung schwierig auszuführen ist, und mit niedrigen Vergrößerung des Mikroskops dahingehend, daß sich eine verminderte Genauigkeit der Ausrichtung ergibt.
Die US-A-3 974 443 beschreibt ein Verfahren und eine Vorrichtung zur Messung oder Bestimmung von Eigenschaften wie z.B der Breite und des spezifischen Widerstands einer gegebenen leitfähigen Leitung, insbesondere der einer leitfähigen Leitung, die durch eine Technologie für integrierte Schaltungen erzeugt wurde. Die leitfähige Leitung mit einer ersten Breite, die auf einem isolierenden Medium ausgebildet ist, ist in der Nachbarschaft oder neben einer leitfähigen Leitung mit einer zweiten Breite angeordnet, die sich von der ersten Breite unterscheidet, die ebenfalls leitend ist und die durch denselben Prozess hergestellt wurde, durch den die gegebene leitfähige Leitung hergestellt wurde. Ein gemeinsamer Konstantstrom wird durch die gegebene leitfähige Leitung und durch die zweite Leitung geleitet. Eine erste Spannung wird zwischen zwei Punkten gemessen, die in einem gegebenen Abstand voneinander getrennt auf der gegebenen Leitung liegen und eine zweite Spannung wird zwischen zwei Punkten gemessen, die in einem gegebenen Abstand voneinander getrennt auf der zweiten Leitung liegen. Die Eigenschaften, wie z.B. die Breite und der spezifische Widerstand der gegebenen leitfähigen Leitung als auch die der zweiten Leitung werden dann unter Verwendung der Beziehungen zwischen den gemessenen Spannungen und den bekannten Leitungskonstanten ermittelt.
Die US-A-4 386 459 offenbart einen Wafer mit integrierten Schaltungen mit mehreren Chips, der mindestens einem Chip zur Verwendung als Testeinrichtung enthält, um die Maskenfehlausrichtung von einer Schicht zur anderen während der Herstellung zu prüfen. Dieser Testchip enthält eine Vielzahl von Prüfkontaktflächen in einer Schicht und ein Leitermuster in einer weiteren Schicht, wobei die Prüfkontaktflächen über Fenster mit dem Leitermuster elektrisch verbunden sind. Durch Kontaktieren der Prüfkontaktflächen mit Prüfspitzen und elektrisches Messen des Widerstands der Leitermusterabschnitte zwischen den entsprechenden Prüfkontaktflächen kann die Fehlausrichtung zwischen den Fenstern in einer Schicht und dem Leitermuster in der anderen Schicht bestimmt werden, und dadurch die aufeinanderfolgende Schichtenaufzeichnung in den Schaltungen enthaltenden Chips angezeigt werden.

ZUSAMMENFASSUNG DER ERFINDUNG

Demzufolge ist es eine Auf gäbe der Erfindung ein Leitermuster für den elektrischen Test eines Halbleiterchips zu schaffen, das die hoch genaue Ausrichtung der Prüfspitzen zu den Prüfkontaktflächen sogar mit Mikroskopbeobachtung bei niedrig eingestellter Verstärkung ermöglicht, um eine große Ausrichtungsbestimmungsfläche abzudecken.
Der vorliegende Erfindung entsprechend sind ein Halbleiterchip nach Patentanspruch 1 und zwei Halbleiterchips in einer Halbleiteranordnung nach Patentanspruch 2 geschaffen.
Durch die Verwendung des erfindungsgemäßen Prüfmusters wird eine hohe Justierungsgenauigkeit auch dann erreicht, wenn für eine Vergrößerung des Prüfbereichs eine niedrige Mikroskopvergrößerung eingesetzt wird, da die Ausrichtung einer Prüfspitze zu einer Prüfkontaktfläche durch die Detektion des elektrischen Durchgangs ausgeführt wird.
Da desweiteren die Ausrichtung der Prüfspitzen zu den Prüfkontaktflächen durch den direkten Kontakt mit den Kontaktflächen bestimmt ist, kann die Ausrichtgenauigkeit der Prüfspitzen und Kontaktflächen verbessert werden.
In diesem Falle wird die Genauigkeit der Ausrichtung noch weiter verbessert, wenn die Breiten der leitenden Kontaktflächen kleiner als die Breite der Prüfkontaktflächen gemacht werden.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

In den beigefügten Zeichnungen stellen dar:
Fig. 1 eine Drauf sicht auf ein Einheiten-Durchgangsprüfmuster gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine perspektivische Ansicht auf ein Prüfspitzenausrichtverfahren, das das Durchgangsprüfmuster der vorliegenden Erfindung verwendet;
Fig. 3 eine Draufsicht, die zwei in einem Halbleiterchip angeordnete Durchgangsprüfmuster zeigt;
Fig. 4A bis 4E Draufsichten, die Variationen der Anordnungen der Einheiten-Durchgangsprüfmuster zeigen;
Fig. 5 ein Draufsicht, die eine weitere Ausführungsform eines erfindungsgemäßen Einheiten-Durchgangsprüfmusters zeigt, das für Ecken geeignet ist;
Fig. 6 und 7 Draufsichten, die Ausführungsformen zeigen, in denen die Kontaktflächenbreiten schmaler als andere Prüfkontaktflächen sind;
Fig. 8 eine Drauf sicht, die eine weitere Ausführungsform eines erfindungsgemäßen Einheiten-Durchgangsprüfmusters zeigt, bei der eine Prüfkontaktfläche zwischen zwei Kontaktflächen des Prüfmusters angeordnet ist;
Fig. 9 eine Draufsicht, die eine weitere Ausführungsform eines Einheiten-Durchgangsprüfmuster zeigt, das mit einer Prüfkontaktfläche verbunden ist;
Fig. 10 eine Draufsicht, die eine weitere Ausführungsform zeigt, in der zwei Einheiten-Durchgangsprüfmuster in zwei Chips angeordnet sind; und
Fig. 11 ein Draufsicht, die eine Verschiebung durch Rotation zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Die bevorzugten Ausführungsformen der vorliegenden Erfindung werden nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
Fig. 1 ist eine Draufsicht, die eine Ausführungsform eines erfindungsgemaßen Einheiten-Durchgangsprüfmusters 1 darstellt. Dieses Muster ist aus zwei leitenden Kontaktflächen 2 und 3 und einer geraden die zwei Kontaktflächen 2 und 3 verbindenden Verbindungsleitung 4 aufgebaut.
In der Darstellung von Fig. 2 sind die Prüfspitzen 21 und 22 mit den leitenden Kontaktflächen 2 bzw. 3 in Kontakt gebracht, und der Durchgang zwischen den Prüfspitzen 21 und 22 wird mittels eines (nicht dargestellten) Durchgangsprüfers geprüft. Wenn ein Durchgang beobachtet wird, ist damit entschieden, daß die Prüfspitzen 21 und 22 und die Kontaktflächen 2 und 3 in einem richtigen Kontakt zueinander stehen, und es wird angenommen, daß, wenn die Prüfspitzen 21 und 22 in richtigen Kontakt zu dem Einheiten- Durchgangsprüfmuster 1 stehen, die Prüfspitzen 21 und 22 in Kontakt mit den anderen an der Peripherie eines Halbleiterchips vorgesehen Prüfkontaktflächen stehen.
Wenn jedoch die Ausrichtungsbestimmung nur mit einem Punkt innerhalb der Ausrichtungsbestimmungsfläche ausgeführt wird, kann eine Fehlbeurteilung oder -Ausrichtung entstehen, wenn eine Verschiebung aufgrund von Rotation erzeugt wird. Das heißt, wenn sich wie in Fig. 11 dargestellt, ein Einheiten-Durchgangsprüfmuster 30a im Mittelpunkt der Rotation befindet, dann können sich, auch wenn die Ausrichtung für richtig befunden wird, da ein Durchgang im Durchgangsbestimmungsbereich beobachtet wird, andere Prüfkontaktflächen nicht in Kontakt mit den Prüfspitzen befinden.
Der vorliegenden Erfindung entsprechend wird eine Korrekte Ausrichtung sogar dann erreicht, wenn eine Verschiebung zwischen den Prüfspitzen und den Kontaktflächen aufgrund von Rotation auftritt. Zu diesem Zweck werden nach der Darstellung von Fig. 3 mindestens zwei Einheiten- Prüfmuster 30a und 30b in dem Ausrichtungsbestimmungsbereich, der eine Fläche eines Halbleiterchips ist, vorgesehen.
Fig. 4A bis Fig. 4E sind Drauf sichten, die Ausführungsformen der vorliegenden Erfindung darstellen in denen einen Vielzahl von Einheiten-Durchgangsprüfmustern im Ausrichtungsbestimmungsbereich angeordnet sind. Fig. 4A stellt eine Ausführungsform dar, in der zwei Einheiten-Durchgangs prüfmuster 1-1 und 1-2 auf einer Seite eines Halbleiterchips 12 vorgesehen sind, während Fig. 4B eine weitere Ausführungsform der vorliegenden Erfindung darstellt, in der zwei Einheiten-Durchgangsprüfmuster 1-3 und 1-4 an der Oberseite und der gegenüberliegenden Unterseite eines Halbleiterchips 12 vorgesehen sind. Fig. 4C stellt eine weitere Ausführungsform dar, bei der zwei Einheiten- Durchgangsprüfmuster 1-3 und 1-5 an zwei benachbarten Seiten vorgesehen sind. Fig. 4D stellt eine weitere Ausführungsform dar, bei der drei Einheiten-Durchgangsprüfmuster 1-3, 1-4 und 1-5 an drei der vier Seiten des Halbleiterchips 12 vorgesehen sind, und Fig. 4E stellt eine weitere Ausführungsform dar, bei der vier Einheiten-Durchgangsprüfmuster 1-3, 1-4, 1-5 und 1-6 an vier Seiten des Halbleiterchips 12 vorgesehen sind. Somit wird, da eine Vielzahl von Einheiten-Durchgangsprüfmustern 1 in einem Ausrichtungsbestimmungsbereich vorgesehen sind, der Durchgang an mindestens einem Prüfmuster der Prüfmuster 1-1 bis 1-6 nicht beobachtet, wenn die richtige Ausrichtung wegen des Auftretens einer Rotation nicht erreicht wird.
Wenn desweiteren ein Durchgang an mindestens einem Abschnitt einer Vielzahl von Einheiten-Durchgangsprüfmustern nicht beobachtet wird, wird die Entscheidung getroffen, daß sich die Prüfspitzen und Kontaktflächen nicht in korrekter Ausrichtung befinden. Die Entscheidung unter Verwendung der Durchgangsprüfmuster und der tatsächliche Ausrichtungsstatus der Prüfspitzen und der Prüfkontaktflächen sind daher im wesentlichen dasselbe, und es tritt keine Fehlentscheidung auf.
Fig. 5 stellt eine weitere Ausführungsform eines Einheiten-Durchgangsprüfmusters dar, das für die Ecken eines Halbleiterchips geeignet ist. Dieses Prüfmuster hat unter der Kontaktfläche 3 ein Kontaktfläche 5 zusätzlich zu der in Fig. 1 dargestellten Konfiguration. Eine Rotation kann durch nur ein Prüfmuster beobachtet werden, wenn dieses Durchgangsprüfmuster verwendet wird.
Fig. 6 und 7 sind erfindungsgemäße Ausführungsformen von Einheiten-Durchgangsprüfmustern und entsprechen den in Fig. 1 bzw. Fig. 5 dargestellten Ausführungsformen. Da in diesen Ausführungsformen die Breiten der in den Fig. 6 und 7 dargestellten Kontaktflächen 2', 3' und 5' schmaler als die Prüfkontaktfläche 7 gemacht wurden, die tatsächlich geprüft wird, kann die Ausrichtungsgenauigkeit für die anderen Prüfkontaktflächen verbessert werden.
Es ist nicht immer erforderlich die benachbarten Kontaktflächen 2 und 3 über eine Verbindungsleitung 4 zu verbinden. Daher ist eine weitere Ausführungsform gemäß der Darstellung in Fig. 8 möglich, wobei eine tatsächliche Prüfkontaktfläche 9 zwischen den durch eine Verbindungsleitung 8 verbundenen Durchgangsprüfkontaktflächen 2 und 3 angeordnet ist.
In den vorgenannten Ausführungsformen sind die Einheiten- Durchgangsprüfmuster unter Verwendung von Kontaktflächen hergestellt, die nicht für das tatsächliche Prüfen verwendet werden, es können aber Kontaktflächen für die tatsächliche Prüfung als Durchgangsprüfflächen verwendet werden.
Fig. 9 stellt eine derartige Ausführungsform dar, bei der eine leitende Kontaktfläche 13 mit einer Kontaktfläche 15 verbunden ist, die für eine tatsächliche Prüfung verwendet wird. In dieser Ausführungsform beeinflußt der Umstand, daß die Kontaktfläche 15 mit der Kontaktfläche 13 verbunden ist, das Resultat der Prüfung nicht negativ.
Ferner können sich die Kontaktflächen für die Durchgangsprüfung, obwohl sie sich in den Fig. 1, 6, 8 und 9 in der Breite erstrecken, auch um 90º gedreht in Längsrichtung erstrecken. Die in den Fig. 5 und 7 dargestellten Durchgangsprüfmuster können mittels einer Drehung um 90º oder 180º anders angeordnet werden, um sie an jeder Ecke zu anzubringen.
Es ist anzumerken, daß nur ein Durchgangsprüfmuster für den Fall ausreicht, wenn keine Rotation zwischen den Prüfspitzen und den Kontaktfläche sichergestellt ist, z.B. in dem Fall bei den im Voraus eine Kalibrierung bezüglich der Rotation zwischen einer Prüfspitzenhalterung und einer Halterungsstufe für den Wafer stattgefunden hat, auf dem die Halbleiterchips ausgebildet sind.
Wenn mehrere Halbleiterchips geprüft werden, nüssen nicht notwendigerweise mehrere Prüfmuster in einem Halbleiterchip ausgebildet sein. Das heißt, wenn eine gleichzeitige Prüfung von zwei Halbleiterchips 23 und 24 mit zu prüfenden Kontaktflächen stattfindet, werden die Einheiten- Durchgangsprüfmuster 1 auf beide Halbleiterchips 23 und 24 verteilt. Da in diesem Falle zwei Durchgangsprüfmuster im Prüfspitzenbereich angeordnet sind, wird eine geeignete Ausrichtung zwischen den Prüfspitzen und den Kontaktflächen erreicht.

Claims

1. Halbleiterchip (12) mit einem Leitermuster und einer Vielzahl von Prüfkontaktflächen (7; 9), wobei die Prüfkontaktflächen (7; 9) mittels Prüfspitzen (21, 22) für einen elektrischen Test des Halbleiterchips (12) kontaktierbar sind, dadurch gekennzeichnet, daß mindestens zwei Einheiten-Durchgangsprüfmuster (1) innerhalb einer Fläche des Chips (12) zur Bestimmung der Ausrichtung der Prüfspitzen (21, 22) zu den Prüfkontaktflächen (7; 9) vorgesehen sind; und dadurch, daß jedes der Einheiten- Durchgangsprüfmuster (1) eine Vielzahl von leitenden Kontaktflächen (2, 3) enthält und eine Verbindungsleitung (4) die leitenden Kontaktflächen (2, 3) verbindet; und dadurch, daß der Durchgang an jedem Einheiten- Durchgangsprüfmuster (1) geprüft wird, womit festgestellt wird, ob die Vielzahl der leitenden Kontaktflächen (2, 3) durch Prüfspitzen (21, 22) kontaktiert werden, wodurch die korrekte relative Ausrichtung des Halbleiterchips (12; 23, 24) gegenüber den Prüfspitzen (21; 22) bestimmt wird.

2. Zwei Halbleiterchips (23, 24) in einer Halbleiteranordnung, wobei jede Halbleiterchip (23, 24) ein Leitermuster und eine Vielzahl von Prüfkontaktflächen (7; 9) aufweist, wobei die Prüfkontaktflächen (7; 9) mittels Prüfspitzen (21, 22) für einen elektrischen Test der Halbleiterchips (23, 24) kontaktierbar sind, dadurch gekennzeichnet, daß jeweils ein Einheiten-Durchgangsprüfmuster (1) innerhalb einer Fläche der Chips (23, 24) zur Bestimmung der Ausrichtung der Prüfspitzen (21, 22) zu den Prüfkontaktflächen (7; 9) vorgesehen ist; und dadurch, daß jedes der Einheiten-Durchgangsprüfmuster (1) eine Vielzahl von leitenden Kontaktflächen (2, 3) enthält und eine Verbindungsleitung (4) die leitenden Kontaktflächen (2, 3) verbindet; und dadurch, daß der Durchgang an jedem Einheiten- Durchgangsprüfmuster (1) geprüft wird, wodurch festgestellt wird, ob die Vielzahl der leitenden Kontaktflächen (2, 3) durch die Prüfspitzen (21, 22) kontaktiert werden, womit die richtige relative Ausrichtung des Halbleiterchips (23, 24) gegenüber den Prüfspitzen (21; 22) bestimmt wird.

3. Halbleiterchip nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß eine der leitenden Kontaktflächen (15) des Einheiten-Durchgangsprüfmusters (1) gemeinsam mit einer der Prüfkontaktflächen (15) vorgesehen ist.

4. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, daß eines der mindestens zwei Einheiten- Durchgangsprüfmuster (1-1, 1-2) an einer Seite des Halbleiterchips (12) angeordnet ist.

5. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, daß die Einheiten-Durchgangsprüfmuster (1-3, 1-6) an mindestens zwei von vier Seiten des Halbleiterchips (12) angeordnet ist.

6. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, daß eines der Einheiten-Durchgangsprüfmuster (1) eine erste leitende Kontaktfläche (3), eine zweite, in einer Längsrichtung angeordnete leitende Kontaktfläche (5) und eine dritte in einer Querrichtung angeordnete leitende Kontaktfläche (2) aufweist, wobei die erste leitende Kontaktfläche (3) und die zweite leitende Kontaktfläche (5) über eine erste Verbindungsleitung (6) verbunden sind, und die zweite leitende Kontaktfläche (5) und die dritte leitende Kontaktfläche (2) über eine zweite Verbindungsleitung (4) verbunden sind.

7. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, daß die Breiten der leitenden Kontaktflächen (2', 3') schmaler als die der Prüfkontaktflächen (7) sind.

8. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine Prüfkontaktfläche (9) zwischen zwei leitenden Kontaktflächen (2, 3) angeordnet ist.