DE19844751A1 - Verfahren zum Herstellen einer Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleitervor­ richtung und auf ein zugehöriges Herstellungsverfahren, in dem ein Überwachungsmuster (bzw. Kontrollmuster oder Monitormuster) für eine genaue Messung der Dicke einer Zwischenschicht-Isolier­ schicht vorgesehen ist bzw. wird.

In den letzten Jahren wurden integrierte Siliziumschaltungsvor­ richtungen weniger in einer senkrechten Richtung als in einer waagerechten Richtung miniaturisiert. Aus diesem Grund wurden Halbleitervorrichtungen mehr dreidimensional und eine absolute Stufe wird in dem Maßstab eines Chips oder eines Wafers größer.

Im Hinblick auf die Miniaturisierung eines Halbleiterspeichers, während eine Zunahme in der Kapazität eines Kondensators gesi­ chert wird, werden Speicherzellen mehr dreidimensional und eine große Stufe ergibt sich zwischen den Speicherzellen und periphe­ ren Schaltungen. In einer integrierten Logikschaltung sind Lei­ tungsmuster mehrschichtig ausgebildet, um die Leistungsfähigkeit und die Geschwindigkeit der Logikschaltung zu verbessern. Als eine Folge ist eine Stufe zwischen einer Fläche, in der Lei­ tungsmuster auf dichte Weise gebildet sind, und einer Fläche, in der Leitungsmuster spärlich (d. h. dünn) gebildet sind, gebildet. Eine derartige Stufe wirft ein ernstes Problem beim Übertragen eines Musters auf ein Substrat auf.

In Bezug auf die Musterübertragungstechnik wirft ein Anstieg in der Auflösungsleistung (d. h. im Auflösungsvermögen) ein Problem einer flachen Focustiefe (bzw. tiefen Schärfe) auf. Die Tiefen­ schärfe wird wesentlich klein als eine Folge eines Anstiegs in der Apertur einer Linse oder einer Verringerung in der Wellen­ länge des Lichtes. Eine derartige Verringerung in der Tiefen­ schärfe führt zu einem Problem beim Miniaturisieren in einer Halbleitervorrichtung, wenn die Vorrichtung mehr dreidimensional wird. Falls ein Versuch gemacht wird, die Halbleitervorrichtung in einem viel größerem Ausmaß zu miniaturisieren, muß eine Planarisiertechnik (d. h. eine Abflachtechnik) zum Glätten der absoluten Stufe in den Musterübertragungsvorgang übernommen wer­ den, um zu ermöglichen, daß ein Muster bei einer kleinen Tiefen­ schärfe übertragen wird.

Üblicherweise verwendete Techniken zum Glätten einer Zwischen­ schicht-Isolierschicht, wie beispielsweise SOG- oder BPSG-Rück­ flußtechniken, gibt es für örtliches (d. h. örtlich begrenz­ tes) Glätten, z. B. einer Fläche von Mikrometern. Aus diesem Grund ist es unmöglich, die absolute Stufe in dem Maßstab eines Chips oder eines Wafers unter Verwenden dieser Techniken zu glätten. Zur Zeit ist es nur möglich, ein chemisches, mechani­ sches bzw. chemomechanisches Polierverfahren zu verwenden.

Um eine derartige Forderung zu erfüllen, wurde schon ein chemo­ mechanisches Polierverfahren (im folgenden oft als ein CMP oder ein CMP-Verfahren bezeichnet) wie beispielsweise das in Fig. 7 gezeigte vorgeschlagen (siehe die Japanische Patentveröffentli­ chung (Tokkyo Koho) JP 5-30052 oder die JP 7-285050 A (Kokai)).

In Fig. 7 bezeichnet das Bezugszeichen 111 einen Drehteller (oder eine Drehplatte); 112 bezeichnet ein Schleiftuch (bzw. Po­ liertuch); 113 bezeichnet einen Halbleiterwafer mit einer darauf gebildeten Isolierschicht; 114 bezeichnet ein Packungsmaterial bzw. ein Dichtungsmaterial; 115 bezeichnet einen Schleifkopf (bzw. Polierkopf); und 116 bezeichnet ein Schleifmittel (bzw. Poliermittel). Das Schleiftuch 112 ist an dem Drehteller 111 mit einem Klebstoff angebracht und der Drehteller 111 dreht sich um eine Achse (bzw. Drehspindel). Das Dichtungsmaterial 114 ist auf dem Schleifkopf 115 mit einem Klebstoff befestigt. Der Halblei­ terwafer 113 mit der Isolierschicht ist auf dem Dichtungsmateri­ al 114 angebracht, wobei die Oberfläche der Isolierschicht nach unten gerichtet ist, durch Vakuumansaugen oder durch die Ober­ flächenspannung von Wasser.

Ein tatsächliches Schleifverfahren wird unter Bezugnahme auf Fig. 7 beschrieben. Wie in Fig. 7 dargestellt ist, wird der Drehteller 111 um die Achse gedreht und der Schleifkopf 115 wird ebenfalls um eine andere Achse gedreht. Während das Schleifmit­ tel 116 auf die Oberfläche des Schleiftuches 112 mit einer gege­ benen Flußrate aufgebracht wird, wird der Schleifkopf 115 gegen das Schleiftuch 112 mit einem gegebenen Druck gedrückt, wodurch die Oberfläche der Isolierschicht auf dem Halbleiterwafer 113 abgeschliffen (bzw. poliert) wird.

Fig. 8A-8F sind Darstellungen zum Erklären eines Beispiels eines tatsächlichen Schleifvorgangs, welcher ein derartiges CMP-Ver­ fahren verwendet. In Fig. 8A-8F bezeichnet das Bezugszeichen 21 ein Siliziumsubstrat; 22 bezeichnet eine Oxidschicht; 23 be­ zeichnet eine erste diffundierte Schicht; 24 bezeichnet eine ni­ trierte Schicht; 25 bezeichnet eine Siliziumelektrode; 26 be­ zeichnet eine zweite diffundierte Schicht; 27 bezeichnet eine isolierte Schicht, welche unterhalb eines Leitungsmusters vorge­ sehen ist (im folgenden einfach bezeichnet als eine Isolier­ schicht); 28 bezeichnet eine erste Metalleitungsschicht; 29 be­ zeichnet eine Zwischenschicht-Isolierschicht; und 30 bezeichnet eine zweite Metalleitungsschicht.

Die nitrierte Schichtmaske 24 wird auf dem Siliziumsubstrat 21 gebildet, und die Oxidschicht 22 und die erste diffundierte Schicht 23 werden auf der nitrierten Schichtmaske gebildet (Fig. 8A). Die Siliziumelektrode 25 und die zweite diffundierte Schicht 26 werden auf der Oxidschicht 22 gebildet (Fig. 8B). Nach dem Bilden der Isolierschicht 27 wird ein Kontaktloch in der Isolierschicht gebildet, und die erste Metalleitungsschicht 28 wird auf der Isolierschicht 27 gebildet (Fig. 8C). Die Zwi­ schenschicht-Isolierschicht 29 wird auf der ersten Metallei­ tungsschicht 28 und der Isolierschicht 27 gebildet (Fig. 8D). Nachfolgend wird die Zwischenschicht-Isolierschicht 29 durch Verwenden des oben beschriebenen chemomechanischen Polierverfah­ rens geglättet (Fig. 8E). Nachdem ein Durchgangsloch in der Zwi­ schenschicht-Isolierschicht gebildet wurde, wird die zweite Me­ talleitungsschicht 30 auf der Zwischenschicht-Isolierschicht ge­ bildet (Fig. 8F).

Zu diesem Zeitpunkt muß im Hinblick auf die Produktkontrolle die Dicke einer Schicht, die Stärke des Schleifens bzw. die Menge des Abriebs und die Dicke einer Schicht nach dem Schleifen durch Messen der Dicke der Zwischenschicht-Isolierschicht 29 von ober­ halb des Aluminiumleitungsmusters kontrolliert (bzw. überwacht) werden.

Zu diesem Zweck wird ein Muster zum Zwecke des Messens der Schichtdicke in einem Ritzrahmen bzw. Ritzlinie gebildet und die Dicke einer Schicht vor und nach dem Schleifen wird üblicherwei­ se durch Verwenden des auf diese Art gebildeten Musters kontrol­ liert.

Fig. 9 ist eine schematische Darstellung eines Beispiels eines Layouts (bzw. Entwurfs) eines Überwachungsmusters zum Zwecke des Messens der Schichtdicke, welche in einem Halbleiterwafer gebil­ det ist. In der Zeichnung bezeichnet das Bezugszeichen 1 einen Halbleiterwafer; 3 bezeichnet eine Ritzrahmenfläche (später auch bezeichnet als ein Ritzrahmen bzw. Ritzlinie, wie es erforder­ lich ist); 5 bezeichnet einen Chip, welcher auf dem Halbleiter­ wafer 1 gebildet ist; und 9 bezeichnet ein Überwachungsmuster zum Zwecke des Messens der Schichtdicke, welche in dem Ritzrah­ men 3 gebildet ist.

In dem oben beschriebenen chemomechanischen Schleifverfahren ist die Flachheit einer Schicht von dem darauf gebildeten Muster ab­ hängig. Kurz gesagt wird eine längere Zeit zum Glätten von Stu­ fen benötigt, wenn das Muster breiter und dichter wird. In dem Falle einer Halbleitervorrichtung - in der Muster oberhalb einer breiten Fläche innerhalb eines Chips dicht gebildet sind - wie beispielsweise ein DRAM oder ein Logik-IC mit einem DRAM, stimmt ein Ergebnis, welches durch das Messen der Dicke der Schicht un­ ter Verwenden des Schichtdickenüberwachungsmusters 9 des Ritz­ rahmens erhalten wurde, nicht notwendigerweise mit der Dicke der tatsächlich zu messenden Schicht im Schaltungsabschnitt überein. Solch eine Diskrepanz (bzw. Abweichung) in der Dicke wirft ein Problem der Verschlechterung der Zuverlässigkeit der CMP-Vor­ gangskontrolle auf.

Die vorliegende Erfindung wurde entworfen, um das oben genannte Problem zu lösen, und die Aufgabe der vorliegenden Erfindung be­ steht darin, eine Struktur und ein Herstellungsverfahren einer Halbleitervorrichtung anzugeben, welche eine genaue Messung der Dicke einer polierten und geglätteten Isolierschicht ermöglicht.

Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 bzw. ein Herstellungsverfahren nach Anspruch 6.

Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.

Gemäß eines Aspektes der vorliegenden Erfindung weist eine Halb­ leitervorrichtung einen Halbleiterwafer auf, welcher in eine Mehrzahl von Chipbereichen durch eine Ritzrahmenfläche aufge­ teilt ist. Mindestens ein Vorrichtungsbildungsbereich ist in dem Chipbereich vorgesehen. Ein Vorrichtungsmuster ist in dem Vor­ richtungsbildungsbereich vorgesehen. Ein Überwachungsmuster ist in dem Chipbereich vorgesehen. Eine Zwischenschicht-Isolier­ schicht ist auf dem Halbleiterwafer derart vorgesehen, daß sie das Vorrichtungsmuster und das Überwachungsmuster be­ deckt. Daher kann die Dicke der Zwischenschicht-Isolierschicht auf dem Überwachungsmuster gemessen werden.

In der Halbleitervorrichtung ist das Überwachungsmuster in dem Vorrichtungsbildungsbereich oder angrenzend an den Vorrichtungs­ bildungsbereich vorgesehen.

In einem anderen Aspekt ist in der Halbleitervorrichtung ein Speicherzellenmuster in dem Vorrichtungsbildungsbereich vorgese­ hen.

In einem anderen Aspekt sind in der Halbleitervorrichtung Vor­ richtungsmuster mit einer Vorrichtungsmusterdichte von 50% oder weniger und mehr als 50% vorgesehen, und jedes Überwachungsmu­ ster ist in den Vorrichtungsbildungsbereichen gebildet.

In der Halbleitervorrichtung besitzt das Überwachungsmuster eine kürzere Seite von 5 µm oder mehr und eine längere Seite von 150 mm oder weniger.

Gemäß eines anderen Aspektes der vorliegenden Erfindung wird in einem Verfahren zum Herstellen einer Halbleitervorrichtung ein Halbleiterwafer in eine Mehrzahl von Chipbereichen durch eine Ritzrahmenfläche aufgeteilt. Mindestens ein Vorrichtungsbil­ dungsbereich wird in dem Chipbereich definiert (bzw. abge­ grenzt). Ein Vorrichtungsmuster wird in dem Vorrichtungsbil­ dungsbereich gebildet. Ein Überwachungsmuster wird gleichzeitig mit dem Vorrichtungsmuster in dem Chipbereich gebildet. Eine Zwischenschicht-Isolierschicht wird auf dem Halbleiterwafer der­ art gebildet, daß sie das Vorrichtungsmuster und das Überwa­ chungsmuster bedeckt. Daher kann das Überwachungsmuster zum Mes­ sen der Dicke der Zwischenschicht-Isolierschicht benutzt werden.

Weitere Merkmale und Zweckmäßigkeiten ergeben sich aus der fol­ genden Beschreibung von Ausführungsformen der Erfindung anhand der beiliegenden Figuren. Von diesen zeigen:

Fig. 1-3 ein Verfahren zum Herstellen einer Halbleitervor­ richtung und eine durch das Verfahren hergestell­ te Halbleitervorrichtung gemäß einer ersten Aus­ führungsform der vorliegenden Erfindung;

Fig. 1A-1E Querschnittansichten eines Vorgangs zum Herstel­ len einer Halbleitervorrichtung;

Fig. 2 eine Querschnittansicht zum Erklären der Struktur der Halbleitervorrichtung;

Fig. 3 eine Draufsicht der Struktur der Halbleitervor­ richtung;

Fig. 4 eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;

Fig. 5 eine Draufsicht einer Struktur einer Halbleiter­ vorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;

Fig. 6A u. 6B Querschnittansichten einer Struktur einer Halb­ leitervorrichtung gemäß einer vierten Ausfüh­ rungsform der vorliegenden Erfindung;

Fig. 7 eine Darstellung zum Erklären eines chemomechani­ schen Polierverfahrens;

Fig. 8A-8F Darstellungen zum Erklären eines Beispiels eines tatsächlichen Schleifvorgangs, welcher ein derar­ tiges CMP-Verfahren verwendet;

Fig. 9 eine schematische Darstellung eines Beispiels ei­ nes Layouts (Entwurfes) eines Überwachungsmuster zum Zwecke des Messens der Schichtdicke, welche in einem Halbleiterwafer gebildet ist.

In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche oder entsprechende Teile.

Erste Ausführungsform

Fig. 1-3 zeigen ein Verfahren zum Herstellen einer Halbleiter­ vorrichtung und eine durch das Verfahren hergestellte Halblei­ tervorrichtung gemäß einer ersten Ausführungsform der vorliegen­ den Erfindung. Fig. 1A-1E sind Querschnittansichten eines Vor­ gangs zum Herstellen einer Halbleitervorrichtung; Fig. 2 ist ei­ ne Querschnittansicht zum Erklären der Struktur der Halbleiter­ vorrichtung; und Fig. 3 ist eine Draufsicht der Halbleitervor­ richtung.

Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der ersten Ausführungsform wird unter Bezugnahme auf Fig. 1 be­ schrieben. Zuerst wird, wie in Fig. 1A gezeigt ist, eine Silizi­ umoxidschicht als eine Substratisolierschicht 2 auf einem Sili­ ziumhalbleiterwafer 1 gebildet, und Ritzrahmenflächen bzw. Ritz­ linienflächen 3, welche später benutzt werden, wenn der Halblei­ terwafer 1 geritzt bzw. geteilt wird, werden auf geradlinige Weise in der Substratisolierschicht 2 durch Ätzen gebildet. (Eine Insel 4 ist zum Zwecke des Vergleichs gezeigt, wobei die Insel auf Übliche Weise in den Ritzrahmenflächen 3 gebildet ist). Als eine Folge des Vorhandenseins der Ritzrahmenflächen 3, wird der Halbleiterwafer 1 in Chipbereiche 5 unterteilt. Die Mehrzahl von Ritzrahmenflächen 3 werden oberhalb des Halbleiter­ wafers in den Längs- und in der Querrichtung gebildet, so daß die Mehrzahl von Chipbereichen 5 gebildet werden. Jedoch zeigt

Fig. 1 lediglich einen typischen Abschnitt der Struktur, und die anderen Flächen oder Bereiche werden aus den Zeichnungen wegge­ lassen.

Als nächstes wird, wie in Fig. 1B gezeigt ist, ein Vorrichtungs­ muster zum Zwecke des Bildens einer Vorrichtung auf der Substra­ tisolierschicht 2 gebildet. Insbesondere wird in diesem Beispiel eine Leitungsschicht 6 zuerst gebildet.

Wie in Fig. 1C gezeigt ist, wird die Leitungsschicht 6 auf se­ lektive Weise weggeätzt, wodurch eine Mehrzahl von Leitungsmu­ stern 7 gebildet wird. Gleichzeitig wird ein Überwachungsmuster 8, welches zum Messen einer Dicke einer Zwischenschicht-Isolier­ schicht später benutzt wird, in jedem der Chipbereiche 5 gebildet. (Ein Überwachungsmuster 9 ist für Vergleichszwecke dargestellt, und das Vergleichsmuster 9 ist auf übliche Weise auf der Insel 4, welche in den Ritzrahmenflächen vorgesehen ist, gebildet.)

Zum Beispiel wird eine Aluminiumschicht oder eine Polysilizium­ schicht als die Leitungsschicht 6 gebildet. Das Leitungsmuster 7 wird geradlinig gebildet und das Überwachungsmuster 8 wird in einer vierseitigen Form gebildet.

Das Überwachungsmuster 8 wird in einer Vorrichtungsbildungsflä­ che des Chipbereichs 5 gebildet, wo eine vorbestimmte Vorrich­ tung gebildet werden soll, wie es erforderlich ist.

Wie in Fig. 1D gezeigt ist, wird eine Siliziumoxidschicht als eine Zwischenschicht-Isolierschicht 10 oberhalb des gesamten Halbleiterwafers 1 derart gebildet, daß sie die Vorrichtung und die Überwachungsmuster bedeckt. Wie in der Zeichnung gezeigt ist, wird die Zwischenschicht-Isolierschicht 10 unregelmäßig ge­ bildet entsprechend der Dichte der Muster.

Dann wird, wie in Fig. 1E gezeigt ist, die Zwischen­ schicht-Isolierschicht 10 geglättet. Dieser Glättarbeitsgang ist ein Vorgang, welcher nötig ist, um eine Schicht zu bilden, welche zum Bilden einer weiteren Vorrichtung auf der Zwischen­ schicht-Isolierschicht 10 benutzt wird. Die Schicht wird durch das che­ momechanische Polierverfahren (CMP-Verfahren) geglättet, wie es oben in der Beschreibungseinleitung erwähnt ist. Obwohl Unregel­ mäßigkeiten der Oberfläche der Zwischenschicht-Isolierschicht 10 als eine Folge der Glättbehandlung abgeflacht werden, wird die Oberfläche nicht perfekt flach.

In einem bestimmten Beispiel eines Vorrichtungsmusters einer Halbleitervorrichtung wird das Leitungsmuster 7 in beispielswei­ se mehreren Mikrometern Breite und ungefähr in 0,5-1 µm Dicke ge­ bildet. Ferner wird die Zwischenschicht-Isolierschicht 10 bei­ spielsweise ungefähr 2 µm dick gebildet und danach wird die Zwi­ schenschicht-Isolierschicht 10 um 0,5-1 µm Dicke abgeschliffen (bzw. abgerieben).

Im Hinblick auf ein Angleichen der Dicke der Zwischenschicht-Isolier­ schicht 10 an eine gewünschte Dicke durch Kontrollieren (bzw. Steuern) eines Vorgangs, welcher sich auf das chemomecha­ nische Polierverfahren (CMP-Verfahren) bezieht, derart, daß eine erwünschte Menge des Abriebs der Zwischenschicht-Isolierschicht 10 während des vorangegangenen Vorgangs der Herstellung einer Halbleitervorrichtung gesichert wird, muß die Dicke der Zwi­ schenschicht-Isolierschicht 10 auf genaue Weise in der Vorrich­ tungsbildungsfläche oder in einer Fläche, in der die Muster zum Zwecke des Bildens einer Vorrichtung gebildet werden, gemessen werden.

Aus diesem Grund wird in der ersten Ausführungsform das Überwa­ chungsmuster 8 in jedem Chipbereich 5 gebildet.

Es ist erwünscht, das Überwachungsmuster 8 derart zu bilden, daß es eine kürzere Seite von 5 µm oder mehr und eine längere Seite von 150 µm oder weniger besitzt. Da ein Lichtstrahl für Meßzwecke einen Durchmesser von ungefähr 4-5 µm besitzt, kann das Überwa­ chungsmuster gemessen werden, solange wie die Länge einer Seite oder der Durchmesser des Musters im wesentlichen derselbe ist wie der Durchmesser des Lichtstrahls. Falls das Überwachungsmu­ ster zu groß ist, behindert das Muster das Bilden des Vorrich­ tungsmusters. Im Hinblick auf ein Vereinfachen des automatischen Messens des Überwachungsmusters während des Herstellungsvorgangs in der Fertigungsstätte reicht eine zweckmäßige Länge einer Sei­ te oder ein zweckmäßiger Durchmesser des Überwachungsmusters von 100-150 µm oder um diesen Bereich herum.

Fig. 2 ist eine vergrößerte Querschnittansicht des Halbleiterwa­ fers 1, welcher in Fig. 1E vorgesehen ist, und Fig. 3 ist eine Draufsicht der ebenen Oberfläche des Halbleiterwafers 1 und des Layouts (bzw. Entwurfs oder der Anordnung) der Überwachungsmu­ ster 8 auf dem Wafer. Fig. 2 ist eine Darstellung durch die Li­ nie II-II, die in Fig. 3 gezeigt ist.

Vorausgesetzt, daß eine perfekte ebene Oberfläche durch chemome­ chanisches Polieren gebildet wird, wird die Oberfläche durch die in Fig. 2 gezeigte unterbrochene Linie h1 dargestellt. In der Praxis wird eine perfekte ebene Oberfläche nicht gebildet, son­ dern es wird eine leicht unregelmäßige Oberfläche wie diejenige, die durch die unterbrochene Linie h2 dargestellt ist, gebildet. In dem Chipbereich 5 mit einer hohen Dichte eines Musters ist die Menge des Abriebs der Zwischenschicht-Isolierschicht klein. Im Gegensatz dazu wird in der Ritzrahmenfläche 3 mit einer nied­ rigen Dichte eines Musters die Menge des Abriebs der Zwischen­ schicht-Isolierschicht groß, wodurch eine tiefe Vertiefung ge­ bildet wird. Der Unterschied in der Dicke zwischen dem Chipbe­ reich 5 und der Ritzrahmenfläche 3 ist in der Zeichnung durch d2 angezeigt.

In anderen Worten ist, wie durch dl in der Zeichnung angezeigt ist, die Zwischenschicht-Isolierschicht 10 in dem Chipbereich 5 dick. Im Gegensatz dazu ist, wie durch d3 in der Zeichnung ange­ zeigt ist, die Zwischenschicht-Isolierschicht 10 in der Ritzrah­ menfläche 3 dünn.

Demgemäß kann, falls die Dicke der Zwischenschicht-Isolier­ schicht 10 durch Verwenden des Überwachungsmusters 9, welches auf der Insel 4 in der Ritzrahmenfläche 3 wie in dem Fall des üblichen Verfahrens gemessen wird, die Dicke der Zwi­ schenschicht-Isolierschicht 10 in dem Chipbereich 5 nicht auf genaue Weise gemessen werden.

Im Gegensatz dazu kann gemäß der ersten Ausführungsform, da das Überwachungsmuster 8 in jedem Chipbereich 5 gebildet wird, die Dicke der Zwischenschicht-Isolierschicht 10 in dem Chipbereich 5 auf genaue Weise gemessen werden. Als eine Folge kann die Flach­ heit der Zwischenschicht-Isolierschicht auf dem Halbleiterwafer umfassend ausgewertet werden. Demgemäß kann ein Übertragungs­ spielraum eines Maskenmusters gesichert werden und die Effizienz der Produktkontrolle kann verbessert werden. Solange das Ergeb­ nis einer derartigen Auswertung mit den Bedingungen zum Polieren rückgekoppelt wird, kann eine Verringerung in Veränderungen der Produkte und eine Verbesserung in der Herstellungsausbeute er­ wartet werden.

Zweite Ausführungsform

Fig. 4 ist eine Draufsicht einer Halbleitervorrichtung gemäß ei­ ner zweiten Ausführungsform der vorliegenden Erfindung.

In Fig. 4 bezeichnet das Bezugszeichen 1 einen Halbleiterwafer; 3 bezeichnet eine Ritzrahmenfläche; 5 bezeichnet einen Chipbe­ reich; 5a bezeichnet eine Speicherzellenfläche in dem Chipbe­ reich 5; 8a bezeichnet ein Überwachungsmuster zum Zwecke des Messens der Schichtdicke; und 9 bezeichnet ein übliches Überwa­ chungsmuster, welches für Vergleichszwecke dargestellt ist.

Wie in Fig. 4 gezeigt ist, werden gemäß der zweiten Ausführungs­ form die Mehrzahl von Chipbereichen 5 auf dem Halbleiterwafer 1 gebildet und durch die Ritzrahmenflächen 3 aufgeteilt. Bei­ spielsweise wird die Speicherzellenfläche 5a als eine Vorrich­ tungsbildungsfläche in dem Chipbereich 5 gebildet. Ein vorbe­ stimmtes Vorrichtungsmuster wird auf der Oberfläche des Chipbe­ reichs 5 in gegebenen Vorgängen gebildet. Insbesondere werden Leitungsmuster gebildet.

Gleichzeitig werden Überwachungsmuster 8a zum Zwecke des Messens der Schichtdicke am Zentrum und entlang der Ränder der Speicher­ zellenfläche 5a oder angrenzend an die Ränder gebildet. Eine Zwischenschicht-Isolierschicht wird auf der Speicherzelle gebil­ det, und die auf diese Weise gebildete Zwischenschicht-Isolier­ schicht wird geglättet und geschliffen durch ein chemome­ chanisches Polierverfahren. Ein bestimmtes Polierverfahren, wel­ ches das chemomechanische Polierverfahren verwendet, kann ein übliches sein. Nach dem Schleifen der Zwischenschicht-Isolier­ schicht wird die Dicke der auf den Überwachungsmustern 8a gebildeten Zwischenschicht durch Verwenden beispielsweise eines optischen Schichtdickenmeßinstrumentmodells UV-1050, hergestellt durch Tencole Co. Ltd. gemessen.

Abhängig von dem Muster gab es eine Diskrepanz in der Schicht­ dicke im Bereich von 1000×10^-10m bis 5000×10^-10m zwischen dem Me­ ßergebnis, welches durch Verwenden der Überwachungsmuster 8 er­ halten wurde, und dem Meßergebnis, welches durch Verwenden des üblichen in der Ritzrahmenfläche 3 gebildeten Überwachungsmu­ sters 9 erhalten wurde.

Ein vorstellbarer Grund dafür liegt darin, daß dort, wo ein Chip mit einem Muster, wobei das Muster beispielsweise eine Speicher­ zelle aufweist, geschliffen wird, die tatsächliche Dicke der Schicht auf genauere Weise gemessen werden kann durch Verwenden der Überwachungsmuster 8a, welche innerhalb oder in der Nachbar­ schaft der Speicherzelle 5a vorgesehen sind, als durch Verwenden des in der Ritzrahmenfläche 3 gebildeten Überwachungsmusters 9.

Wie oben beschrieben wurde, wird gemäß der zweiten Ausführungs­ form das Überwachungsmuster zum Zwecke des Messens der Schicht­ dicke in der Vorrichtungsbildungsfläche des Halbleiterchips ge­ bildet. Demgemäß kann, in dem Fall eines Chips, welches eine große Abhängigkeit von einem Muster wegen des Vorhandenseins von darin enthaltenen Speicherzellen besitzt, die Dicke der Schicht in der Nachbarschaft der Speicherzelle auf direkte Weise gemes­ sen werden, nachdem die Schicht einer CMP-Behandlung unterzogen wurde. Als eine Folge kann die Flachheit der Zwischen­ schicht-Isolierschicht auf dem Halbleiterwafer umfassend ausgewertet werden, was eine Verbesserung im Sichern eines Übertragungs­ spielraums eines Maskenmusters und eine Verbesserung in der Ef­ fizienz der Produktkontrolle zur Folge hat. Solange das Ergebnis einer derartigen Auswertung mit Bedingungen zum Polieren rückge­ koppelt wird, kann eine Verringerung in Veränderungen der Pro­ dukte und eine Verbesserung in Herstellungsausbeuten erwartet werden.

Dritte Ausführungsform

Fig. 5 ist eine Draufsicht einer Halbleitervorrichtung gemäß ei­ ner dritten Ausführungsform der vorliegenden Erfindung.

In Fig. 5 bezeichnet das Bezugszeichen 1 einen Halbleiterwafer; 3 bezeichnet eine Ritzrahmenfläche; 5 bezeichnet eine Chipflä­ che; und 5b, 5c und 5d bezeichnen Vorrichtungsbildungsflächen, welche in dem Chipbereich 5 gebildet werden und eine entspre­ chende Musterdichte von 30%, 40% und 70% aufweisen. Ferner be­ zeichnen die Bezugszeichen 8b, 8c und 8d Überwachungsmuster zum Zwecke des Messens der Schichtdicke, welche entsprechend in den Vorrichtungsbildungsflächen 5b, 5c und 5d gebildet werden.

In der dritten Ausführungsform werden Leitungsmuster in den Vor­ richtungsbildungsbereichen 5b, 5c und 5d wie die in Fig. 5 ge­ zeigten gebildet, und eine Zwischenschicht-Isolierschicht wird oberhalb der Vorrichtungsbildungsflächen 5b, 5c und 5d gebildet. Die auf diese Weise gebildete Zwischenschicht-Isolierschicht wird geglättet und geschliffen durch das chemomechanische Po­ lierverfahren. Ein bestimmtes Polierverfahren, welches das che­ momechanische Polierverfahren verwendet, kann ein übliches sein. Nach dem Schleifen der Zwischenschicht-Isolierschicht wird die Dicke der auf den Überwachungsmustern 8a, 8b und 8c gebildeten Schichten durch Verwenden beispielsweise eines optischen Schichtdickenmeßinstrumentmodells UV-1050, hergestellt durch Tencole Co. Ltd., gemessen.

Abhängig von den in den Vorrichtungsbildungsflächen 5b, 5c und 5d gebildeten Mustern gab es Diskrepanzen in der Schichtdicke im Bereich von 1000×10^-10m bis 5000×10^-10m zwischen den Meßergebnis­ sen, welche durch Verwenden der Überwachungsmuster 8 erhalten wurden, und dem Meßergebnis, welches durch Verwenden des her­ kömmlichen in der Ritzrahmenfläche 3 gebildeten Überwachungsmu­ sters 9 erhalten wurde. Sogar unter den Meßergebnissen, welche durch die Überwachungsmuster 8b, 8c und 8d erhalten wurden, gab es Diskrepanzen in der Schichtdicke im Bereich von 1000×10^-10m bis 3000×10^-10m. Ein vorstellbarer Grund für dieses liegt darin, daß dort, wo ein Chip mit verschiedenen Dichten von Leitungsmu­ stern auf jedem Vorrichtungsbildungsbereich oder jedem Block ge­ schliffen wird, die tatsächliche Dicke des Schicht auf genauere Weise durch Verwenden der Überwachungsmuster 8b, 8c und 8d, wel­ che in den entsprechenden Blöcken vorgesehen sind, gemessen wer­ den kann, als durch Verwenden des Überwachungsmusters 9, das in der Ritzrahmenfläche 3 gebildet ist. Es ist außerdem offensicht­ lich, daß Diskrepanzen in der Schichtdicke unter (d. h. von) Stellen innerhalb eines Chips auf klare Weise gemessen werden können.

Es ist allgemein bekannt, daß in Bezug auf die Menge des Abriebs (bzw. auf die Stärke des Schleifens) es einen großen Unterschied zwischen einem Chip mit einer Vorrichtungsmusterdichte von 50% oder weniger und einem Chip mit einer Vorrichtungsmusterdicke von mehr als 50% gibt. Es wird außerdem festgestellt, daß die Menge des Abriebs dem Kehrwert einer Musterdichte entspricht. Demzufolge ist es sogar in dem Vorgang der Herstellung einer Halbleitervorrichtung wichtig, auf genaue Weise die Dicke der Isolierschicht nach dem Schleifen in Bezug auf die Fläche mit einer Vorrichtungsmusterdichte von 50% oder weniger und auf die Fläche mit einer Vorrichtungsmusterdichte von mehr als 50% zu ermitteln.

Aus diesem Grund werden gemäß der dritten Ausführungsform die Überwachungsmuster zum Zwecke des Messens der Dicke in der Iso­ lierschicht entsprechend in der Fläche (bzw. in dem Bereich) mit einer Vorrichtungsmusterdichte von 50% oder weniger und in der Fläche mit einer Vorrichtungsmusterdichte von mehr als 50% ge­ bildet.

Wie oben beschrieben wurde, kann gemäß der dritten Ausführungs­ form in einem Fall, in dem ein Chip Blöcke oder Vorrichtungsbil­ dungsbereiche mit verschiedenen Musterdichten enthält, bei­ spielsweise ein Chip, welches eine große Abhängigkeit von einem Muster besitzt wegen des Vorhandenseins von darin enthaltenen Speicherzellen, die Dicke der Isolierschicht, nachdem die Schicht dem CMP-Arbeitsgang unterzogen wurde, auf direkte Weise in Bezug auf die Blöcke mit verschiedenen Musterdichten gemessen werden. Als eine Folge kann die Flachheit der Zwischen­ schicht-Isolierschicht auf dem Halbleiterwafer umfassend ausgewertet werden, was in einer Verbesserung im Sichern eines Übertragungs­ spielraums und in der Effizienz der Produktkontrolle zur Folge hat. Solange das Ergebnis einer derartigen Auswertung mit Bedin­ gungen zum Polieren rückgekoppelt wird, kann eine Verringerung in Veränderungen der Produkte und eine Verbesserung in Herstel­ lungsausbeuten erwartet werden.

Vierte Ausführungsform

Fig. 6A und 6B sind Querschnittansichten einer Halbleitervor­ richtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung.

Insbesondere richtet sich die vorliegende Erfindung auf eine Vorrichtung mit Leitungsmustern, welche ferner auf einer Zwi­ schenschicht-Isolierschicht wie in Fig. 1E in der ersten Ausfüh­ rungsform gezeigt gebildet sind. Wie in Fig. 6A gezeigt ist, werden obere Leitungsmuster 7' auf der geglätteten Zwischen­ schicht-Isolierschicht gebildet. Gleichzeitig werden Überwa­ chungsmuster 8' auf der Zwischenschicht-Isolierschicht gebildet. (Ein Überwachungsmuster 9' ist für Vergleichszwecke dargestellt, und ist in den Ritzrahmenflächen 3 auf herkömmliche Weise gebil­ det.)
Als nächstes wird, wie in Fig. 6B gezeigt ist, nachdem eine Zwi­ schenschicht-Isolierschicht 10' auf dem gesamten Halbleiterwafer 1 derart gebildet ist, daß er die Vorrichtung und die Überwa­ chungsmuster bedeckt, die Zwischenschicht-Isolierschicht 10' ge­ glättet. Die Isolierschicht wird üblicherweise durch chemomecha­ nisches Polieren geglättet. Obwohl die Unregelmäßigkeiten der Oberfläche der Zwischenschicht-Isolierschicht 10' als eine Folge des Glättarbeitsganges geglättet sind, verbleiben noch leichte Stufen auf der Oberfläche der Isolierschicht.

Gemäß der vierten Ausführungsform wird die Dicke der Zwischen­ schicht-Isolierschicht 10' durch Verwenden der in den Chipberei­ chen 5 gebildeten Überwachungsmuster 8' gemessen.

Obwohl die oben gegebene Beschreibung das Messen der Dicke der zweiten Zwischenschicht-Isolierschicht 10' erklärt, gilt dassel­ be für Zwischenschicht-Isolierschichten in allen Ebenen (bzw. Höhen) in einer gestapelten Struktur der Vorrichtung. In der Herstellung einer Halbleitervorrichtung werden eine Mehrzahl von Vorrichtungsmustern und Zwischenschicht-Isolierschichten in ei­ ner gestapelten Weise gebildet. Die vorliegende Erfindung ermög­ licht das Messen der Dicke der auf dem Vorrichtungsmuster gebil­ deten Isolierschicht ungeachtet einer darunterliegenden Schicht, und ermöglicht das Rückkoppeln des Ergebnisses einer derartigen Messung zur Vorgangskontrolle.

Obwohl die Überwachungsmuster in dem Chipbereich mit Ausnahme in der Ritzrahmenfläche in den oben beschriebenen Ausführungsformen gebildet werden, kann eine Mehrzahl von Überwachungsmuster nicht nur in dem Chipbereich, sondern auch in der Ritzrahmenfläche ge­ bildet werden, wie es erforderlich ist.

Die Wirkungen und Vorteile der vorliegenden Erfindung können wie folgt zusammengefaßt werden.

Wie oben beschrieben wurde, sind gemäß der vorliegenden Erfin­ dung Überwachungsmuster zum Zwecke des Messens der Dicke einer Isolierschicht in dem Chipbereich eines Halbleiterwafers gebil­ det, oder insbesondere in bestimmten Vorrichtungsbildungsberei­ chen in dem Chipbereich gebildet, und die Dicke der Isolier­ schicht in dem Chipbereich oder in den bestimmten Vorrichtungs­ bildungsbereichen innerhalb des Chipbereichs können auf genaue Weise gemessen werden.

Ferner kann die Dicke der Isolierschicht in mehreren Vorrich­ tungsbildungsbereichen in einem Chip ebenfalls auf genaue Weise gemessen werden.

Als eine Folge kann die Flachheit der Zwischenschicht-Isolier­ schicht auf dem Halbleiterwafer umfassend ausgewertet werden. Als eine Folge kann ein Übertragungsspielraum eines Mas­ kenmusters gesichert werden und die Effizienz der Produktkon­ trolle wird verbessert. Solange das Ergebnis einer derartigen Auswertung mit Bedingungen zum Polieren rückgekoppelt wird, kann eine Verringerung in Veränderungen in Produkten und eine Verbes­ serung in Herstellungsausbeuten erwartet werden.

Claims (10)

1. Halbleitervorrichtung mit
einem Halbleiterwafer (1), welcher durch eine Ritzrahmenfläche (3) in eine Mehrzahl von Chipbereichen (5) aufgeteilt ist, mindestens einem Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d), welcher in dem Chipbereich (5) gebildet ist,
einem Vorrichtungsmuster, welches in dem Vorrichtungsbildungsbe­ reich (5a, 5b, 5c, 5d) gebildet ist,
einem Überwachungsmuster (8, 8a, 8b, 8c, 8d), welches gleichzei­ tig mit dem Vorrichtungsmuster in dem Chipbereich (5) gebildet ist, und
einer Zwischenschicht-Isolierschicht (10), welche auf dem Halb­ leiterwafer (1) derart gebildet ist, daß sie das Vorrichtungsmu­ ster und das Überwachungsmuster (8, 8a, 8b, 8c, 8d) bedeckt, wobei die Dicke der Zwischenschicht-Isolierschicht (10) auf dem Überwachungsmuster (8, 8a, 8b, 8c, 8d) gemessen werden kann.

2. Halbleitervorrichtung nach Anspruch 1, bei der das Überwa­ chungsmuster (8, 8a, 8b, 8c, 8d) in dem Vorrichtungsbildungsbe­ reich (5a, 5b, 5c, 5d) oder angrenzend an den Vorrichtungsbil­ dungsbereich (5a, 5b, 5c, 5d) gebildet ist.

3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der ein Speicherzellenmuster in dem Vorrichtungsbildungsbereich (5a) ge­ bildet ist.

4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei der ein Vorrichtungsmuster mit einer Vorrichtungsmusterdich­ te von 50% oder weniger in einem Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) gebildet ist, und ein anderes Vorrichtungsmu­ ster mit einer Vorrichtungsmusterdichte von mehr als 50% in ei­ nem anderen Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) gebil­ det ist, und jedes Überwachungsmuster (8, 8a, 8b, 8c, 8d) in dem einen Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) und in dem anderen Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) gebildet ist.

5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der das Überwachungsmuster (8, 8a, 8b, 8c, 8d) eine kürzere Seite von 5 µm oder mehr und eine längere Seite von 150 µm oder weniger aufweist.

6. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
Aufteilen eines Halbleiterwafers (1) in eine Mehrzahl von Chip­ bereichen (5) durch eine Ritzrahmenfläche (3),
Abgrenzen mindestens eines Vorrichtungsbildungsbereiches (5a, 5b, 5c, 5d) in dem Chipbereich (5),
Bilden eines Vorrichtungsmusters in dem Vorrichtungsbildungsbe­ reichs (5a, 5b, 5c, 5d),
Bilden eines Überwachungsmusters (8, 8a, 8b, 8c, 8d) gleichzei­ tig mit dem Vorrichtungsmuster in dem Chipbereich (5), und Bilden einer Zwischenschicht-Isolierschicht (10) auf dem Halb­ leiterwafer (1) derart, daß das Vorrichtungsmuster und das Über­ wachungsmuster (8, 8a, 8b, 8c, 8d) bedeckt werden,
wobei die Dicke der Zwischenschicht-Isolierschicht (10) auf dem Überwachungsmuster (8, 8a, 8b, 8c, 8d) gemessen werden kann.

7. Verfahren nach Anspruch 6, bei dem das Überwachungsmuster (8, 8a, 8b, 8c, 8d) in dem Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) oder angrenzend an den Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) gebildet wird.

8. Verfahren nach Anspruch 6 oder 7, bei dem das Speicherzel­ lenmuster in dem Vorrichtungsbildungsbereich (5a) gebildet wird.

9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem ein Vorrichtungsmuster mit einer Vorrichtungsmusterdichte von 50% oder weniger in einem Vorrichtungsbildungsbereich (5a, 5b, 5c, 5d) gebildet wird und ein anderes Vorrichtungsmuster mit einer Vorrichtungsmusterdichte von mehr als 50% in einem anderen Vor­ richtungsbildungsbereich (5a, 5b, 5c, 5d) gebildet wird, und je­ des Überwachungsmuster (8, 8a, 8b, 8c, 8d) in dem einen Vorrich­ tungsbildungsbereich (5a, 5b, 5c, 5d) und in dem anderen Vor­ richtungsbildungsbereich (5a, 5b, 5c, 5d) gebildet wird.

10. Verfahren nach einem der Ansprüche 6 bis 9, bei dem das Überwachungsmuster (8, 8a, 8b, 8c, 8d) mit einer kürzeren Seite von 5 µm oder mehr und einer längeren Seite von 150 µm oder weni­ ger gebildet wird.