DE69826568T2 - Substrat für elektrooptische Vorrichtung und elektrooptische Vorrichtung mit diesem Substrat - Google Patents

Substrat für elektrooptische Vorrichtung und elektrooptische Vorrichtung mit diesem Substrat Download PDF

Info

Publication number
DE69826568T2
DE69826568T2 DE69826568T DE69826568T DE69826568T2 DE 69826568 T2 DE69826568 T2 DE 69826568T2 DE 69826568 T DE69826568 T DE 69826568T DE 69826568 T DE69826568 T DE 69826568T DE 69826568 T2 DE69826568 T2 DE 69826568T2
Authority
DE
Germany
Prior art keywords
pixel
area
substrate
dummy pattern
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69826568T
Other languages
English (en)
Other versions
DE69826568D1 (de
Inventor
Yukiya Suwa-shi Hirabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of DE69826568D1 publication Critical patent/DE69826568D1/de
Publication of DE69826568T2 publication Critical patent/DE69826568T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf Substrate für elektrooptische Vorrichtungen, wie z. B. ein reflektierendes Flüssigkristalltafelsubstrat, und bezieht sich insbesondere auf ein Elektrooptikvorrichtungs-Substrat, das einen Pixelbereich umfasst, der auf einem Elementbereich zum Auswählen eines Pixels ausgebildet ist.
  • Der vorliegende Antragsteller hat Konfigurationen eines Flüssigkristalltafelsubstrats, einer Flüssigkristalltafel und einer Projektionsanzeigevorrichtung in der japanischen Patentanmeldung Nr. 8-279388, eingereicht am 22. Oktober 1996, offenbart, wie im Folgenden beschrieben wird. Die Projektionsanzeigevorrichtung (Flüssigkristallprojektor), die eine reflektierende Flüssigkristalltafel als Lichtventil verwendet, enthält, wie in 17 gezeigt ist, eine Lichtquelle 110, die längs der optischen Systemachse L0 angeordnet ist; eine Polarisationslichtbeleuchtungseinheit 100, die eine Integratorlinse 120 und einen Polarisationslichtumsetzer 130 enthält; einen Polarisationslichtstrahlteiler 200 zum Reflektieren des S-polarisierten Lichtstrahls, der von der Polarisationslichtbeleuchtungseinheit 100 emittiert wird, mittels einer S-Polarisationslicht-Reflexionsfläche 201; einen dichroitischen Spiegel 412 zum Trennen der blauen Lichtkomponente (B) von dem von der S-Polarisationslicht-Reflexionsfläche 201 des Polarisationslichtstrahlteilers 200 reflektierten Licht; ein reflektierendes Flüssigkristalllichtventil 300B zum Modulieren der abgetrennten blauen Lichtkomponente (B); einem dichroitischen Spiegel 413 zum Trennen der roten Lichtkomponente (R) von den Lichtstrahlen mittels Reflexion nach der Abtrennung des blauen Lichts mittels eines dichroitischen Spiegels 412; ein reflektierendes Flüssigkristalllichtventil 300R zum Modulieren der abgetrennten roten Lichtkomponente (R); ein reflektierendes Flüssig kristalllichtventil 300G zum Modulieren der übergebliebenen grünen Lichtkomponente (G), die dem dichroitischen Spiegel 413 durchläuft; ein optisches Projektionssystem 500, das eine Projektionslinse zum Projizieren von synthetisiertem Licht auf einem Bildschirm 600 enthält, in der die Lichtkomponenten, die in den drei reflektierenden Flüssigkristalllichtventilen 300R, 300G und 300B moduliert worden sind, mittels der dichroitischen Spiegel 413 und 412 und des Polarisationslichtstrahlteilers 200 auf ihren Rückwegen synthetisiert werden. Reflektierende Flüssigkristalltafeln 30, die in 18 als Querschnittsansicht gezeigt sind, werden als reflektierende Flüssigkristalllichtventile 300R, 300G und 300B verwendet.
  • Die reflektierende Flüssigkristalltafel 30 enthält ein reflektierendes Flüssigkristalltafelsubstrat 31, das mit einem Klebstoff auf einem Trägersubstrat 32 befestigt ist, das aus Glas oder Keramik besteht; ein Glassubstrat 35, das mit einer Gegenelektrode (Masseelektrode) 33 versehen ist, die aus einem transparenten leitenden Film (ITO) besteht und an der Lichteintrittsseite liegt, und liegt über einen Spalt dem reflektierenden Flüssigkristalltafelsubstrat 31 gegenüber, das mittels eines aus einem Dichtungsmittel 36 bestehenden Rahmens gefasst ist; und einen bekannten verdreht nematischen (TN) Flüssigkristall oder einen superhomeotropen (SH) Flüssigkristall 37, in welchem Flüssigkristallmoleküle in einem spannungsfreien Zustand vertikal ausgerichtet sind, wobei der Flüssigkristall in dem Raum gekapselt ist, der mittels des Dichtungsmittels 36 zwischen dem reflektierenden Flüssigkristalltafelsubstrat 31 und dem Glassubstrat 35 eingeschlossen ist.
  • 19 ist eine Draufsicht einer vergrößerten Anordnung eines reflektierenden Flüssigkristalltafelsubstrats 31, das in der reflektierenden Flüssigkristalltafel 30 verwendet wird. Das reflektierende Flüssigkristalltafelsubstrat 31 enthält einen rechteckigen Pixelbereich (Anzeigebereich) 20, der mit Pixelelektroden versehen ist, die in einer in 18 gezeigten Matrix 14 angeordnet sind; Gate-Leitungstreiberschaltungen (Y-Treiber) 22R und 22L, die an den Außenbereichen der rechten und linken Seiten des Pixelbereiches 20 liegen, um die Gate-Leitungen abzutasten (Abtastelektroden oder Zeilenelektroden); eine Vorlade/Test-Schaltung 23, die an den Außenbereichen der Oberseite der Pixelelektrode 14 liegt, für Datenleitungen (Signalelektroden oder Spaltenelektroden); eine Bildsignalabtastschaltung 24, die am Außen bereich der Unterseite der Pixelelektrode 14 liegt, um den Datenleitungen in Reaktion auf Bilddaten Bildsignale zuzuführen; einen Dichtungsbereich 27 mit einer Rahmenform, der am Außenbereich der Gate-Leitungstreiber 22R und 22L, der Vorlade/Test-Schaltung 23 und der Bildsignalabtastschaltung 24 liegt, um ein Dichtungsmittel 36 zu platzieren; mehrere Anschlussflächen (Anschlussfelder) 26, die längs des unteren Endes angeordnet sind und mit einer flexiblen Bandverdrahtung 39 mit einem dazwischen angeordneten anisotropischen leitenden Film (ACF) 38 verbunden sind; eine Daten-Leitungstreiberschaltung (X-Treiber) 21, die zwischen der Anschlussflächenanordnung 26 und dem Dichtungsbereich 27 liegt, um den Datenleitungen in Reaktion auf die Bilddaten Bildsignale zuzuführen; und Relais-Anschlussflächen (so genannte Silberpunkte) 29R und 29L, die neben den beiden Enden der Daten-Leitungstreiberschaltung 21 liegen, um die Gegenelektrode 33 auf dem Glassubstrat 35 zu speisen.
  • Die Peripherieschaltungen (die Gate-Leitungstreiberschaltungen 22R und 22L, die Vorlade/Test-Schaltung 23 und die Bildsignalabtastschaltung 24) liegen im Innenbereich des Dichtungsbereiches 27 und weisen einen Abschirmungsfilm 25 (siehe 18) zum Abschirmen von einfallendem Licht auf, welcher das Gleiche ist wie die Pixelelektrode 14 der obersten Schicht.
  • 20 ist eine vergrößerte Teildraufsicht des Pixelbereiches 20 des reflektierenden Flüssigkristalltafelsubstrats 31, während 21 eine Querschnittsansicht längs der Linie A-A' der 20 ist. In 21 bezeichnet das Bezugszeichen 1 ein Einzelkristall-Silicium-P–-Halbleitersubstrat (ein N–-Halbleitersubstrat ist ebenfalls verfügbar) mit einer Seitelänge von 20 mm. Das Bezugszeichen 2 bezeichnet einen P-Typ-Wannenbereich, der auf der oberen Oberfläche (Hauptfläche) im Vorrichtungsausbildungsbereich (MOSFET etc.) des Halbleitersubstrats 1 ausgebildet ist, während das Bezugszeichen 3 einen Feldoxidfilm (so genannter LOCOS) bezeichnet, der ausgebildet wird, um Vorrichtungen im Nicht-Elementausbildungsbereich des Halbleitersubstrats 1 zu trennen. Der P-Typ-Wannenbereich 2, der in 21 gezeigt ist, ist als gemeinsamer Wannenbereich für den Pixelbereich 20 vorgesehen, der mit einer Matrix von Pixeln mit z. B. den Abmessungen 768 × 1024 versehen ist, und ist von einem P-Typ-Wannenbereich 2' (siehe 22) zum Herstellen der Vorrichtungen der Peripherieschaltungen (der Gate-Leitungstreiberschaltungen 22R und 22L, der Vorlade/Test-Schaltung 23, der Bildsignalabtastschaltung 24 und des Daten-Zeilentreibers 21) getrennt.
  • Der Feldoxidfilm 3 ist mit zwei Öffnungen im geteilten Bereich jedes Pixels versehen. Eine Gate-Elektrode 4a, die aus polykristallinem Silicium oder einem Metallsilicid besteht, ist über einen Gate-Isolationsfilm 4b in der Mitte der einen Öffnung ausgebildet; ein N+-Source-Bereich 5a und ein N+-Drain-Bereich 5b, die auf dem P-Typ-Wannenbereich 2 an beiden Seiten der Gate-Elektrode 4a ausgebildet sind, bilden zusammen mit der Gate-Elektrode 4a einen N-Kanal-MOSFET (Feldeffekttransistor mit isoliertem Gate) für die Pixelauswahl. Die Gate-Elektroden 4a in mehreren Pixeln, die in einer Zeile angeordnet sind, verlaufen in Abtastleitungsrichtung (der Zeilenrichtung der Pixel), um Gate-Leitungen 4 zu bilden.
  • Ein P-Typ-Kondensatorelektrodenbereich 8, der für die Zeilenrichtung gemeinsam verwendet wird, ist auf dem P-Typ-Wannenbereich 2 in der anderen Öffnung ausgebildet; eine Kondensatorelektrode 9a, die aus polykristallinem Silicium oder einem Metallsilicid besteht, das auf dem P-Typ-Kondensatorelektrodenbereich 8 mit dazwischen liegendem Isolationsfilm (dielektrischer Film) 9b ausgebildet ist, bildet zusammen mit dem P-Typ-Kondensatorelektrodenbereich 8 einen Haltekondensator C zum Halten eines vom MOSFET für die Pixelauswahl ausgewählten Signals.
  • Ein erster Zwischenschichtisolationsfilm 6 ist auf der Gate-Elektrode 4a und der Kondensatorelektrode 9a ausgebildet, wobei eine erste Metallschicht, die hauptsächlich aus Aluminium besteht, auf der Isolationsschicht 6 ausgebildet ist.
  • Eine erste Metallschicht enthält eine Datenleitung 7 (siehe 20), die sich in Spaltenrichtung erstreckt, eine Source-Elektrodenverdrahtung 7a, die von der Datenleitung 7 in einer Kammform hervorsteht und in leitendem Kontakt mit einem Source-Bereich 5a über ein Kontaktloch 6a in Kontakt gebracht ist, und eine Relais-Verdrahtung 10, die in leitendem Kontakt mit dem Drain-Bereich 5b über ein Kontaktloch 6b und mit der Kondensatorelektrode 9a über ein Kontaktloch 6c in Kontakt gebracht ist.
  • Ein zweiter Zwischenschichtisolationsfilm 11 ist auf der ersten Metallschicht ausgebildet, die die Datenleitung 7, die Source-Elektrodenverdrahtung 7a und die Relais-Verdrahtung 10 bildet, wobei eine zweite Metallschicht, die im Wesentlichen aus Aluminium besteht, auf dem zweiten Zwischenschichtisolationsfilm 11 ausgebildet ist. Die zweite Metallschicht enthält einen Abschirmungsfilm 12, um den gesamten Pixelbereich 20 abzudecken. Die zweite Metallschicht bildet als Abschirmungsfilm 12 eine Verdrahtung 12b (siehe 22) zum Verbinden der Vorrichtungen in den Peripherieschaltungen (die Gate-Leitungstreiberschaltungen 22R und 22L, die Vorlade/Test-Schaltung 23, die Bildsignalabtastschaltung 24 und die Datenleitungstreiberschaltung 21), die auf dem Rand des Pixelbereiches 20 ausgebildet sind.
  • Ein Zapfenloch 12a ist an einer Position des Abschirmungsfilms 12 vorgesehen, die der Relais-Verdrahtung 10 entspricht. Ein dritter Zwischenschichtisolationsfilm 13 ist auf dem Abschirmungsfilm 12 vorgesehen, wobei eine rechteckige Pixelelektrode 14, die im Wesentlichen einem Pixel entspricht, als reflektierende Elektrode auf dem Zwischenschichtisolationsfilm 13 ausgebildet ist. Ein Kontaktloch 16 ist durch die dritten und zweiten Zwischenschichtisolationsfilme 13 und 11 ausgebildet, so dass es innerhalb der Öffnung 12a angeordnet ist. Nachdem das Kontaktloch 16 mit einem Metall mit hohem Schmelzpunkt, wie z. B. Wolfram, mittels eines CVD-Prozesses gefüllt worden ist, werden die Metallschicht mit hohem Schmelzpunkt, die auf dem dritten Zwischenschichtisolationsfilm 13 ausgebildet worden ist, und die vordere Fläche des Zwischenschichtisolationsfilms 13 mittels eines chemomechanischen Polierprozesses (CMP-Prozess) eingeebnet, um eine Spiegeloberfläche zu bilden. Als nächstes wird eine Aluminiumschicht mittels eines Niedertemperatur-Sputterprozesses ausgebildet, wobei eine rechteckige Pixelelektrode 14 mit einer Seitenlänge von 15 μm bis 20 μm mittels eines Musterungsprozesses ausgebildet wird. Die Relais-Verdrahtung 10 und die Pixelelektrode 14 sind mittels eines Säulenverbindungszapfens (Zwischenschichtleitungsabschnitt) 15 elektrisch verbunden. Ein Passivierungsfilm 17 wird auf der gesamten Pixelelektrode 14 ausgebildet.
  • Alternativ kann der Verbindungszapfen 15 durch Einebnen des dritten Zwischenschichtisolationsfilms 13 mittels eines CMP-Prozesses gebildet werden, wobei ein Kontaktloch bereitgestellt wird und ein Metall mit hohem Schmelzpunkt, wie z. B. Wolfram, versenkt wird.
  • Die Einebnung des dritten Zwischenschichtisolationsfilms 13 mittels des CMP-Prozesses ist wesentlich für die Abscheidung einer Pixelelektrode 14 mit einer Spiegeloberfläche als reflektierende Elektrode auf jedem Pixel. Der Prozess ist ferner wesentlich für die Ausbildung eines dielektrischen Spiegelfilms auf der Pixelelektrode 14 mit dazwischen liegendem Schutzfilm. Der CMP-Prozess verwendet einen Schlamm (Polierflüssigkeit), der aus Komponenten besteht, die gleichzeitig ein chemisches Ätzen und ein mechanisches Polieren eines Wafers vor dem Ritzen bewirken.
  • Im Pixelbereich 20 werden jedoch der MOSFET für die Pixelauswahl, die Elektrodenverdrahtungen 7a und 10 des Haltekondensators C und der Abschirmungsfilm 12 als darunterliegende Schichten ausgebildet. Wie ferner in 22 gezeigt ist, werden im Peripherieschaltungsbereich (bei den Gate-Leitungstreiberschaltungen 22R und 22L, der Vorlade/Test-Schaltung 23, der Bildsignalabtastschaltung 24 und der Datenleitungstreiberschaltung 21) die Elektrodenverdrahtungen 7a und die Verdrahtung 12b zwischen den Vorrichtungen als darunterliegende Schichten ausgebildet. Ferner werden im Bereich der Anschlussfläche (Anschlussfeld) 26 ein unterer Schichtfilm 26a, der aus der ersten Metallschicht besteht, und ein oberer Schichtfilm 26b, der aus der zweiten Metallschicht besteht, ausgebildet. Als Ergebnis steigt unmittelbar nach der Abscheidung des dritten Zwischenschichtisolationsfilms 13 das Oberflächenniveau (Oberflächenebene) 13a, das in 22 durch eine gestrichelte Linie dargestellt ist, am Pixelbereich, am Peripherieschaltungsbereich und am Anschlussflächenbereich an. Wenn die Oberfläche des dritten Zwischenschichtisolationsfilms 13, der eine solch große Unebenheit aufweist, mittels des CMP-Prozesses poliert wird, gibt das Fertigstellungsniveau 13b nach dem Polieren, das durch die durchgezogene Linie in 22 dargestellt ist, das ursprüngliche Oberflächenniveau 13a wieder, das durch die gestrichelte Linie dargestellt ist. Gemäß intensiven Untersuchungen seitens des vorliegenden Erfinders wurde verdeutlicht, dass die Oberflächeneinebnung des dritten Zwischenschichtisolationsfilms 13 auf dem Pixelbereich beim Flüssigkristalltafelsubstrat 31, das einer solchen Polierbehandlung unterworfen wird, besonders wichtig ist.
  • Die ungeprüfte japanische Patentveröffentlichung Nr. 9-68718 offenbart eine Technik zum Einebnen des dritten Zwischenschichtisolationsfilms 13 auf dem Pixelbereich 20, in welchem diskrete Attrappenmuster der Metallschicht für individuelle Pixel zwischen der ersten Metallschicht, wie z. B. der Relais-Verdrahtung 10, und der zweiten Metallschicht (Abschirmungsschicht) vorgesehen sind, um das Niveau anzuheben, um die gesamte Oberflächenunebenheit der Abschirmungsschicht 12 zu verringern. Wenn die Zwischenmetallschicht nur ausgebildet wird, um das Niveau für jedes Pixel anzuheben, sollte ein zusätzlicher Schritt zum Abscheiden eines Zwischenschichtisolationsfilms eingebunden werden. Wenn die Oberflächenunebenheit des Zwischenschichtisolationsfilms vor dem Polieren reduziert wird, nimmt die anfängliche Polierrate bei der CMP-Behandlung ungewollt ab, wodurch die Einebnung des Zwischenschichtisolationsfilms 13 zum Ausbilden einer Spiegeloberfläche eine lange Polierzeit und eine große Menge an Polierflüssigkeit erfordert. Das Abscheiden von Attrappenmustern auf individuellen Pixeln im Pixelbereich 20 hat daher einen Nachteil im Fertigungsprozess, der zu erhöhten Produktionskosten führt.
  • EP 0740188 offenbart eine reflektierende Raumlichtmodulatoranordnung, in der ein Attrappenmuster in Nicht-Pixelbereichen verwendet wird. Ein Zwischenschichtisolationsfilm, der über dem Attrappenmuster vorgesehen ist, wird anschließend poliert, bevor eine reflektierende Elektrode abgeschieden wird.
  • EP 0763765A offenbart eine Anzeigeeinheit, in der reflektierende Elektroden abgeschieden und anschließend poliert werden. Attrappenmuster können unter den reflektierenden Elektroden verwendet werden.
  • US 5563727 offenbart die Konstruktion von Aktivmatrix-Flüssigkristall-Lichtventilen, in denen eine Isolationsschicht, die unter einer Elektrode liegt, vor dem Abscheiden der Elektrode poliert wird.
  • [Von der Erfindung zu lösende Probleme]
  • 23 ist eine Umrisszeichnung eines Films, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms 13 nach dem Polieren des Flüssigkristalltafelsubstrats 31 zeigt, wobei der dritte Zwischenschichtisolationsfilm 13 mit einer Dicke von etwa 24.000 Å ausgebildet worden ist und anschließend der CMP-Behandlung unterworfen worden ist, bis die Restdicke des dritten Zwischenschichtrelationsfilms 13 etwa 12.000 Å in der Mitte des Pixelbereiches 20 erreicht. Wie in 24 gezeigt ist, zeigt ein Graph, der mit den Markierungen x dargestellt ist, die Restdickeverteilung der linken Dichtung in vertikaler Richtung längs der Linie a-a' der 23. In 25 zeigt ein Graph, der mit den Markierungen x dargestellt ist, die Restdickeverteilung des zentralen Pixels in vertikaler Richtung längs der Linie b-b' der 23. In 26 zeigt ein Graph, der mit den Markierungen x dargestellt ist, die Restdickeverteilung der oberen Dichtung in Querrichtung längs der Linie c-c' der 23. In 27 zeigt ein Graph, der mit den Markierungen x dargestellt ist, die Restdickeverteilung des zentralen Pixels in Querrichtung längs der Linie d-d' der 23. In 28 zeigt ein Graph, der mit den Markierungen x dargestellt ist, die Restdickeverteilung des unteren Dichtungsbereiches in Querrichtung längs der Linie e-e' der 23.
  • Wie in den 23 bis 28 gezeigt ist, beträgt die maximale Differenz der Dicke im Pixelbereich 20 und im Dichtungsbereich 27 etwa 6.120 Å, so dass das Substrat, das den Pixelbereich 20 und den Dichtungsbereich 27 enthält, insgesamt nicht in ausreichender Weise eingeebnet wird. Der Rand der Anschlussfläche (Anschlussfeld) 26 und die oberen und unteren Zentren der Dichtungsbereiche 27 werden übermäßig poliert, während die rechten und linken Zentren des Dichtungsbereiches 27 unzureichend poliert werden.
  • Da die vorstehenden Anschlussflächen (Anschlussfelder) 26 in einer Fleckform, wie in 22 gezeigt ist, diskret als Anordnung im Anschlussflächenbereich angeordnet sind, werden die vorstehenden Abschnitte 13c, die mit dem dritten Zwischenschrittisolationsfilm 13 abgedeckt sind, schnell poliert. Der Bereich der Anschlussfläche 26 weist daher eine höhere Anfangspolierrate auf als der Pixelbereich 20. Dementsprechend kann der Bereich der Anschlussfläche 26 übermäßig poliert werden, um somit die darunterliegende Schicht freizulegen (oberer Schichtfilm 26b), bevor der Pixelbereich 20 in ausreichender Weise eingeebnet worden ist.
  • Ein Mittel zum Kompensieren des übermäßigen Polierens der Anschlussfläche 26 umfasst das dicke Abscheiden des dritten Zwischenschichtisolationsfilms 13. Gemäß diesem Verfahren wird selbst dann, wenn der Bereich der Anschlussfläche 26 schnell poliert wird, die Einebnung des dritten Zwischenschichtisolationsfilms 13 in diesem Bereich nahezu abgeschlossen, bevor die darunterliegende Schicht freigelegt wird, wodurch sich die Polierrate im Vergleich zur anfänglichen Polierrate deutlich verringert. Als Ergebnis kann der Pixelbereich 20 eingeebnet werden, indem eine verlängerte Polierzeit aufgewendet wird, ohne die darunterliegende Schicht freizulegen.
  • Die Ausbildung des dicken dritten Zwischenschichtisolationsfilms 13 bewirkt eine erhöhte Tiefe des Kontaktloches für den Verbindungszapfens 15, wobei es als Ergebnis eines solchen hohen Längenverhältnisses schwierig ist, in das Kontaktloch 16 das Metall mit hohem Schmelzpunkt einzulassen, welches den Verbindungszapfen 15 bildet. Das Kontaktloch 16 weist ursprünglich eine große Tiefe auf, da der Verbindungszapfen 15 ein leitender Abschnitt ist, der eine Zwischenschicht überspringt, welche durch den zweiten Zwischenschichtisolationsfilm 11, die Abschirmungsschicht 12 und den dritten Zwischenschichtisolationsfilm 13 gebildet wird, und die Pixelelektrode 14 erreicht. Ferner muss die Öffnung 12a und somit der Durchmesser des Kontaktloches 16 reduziert werden, um ein Austreten des Lichts, das vom Spalt zwischen den Pixelelektroden 14 eintritt, zu den Vorrichtungen, wie z. B. dem MOSFET und dergleichen, durch die Öffnung 12a zu verhindern. Das Kontaktloch 16 weist unvermeidbar ein hohes Längenverhältnis auf. Ein Verdünnen des zu polierenden Zwischenschichtisolationsfilms 13 ist daher erforderlich. Wie oben beschrieben worden ist, poliert der CMP-Prozess jedoch den dritten Zwischenschichtisolationsfilm 13 im Bereich der Anschlussfläche 26 übermäßig.
  • Da die Dicke der oberen und unteren Zentren des Dichtungsbereiches 27 kleiner ist als diejenige des Pixelbereiches, auf Grund des übermäßigen Polierens im Bereich der Anschlussfläche 26, werden die oberen und unteren Kanten des Pixelbereiches 20 und die oberen und unteren Zentren des Dichtungsbereiches 27 übermäßig poliert, wie in den 26 und 28 gezeigt ist. Die vier Ecken des Dichtungsbereiches 27 an den rechten und linken Seiten weisen auf Grund des übermäßigen Polierens des Bereiches der Anschlussfläche 26 ebenfalls geringe Dicken auf, während die rechten und linken Zentren des Dichtungsbereiches 27 auf Grund einer geringen Anfangspolierrate, die durch die Flachheit des Dichtungsbereiches 27 vor dem Polieren hervorgerufen wird, kaum poliert werden. Als Ergebnis werden die rechten und linken Seiten des Dichtungsbereiches 27 und die rechten und linken Kanten des Pixelbereiches 20 in ihren Zentralabschnitten unzureichend poliert. Wenn die Umfangskanten des Pixelbereiches 20 und der Dichtungsbereich 27 solche geneigten Flächen aufweisen, nimmt die Reflektivität der Pixelelektrode 14, die auf dem dritten Zwischenschichtisolationsfilm 13 nach dem Polieren ausgebildet wird, ab, wobei der Zellenspalt in der Flüssigkristallanordnung schwierig einzustellen ist und das Dichtungsmittel eine unbefriedigende Klebefähigkeit aufweist. Wenn das Kontaktloch 16 für den Verbindungszapfen 15 nach der CMP-Behandlung vorgesehen ist, ist es auf Grund der ungleichmäßigen Dicke schwierig, die Ätzzeit für das Kontaktloch zu optimieren.
  • Hinsichtlich der inkompatiblen Probleme bezüglich des Zwischenschichtisolationsfilms, der zwischen dem Abschirmungsfilm und der Pixelelektrode ausgebildet wird und die Polierbehandlung im reflektierenden Flüssigkristalltafelsubstrat erfordert, ist es eine erste Aufgabe der vorliegenden Erfindung, ein Substrat für eine elektrooptische Vorrichtung zu schaffen, wie z. B. ein Flüssigkristalltafelsubstrat, das eine geschichtete Filmstruktur mehrerer Zwischenschichtisolationsfilme und mehrerer leitender Schichten umfasst, die in einem auf einem Substrat ausgebildeten Pixelbereich alternierend ausgebildet sind, wobei das elektrooptische Substrat eine Struktur aufweist, die keinen zusätzlichen Abscheidungsschritt erfordert und eine gleichmäßige Polierrate für den Zwischenschichtisolationsfilm ohne Verdickung des Zwischenschichtisolationsfilms aufweist.
  • Eine zweite Aufgabe der vorliegenden Erfindung ist, ein Substrat für eine elektrooptische Vorrichtung zu schaffen, wie z. B. ein Flüssigkristalltafelsubstrat, das eine eingeebnete polierte Oberfläche des Zwischenschichtisolationsfilms im Dichtungsbereich sowie im Pixelbereich, sowie eine verbesserte Reflektivität der Pixelelektrode aufweist, und eine leichte Einstellung des Zellenspalts, eine verbesserte Klebefähigkeit des Dichtungsmittels und eine optimierte Ätzzeit des Kontaktloches erlaubt.
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung lediglich beispielhaft und mit Bezug auf die beigefügten Zeichnungen beschrieben, in welchen:
  • 1 eine Draufsicht einer Anordnung eines reflektierenden Flüssigkristalltafelsubstrats für eine reflektierende Flüssigkristalltafel gemäß der Ausführungsform 1 der vorliegenden Erfindung ist;
  • 2 eine Querschnittsansicht längs der Linie B-B' in 1 ist;
  • 3 eine Querschnittsansicht einer weiteren Konfiguration der Eingangsanschlussfläche entsprechend der Schnittstruktur in 1 ist;
  • 4 eine Teildraufsicht nahe des Pixelbereiches und des Dichtungsbereiches im reflektierenden Flüssigkristalltafelsubstrat in Ausführungsform 1 ist;
  • 5 eine Teildraufsicht nahe der Datenleitungstreiberschaltung im reflektierenden Flüssigkristalltafelsubstrat in Ausführungsform 1 ist;
  • 6 eine Teildraufsicht nahe der Anschlussflächen im reflektierenden Flüssigkristalltafelsubstrat in Ausführungsform 1 ist;
  • 7 eine Teildraufsicht ist, die die Verbindung zwischen den Anschlussflächen und der flexiblen Bandverdrahtung im reflektierenden Flüssigkristalltafelsubstrat in Ausführungsform 1 zeigt;
  • 8 eine Querschnittsansicht längs der Linie A-A' in 7 ist;
  • 9 eine Teildraufsicht des Randes der Relais-Anschlussfläche im reflektierenden Flüssigkristalltafelsubstrat gemäß Ausführungsform 1 ist;
  • 10 eine Konturzeichnung des Films ist, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms nach dem Polieren des Flüssigkristalltafelsubstrats gemäß Ausführungsform 1 zeigt, in der der dritte Zwischenschichtisolationsfilm mit einer Dicke von etwa 24.000 Å ausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms etwa 12.000 Å in der Mitte des Pixelbereiches erreicht;
  • 11 eine Teildraufsicht des Vier-Ecken-Abschnitts des Dichtungsbereiches in einem reflektierenden Flüssigkristalltafelsubstrat gemäß Ausführungsform 2 der vorliegenden Erfindung ist;
  • 12 eine Querschnittsansicht längs der Linie C-C' in 11 ist;
  • 13 eine Konturzeichnung des Films ist, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms nach dem Polieren des Flüssigkristalltafelsubstrats gemäß Ausführungsform 2 zeigt, in der der dritte Zwischenschichtisolationsfilm mit einer Dicke von etwa 24.000 Åausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms etwa 12.000 Å in der Mitte des Pixelbereiches erreicht;
  • 14 eine Teildraufsicht des Vier-Ecken-Abschnitts des Dichtungsbereiches in einem reflektierenden Flüssigkristalltafelsubstrat gemäß Ausführungsform 3 der vorliegenden Erfindung ist;
  • 15 eine Querschnittsansicht längs der Linie C-C' in 14 ist;
  • 16 eine Konturzeichnung des Films ist, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms nach dem Polieren des Flüssigkristalltafelsubstrats gemäß Ausführungsform 3 zeigt, in der der dritte Zwischenschichtisolationsfilm mit einer Dicke von etwa 24.000 Å ausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms etwa 12.000 Å in der Mitte des Pixelbereiches erreicht;
  • 17 ein schematisches Diagramm eines Videoprojektors als ein Beispiel einer Projektionsanzeigevorrichtung ist, die eine reflektierende Flüssigkristalltafel als Lichtventil verwendet;
  • 18 eine Querschnittsansicht einer reflektierenden Flüssigkristalltafel ist;
  • 19 eine Draufsicht eines reflektierenden Flüssigkristalltafelsubstrats ist, das in einer herkömmlichen reflektierenden Flüssigkristalltafel verwendet wird;
  • 20 eine Teildraufsicht des Pixelbereiches des reflektierenden Flüssigkristalltafelsubstrats in 19 ist;
  • 21 eine Querschnittsansicht längs der Linie A-A' der 13 ist;
  • 22 eine Querschnittsansicht längs der Linie B-B' der 12 ist;
  • 23 eine Konturzeichnung des Films ist, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms nach dem Polieren des in 19 gezeigten herkömmlichen reflektierenden Flüssigkristalltafelsubstrats zeigt, in welchem der dritte Zwischenschichtisolationsfilm mit einer Dicke von etwa 24.000 Å ausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms etwa 12.000 Å in der Mitte des Pixelbereiches erreicht;
  • 24 ein Graph der Restfilmdickeverteilungen in vertikaler Richtung der linken Seite der Dichtung längs der Linie a-a' in der herkömmlichen Ausführungsform in 23, der Ausführungsform 1 in 10, der Ausführungsform 2 in 13 und der Ausführungsform 3 in 16 ist;
  • 25 ein Graph der Restfilmdickenverteilungen in vertikaler Richtung der Pixelmitte längs der Linie b-b' in der herkömmlichen Ausführungsform in 23, der Ausführungsform 1 in 10, der Ausführungsform 2 in 13 und der Ausführungsform 3 in 16 ist;
  • 26 ein Graph der Restfilmdickenverteilungen in Querrichtung der Oberseite der Dichtung längs der Linie c-c' in der herkömmlichen Ausführungsform in 23, der Ausführungsform 1 in 10, der Ausführungsform 2 in 13 und der Ausführungsform 3 in 16 ist;
  • 27 ein Graph der Restfilmdickenverteilungen in Querrichtung der Pixelmitte längs der Linie d-d' in der herkömmlichen Ausführungsform in 23, der Ausführungsform 1 in 10, der Ausführungsform 2 in 13 und der Ausführungsform 3 in 16 ist;
  • 28 ein Graph der Restfilmdickenverteilungen in Querrichtung der Pixelmitte längs der Linie e-e' in der herkömmlichen Ausführungsform in 23, der Ausführungsform 1 in 10, der Ausführungsform 2 in 13 und der Ausführungsform 3 in 16 ist.
  • In einer ersten Maßnahme in der vorliegenden Erfindung zum Lösen der ersten Aufgabe, wird zum möglichst gleichmäßigen Einebnen des Oberflächenniveaus (Oberflächenebene) des unpolierten Zwischenschichtisolationsfilms ein Attrappenmuster zum Anheben des Niveaus eines zu polierenden Zwischenschichtisolationsfilms auf dem gesamten Außenbereich des Pixelbereiches unter Verwendung der vorher ausgebildeten Verdrahtungsschicht ausgebildet, anstatt auf dem Raum im Pixelbereich. Das heißt, gemäß der Option (i) des Anspruchs 1 umfasst ein Substrat für eine elektrooptische Vorrichtung eine geschichtete Filmstruktur von mehreren Zwischenschichtisolationsfilmen und mehreren leitenden Schichten, die in einem Pixelbereich alternierend ausgebildet sind, in welchem ein Schaltelement auf dem Substrat entsprechend dem jeweiligen Pixel angeordnet ist, wobei wenigstens ein Zwischenschichtisolationsfilm unterhalb der oberen leitenden Schicht unter den mehreren leitenden Schichten durch Polieren eingeebnet wird; das Substrat ist dadurch gekennzeichnet, dass ein Attrappenmuster mit einer einzigen oder mehreren Schichten, die die leitenden Schichten unterhalb des dem Polieren unterworfenen Zwischenschichtisolationsfilms umfassen, nahe wenigstens einer Anschlussfläche (Anschlussfeld) vorgesehen ist/sind, die an einem Nicht-Pixelbereich auf dem Substrat ausgebildet ist. Die Anschlussfläche enthält eine Eingangsanschlussfläche, die nahe der Kante des Substrats angeordnet ist, und eine Relais-Anschlussfläche, die an der inneren Position des Substrats angeordnet ist.
  • Da das Oberflächenniveau (Oberflächenebene) des ausgebildeten Zwischenschichtisolationsfilms, der zu polieren ist, nahe der Anschlussfläche in einer solchen Konfiguration des nahe der Anschlussfläche vorgesehenen Attrappenmusters angehoben ist, ist das Oberflächenniveau im Wesentlichen gleich dem Oberflächenniveau des zu polierenden Zwischenschichtisolationsfilms im Pixelbereich, so dass das Oberflächenniveau über der gesamten Oberfläche einheitlich gemacht wird. Die gleichmäßige Oberfläche weist eine gleichmäßige Polierrate beim chemomechanischen Polieren (CMP) oder dergleichen auf, ohne übermäßiges Polieren nahe und außerhalb des Anschlussflächenbereiches, wobei die polierte Oberfläche des Zwischenschichtisolationsfilms stärker eingeebnet wird als bei herkömmlichen Oberflächen. Als Ergebnis wird der Pixelbereich zufriedenstellender eingeebnet, wobei die Kontrolle des Zellenspalts in der Zellenanordnung unter Verwendung eines Zählersubstrats verbessert wird und die Ätzzeit für die Kontaktlöcher des Zwischenschichtleitungsabschnitts und dergleichen im Pixelbereich nach dem Polieren leicht ermittelt wird.
  • Eine solche gleichmäßig polierte Oberfläche verhindert die Freilegung der darunterliegenden Anschlussflächenschicht auf Grund eines übermäßigen Polierens am Anschlussflächenabschnitt, und kann eine Verdünnung des unpolierten Zwischenschichtisolationsfilms erreichen. Da das Längenverhältnis des Kontaktloches am Zwischenschichtleitungsabschnitt in der Pixelelektrode durch die Verdünnung verbessert ist, wird ein Öffnungsabschnitt mit einem kleineren Durchmesser durch ein Kontaktloch mit einem kleinen Durchmesser erhalten. Als Ergebnis werden die Abschirmungseigenschaften verbessert.
  • Der Zwischenschichtleitungsabschnitt verbindet die erste leitende Schicht, die mit dem Schaltelement verbunden ist, und die obere leitende Schicht, die auf dem zu polierenden Zwischenschichtisolationsfilm ausgebildet ist, elektrisch, wobei das Attrappenmuster ein erstes Attrappenmuster, das aus der ersten leitenden Schicht besteht, und/oder ein zweites Attrappenmuster, das aus der zweiten leitenden Schicht besteht, die zwischen der ersten leitenden Schicht und der oberen leitenden Schicht wie z. B. dem Abschirmungsfilm ausgebildet ist, und/oder ein Verbund derselben sein kann.
  • Wenn ein leitendes Attrappenmuster nahe den Anschlussflächen außerhalb des Pixelbereiches liegt, dient das Attrappenmuster als Abschirmungsfilm, so dass es das Eindringen von Streulicht von außerhalb des Pixelbereiches in den Pixelbereich auf den Substrat verhindert, was zu einem verringerten Photostromfluss und einem verbessertem Schaltelement führt.
  • Da die Eingangsanschlussfläche mit der externen Verdrahtung mittels Thermokompressions-Bonding unter Verwendung eines anisotropischen leitenden Films verbunden wird, beschädigen leitende Partikel den verdünnten Zwischenschichtisolationsfilm nach dem Polieren über dem Attrappenmusterbereich, wobei ein Kurzschluss zur Eingangsanschlussfläche auftritt. Wenn ein Attrappenmuster über nahezu dem gesamten anderen Bereich außer dem externen Verdrahtungsbereich nahe den Eingangsanschlussflächen ausgebildet wird, rufen zwei benachbarte Eingangsanschlussflächen einen Kurzschluss über das Attrappenmuster hervor.
  • In der vorliegenden Erfindung besteht das auf dem Umfang der Eingangsanschlussflächen angeordnete Attrappenmuster aus mehreren Teilungsattrappenmustern, so dass das Oberflächenniveau des ausgebildeten Zwischenschichtisolationsfilms, der zu polieren ist, ohne einen Kurzschluss zwischen den benachbarten Anschlussflächen gleichmäßig gemacht wird. Die Wahrscheinlichkeit eines Kurzschlusses nimmt ab, wenn die Anzahl der Teilungsattrappenmuster ansteigt.
  • Es ist vorzugsweise ein Nicht-Attrappenmusterbereich zwischen zwei benachbarten Eingangsanschlussflächen vorgesehen. Der Nicht-Attrappenmusterbereich grenzt an die Verdrahtung der flexiblen Bandverdrahtung, die während des Thermokompressions-Bondings komprimiert wird. Wenn die Attrappenmuster kontinuierlich ausgebildet werden, erhöhen leitende Partikel im anisotropischen leitenden Film die Wahrscheinlichkeit eines Kurzschlusses zwischen einer Anschlussfläche und dem Attrappenmuster, was einen Kurzschluss zwischen zwei Anschlussflächen über das Attrappenmuster hervorruft. Die Ausbildung des Nicht-Attrappenmusters kann einen solchen unerwünschten Kurzschluss sicher verhindern.
  • Der Abstand zwischen der Eingangsanschlussfläche und dem Teilungsattrappenmuster an seinem Rand ist so festgelegt, dass er größer ist als der Abstand zwischen der Verdrahtung und dem Attrappenmuster nahe der Verdrahtung, um möglichst weitgehend eine Überbrückung und somit einen Kurzschluss zwischen der Eingangsanschlussfläche und dem Teilungsattrappenmuster durch die leitenden Partikel im anisotropischen leitenden Film zu verhindern.
  • Der Abstand zwischen der Relais-Anschlussfläche und dem Attrappenmuster an dessen Rand ist so festgelegt, dass er größer ist als der Abstand zwischen der Verdrahtung und dem Attrappenmuster nahe der Verdrahtung. Im Allgemeinen bewirkt eine Silberpaste eine Leitung auf der Relais-Anschlussfläche. Die Silberpaste auf der Relais-Anschlussfläche ruft keinen Kurzschluss zum Attrappenmuster nahe der Relais-Anschlussfläche hervor, selbst wenn die Silberpaste ein wenig aus der Relais-Anschlussfläche hervortritt.
  • Um die zweite Aufgabe gemäß der Option (ii) des Anspruchs 1 zu lösen, werden Attrappenmuster, die aus einer einzelnen oder mehreren leitenden Schichten, die unter dem zu polierenden Zwischenschichtisolationsfilm liegen, auf dem Dichtungsbereich vorgesehen, der den Pixelbereich umgibt, sowie nahe der Anschlussfläche. Wenn im Dichtungsbereich kein Attrappenmuster vorgesehen ist, weist der Zwischenschichtisolationsfilm tendenziell eine abgeschrägte Oberfläche am Rand des Pixelbereiches vor dem Polieren auf. Eine solche abgeschrägte Oberfläche bewirkt eine geringe Reflektivität des Abschirmungsfilms der oberen leitenden Schicht und Schwierigkeiten bei der Optimierung der Ätzzeit für die Ausbildung des Loches auf Grund einer ungleichmäßigen Dicke des Zwischenschichtisolationsfilms nach dem Polieren. Das Vorsehen des Attrappenmusters kann solche Probleme lösen. Das Oberflächeniveau (Oberflächenebene) des unpolierten Zwischenschichtisolationsfilms ist im Wesentlichen über dem gesamten Bereich, einschließlich dem Dichtungsbereich, nahe dem Pixelbereich gleichmäßig, so dass der polierte Zwischenschichtisolationsfilm kaum eine abgeschrägte Oberfläche oder eine ungleichmäßige Dicke im Pixelbereich aufweist.
  • Wenn im Außenbereich des Dichtungsbereiches, der mit einem Attrappenmuster versehen ist, kein Attrappenmuster vorgesehen ist, weist der Zwischenschichtisolationsfilm auf dem Dichtungsbereich nach dem Polieren eine abgeschrägte Oberfläche auf. Die abgeschrägte Oberfläche stört die Kontrol le des Spalts zwischen zwei Substraten (als Zellenspalt bezeichnet), wenn diese bei der Fertigung einer elektrooptischen Vorrichtung am Gegensubstrat befestigt werden, und verursacht eine Beeinträchtigung der Klebefähigkeit des Dichtungsmittels.
  • Gemäß der Option (iii) des Anspruchs 1 ist vorzugsweise ein Attrappenmuster am Randbereich des Dichtungsbereiches vorgesehen, um diese Probleme zu lösen.
  • Das Attrappenmuster kann das erste Attrappenmuster, das aus der ersten leitenden Schicht besteht, die mit dem Schaltelement elektrisch verbunden ist, das zweite Attrappenmuster, das aus der zweiten leitenden Schicht besteht, die zwischen der ersten leitenden Schicht und der oberen leitenden Schicht liegt, wie z. B. der Abschirmungsfilm, oder ein Verbundattrappenmuster der ersten und zweiten Attrappenmuster sein.
  • Das im Dichtungsbereich und im Randbereich des Dichtungsbereiches vorgesehene Attrappenmuster wird vorzugsweise auf einem isolierten Muster ausgebildet, das die gleiche Schicht ist wie die Steuerungsverdrahtungsschicht des Schaltelements. Ferner wird bei Bedarf das Attrappenmuster nahe dem Anschlussflächenbereich vorzugsweise auf einem isolierten Muster ausgebildet, das die gleiche Schicht ist wie die Steuerungsverdrahtungsschicht des Schaltelements. Durch Verwenden des Musters als Basisplatte zum Anheben der Unterseite, kann die Einebnung des Oberflächenniveaus des polierten Zwischenschichtisolationsfilms genauer kontrolliert werden.
  • Ferner sind gemäß der Option (iv) des Anspruchs 1 ein einzelnes oder mehrere Attrappenmuster, die aus einer leitenden Schicht bestehen, die unter dem zu polierenden Zwischenschichtisolationsfilm liegen, in Nachbarbereich der Treiberschaltung vorgesehen, die am Rand des Pixelbereiches vorgesehen ist und dem Schaltelement Signale zuführt. Das Vorsehen des Attrappenmusters im mittleren Bereich zwischen dem Dichtungsbereich und dem Pixelbereich unterstützt die Einebnung des Zwischenschichtisolationsfilms durch das Polieren. Das Attrappenmuster kann das erste Attrappenmuster, das aus der ersten leitenden Schicht besteht, das zweite Attrappen muster, das aus der zweiten leitenden Schicht besteht, oder ein Verbundattrappenmuster aus den ersten und zweiten Attrappenmustern sein.
  • Ferner sind gemäß der Option (v) des Anspruchs 1 ein einzelnes oder mehrere Attrappenmuster am Eckbereich des Dichtungsbereiches vorgesehen, der am Rand des Pixelbereiches vorgesehen ist, wobei die Attrappenmuster aus der leitenden Schicht bestehen, die unter dem zu polierenden Zwischenschichtisolationsfilm liegt, und eine geringere Dichte aufweisen als diejenigen des Randes eines Seitenbereiches des Dichtungsbereiches und des Randes des Eckbereiches des Dichtungsbereiches, der am Rand des Pixelbereiches ausgebildet ist. Im Eckbereich des Dichtungsbereiches sind mehrere Teilungsattrappenmuster als Gruppen verteilt, wobei die Attrappenmuster von breiten, kontinuierlichen Attrappenmuster an der Dichtungsseite und am Rand des Eckbereiches verschieden sind. Die Oberflächenrauheit des unpolierten Zwischenschichtisolationsfilms am Vier-Ecken-Dichtungsabschnitt wird daher durch die Unebenheit auf Grund der Teilungsattrappenmuster wiedergegeben, wobei der Vier-Ecken-Abschnitt eine höhere anfängliche Polierrate im Vergleich zum Vier-Ecken-Abschnitt mit einem kontinuierlichen breiten Attrappenmuster aufweist. Als Ergebnis wird die Polierrate am Vier-Ecken-Abschnitt derjenigen im Dichtungsbereich angeglichen, wobei eine Änderung der Restdicke im Pixelbereich und im Dichtungsbereich reduziert werden kann.
  • Der Eckabschnitt ist gekerbt und der Grenzabschnitt ist in dem am Rand des Pixelbereiches ausgebildeten Dichtungsbereich eckig, selbst wenn ein einzelnes oder mehrere Attrappenmuster, die aus der unter dem zu polierenden Zwischenschichtisolationsfilm liegenden leitenden Schicht bestehen, am Dichtungsbereich ausschließlich des Eckbereichs ausgebildet werden, entsprechend der Option (vi) des Anspruchs 1, d. h. selbst dann, wenn am Vier-Ecken-Abschnitt kein Attrappenmuster ausgebildet wird. Der Grenzabschnitt wird daher in der Anfangsphase sicher poliert, und es wird eine abgeschrägte Oberfläche ausgebildet. Die abgeschrägte Oberfläche breitet sich allmählich bis zum inneren Pixelbereich und zum Dichtungsbereich aus. Dementsprechend können der Pixelbereich und der Dichtungsbereich insgesamt abgeflacht oder eingeebnet werden.
  • Solche Attrappenmuster können das erste Attrappenmuster, das auf der ersten leitenden Schicht besteht, das zweite Attrappenmuster, das aus der zweiten leitenden Schicht besteht, oder ein Verbundattrappenmuster aus den ersten und zweiten Attrappenmustern sein.
  • Ferner werden gemäß der Option (vii) des Anspruchs 1 mehrere der unebenen Pseudopixelmuster, die die leitende Schicht enthalten, die unter dem zu polierenden Zwischenschichtisolationsfilm liegt, im Nicht-Pixelbereich auf dem Substrat ausgebildet, anstelle der Ausbildung eines kontinuierlichen breiten Attrappenmusters im Nicht-Pixelbereich. Im Substrat, das unebene Pseudoattrappenmuster aufweist, ist, da der unpolierte Zwischenschichtisolationsfilm im Nicht-Pixelbereich und im Pixelbereich sehr ähnliche unebene Oberflächenmuster aufweisen, die anfängliche Polierrate über dem gesamten Substrat nahezu angeglichen, wobei eine hochgenaue Oberflächenflachheit wenigstens in den Pixel- und Dichtungsbereichen erreicht werden kann.
  • Es werden vorzugsweise mehrere unebene Pseudopixelmuster wiederholt in Richtung von zwei Dimensionen auf dem Substrat ausgebildet, so dass die Anordnung eine räumliche Regelmäßigkeit aufweist. Die Regelmäßigkeit entspricht der räumlichen Regelmäßigkeit der unebenen Pixelmuster, wie z. B. der Matrix im Pixelbereich. Die Oberfläche über dem Pixelbereich und dem Dichtungsbereich wird weiter signifikant abgeflacht oder eingeebnet.
  • Das unebene Pseudopixelmuster kann das erste Attrappenmuster sein, das aus der ersten leitenden Schicht besteht, das zweite Attrappenmuster, das aus der zweiten leitenden Schicht besteht, oder ein Verbundattrappenmuster aus den ersten und zweiten Attrappenmustern. Ein Pseudopixelmuster, das das Muster des Zwischenschichtisolationsfilms enthält, wird das Pixelmuster genauer nachahmen.
  • Vorzugsweise wird das unebene Pseudopixelmuster wenigstens aus einer Pseudo-Gate-Leitung und einer Pseudo-Datenleitung gebildet. Diese bilden eine typische Unebenheit im Pixel und haben mit der Regelmäßigkeit der Unebenheit im Pixelbereich zu tun.
  • Eine elektrooptische Vorrichtung wird unter Verwendung des Substrats für eine elektrooptische Vorrichtung hergestellt und ist für die Verwendung in Anzeigeabschnitten verschiedener elektronischer Vorrichtungen geeignet, z. B. in einem Lichtventil einer Projektionsanzeigevorrichtung.
  • Im Folgenden werden Ausführungsformen gemäß der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • [Ausführungsform 1]
  • 1 ist eine Draufsicht einer Anordnung eines reflektierenden Flüssigkristalltafelsubstrats für eine reflektierende Flüssigkristalltafel gemäß Ausführungsform 1 der vorliegenden Erfindung, während 2 eine Querschnittsansicht längs der Linie B-B' in 1 ist.
  • Das reflektierende Flüssigkristalltafelsubstrat 131 gemäß dieser in 1 gezeigten Ausführungsform enthält wie das in den 18 und 19 gezeigte herkömmliche Flüssigkristalltafelsubstrat 31 einen rechteckigen Pixelbereich (Anzeigebereich) 20, der mit einer Matrix von Pixelelektroden 14 versehen ist, wie in 18 gezeigt ist; Gate-Leitungstreiberschaltungen (Y-Treiber) 22R und 22L, die an den Außenbereichen der rechten und linken Seiten des Pixelbereiches 20 liegen, um die Gate-Leitungen abzutasten (Abtastelektroden oder Zeilenelektroden); eine Vorlade/Test-Schaltung 23 für die Datenleitungen (Signalelektroden oder Spaltenelektroden); eine Bildsignalabtastschaltung 24, die im Außenbereich der Unterseite der Pixelelektroden 14 liegt, um den Datenleitungen Bildsignale in Reaktion auf die Bilddaten zuzuführen; einen Dichtungsbereich 127, der im Außenbereich der Gate-Leitungstreiberschaltungen 22R und 22L, der Vorlade/Test-Schaltung 23 und der Bildsignalabtastschaltung 24 liegt, um ein Dichtungsmittel 36 zu platzieren (siehe 18); mehrere Anschlussflächen (Anschlussfelder) 26, die längs des unteren Endes angeordnet sind und mit einer flexiblen Bandverdrahtung mit einem dazwischen befindlichen anisotropischen leitenden Film verklebt sind; eine Datenleitungstreiberschaltung (X-Treiber) 21, der zwischen der Anschlussflächenanordnung 26 und der Unterseite des Dichtungsbereiches 127 liegt, um der Bildsignalabtastschaltung 24 Abtastsignale zuzuführen; und Relais-Anschlussflächen (so genannte Silberpunkte) 29R und 29L, die neben den beiden Enden des Datenleitungstreibers 21 liegen, um die Gegenelektrode 33 auf dem Glassubstrat 35 zu speisen. Jede der Gate-Leitungstreiberschaltungen 22R und 22L und die Datenleitungstreiberschaltung 21 weisen ein Schieberegister zum Zuführen von Abtastsignalen zu den Gate-Leitungen und von Abtastsignalen jeweils zur Bildsignalabtastschaltung 24 in Reaktion auf das Aussenden der Schiebedaten im Schieberegister auf. Die Signalabtastschaltung 24 führt Bildsignale den Datenleitungen in Reaktion auf die Abtastsignale zu.
  • In dieser Ausführungsform bildet der Dichtungsbereich 127, der eine Rahmenform aufweist und den Pixelbereich 20 umgibt, einen isolierten, breiten, kontinuierlichen Attrappenmusterbereich, wie durch die Schraffierung gezeigt ist. Die Eingangsanschlussflächen 26, die Relais-Anschlussflächen 29R und 29L und die Datenleitungstreiberschaltung 21 sind vom breiten kontinuierlichen Attrappenmusterbereich umgeben, wie durch die Schraffierung gezeigt ist.
  • Die Draufsicht- und Schnittkonfigurationen des Pixelbereiches 20 des Tafelsubstrats 131 sind die Gleichen wie diejenigen, die jeweils in den 20 und 21 gezeigt sind. Wie in 2 gezeigt ist, ist ein P-Typ-Wannenbereich 2 auf der oberen Oberfläche eines P–-Halbleitersubstrats 1 (ein N–-Halbleitersubstrat ist ebenfalls verfügbar), das aus einem Einzelkristallsilicium mit einer großen Größe (einer Seitenabmessung von etwa 20 mm) besteht, ausgebildet, wobei darauf ein Feldoxidfilm (so genannter LOCOS-Film) 3 ausgebildet ist. Der P-Typ-Wannenbereich 2 wird als ein gemeinsamer Wannenbereich für den Pixelbereich 20 ausgebildet, der mit einer Matrix von Pixeln mit z. B. den Abmessungen 768 × 1024 versehen ist, und ist von einem P-Typ-Wannenbereich 2' zum Herstellen der Vorrichtungen der Peripherieschaltungen (den Gate-Leitungstreiberschaltungen 22R und 22L, der Vorlade/Test-Schaltung 23, der Bildsignalabtastschaltung 24 und der Datenleitungstreiberschaltung 21) getrennt.
  • Der Feldoxidfilm 3 ist mit zwei Öffnungen im geteilten Bereich jedes Pixels versehen. Eine Gate-Elektrode 4a, die aus polykristallinem Silicium oder einem Metallsilicid besteht, wird über einen Gate-Isolationsfilm 4b in der Mitte einer Öffnung ausgebildet; ein N+-Source-Bereich 5a und ein N+-Drain-Bereich 5b, die im P-Typ-Wannenbereich 2 auf beiden Seiten der Gate- Elektrode 4a ausgebildet sind, bilden zusammen mit der Gate-Elektrode 4a ein Schaltelement, d. h. einen N-Kanal-MOSFET (Feldeffekttransistor mit isoliertem Gate), für die Pixelauswahl. Wie in 20 gezeigt ist, erstrecken sich die Gate-Elektroden 4a in mehreren in einer Zeile angeordneten Pixeln in Abtastleitungsrichtung (der Zeilenrichtung der Pixel), um Gate-Leitungen 4 zu bilden.
  • Obwohl in 2 nicht gezeigt, wird ein P-Typ-Kondensatorelektrodenbereich 8, der gemeinsam für die Leitung ist, auf dem P-Typ-Wannenbereich 2 in der anderen Öffnung ausgebildet. Eine Kondensatorelektrode 9a, die aus polykristallinem Silicium oder einem Metallsilicid besteht, die auf dem P-Typ-Kondensatorelektrodenbereich 8 mit dazwischen liegendem Isolationsfilm (dielektrischer Film) 9b ausgebildet werden, bildet zusammen mit dem P-Typ-Kondensatorelektrodenbereich 8 einen Haltekondensator (Akkumulationskondensator) C zum Halten eines vom MOSFET für die Pixelauswahl ausgewählten Signals.
  • Der Haltekondensator 9a kann mittels eines Filmabscheidungsprozesses für polykristallines Silicium oder eine Metallsilicidschicht, die als Gate-Elektrode 4a im MOSFET für die Pixelauswahl dient, ausgebildet werden. Der Isolationsfilm (dielektrischer Film) 9b unter dem Haltekondensator 9a kann ferner mittels eines Isolationsfilmabscheidungsprozesses für den Gate-Isolationsfilm 4d ausgebildet werden. Die Isolationsfilme 9b und 4b werden mittels eines thermischen Oxidationsprozesses ausgebildet und weisen eine Dicke von etwa 400 Å bis 800 Å auf. Die Kondensatorelektrode 9a und die Gate-Elektrode 4a weisen eine Verbundstruktur einer polykristallinen Siliciumschicht mit einer Dicke von 1.000 Å bis 2.000 Å und einer Silicidschicht eines Metalls mit hohem Schmelzpunkt, wie z. B. Mo oder W, mit einer Dicke von 1.000 Å bis 3.000 Å auf. Die Source- und Drain-Bereiche 5a und 5b werden mittels eines Selbstausrichtungs-Ionenimplantierungsprozesses einer N-Typ-Dotierung auf der Oberfläche des Substrats an beiden Seiten der als Maske wirkenden Gate-Elektrode 4a ausgebildet.
  • Der P-Typ-Kondensatorelektrodenbereich 8 wird mittels eines Dotierungsprozesses ausgebildet, der eine Ionenimplantation und eine Wärmebehandlung (Eintreiben) enthält. Die Ionenimplantation kann durchgeführt werden, bevor die Gate-Elektrode ausgebildet wird. Nach der Ausbildung des Isolationsfilms 9b wird der gleiche Dotierstoff wie in der P-Typ-Wanne 2 dotiert, so dass die Oberfläche der P-Typ-Wanne 2 einen höheren Dotierstoffgehalt aufweist als deren Inneres, und eine Schicht mit geringem Widerstand bildet. Der Dotierstoffgehalt in der P-Typ-Wanne 2 beträgt vorzugsweise 1·1017 cm–3 oder weniger, und reicht stärker bevorzugt von 1·1016 cm–3 bis 5·1016 cm–3. Der bevorzugte Dotierstoffgehalt in den Source- und Drain-Bereichen 5a und 5b reicht von 1·1020 cm–3 bis 3·1020 cm–3. Der bevorzugte Dotierstoffgehalt im P-Typ-Kondensatorelektrodenbereich 8 reicht von 1·1018 cm–3 bis 5·1019 cm–3, und stärker bevorzugt von 1·1018 cm–3 bis 1·1019 cm–3 hinsichtlich der Zuverlässigkeit und der Druckbeständigkeit des Isolationsfilms 9b als Bestandteil des Haltekondensators C.
  • Ein erster Zwischenschichtisolationsfilm 6 wird auf der Gate-Elektrode 4a und der Kondensatorelektrode 9a ausgebildet, wobei eine erste leitende Schicht (im Folgenden als erste Metallschicht bezeichnet), die im Wesentlichen aus Aluminium besteht, auf dem Isolationsfilm 6 ausgebildet wird. Die erste Metallschicht enthält Datenleitungen 7, die in Spaltenrichtung verlaufen (siehe 20), Source-Elektrodenverdrahtungen 7a, die von der Datenleitung 7 ähnlich einem Kamm verlaufen und mit dem Source-Bereich 4a über ein Kontaktloch 6a in leitenden Kontakt kommen, eine Relais-Verdrahtung 10, die mit dem Drain-Bereich 5b über das Kontaktloch 6b und mit der Kondensatorelektrode 9a über ein Kontaktloch 6c in leitenden Kontakt kommt.
  • Der erste Zwischenschichtisolationsfilm 6 wird z. B. durch Abscheiden eines HTO-Films (eines Siliciumoxidfilms, der mittels eines Hochtemperatur-CVD-Prozesses ausgebildet wird) mit einer Dicke von etwa 1.000 Å und Abscheiden eines BSPG-Films (eines Silikatglasfilms, der Bor und Phosphor enthält) mit einer Dicke von etwa 8.000 Å bis 10.000 Å gebildet. Die erste Metallschicht, die die Source-Elektrodenverdrahtung 7a und die Relais-Verdrahtung 10 bildet, weist z. B. eine vierlagige Struktur auf, die aus Ti/TiN/Al/TiN in dieser Reihenfolge von unten besteht.
  • Die untere Ti-Schicht weist eine Dicke von etwa 100 Å bis 600 Å auf, die zweite TiN-Schicht weist eine Dicke von etwa 1.000 Å auf, die dritte Al- Schicht weist eine Dicke von etwa 4.000 Å bis etwa 10.000 Å auf, und die obere TiN-Schicht weist eine Dicke von etwa 300 Å bis 600 Å auf.
  • Ein zweiter Zwischenschichtisolationsfilm 11 wird auf der ersten Metallschicht ausgebildet, wobei eine zweite leitende Schicht (im Folgenden als zweite Metallschicht bezeichnet), die aus Aluminium besteht, auf dem zweiten Zwischenschichtisolationsfilm 11 ausgebildet wird. Die zweite Metallschicht deckt einen Großteil des Pixelbereiches 20 ab und enthält einen Abschirmungsfilm 12 zum Abschirmen des Zwischenraumabschnitts zwischen zwei benachbarten Pixelelektroden 14. Die zweite Metallschicht, den Abschirmungsfilm 12 bildet, wird als Verbindungsverdrahtung 12b (siehe 2) in den Peripherieschaltungen (den Gate-Leitungstreiberschaltungen 22R und 22L, der Vorlade/Test-Schaltung 23, der Bildsignalabtastschaltung 24 und der Datenleitungstreiberschaltung 21) verwendet.
  • Der zweite Zwischenschichtisolationsfilm 11 wird z. B. ausgebildet durch Abscheiden eines Siliciumoxidfilms (im Folgenden als TEOS-Film bezeichnet) mit einer Dicke von etwa 3.000 Å bis 6.000 Å aus Tetraethyl-Orthosilikat (TEOS) mittels eines Plasma-CVD-Prozesses, Abscheiden eines Spin-On-Glass-(SOG)-Films hierauf, Ätzen desselben mittels eines Rückätzprozesses, und Abscheiden eines zweiten TEOS-Films mit einer Dicke von etwa 2.000 Å bis 5.000 Å hierauf.
  • Die zweite Metallschicht, die den Abschirmungsfilm 12 und dergleichen bildet, kann die gleiche Konfiguration wie die erste Metallschicht aufweisen, z. B. eine vierlagige Struktur aus Ti/TiN/Al/TiN, die von unten her ausgebildet wird.
  • Die untere Ti-Schicht weist eine Dicke von etwa 100 Å bis 600 Å auf, die zweite TiN-Schicht weist eine Dicke von etwa 1.000 Å auf, die dritte Al-Schicht weist eine Dicke von etwa 4.000 Å bis etwa 10.000 Å auf, und die obere TiN-Schicht weist eine Dicke von etwa 300 Å bis 600 Å auf.
  • Ein Zapfenloch 12a ist an einer Position des Abschirmungsfilms 12, die der Relais-Verdrahtung 10 entspricht, vorgesehen. Ein dritter Zwischenschichtisolationsfilm 13 wird auf dem Abschirmungsfilm 12 ausgebildet, wobei eine rechteckige Pixelelektrode 14, die im Wesentlichen einem Pixel entspricht, als reflektierende Elektrode auf dem Zwischenschichtisolationsfilm 13 ausgebildet wird. Der dritte Zwischenschichtisolationsfilm kann wie der zweite Zwischenschichtisolationsfilm 11 ausgebildet werden, d. h. durch Abscheiden eines TEOS-Films mit einer Dicke von etwa 3.000 Å bis 6.000 Å, Abscheiden eines SOG-Films hierauf, Ätzen desselben mittels eines Rückätzprozesses, und Abscheiden eines zweiten TEOS-Films mit einer Dicke von etwa 16.000 Å bis 24.000 Å. Alternativ kann der dritte Zwischenschichtisolationsfilm aus nur dem TEOS-Film gebildet werden, anstatt aus dem SOG-Film, der zwischen zwei TEOS-Filmen eingesetzt ist. Die Dicke reicht in diesem Fall vorzugsweise von 16.000 Å bis 24.000 Å. Ein Siliciumnitridfilm kann unter oder auf dem TEOS-Film ausgebildet werden, um die Feuchtigkeitsbeständigkeit zu verbessern. Wenn der Siliciumnitridfilm die obere Schicht ist, wird der TEOS-Film mittels eines CMP-Prozesses eingeebnet, bevor der Siliciumnitridfilm abgeschieden wird, oder der Siliciumnitridfilm wird mittels eines CMP-Prozesses eingeebnet.
  • Ein Kontaktloch 16 wird durch die dritten und zweiten Zwischenschichtisolationsfilme 13 und 11 ausgebildet, so dass es innerhalb der Öffnung 12a des Abschirmungsfilms 12 angeordnet ist. Nachdem das Kontaktloch 16 mit einem Metall mit hohem Schmelzpunkt, wie z. B. Wolfram, mittels eines CVD-Prozesses gefüllt worden ist, werden die Metallschicht mit hohem Schmelzpunkt, die auf dem dritten Zwischenschichtisolationsfilm 13 ausgebildet worden ist, und die vordere Fläche des Zwischenschichtisolationsfilms 13 mittels eines chemomechanischen Polierprozesses (CMP-Prozess) eingeebnet, um eine Spiegeloberfläche auszubilden. Die Restdicke des Zwischenschichtisolationsfilms nach dem Polieren wird so eingestellt, dass sie am dünnsten Abschnitt etwa 4.000 Å bis 10.000 Å beträgt.
  • Als Nächstes wird eine Aluminiumschicht mit einer Dicke von etwa 300 Å bis 5.000 Å mittels eines Niedertemperatur-Sputter-Prozesses ausgebildet, wobei eine rechteckige Pixelelektrode 14 mit einer Seitenlänge von 15 μm bis 20 μm mittels eines Musterungsprozesses ausgebildet wird. Ein Verbindungszapfen (Zwischenschichtleitungsabschnitt) 15, der aus einem Metall mit hohem Schmelzpunkt besteht, verbindet die Relais-Verdrahtung 10 und die Pixelelektrode 14 elektrisch, wobei eine Metallschicht der Abschirmungs schicht 12 übersprungen wird. Der Verbindungszapfen 15 kann mittels Einebnen des dritten Zwischenschichtisolationsfilms 13 mittels eines CMP-Prozesses ausgebildet werden, wobei ein Kontaktloch geschaffen wird, und ein Metall mit hohem Schmelzpunkt wie z. B. Wolfram, darin eingebettet wird. Alternativ kann die Öffnung 12a in der zweiten Metallschicht 12 vergrößert werden, wobei eine zweite Relais-Verdrahtung, die aus einer zweiten Metallschicht 12 besteht und z. B. eine rechteckige Form aufweist, in der Öffnung 12a ausgebildet werden kann, wobei die erste Relais-Verdrahtung 10 und die zweite Relais-Verdrahtung miteinander verbunden werden können, und wobei die zweite Relais-Verdrahtung mit der Pixelelektrode 14 mittels des Verbindungszapfens 15 verbunden werden kann. Ein Passivierungsfilm 17 mit einer Dicke von etwa 500 Å bis 2.000 Å, der aus Siliciumoxid oder dergleichen besteht, wird auf der gesamten Pixelelektrode 14 ausgebildet. Ein Ausrichtungsfilm wird auf dem gesamten Passivierungsfilm 17 ausgebildet und einer Reibebehandlung bei der Herstellung der Flüssigkristalltafel unterworfen. Obwohl in dieser Ausführungsform die Pixelelektrode 14 aus einer dritten leitenden Schicht (im Folgenden als dritte Metallschicht bezeichnet) gebildet wird, kann sie in der oberen Schicht ausgebildet werden, wenn das Substrat mittels eines Prozesses zum Abscheiden mehrerer Metallschichten gebildet wird. Die Pixelelektrode 14 wird in allen Fällen aus der obersten Metallschicht gebildet.
  • Ein Siliciumoxidfilm wird als Passivierungsfilm 17 verwendet, der den Pixelbereich 20 wie oben beschrieben abdeckt, während ein Siliciumnitridfilm mit einer Dicke von etwa 2.000 Å bis 10.000 Å im Peripherieschaltungsbereich, dem Dichtungsbereich und dem Ritzbereich verwendet wird. Ein dielektrischer Spiegelfilm kann auf dem Passivierungsfilm 17 ausgebildet werden.
  • Wie in 1 gezeigt ist, ist der Pixelbereich 20, der einen Großteil der rechteckigen Halbleitervorrichtung 1 belegt, vom Dichtungsbereich 127, der eine Rahmenform aufweist, umgeben. Der Dichtungsbereich 127 bildet einen Grenzbereich zwischen dem Pixelbereich 20 und dem Nicht-Pixelbereich, der nicht den Flüssigkristall enthält (den Peripherieschaltungsbereich, den Anschlussflächenbereich und den Ritzbereich). In dieser Ausführungsform enthält der Dichtungsbereich 127 Teile der Peripherieschaltungen (die Gate- Leitungstreiberschaltungen 22R und 22L, die Vorlade/Test-Schaltung 23 und die Bildsignalabtastschaltung), so dass nur die Datenleitungstreiberschaltung 21 im Außenbereich des Dichtungsbereiches 127 liegt. Selbstverständlich kann auch die Datenleitungstreiberschaltung 21 im Innenbereich des Dichtungsbereiches 127 liegen.
  • Die Querschnittskonfiguration des Dichtungsbereiches 127 in dieser Ausführungsform enthält, wie in 2 gezeigt ist, ein breites kontinuierliches Muster 127a, das aus polykristallinem Silicium oder einem Metallsilicid besteht, welches auf dem Feldoxidfilm 3 ausgebildet und von der Gate-Elektrode 4a getrennt ist, ein breites kontinuierliches unteres Attrappenmuster A, das aus der ersten Metallschicht besteht, und ein isoliertes, breites, kontinuierliches, oberes Attrappenmuster B, das aus der zweiten Metallschicht besteht. Das Muster 127a kann mittels des Prozesses für die Gate-Elektrode 4a ausgebildet werden. Die Attrappenmuster A und B können mittels des Prozesses für die ersten bzw. zweiten Metallschichten ausgebildet werden. Das Oberflächenniveau des dritten Zwischenschichtisolationsfilms 13 wird durch die Dicke, entsprechend der Dicke des Musters 127a und der Attrappenmuster A und B, gleichmäßig angehoben, und ist im Wesentlichen gleich dem Oberflächenniveau des Pixelbereiches und des Peripherieschaltungsbereiches.
  • Der Rand der Datenleitungstreiberschaltung 21, die im Außenbereich des Dichtungsbereiches 127 liegt, und die Ränder der Relais-Anschlussflächen 29R und 29L und der Eingangsanschlussfläche 26, die in den 4 bis 6 und in 9 durch eine Schraffierung gezeigt sind, ausschließlich des Verdrahtungsbereiches bilden einen Attrappenmusterbereich, der elektrisch schwebend oder mittels der Stromquellenspannung festgelegt ist. Die Eingangsanschlussfläche 26 weist in dieser Ausführungsform eine mit der unteren Schicht 26a als erste Metallschicht und der oberen Schicht 26b als zweite Metallschicht gestapelte Struktur auf, wobei die Querschnittskonfiguration des Attrappenmusterbereiches das breite kontinuierliche untere Attrappenmuster A als erste Metallschicht, die auf dem ersten Zwischenschichtisolationsfilm 6 auf dem Feldoxidfilm 3 ausgebildet ist, und das breite kontinuierliche obere Attrappenmuster B als zweite Metallschicht, die auf dem zweiten Zwischenschichtisolationsfilm 11 ausgebildet ist, enthält. Die Attrappenmuster A und B können mittels des Prozesses für die Metallschicht ausgebildet werden. Das Oberflächenniveau des dritten Zwischenschichtisolationsfilms 13 wird um die Dicke entsprechend der Dicken der Attrappenmuster A und B unmittelbar nach der Ausbildung des Films gleichmäßig angehoben, wobei das Niveau unmittelbar oberhalb der Eingangsanschlussfläche 26 im Wesentlichen gleich dem Oberflächenniveau des Pixelbereiches und des Peripherieschaltungsbereiches durch die Anhebungswirkung in den Nachbarbereichen ist.
  • Wie in den 4 und 5 gezeigt ist, liegen isolierte rechteckige Zwischenverdrahtungs-Attrappenmuster M zwischen mehreren Verdrahtungen LOUT, die sich von der Datenleitungstreiberschaltung 21 im Grenzbereich X zwischen der Unterseite des Dichtungsbereiches 127 und der Datenleitungstreiberschaltung 21 erstrecken. Die Zwischenverdrahtungs-Attrappenmuster M werden ebenfalls mittels des Prozesses für die Metallschichten ausgebildet.
  • Bei der Ausbildung der Eingangsanschlussfläche 26 wird die obere Schicht 26b in eine große Öffnung eingebettet, die im zweiten Zwischenschichtisolationsfilm 11 auf der unteren Schicht 26a vorgesehen ist, so dass eine große Vertiefung auf der oberen Schicht 26 ausgebildet wird, wobei der dritte Zwischenschichtisolationsfilm 13 unmittelbar oberhalb der oberen Schicht 26 ebenfalls unvermeidbar eine Vertiefung aufweist. Wenn der Abscheidungsprozess des dritten Zwischenschichtisolationsfilms 13 die Ausbildung des SOG-Films enthält, kann eine Vertiefung auf der oberen Schicht 26 bis zu einem gewissen Ausmaß abgeschwächt werden.
  • Da die Fläche der Eingangsanschlussfläche 26 deutlich größer ist als diejenige des Kontaktloches der Verdrahtungselektrode, kann die Vertiefung auf dem dritten Zwischenschichtisolationsfilm 13 unmittelbar oberhalb der Eingangsanschlussfläche 26 nur durch die zusätzliche Ausbildung des SOG-Films nicht kompensiert werden.
  • 3 ist eine Querschnittsansicht einer weiteren Konfiguration der Eingangsanschlussfläche. Wie in 3 gezeigt ist, wird nach dem Ausbilden mehrerer kleiner Kontaktlöcher auf der unteren Schicht 26a die Anschlussfläche 26' durch Einbetten der oberen Schicht 26b' ausgebildet. Bei einer solchen Konfiguration wird das Absinken des Materials für die obere Schicht 26b' in das Kontaktloch unterdrückt, wobei sich unabhängig feine Vertiefungen bilden; somit wird die Oberfläche der oberen Schicht 26b' abgeflacht. Als Ergebnis wird die Oberfläche des ausgebildeten dritten Zwischenschichtisolationsfilms 13 ohne Wiedergabe der feinen Vertiefungen leicht eingeebnet.
  • In dieser Ausführungsform, die oben beschrieben worden ist, werden breite kontinuierliche Attrappenmusterbereiche (Attrappenmuster A und B) vertikal ausgebildet, so dass die Attrappendichte nahezu 100 % im gesamten Bereich im Außenbereich des Pixelbereiches und des Peripherieschaltungsbereiches erreicht, und somit das Oberflächenniveau des dritten Zwischenschichtisolationsfilms 13 nach der Abscheidung über dem gesamten Substrat im Wesentlichen gleichmäßig ist. Die durchgezogenen Linien in den 2 und 3 zeigen das polierte Oberflächenniveau des dritten Zwischenschichtisolationsfilms 13 nach der CMP-Polierbehandlung. Da die Oberfläche des Zwischenschichtisolationsfilms 13 vor dem Polieren in den Bereichen der Eingangsanschlussflächen 26 und 26' nicht signifikant hoch ist, wird eine gleichmäßige und mäßige Polierrate erreicht, ohne die Eingangsanschlussflächen 26 und 26' freizulegen. Die Zeit für das CMP-Polieren, und somit die Poliertiefe, können im Vergleich zur herkömmlichen Tiefe erhöht werden (etwa 4.000 Å). Ein solcher Vorteil einer gleichmäßigen Polierrate führt zu einer Dickenreduktion des dritten Zwischenschichtisolationsfilms 13 nach dem Polieren. Das Längenverhältnis des Kontaktloches 16, das in der Öffnung 12a des Abschirmu8ngsfilms 12 im Pixelbereich 20 vorgesehen ist, und der Durchmesser des Verbindungszapfens 15 werden reduziert, um die Öffnungsfläche der Öffnung 12a zu reduzieren, was zu verbesserten Abschirmungseigenschaften führt. Eine erhöhte Poliertiefe kann im CMP-Polierprozess ohne Ausbildung des SOG-Films die Tiefenstufe an der Öffnung 12a lindern, welche gebildet wird, wenn der dritte Zwischenschichtisolationsfilm 13 nur aus dem TEOS-Film besteht. Dementsprechend kann der Abscheidungsprozess für den dritten Zwischenschichtisolationsfilm 13 vereinfacht werden, was zu einer verbesserten Produktivität führt.
  • Wie durch die Schraffierung in der ebenen Anordnung der 1 gezeigt ist, liegt der Attrappenmusterbereich in dieser Ausführungsform über nahezu dem gesamten Außenbereich des Dichtungsbereiches 127, ausschließlich der Datenleitungstreiberschaltung 21, der Signalverdrahtung, der elektrischen Stromversorgungsverdrahtung, der Einganganschlussflächen 26 und der Relais-Anschlussflächen 29R und 29L. Wie in den 4 und 5 gezeigt ist, sind das rechteckige Zwischenverdrahtungs-Attrappenmuster M, das zwischen den Verdrahtungen LOUT ausgebildet ist, und die Attrappenmuster NR und NL an den rechten und linken Seiten des Substrats im Zwischenbereich X zwischen der Datenleitungstreiberschaltung 21 (die ein Schieberegister und eine Logikschaltung enthält, die Abtastsignale auf der Grundlage der Ausgabe des Schieberegisters bildet) und dem Dichtungsbereich 127 angeordnet. Der Abstand zwischen einer Verdrahtung LOUT und dem Zwischenverdrahtungs-Attrappenmuster M beträgt etwa 5 μm. Die Ausgangsverdrahtungen LOUT für die Ausgabe der Abtastsignale verlaufen von der Datenleitungstreiberschaltung 21 (dem Schieberegister und der Logikschaltung) zur Bildsignalabtastschaltung 24, so dass das Zwischenverdrahtungs-Attrappenmuster eine regelmäßige Form aufweist. Wie in 6 gezeigt ist, gibt es zwei Typen von Verdrahtungen, die von dem Bereich der Eingangsanschlussflächen 26 zum Innenbereich des Substrats verlaufen, nämlich die Verdrahtungen LIN zum Eingeben von Signalen (DXIN (Datensignale), Stromquelle Vddx und Vssx, Taktsignale und invertierte Taktsignale) in die Datenleitungstreiberschaltung 21, und Verdrahtungen zum Eingeben von Signalen (DXIN (Datensignale), Stromquelle Vddx und Vssx, Taktsignale und invertierte Taktsignale) in die Gate-Leitungstreiberschaltungen 22R und 22L und die Vorlade/Test-Schaltung 23. Somit werden die Verdrahtungen L, die von den Eingangsanschlussflächen 26 in Richtung der Spaltenrichtung (vertikale Richtung in den Zeichnungen) herausgeführt sind, in die Verdrahtungen LIN, die zur Datenleitungstreiberschaltung 21 führen, und die anderen Verdrahtungen im Verdrahtungsbereich in Zeilenrichtung (Querrichtung in der Zeichnung) unterteilt. Somit liegen die Eingangsanschlussflächen 26, mehrere isolierte rechteckige Teilungsattrappenmuster S1 bis S3, die zwischen den Eingangsverdrahtungen ausgebildet sind, und isolierte rechteckige Zwischenverdrahtungs-Attrappenmuster T, die zwischen den Verdrahtungen LIN für die Eingabe in die Datenleitungstreiberschaltung 21 ausgebildet sind, im Zwischenbereich Y zwischen dem Bereich der Eingangsanschlussflächen 26 und der Datenleitungstreiberschaltung 21. In 6 ist die Anzahl der gezeigten Eingangsanschlussflächen 26 reduziert.
  • Die ebene Form jeder Eingangsanschlussfläche 26 enthält einen rechteckigen leitenden Kontaktabschnitt 261 als Hauptabschnitt und einen Verdrahtungsherausführungsabschnitt 262 mit einer geringen Breite, der sich von der rechten und linken Seite des leitenden Kontaktabschnitts 261 zum Innenbereich des Substrats (in Spaltenrichtung) erstreckt. Der Verdrahtungsherausführungsabschnitt 262 jeder Eingangsanschlussfläche 26, die auf der rechten Seite der Mittellinie des Substrats liegt, ist an der linken Seite des leitenden Kontaktabschnitts 261 angeordnet, während der Verdrahtungsherausführungsabschnitt 262 jeder Eingangsanschlussfläche 26, die an der linken Seite der Mittellinie des Substrats liegt, an der rechten Seite des leitenden Kontaktabschnitts 261 angeordnet ist. Die isolierten rechteckigen Teilungsattrappenmuster S2 in Querrichtung sind zwischen den Verdrahtungsherausführungsabschnitten 262 angeordnet. Ferner sind isolierte rechteckige Teilungsattrappenmuster S3 zwischen den Enden der Verdrahtungsherausführungsabschnitte 262 ausgebildet, wobei die Verdrahtungen L aus den Verdrahtungsherausführungsabschnitten 262 herausgeführt sind. Ferner sind isolierte rechteckige Teilungsattrappenmuster S1 neben den Kanten der Eingangsanschlussflächen 26 an der Seite des Substrats ausgebildet.
  • Die Attrappenmuster NR und NL an den linken und rechten Seiten des Substrats erstrecken sich zu der Position der Eingangsanschlussflächen 26, wobei isolierte Teilungsattrappenmuster S2' in den Zwischenräumen neben den Verdrahtungsherausführungsabschnitten 262 der äußersten rechten und linken Eingangsanschlussflächen 26 ausgebildet sind. Die Spitzen der Attrappenmuster NR und NL weisen das gleiche Niveau auf wie die Spitzen der Eingangsanschlussflächen 26, wobei isolierte Teilungsattrappenmuster S0 neben den Spitzen der Attrappenmuster NR und NL an den Ecken des Substrats vorgesehen sind. Die ebenen Formen dieser Teilungsattrappenmuster sind nicht auf rechteckige Formen (einschließlich quadratischer Formen) beschränkt, wobei eine Vielfalt von Formen (dreieckig, vieleckig und gekrümmt) gewählt werden kann. Zum Beispiel können sechseckige Teilungsattrappenmuster angeordnet werden, um eine Wabenform zu bilden.
  • Diese Eingangsanschlussflächen 26 sind mit einer flexiblen Bandverdrahtung 39 mit einem dazwischen befindlichen anisotropischen leitenden Film (ACF) 38 mittels Thermokompressionsverklebung verbunden, wie in 18 gezeigt ist. Die gestrichelten Linien in 6 repräsentieren die Kante des Bereiches, der vom anisotropischen leitenden Film 38 belegt wird. Die flexible Bandverdrahtung 39 enthält, wie in den 7 und 8 gezeigt ist, ein isolierendes flexibles Band 39a und mehrere Streifenleiterdrähte 39b, die darauf aufgeklebt sind. Der anistropische leitende Film 38 ist zwischen der Kante des flexiblen Bandes 39a und der Anordnung der Eingangsanschlussflächen 26 eingesetzt.
  • Der anisotropische leitende Film 38 besteht aus leitenden Partikeln 38a mit einer Partikelgröße von etwa 5 μm bis 10 μm und einem isolierenden Klebstoffharz 38b. Das flexible Band 39a wird so komprimiert, dass die Dicke auf etwa 2 μm bis 10 μm reduziert wird. Da jede Anschlussfläche 26 und der entsprechende Leiterdraht 39b der flexiblen Bandverdrahtung 39 mit komprimierten leitenden Partikeln 38a leitend verbunden sind, welche diskret verteilt sind, weist der anistropische leitende Film 38 eine Leitfähigkeit nur in vertikaler Richtung auf. Auch in den 7 und 8 ist die Anzahl der gezeigten Eingangsanschlussflächen 26 reduziert.
  • Durch Abscheiden von Attrappenmusterbereichen (Attrappenmuster A und B) auf dem Rand der Eingangsanschlussflächen 26 wird das Oberflächenniveau des dritten Zwischenschichtisolationsfilms 13, der auf den Eingangsanschlussflächen 26 ausgebildet wird, nicht nur angehoben, sondern im Wesentlichen gleich demjenigen des Pixelbereichs 20; somit wird die anfängliche Polierrate in dem Bereich der Eingangsanschlussflächen 26 im Polierprozess reduziert, wobei die Eingangsanschlussflächen 26 vor einem Polieren bewahrt werden und eine Verdünnung des dritten Zwischenschichtisolationsfilms 13 erreicht werden kann. Wenn ein Attrappenmusterbereich kontinuierlich um die Eingangsanschlussflächen 26 ausgebildet wird, tritt ein Kurzschluss zwischen den Eingangsanschlussflächen 26 über die leitenden Partikel 38a und das Attrappenmuster nach der Thermokompressionsverklebung des anisotropischen leitenden Films 38 auf.
  • Im Gegensatz hierzu ist in dieser Ausführungsform kein Attrappenmuster zwischen den Eingangsanschlussflächen 26 vorgesehen, so dass ein Nicht-Attrappenmuster E geschaffen wird, wobei die Eingangsanschlussflächen 26 von Teilungsattrappenmustern S1 bis S2 umgeben sind, um einen Kurz schluss zwischen den Eingangsanschlussflächen 26 zu verhindern. Die Abstände zwischen den Eingangsanschlussflächen 26 und den Teilungsattrappenmustern S0 bis S2 und zwischen den individuellen Teilungsattrappenmustern S0 bis S2 sind breiter als der Abstand (etwa 5 μm) zwischen der Verdrahtung L und dem Attrappenmuster S3, um einen Kurzschluss über den anisotropischen leitenden Film 38 zu verhindern.
  • Um das Hervortreten des dritten Zwischenschichtisolationsfilms 13 im Bereich der Eingangsanschlussflächen 26 unmittelbar nach der Filmabscheidung weiter zu verringern, kann ein Attrappenmuster zwischen den Eingangsanschlussflächen 26 ausgebildet werden, wobei das Attrappenmuster zwischen den Eingangsanschlussflächen 26 ebenfalls in Teilungsattrappenmuster unterteilt wird, um einen Kurzschluss zwischen den Eingangsanschlussflächen 26 zu verhindern. Wenn die Anzahl der Teilungsattrappenmuster zunimmt, nimmt die Möglichkeit des Kurzschlusses ab; wenn jedoch die Anzahl zunimmt, wird das Hervortreten der Oberfläche des dritten Zwischenschichtisolationsfilms im Attrappenmusterbereich unmittelbar nach der Filmabscheidung signifikant. Dementsprechend wird vorzugsweise eine gemäßigte Anzahl gewählt. Die ebenen Formen dieser Teilungsattrappenmuster sind nicht auf rechteckige Formen (einschließlich quadratischer Formen) beschränkt, wobei ein Vielfalt von Formen (dreieckig, vieleckig und gekrümmt) gewählt werden kann. Zum Beispiel können sechseckige Teilungsattrappenmuster angeordnet werden, um eine Wabenform zu bilden.
  • 9 ist eine Teildraufsicht des Randes der Relais-Anschlussfläche 29R. Die Relais-Anschlussfläche 29R (29L) ist eine rechteckige Fläche, die mit der Verdrahtung L (zum Zuführen einer Standardspannung für die Umkehrung der Polarität der Eingangsspannung für die Wechselstromansteuerung des Flüssigkristalls) von der äußersten Anschlussfläche 26 neben der Datenleitungstreiberschaltung 26 verbunden ist, und ist mit der Gegenelektrode 33 des Glassubstrats 35 mit einer Silberpaste verbunden. Die Relais-Anschlussfläche 29R (29L) ist von den Attrappenmustern NR und NL umgeben. Als Ergebnis ist das Oberflächenniveau des dritten Zwischenschichtisolationsfilms 13 unmittelbar nach der Filmabscheidung gleichmäßig, wie in den Anschlussflächen 26.
  • In dieser Ausführungsform ist der Abstand zwischen der Relais-Anschlussfläche 29R und dem Attrappenmuster NR z. B. auf 70 μ gesetzt, um einen Kurzschluss selbst dann zu verhindern, wenn die aufgetragene Silberpaste ein wenig hervortritt. Das heißt, der Abstand zwischen der Relais-Anschlussfläche 29R und dem Attrappenmuster NR ist größer als derjenige zwischen der Verdrahtung und dem nächstliegenden Attrappenmuster. Das Attrappenmuster, das die Relais-Anschlussfläche 29R umgibt, kann ein Teilungsattrappenmuster sein.
  • 10 ist eine Umrisszeichnung eines Films, die die Dickenverteilung des dritten Zwischenschichtisolationsfilms 13 nach dem Polieren des Flüssigkristalltafelsubstrats 131 gemäß Ausführungsform 1 zeigt, in der der dritte Zwischenschichtisolationsfilm 13 mit einer Dicke von etwa 24.000 Å ausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms 13 etwa 12.000 Å in der Mitte des Pixelbereiches 20 erreicht. In 24 zeigt ein Graph, der mit den Markierungen Δ dargestellt ist, die Restdickeverteilung der linken Dichtung in vertikaler Richtung längs der Linie a-a' der 10. In 25 zeigt ein Graph, der mit den Markierungen Δ dargestellt ist, die Restdickeverteilung des zentralen Pixels in vertikaler Richtung längs der Linie b-b' der 10. In 26 zeigt ein Graph, der mit den Markierungen Δ dargestellt ist, die Restdickeverteilung der oberen Dichtung in Querrichtung längs der Linie c-c' der 10. In 27 zeigt ein Graph, der mit den Markierungen Δ dargestellt ist, die Restdickeverteilung des zentralen Pixels in Querrichtung längs der Linie d-d' der 10. In 28 zeigt ein Graph, der mit den Markierungen Δ dargestellt ist, die Restdickeverteilung des unteren Dichtungsbereiches in Querrichtung längs der Linie e-e' der 10.
  • Diese Graphen zeigen, dass die maximale Differenz der Dicke zwischen dem Pixelbereich 20 und dem Dichtungsbereich 127 gleich 2.720 Å ist, wobei der Abstand zwischen den Umrisslinien (entsprechend einer Differenz von 1.000 Å in der Dicke) beträchtlich größer ist als diejenige in 23. Die Flachheit des Pixelbereiches 20 wird um einen Faktor 2 oder mehr verbessert.
  • Die maximale Differenz der Dicke wird über dem gesamten Substrat (Chip) auf etwa 2.910 Å reduziert. Die Abschrägung des vertieften Zentralabschnitts der Oberseite des Dichtungsbereiche 127 wird auf etwa die Hälfte oder weniger reduziert, wobei die Abschrägung des vertieften Zentralabschnitts der Unterseite des Dichtungsbereiches 127 auf etwa ein Viertel oder weniger reduziert wird. Die rechten und linken Seiten des Dichtungsbereiches 127 weisen minimale Dicken in den oberen Ecken auf, so dass der zentrale Vorsprung verhindert wird, wobei die Abschrägung auf ein Viertel oder weniger reduziert wird. Die breitenkontinuierlichen Attrappenmusterbereiche (Attrappenmuster A und B) bewirken eine solche signifikante Verbesserung in nahezu dem gesamten Außenbereich des Pixelbereiches 20 und des Peripherieschaltungsbereiches.
  • Die maximale Differenz der Dicke wird vorzugsweise auf 1.000 Å oder weniger im Pixelbereich 20 reduziert. In der Dickeverteilung des Pixelbereiches 20 entspricht die vertikale Linie in der Pixelmitte der Muldenlinie der Dicke, wobei der Zentralbereich der Eingangsanschlussflächen 26 der maximalen Dicke (etwa 14.500 Å) entspricht. Dies deutet ein unzureichendes Polieren im Bereich der Eingangsanschlussflächen 26 an, im Gegensatz zum herkömmlichen Fall in 23.
  • [Ausführungsform 2]
  • 11 ist eine Teildraufsicht des Vier-Ecken-Abschnitts des Dichtungsbereiches in einem reflektierenden Flüssigkristalltafelsubstrat gemäß Ausführungsform 2 der vorliegenden Erfindung. 12 ist eine Querschnittsansicht längs der Linie C-C' in 11. In 11 repräsentieren Bereiche mit gepunkteten Mustern die erste Metallschicht, während Bereiche mit einer Schraffierung die zweite Metallschicht repräsentieren, wobei die dritte Metallschicht nicht gezeigt ist. Andere Konfigurationen außer denjenigen, die im Folgenden beschrieben werden, sind die gleichen wie diejenigen des reflektierenden Flüssigkristalltafelsubstrats gemäß der Ausführungsform 1.
  • Das reflektierende Flüssigkristalltafelsubstrat 231 weist im Wesentlichen die gleiche Konfiguration auf wie das reflektierende Flüssigkristalltafelsubstrat 131 gemäß der Ausführungsform 1. Der Pixelbereich 20 ist vom Dichtungsbereich 127 der isolierten breitenkontinuierlichen Attrappenmusterbereiche (dem Attrappenmuster A der ersten Metallschicht und dem Attrappenmuster B der zweiten Metallschicht) umgeben. Die Eingangsanschlussflächen 26, die Relais-Anschlussflächen 29R und 29L und die Datenleitungstreiberschaltungen 21 sind ebenfalls von breitenkontinuierlichen Attrappenmusterbereichen (dem Attrappenmuster A der ersten Metallschicht und dem Attrappenmuster B der zweiten Metallschicht) umgeben. Abweichend von den breitenkontinuierlichen Attrappenmustern, wie z. B. den Attrappenmustern A, die zwischen den Verdrahtungen LOUT an der Dichtungsseite in der Ausführungsform 1 liegen, in einem rechteckigen Bereich am Vier-Ecken-Dichtungsabschnitt 127C des Dichtungsbereiches 127 bildet das Attrappenmuster der ersten Metallschicht eine Gruppe, die mehrere unabhängige Teilungsmuster enthält. Genauer sind mehrere rechteckige Teilungsmuster a, die jeweils eine verschiedene Fläche aufweisen, separat in vertikaler Richtung und in Querrichtung angeordnet und weisen eine Musterdichte von 50 % oder weniger auf. Die Teilungsmuster a weisen voneinander verschiedene Flächen auf, die kleiner sind als diejenigen der Anschlussflächen 26. Das Attrappenmuster B' der zweiten Metallschicht am Vier-Ecken-Dichtungsabschnitt 127C weist eine rechteckige breitenkontinuierliche Oberfläche auf. Wie mit der gestrichelten Linie in 12 gezeigt ist, weist als Ergebnis die unpolierte Oberfläche des dritten Zwischenschichtisolationsfilms 13 am Vier-Ecken-Dichtungsabschnitt 127C eine Unebenheit auf, die die Unebenheit der Teilungsattrappenmuster a wiederspiegelt.
  • In der CMP-Behandlung der Oberfläche des dritten Zwischenschichtisolationsfilms 13 auf dem Substrat, das mit den Teilungsattrappenmustern a mit einer geringen Dichteverteilung am Vier-Ecken-Dichtungsabschnitt 127 versehen ist, weist der Vier-Ecken-Dichtungsabschnitt 127C eine höhere anfängliche Polierrate auf als die Seite des Dichtungsbereiches 127 mit sanfter Unebenheit. Somit wird die Polierrate des Dichtungsbereiches 127, die von vier Einheiten am Vier-Ecken-Dichtungsabschnitt 127C umgeben ist, an diejenige des inneren Bereiches während des Polierens angeglichen, wobei die Differenz der Restdicke zwischen dem Pixelbereich 20 und dem Dichtungsbereich 127 verringert wird. Insbesondere ist es wichtig, im Voraus den rechten und linken Ecken der Unterseite des Dichtungsbereiches 127 zwischen dem Eckabschnitt 127a der vier Einheiten eine Unebenheit zu verleihen.
  • Wenn die Teilungsattrappenmuster a im Wesentlichen die gleiche Fläche aufweisen und gleichmäßig oder zufällig am Vier-Ecken-Dichtungsabschnitt 127C verteilt sind, verursacht eine verringerte Musterdichte (ein verringertes Verhältnis der Gesamtattrappenmusterfläche pro Einheitsfläche) größere Abstände zwischen den Attrappenmustern a, so dass die Attrappenmuster a eine kleine Verteilungsdichte aufweisen. Als Ergebnis ist die anfängliche Polierrate des dritten Zwischenschichtisolationsfilms 13 höher als diejenige des Randes des Vier-Ecken-Dichtungsabschnitts 127C, wobei zuerst eine abgeschrägte Oberfläche am Rand des Vier-Ecken-Dichtungsabschnitts 127C ausgebildet wird, und wobei sich die abgeschrägte Oberfläche allmählich in Richtung zum Inneren während des Polierens ausbreitet. Wenn die Musterdichte gleich ist, während die Anzahl der Teilungsattrappenmuster a reduziert wird und während die Fläche der Teilungsattrappenmuster a erhöht wird, stehen diese hervor und weisen größere anfängliche Polierraten auf. Die Grenze des Vier-Ecken-Dichtungsabschnitts 127C bildet schnell eine abgeschrägte Oberfläche, wobei sich die abgeschrägte Oberfläche allmählich in Richtung zum Inneren während des Polierens ausbreitet, wie im obigen Fall. Da eine Attrappenmusterverteilung, die bewirkt, dass die anfängliche Polierrate der Vier-Ecken-Dichtungsabschnitte 127C im Vergleich zu dessen Rand ansteigt, in dieser Ausführungsform vorgesehen ist, wird die Restdicke durch die Restdicke des Vier-Ecken-Dichtungsabschnitts 127C als Standarddicke beeinflusst, und kann somit leicht am Rand des Dichtungsbereiches 127, der vom Vier-Ecken-Dichtungsabschnitt 127C der vier Ecken und dem Pixelbereich 20 umgeben ist, angeglichen werden. Dementsprechend werden der Dichtungsbereich 127 und der Pixelbereich 120 abgeflacht oder eingeebnet.
  • Wie in 11 gezeigt ist, sind im Vier-Ecken-Dichtungsabschnitt 127C mehrere rechteckige Teilungsattrappenmuster a in vertikaler Richtung an den rechten und linken Seiten des Dichtungsbereiches angeordnet, wobei mehrere rechteckige Teilungsattrappenmuster a in Querrichtung an den oberen und unteren Seiten des Dichtungsbereiches angeordnet sind. Es wird angenommen, dass jedes vertikale rechteckige Teilungsattrappenmuster a mit der höchsten anfänglichen Polierrate an den Längsseiten (vertikale Seiten) zur Einebnung der vertikalen Richtung des Dichtungsbereiches beiträgt, während jedes querverlaufende rechteckige Teilungsattrappenmuster a mit der höchsten anfänglichen Polierrate an den Längsseiten (Querseiten) zur Einebnung der Querrichtung des Dichtungsbereiches beiträgt. In dieser Ausführungsform sind die vertikalen rechteckigen Teilungsattrappenmuster a nicht neben den oberen und unteren Seiten des Dichtungsabschnitts angeordnet und die querverlaufenden rechteckigen Teilungsattrappenmuster a nicht neben den rechten und linken Seiten des Dichtungsabschnitts angeordnet. Statt dessen sind die vertikalen rechteckigen Teilungsattrappenmuster a neben den rechten und linken Seiten des Dichtungsabschnitts angeordnet, während die querverlaufenden rechteckigen Teilungsattrappenmuster a nahe den oberen und unteren Seiten des Dichtungsabschnitts angeordnet sind. Als Ergebnis wird eine hohe anfängliche Polierrate am Vier-Ecken-Dichtungsabschnitt 127C durch die hohen anfänglichen Polierraten dieser Attrappenmuster in vertikalen und querverlaufenden Richtungen erreicht.
  • Eine Modifikation der Formen, der Anordnung und der Musterdichte der Teilungsattrappenmuster a verbessert die Einebnung des Dichtungsbereiches 127 und des inneren Bereiches weiter.
  • Wenn der Vier-Ecken-Dichtungsabschnitt 127C kein Attrappenmuster (eine Musterdichte von 0) aufweist, wird der Rand sicher poliert, um in der Anfangsphase des Polierens eine abgeschrägte Oberfläche zu bilden, da die Ecke ausgehängt von ihrem Rand vertieft ist und der Randabschnitt hervorsteht. Die abgeschrägte Oberfläche breitet sich allmählich in Richtung zum inneren Bereich aus. Als Ergebnis werden der Pixelbereich 20 und der Dichtungsbereich vollständig abgeflacht oder eingeebnet.
  • 13 ist eine Umrisszeichnung des Films, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms 13 nach dem Polieren des Flüssigkristalltafelsubstrats 231 gemäß der Ausführungsform 2 zeigt, in welcher der dritte Zwischenschichtisolationsfilm 13 mit einer Dicke von etwa 24.000 Å ausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms 13 etwa 12.000 Å in der Mitte des Pixelbereiches 20 erreicht. In 24 zeigt ein Graph, der durch Markierungen ⎕ dargestellt ist, die Restdickeverteilung der linken Dichtung in vertikaler Richtung längs der Linie a-a' der 13. In 25 zeigt ein Graph, der mit den Markierungen ⎕ dargestellt ist, die Restdickeverteilung des zentralen Pixels in vertikaler Richtung längs der Linie b-b' der 13. In 26 zeigt ein Graph, der mit den Markierungen ⎕ dargestellt ist, die Restdickeverteilung der oberen Dichtung in Querrichtung längs der Linie c-c' der 13. In 27 zeigt ein Graph, der mit den Markierungen ⎕ dargestellt ist, die Restdickeverteilung des zentralen Pixels in Querrichtung längs der Linie d-d' der 13. In 28 zeigt ein Graph, der mit den Markierungen ⎕ dargestellt ist, die Restdickeverteilung des unteren Dichtungsbereiches in Querrichtung längs der Linie e-e' der 13.
  • Diese Graphen zeigen, dass die maximale Differenz der Dicke zwischen dem Pixelbereich 20 und dem Dichtungsbereich 127 gleich 1.380 Å ist, und der Abstand zwischen den Umrisslinien (entsprechend einer Differenz von 1.000 Å in der Dicke) größer ist als derjenige in 10. Die Flachheit des Pixelbereiches 20 wird um einen Faktor 2 oder mehr im Vergleich zur Ausführungsform 1 verbessert. Die maximale Differenz der Dicke beträgt etwa 2.500 Å über dem gesamten Substrat (Chip), da der Bereich der Eingangsanschlussflächen 26 einschließlich der breitenkontinuierlichen Attrappenmuster in ausreichender Weise poliert wird und immer noch eine große Dicke aufweist. Die Abschrägung des vertieften Zentralabschnitts der Oberseite des Dichtungsbereiches 127 wird auf etwa die Hälfte oder weniger im Vergleich zu derjenigen der Ausführungsform 1 reduziert. Die rechten und linken Seiten des Dichtungsbereiches 127 werden wesentlich abgeflacht, da Attrappenmuster mit einer geringen Musterdichte an den unteren rechten und linken Ecken des Dichtungsbereiches 127 das Polieren fördern.
  • Wie in 13 gezeigt ist, weist jedoch der Dichtungsbereich immer noch eine große Dicke am Rand der unteren rechten und linken Ecken auf, so dass die maximale Differenz der Dicke im Pixelbereich 20 und des Dichtungsbereiches 127 nicht kleiner als 100 Å ist. Wenn der Vier-Ecken-Dichtungsabschnitt 127C kein Attrappenmuster a (eine Musterdichte von 0) aufweist, wird der innere Pixelbereich 127 weiter abgeflacht oder eingeebnet, jedoch kann der Rand des Vier-Ecken-Dichtungsabschnitts 127C eine steile Abschrägung aufweisen. Die Attrappenmuster a können so ausgebildet sein, dass die Musterdichte von den unteren rechten und linken Ecken 127C zu den oberen Positionen der rechten und linken Seiten oder zum Zentralabschnitt der Unterseite abnimmt. In einem solchen Fall können der Pixelbereich 20 und der Dichtungsbereich 127 weiter abgeflacht oder eingeebnet werden.
  • [Ausführungsform 3]
  • 14 ist eine Teildraufsicht des Vier-Ecken-Abschnitts des Dichtungsbereiches in einem reflektierenden Flüssigkristalltafelsubstrat gemäß Ausführungsform 3 der vorliegenden Erfindung. 15 ist eine Querschnittsansicht längs der Linie C-C' in 14. In 14 repräsentieren Bereiche mit gepunkteten Mustern die erste Metallschicht und Bereiche mit einer Schraffierung die zweite Metallschicht, während die dritte Metallschicht nicht gezeigt ist. Andere Konfigurationen als diejenigen, die im Folgenden beschrieben werden, sind die gleichen wie diejenigen des reflektierenden Flüssigkristalltafelsubstrats gemäß Ausführungsform 1.
  • Das reflektierende Flüssigkristalltafelsubstrat 331 in dieser Ausführungsform weist unebene Pseudopixelmuster P als eine Matrix von Attrappenmustern (zweidimensional wiederholtes Muster) auf, die über dem Dichtungsbereich 227 liegen, der den Pixelbereich 20 und dessen Außenbereich umgibt. Die unebenen Pseudopixelmuster P erstrecken sich vertikal und horizontal bis zu den Rändern der Datenleitungstreiberschaltung 21, der Relais-Anschlussflächen 29R und 29L und der Eingangsanschlussflächen 26. Jedes unebene Pseudopixelmuster P erzeugt ein unebenes Muster, das dem Pixelmuster ähnelt und ein Volumen ähnlich demjenigen jedes Pixel im Pixelbereich 20 aufweist, auf dem dritten Zwischenschichtisolationsfilm 13.
  • In dieser Ausführungsform enthält jedes unebene Pseudopixelmuster Pseudo-Gate-Leitungen 4P der ersten Metallschicht mit im Wesentlichen der gleichen Breite wie die Gate-Leitungen 4, die auf der untersten Schicht des Pixels liegen; Datenleitungen 7 der ersten Metallschicht des Pixels; Pseudodatenleitungen 7P der ersten Metallschicht mit im Wesentlichen der gleichen Breite wie die Source-Elektrodenverdrahtungen 7a und die Relais-Verdrahtungen 10; Pseudo-Source-Elektrodenverdrahtungen 7aP ; Pseudo-Relais-Verdrahtungen 10P , und breite Pseudoabschirmungsfilme 12P der zweiten Metallschicht, die den Abschirmungsfilm 12 der zweiten Metallschicht im Pixelabschnitt nachahmen. Die Musterdichte der unteren Schichtverdrahtungen und der ersten Metallschicht beträgt etwa 25 % in jedem Pixel, so dass die Musterdichte der unebenen Pseudopixelmuster P, die aus den ersten und zweiten Metallschichten bestehen, im Wesentlichen auf den gleichen Wert festgelegt ist.
  • Am Rand der oberen und unteren Dichtungsbereiche (Seiten) 227 und des Randbereiches X' wird die Signalverdrahtung LOUT der ersten Metallschicht von der Datenleitungstreiberschaltung 21 zur Pixelsignalabtastschaltung 24 als Pseudodatenleitung 7P verwendet. Die Pseudo-Gate-Leitung 4P' der ersten Metallschicht und die Pseudo-Source-Elektrodenverdrahtung 7aP' sind nicht mit der Pseudodatenleitung 7P verbunden.
  • Die unebenen Pseudopixelmuster P sind vertikal und horizontal auf dem Substrat wiederholt, jedoch ist die Matrix der unebenen Pseudopixelmuster P leicht verschieden von der Matrix des Pixelbereiches 20 in dieser Ausführungsform. Die Matrizen der unebenen Pseudopixelmuster P und des Pixelbereiches 20 können durch Ändern des Aufbaus der Vorrichtungen im Peripherieschaltungsbereich, wie z. B. der Datenleitungstreiberschaltung 21, der Pixelsignalabtastschaltung 24 und der Gate-Leitungstreiberschaltungen 22R und 22L, und des Aufbaus der Signalverdrahtungen LOUT vereinheitlicht werden.
  • Auf dem Substrat 331, das mit den unebenen Pseudopixelmustern P versehen ist, werden unebene Oberflächenmuster ähnlich den unebenen Pixelmustern periodisch über der Oberfläche eines Bereiches des dritten Zwischenschichtisolationsfilms 13 mit Ausnahme des Pixelbereiches 20 vor der CMP-Behandlung angeordnet. Dementsprechend wird die Polierrate über dem gesamten Substrat 331 ausgehend von der anfänglichen Polierphase vereinheitlicht, wobei wenigstens der Pixelbereich 20 und der Dichtungsbereich 227 mit hoher Genauigkeit abgeflacht oder eingeebnet werden können.
  • 16 ist eine Umrisszeichnung des Films, die die Dickeverteilung des dritten Zwischenschichtisolationsfilms 13 nach dem Polieren des Flüssigkristalltafelsubstrats 331 gemäß der Ausführungsform 3 zeigt, in welcher der dritte Zwischenschichtisolationsfilm 13 mit einer Dicke von etwa 24.000 Å ausgebildet wird und anschließend der CMP-Behandlung unterworfen wird, bis die Restdicke des dritten Zwischenschichtisolationsfilms 13 etwa 12.000 Å in der Mitte des Pixelbereiches 20 erreicht. In 24 zeigt ein Graph, der durch Markierungen O dargestellt ist, die Restdickeverteilung der linken Dichtung in vertikaler Richtung längs der Linie a-a' der 16. In 25 zeigt ein Graph, der mit den Markierungen O dargestellt ist, die Restdickeverteilung des zentralen Pixels in vertikaler Richtung längs der Linie b-b' der 16. In 26 zeigt ein Graph, der mit den Markierungen O dargestellt ist, die Restdickeverteilung der oberen Dichtung in Querrichtung längs der Linie c-c' der 16. In 27 zeigt ein Graph, der mit den Markierungen O dargestellt ist, die Restdickeverteilung des zentralen Pixels in Querrichtung längs der Linie d-d' der 16. In 28 zeigt ein Graph, der mit den Markierungen O dargestellt ist, die Restdickeverteilung des unteren Dichtungsbereiches in Querrichtung längs der Linie e-e' der 16.
  • Diese Graphen zeigen, dass die maximale Differenz der Dicke zwischen dem Pixelbereich 20 und dem Dichtungsbereich 127 (einschließlich des Vier-Ecken-Dichtungsabschnitts 227C) etwa gleich 850 Å ist, wobei die maximale Differenz der Dicke über dem gesamten Substrat etwa gleich 950 Å ist. Der Pixelbereich 20 und der Dichtungsbereich 227 werden in zufriedenstellender Weise eingeebnet. Obwohl der Randbereich der Eingangsanschlussflächen 26 ein leicht unzureichendes Polieren aufweist, wird der Bereich weiter eingeebnet, indem die Musterdichte der unebenen Pseudopixelmuster P reduziert wird.
  • Die Elemente, die das unebene Oberflächenmuster auf dem Pixelbereich bilden, enthalten die zwei Öffnungen, die im Feldoxidfilm vorgesehen sind, die Gate-Leitungen 4 der unteren Schicht, die Datenleitungen 7 der ersten Metallschicht, die Source-Elektrodenverdrahtungen 7a, die Relais-Elektroden 10, den Abschirmungsfilm 12 der zweiten Metallschicht und das Zapfenloch 12a. Obwohl in dieser Ausführungsform die Pseudo-Gate-Leitung 4P der ersten Metallschicht die Gate-Leitung 4 der unteren Schicht nachahmt, kann die Pseudo-Gate-Leitung 4P auf der unteren Verdrahtungsschicht ausgebildet werden. Ferner kann jedes Segment des unebenen Pseudopixelmusters P Pseudoöffnungen enthalten, die die zwei im Feldoxidfilm 3 vorgesehenen Öffnungen nachahmen, sowie ein Pseudozapfenloch, das das Zapfenloch 12a nachahmt. Die unebenen Pseudopixelmuster, die das Pixelmuster signifikant nachbilden, kann am Rand des Pixelbereiches 2 mit dem gleichen Prozess ohne zusätzliche Schritte ausgebildet werden, wobei der Pixelbereich 20 und der Dichtungsbereich 227 weiter eingeebnet werden können.
  • In der Anfangsphase in der CMP-Behandlung wird ein dichter vorstehender Abschnitt der Oberfläche kaum poliert, während ein spärlich hervorstehender Abschnitt mit Leichtigkeit poliert wird, da isolierte Vorsprünge schnell poliert werden. Wenn es zwei Bereiche gibt, d. h. einen dichten Bereich, in dem dichte Vorsprünge zufällig verteilt sind, und einen spärlichen Bereich, in dem spärliche Vorsprünge zufällig verteilt sind, wobei beide Vorsprünge im Wesentlichen die gleiche Abmessung aufweisen, hat der spärliche Bereich eine höhere anfängliche Polierrate, so dass über diesen Bereichen nach dem Polieren eine abgeschrägte Oberfläche ausgebildet wird. Der spärliche Bereich weist als Ergebnis eine geringe Musterdichte auf. Andererseits weist der Vorsprung (Inseln) mit einer kleinen Oberfläche eine höhere anfängliche Polierrate auf, sobald die zu polierende Oberfläche eine gleichmäßige Musterdichte aufweist, da der Umfang der Insel relativ zur Fläche der Insel groß ist. Ein Bereich, in welchem Vorsprünge mit einer großen Fläche dicht zufällig verteilt sind, wird in der anfänglichen Polierphase kaum poliert. Ein repräsentatives Beispiel ist ein breites kontinuierliches Muster, das den gesamten Bereich abdeckt. Im Gegensatz hierzu kann ein Bereich, in dem Vorsprünge mit kleinen Flächen spärlich zufällig verteilt sind, in der anfänglichen Polierphase leicht poliert werden. Ein repräsentatives Beispiel ist ein Bereich ohne Vorsprünge (ohne Attrappenmuster). Es wird angenommen, dass ein Bereich, in dem Vorsprünge mit großen Flächen spärlich zufällig verteilt sind, und ein Bereich, in dem Vorsprünge mit kleinen Flächen dicht zufällig verteilt sind, mittlere Polierraten zwischen der maximalen Rate und der minimalen Rate in der anfänglichen Polierphase aufweisen; es ist jedoch nicht bekannt, welcher eine höhere anfängliche Polierrate aufweist, da die Polierrate von der Polierlösung und anderen Parametern einschließlich der Regelmäßigkeit der Verteilung sowie der Form, der Anordnung und der Position der Vorsprünge abhängt. Die Polierlösung weist vermutlich eine regelmäßige Strömungsverteilung aufgrund einer regelmäßigen Erhebungsverteilung im Pixelbereich 20 während der CMP-Behandlung auf; somit ist ein Mittel zum Erreichen einer ähnlichen Strömungsverteilung für die Nicht-Pixelbereiche erforderlich.
  • Da innerhalb der Chipabmessungen des reflektierenden Flüssigkristalltafelsubstrats die Eingangsanschlussflächen 26 als die größten Vorsprünge und hinsichtlich ihrer eindimensionalen Anordnungsausdehnung als spärlich verteilt betrachtet werden, weist der Bereich, der die Eingangsanschlussflächen 26 enthält, die maximale Polierrate auf. Der Pixelbereich 20 weist jedoch eine räumliche Periodizität in der Konfiguration einer Matrix der unebenen Pixelmuster auf. Als Ergebnis weist der Pixelbereich 20 eine hierarchische Regelmäßigkeit auf, die zwei verschiedene Niveaus an Regelmäßigkeit enthält, d. h. eine Regelmäßigkeit höherer Ordnung der räumlichen Periodizität in den unebenen Pixelmustern und eine Regelmäßigkeit niedriger Ordnung innerhalb eines unebenen Pixelmusters. Das unebene Pixelmuster weist eine hierarchische Struktur auf, die eine Verteilung von verschiedenen grundsätzlichen (primären), mikroskopisch unebenen Abschnitten umfasst, die durch feine Leitungen mit einer Breite von 1.000 Å bis 10.000 Å (zwei Öffnungen im Feldoxidfilm 3, die Gate-Leitung 4 der unteren Verdrahtungsschicht, die Datenleitung 7 der ersten Metallschicht, die Source-Elektrodenverdrahtung 7a, die Relais-Elektrodenverdrahtung 10 und den Abschirmungsfilm 12 sowie das Zapfenloch 12a der zweiten Metallschicht) und verdichtete unebene Abschnitte (zweite unebene Abschnitte), die durch die Unregelmäßigkeit der grundlegenden unebenen Abschnitte im Pixel hervorgerufen werden, repräsentiert werden. Das unebene Pseudopixelmuster P ahmt in dieser Ausführungsform einen makroskopisch verdichteten unebenen Abschnitt nach, der nur die Pseudo-Gate-Leitung 4P , die Pseudodatenleitung 7P , die Pseudo-Source-Elektrode 7aP und die Pseudo-Relais-Verdrahtung 10P anstelle des grundsätzlichen unebenen Abschnitts enthält. Der verdichtete unebene Abschnitt wird in dieser Ausführungsform als ein Überlappungsabschnitt der Gate-Leitung 4 und der Datenleitung 7 und Überlappungsabschnitt der Kondensatorelektrode 9a und der Relais-Verdrahtung 10 betrachtet. Dementsprechend enthält das unebene Pseudopixelmuster P vorzugsweise die Pseudo-Gate-Leitung 4P , die Pseudodatenleitung 7P und die Pseudo-Relais-Verdrahtung 10P . Ein typischer unebener Abschnitt kann als ein Element des unebenen Pseudopixelmusters P verwendet werden. Es ist nicht notwendig, dass die Position eines typischen unebenen Abschnitts im unebenen Pseudopixelmuster P exakt der Position eines typischen unebenen Abschnitts im wirklichen Pixel entspricht.
  • Unter der Annahme, dass das unebene Pixelmuster eine dritte oder weitere hierarchische Konfiguration aufweist, ist es notwendig, dass der grundsätzliche unebene Abschnitt genau repliziert wird und somit die Nachahmung des unebenen Abschnitts zweiter oder dritter Ordnung ausreichen brauchbar ist. Wenn die hierarchische Konfiguration im unebenen Pixelmuster nicht klargestellt wird, hat ein unebenes Pseudopixelmuster P, das die exakte Kopie des grundsätzlichen unebenen Abschnitts ist, den Vorteil einer vereinfachten Maskengestaltung. Für eine hochgenaue Einebnung mit einer maximalen Dickedifferenz von weniger als 1.000 Å ist das unebene Pseudopixelmuster P vorzugsweise die exakte Kopie des grundsätzlichen unebenen Abschnitts.
  • Das Flüssigkristalltafelsubstrat in dieser Ausführungsform ist für die Verwendung in der reflektierenden Flüssigkristalltafel geeignet, und ist ferner auf Lichtventile für Flüssigkristallprojektoren; tragbare Informationsverarbeitungsmaschinen, die Armbanduhrtyp-Elektronikvorrichtungen, Wortprozessoren und Personalcomputer enthalten, und Anzeigen für tragbare Telephone und andere elektronische Geräte anwendbar.
  • Im Flüssigkristalltafelsubstrat in dieser Ausführungsform werden Schaltelemente auf der Hauptoberfläche eines Halbleitersubstrats hergestellt. Isolierende Substrate, wie z. B. Glassubstrate und Quarzsubstrate, können ebenfalls anstelle von Halbleitersubstraten verwendet werden. Die vorliegende Erfindung ist auch auf die Ausbildung von Dünnschichttransistoren (TFTs) auf einem isolierenden Substrat als Schaltvorrichtung anwendbar.
  • Ferner ist die vorliegende Erfindung auf andere flache Anzeigetafelsubstrate als Flüssigkristalltafelsubstrate anwendbar.
  • Wie oben beschrieben worden ist, ist in der vorliegenden Erfindung kein Attrappenmuster im unbenutzten Raum des Pixelbereiches ausgebildet, wobei ein Attrappenmuster zum Anheben des Niveaus des oberen Zwischenschichtisolationsfilms, der dem Polieren unterworfen wird, unter Verwendung der leitenden Schicht ausgebildet wird, die im gesamten Nicht-Pixelbereich im Voraus ausgebildet wird. Wenn ein Attrappenmuster im Pixelbereich ausgebildet wird, sind zusätzliche Abscheidungsschritte zum Abscheiden einer mittleren leitenden Schicht und eines Zwischenschichtisolationsfilms zum Anheben des Niveaus nötig. Wenn die Oberflächenerhebung des Zwischenschichtisolationsfilms vor dem Polieren verringert wird, nimmt die anfängliche Polierrate unerwünscht ab, wobei eine Spiegeleinebnung des Zwischenschichtisolationsfilms eine lange Polierzeit und eine große Menge an Polierlösung erfordert. Die vorliegende Erfindung kann diese Probleme lösen und hat folgende Vorteile.
    • (1) Wenn ein Attrappenmuster einer einzelnen oder mehrerer Schichten nahe der Anschlussfläche (Anschlussfeld) vorgesehen ist, ist das Oberflächenniveau (Oberflächenebene) des oberen Zwischenschichtisolationsfilms nahe der Anschlussfläche im Wesentlichen gleich dem Oberflächenniveau im Pixelbereich. Da das Oberflächenniveau insgesamt geglättet wird, wird über der gesamten Oberfläche eine gleichmäßige Polierrate erreicht. Dementsprechend verbessert die vorliegende Erfindung das übermäßige Polieren am Anschlussflächenabschnitt, was bei herkömmlich geformten Oberflächen mit ungleichmäßigen Oberflächenniveaus nicht gelöst worden war, so dass die darunterliegende Schicht am Anschlussflächenabschnitt durch das Polieren nicht freigelegt wird. Ein solcher Vorteil ist nützlich für die Spiegeleinebnung der Oberfläche im Pixelbereich, wobei eine Verdünnung des Zwischenschichtisolationsfilms vor dem Polieren erreicht wird. Die Verdünnung verbessert das Längenverhältnis des Kontaktloches der leitenden Zwischenschicht im Pixelbereich und kann somit eine Öffnung mit einem kleineren Durchmesser bilden, wobei das Kontaktloch einen kleineren Durchmesser aufweist. Die Abschirmungswirkung wird somit verbessert, was zu einer Verbesserung der Schaltelemente führt. Selbstverständlich ist kein zusätzlicher Filmabscheidungsschritt erforderlich. Wenn ein leitendes Attrappenmuster nahe den Anschlussflächen außerhalb des Pixelbereiches liegt, dient das Attrappenmuster als Abschirmungsfilm, so dass es das Eindringen von Streulicht von außerhalb des Pixelbereiches in den Pixelbereich auf dem Substrat verhindert, was zu einem verringerten Photostromfluss und zu einem verbesserten Schaltelement führt.
    • (2) Wenn ein Attrappenmuster, das nahe den Eingangsanschlussflächen angeordnet ist, in mehrere Teilungsattrappenmuster unterteilt ist, wird ein gleichmäßiges Oberflächenniveau des Zwischenschichtisolationsfilms unmittelbar nach der Abscheidung erreicht, wobei ein Kurzschluss zwischen zwei benachbarten Eingangsanschlussflächen verhindert werden kann.
    • (3) Wenn ein Nicht-Attrappenmusterbereich zwischen zwei benachbarten Eingangsanschlussflächen vorgesehen ist, kann ein Kurzschluss zwischen den zwei benachbarten Eingangsanschlussflächen sicher verhindert werden.
    • (4) Wenn der Abstand zwischen einer Eingangsanschlussfläche und einem Teilungsattrappenmuster, das nahe der Eingangsanschlussfläche vorgesehen ist, größer als der Abstand zwischen einer Verdrahtung und einem Attrappenmuster nahe der Verdrahtung ist, tritt kaum eine Überbrückung mittels leitender Partikel in einem anisotropischen leitenden Film zwischen der Eingangsanschlussfläche und dem Teilungsattrappenmuster auf, wobei somit ein Kurzschluss noch effektiver verhindert werden kann.
    • (5) Wenn der Abstand zwischen einer Relais-Anschlussfläche und einem Teilungsattrappenmuster, das nahe der Relais-Anschlussfläche vorgesehen ist, größer als der Abstand zwischen einer Verdrahtung und einem Attrappenmuster nahe der Verdrahtung ist, verursacht die Silberpaste auf der Relais-Anschlussfläche keinen Kurzschluss zu dem Attrappenmuster nahe der Relais-Anschlussfläche, selbst wenn die Silberpaste leicht hervortritt, obwohl durch die Silberpaste auf der Relais-Anschlussfläche im Allgemeinen eine Leitung bewirkt werden soll.
    • (6) Wenn Attrappenmuster auf dem Dichtungsbereich, der den Pixelbereich einschließlich demjenigen nahe der Anschlussfläche umgibt, vorgesehen sind, ist das Oberflächenniveau des Zwischenschichtisolationsfilms vor dem Polieren in diesem Bereich im Wesentlichen gleich dem Oberflächenniveau des Pixelbereiches. Der Pixelbereich und sein Umfangsbereich werden im Einebnungsprozess mit einer gleichmäßigen Polierrate poliert. Somit wird der Pixelbereich im Vergleich zu herkömmlichen Konfigurationen zufriedenstellender abgeflacht oder eingeebnet, was zu einer verbesserten Reflektivität und einer einfachen Ermittlung der Ätzzeit des Kontaktloches nach dem Polieren führt.
    • (7) Ein Attrappenmuster, das am Randabschnitt des Dichtungsbereiches vorgesehen ist, weist das gleiche Oberflächenniveau auf wie der auf dem Dichtungsbereich liegende Zwischenschichtisolationsfilm. Die Oberfläche des Zwischenschichtisolationsfilms im Dichtungsbereich hat somit nach dem Polieren keine Neigung, wobei die Klebefähigkeit des Dichtungsmaterials verbessert wird.
    • (8) Wenn ein Attrappenmuster im Dichtungsbereich auf isolierten Mustern ausgebildet wird, die auf der gleichen Schicht liegen wie die Steuerungsverdrahtungsschicht des Schaltelements, kann die Oberfläche des Zwischenschichtisolationsfilms durch das Polieren genauer abgeflacht oder eingeebnet werden.
    • (9) Wenn ein Attrappenmuster auf einem Bereich nahe der Treiberschaltung ausgebildet wird, die am Rand des Pixelbereiches vorgesehen ist und dem Schaltelement Signale zuführt, trägt das Attrappenmuster zur Einebnung des Zwischenschichtisolationsfilms durch Polieren bei.
    • (10) In einer Anordnung wird ein Attrappenmuster am Eckabschnitt des Dichtungsbereiches, der den Pixelbereich umgibt, ausgebildet und weist eine geringe Dichte auf als diejenigen im Seitenabschnitt des Dichtungsbereiches und im Randabschnitt des Eckabschnitts. Als Ergebnis weist die Oberfläche des unpolierten Zwischenschichtisolationsfilms eine Rauheit auf, die mehrere unebene diskrete Attrappenmuster am Vier-Ecken-Dichtungsabschnitt wiederspiegelt. Da der Vier-Ecken-Dichtungsabschnitt eine größer anfängliche Polierrate im Vergleich zu der Seite mit mäßigen Erhebungen im Dichtungsbereich beim Polierprozess aufweist, wird die Polierrate im inneren Dichtungsbereich, der vom Vier-Ecken-Dichtungsabschnitt umgeben ist, im Wesentlichen angeglichen. Dementsprechend wird eine Variation der Restdicke im Pixelbereich und im Dichtungsbereich unterdrückt.
    • (11) Selbst wenn der Vier-Ecken-Dichtungsabschnitt kein Attrappenmuster (eine Musterdichte von 0) aufweist, bildet der Grenzabschnitt, der ein höheres Niveau als der Eckbereich aufweist, eine abgeschrägte Oberfläche in einer anfänglichen Polierphase, wobei sich die abgeschrägte Oberfläche in Richtung zur inneren Position ausbreitet. Folglich können der Pixelbereich und der Dichtungsbereich insgesamt abgeflacht oder eingeebnet werden.
    • (12) In einer Anordnung können mehrere unebene Pseudopixelmuster, die die unebenen Pixel nachahmen, anstelle eines breiten kontinuierlichen flachen Attrappenmusters im Nicht-Pixelbereich ausgebildet werden. Da die Bereiche mit Ausnahme des Pixelbereiches im Wesentlichen das gleiche unebene Muster aufweisen wie der Pixelbereich, weist das Substrat ab der anfänglichen Phase eine gleichmäßige Polierrate auf, wobei die Oberflächen des Pixelbereiches und des Dichtungsbereiches mit hoher Genauigkeit abgeflacht oder eingeebnet werden können.
    • (13) Wenn mehrere unebene Pseudopixelmuster in zweidimensionalen Richtungen auf dem Nicht-Pixelbereich angeordnet sind, weist der Nicht-Pixelbereich eine räumliche Regelmäßigkeit auf, die der Matrix im Pixelbereich entspricht, so dass die Flachheit über dem Pixelbereich und dem Dichtungsbereich weiter verbessert wird.
    • (14) Wenn jedes Pseudopixelmuster wenigstens eine Pseudo-Gate-Leitung und eine Pseudodatenleitung enthält, ist das Pseudopixelmuster der unebenen Regelmäßigkeit im typischen unebenen Pixelabschnitt und im Pixelbereich sehr ähnlich, wobei der Zwischenschichtisolationsfilm im Pixelbereich und im Dichtungsbereich mit hoher Genauigkeit abgeflacht oder eingeebnet werden kann.

Claims (12)

  1. Substrat für eine elektrooptische Vorrichtung, das eine geschichtete Filmstruktur von mehreren Zwischenschicht-Isolationsfilmen (6, 11, 13) und mehreren leitenden Schichten (10, 12, 14) umfasst, welche in einem Pixelbereich (20) alternierend ausgebildet sind, in welchem ein Schaltelement auf dem Substrat entsprechend dem jeweiligen Pixel angeordnet ist, wobei eine Oberflächenebene von wenigstens einem Zwischenschicht-Isolationsfilm (13) unterhalb der oberen leitenden Schicht unter den mehreren leitenden Schichten abgeflacht oder eingeebnet ist; wobei das Substrat dadurch gekennzeichnet ist, dass ein Attrappenmuster (A, B) mit einer einzelnen oder mehreren Schichten, die wenigstens eine der leitenden Schichten (10, 12) umfassen, unterhalb des abgeflachten oder eingeebneten Zwischenschicht-Isolationsfilms (13) an wenigstens einer der folgenden Stellen vorgesehen ist: (i) nahe wenigstens einem Anschlussfeld, das in einem Nicht-Pixel-Bereich auf dem Substrat ausgebildet ist, wobei das Attrappenmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweist; (ii) in einem Dichtungsbereich (127), der auf dem Rand des Pixelbereiches ausgebildet ist, wobei das Attrappenmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweist; (iii) in einem Randbereich außerhalb eines Dichtungsbereiches (127), der auf dem Rand des Pixelbereiches ausgebildet ist, wobei das Attrappenmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweist; (iv) in einem Randbereich einer Treiberschaltung, die auf dem Rand des Pixelbereiches angeordnet ist und dem Schaltelement Signale zuführt, wobei das Attrappenmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweist; (v) in einem Eckbereich (227) eines Dichtungsbereiches (127), der auf dem Rand des Pixelbereiches (20) ausgebildet ist, wobei das Attrappenmuster eine niedrigere Verteilungsdichte aufweist als ein Muster, das am Randbereich eines Seitenbereiches des Dichtungsbereiches oder des Eckbereiches vorgesehen ist, wobei das Attrappenmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweist; und (vi) in einem Dichtungsbereich (127) ausschließlich des Eckbereiches (227), der auf dem Rand des Pixelbereiches (20) ausgebildet ist, wobei das Attrappenmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweist; oder dadurch gekennzeichnet, dass: (vii) mehrere ungleichmäßige Pseudopixelmuster, die wenigstens eine der leitenden Schichten enthalten, unterhalb des abgeflachten oder eingeebneten Zwischenschicht-Isolationsfilms (13) in einem Nicht-Pixel-Bereich auf dem Substrat vorgesehen sind, wobei die ungleichmäßigen Pseudopixelmuster eine Oberflächenebene im Wesentlichen gleich der Oberflächenebene einer der mehreren im Pixelbereich ausgebildeten leitenden Schichten aufweisen.
  2. Substrat für eine elektrooptische Vorrichtung nach Anspruch 1, bei dem sich das Attrappenmuster (A, B) an der Stelle (i) befindet, wobei das Anschlussfeld ein Eingangsanschlussfeld ist, das nahe der Kante des Substrats angeordnet ist, und wobei das Attrappenmuster, das auf dem Rand des Eingangsanschlussfeldes angeordnet ist, mehrere Teilungs-Attrappenmusterumfasst, die in der Ebene des Substrats geteilt sind.
  3. Substrat für eine elektrooptische Vorrichtung nach Anspruch 2, bei dem ein Nicht-Attrappenmuster-Bereich zwischen zwei benachbarten Eingangsanschlussfeldern vorgesehen ist.
  4. Substrat für eine elektrooptische Vorrichtung nach Anspruch 3, bei dem der Abstand zwischen dem Eingangsanschlussfeld und den um das Eingangsanschlussfeld angeordneten Teilungs-Attrappenmustern größer ist als der Abstand zwischen einer mit dem Anschlussfeld verbundenen Verdrahtung und dem Attrappenmuster nahe der Verdrahtung.
  5. Substrat für eine elektrooptische Vorrichtung nach Anspruch 1, bei dem sich das Attrappenmuster (A, B) an der Stelle (i) befindet, wobei das Anschlussfeld ein Relaisanschlussfeld ist, das im Innenbereich des Substrats angeordnet ist, wobei der Abstand zwischen dem Relaisanschlussfeld und dem um das Relaisanschlussfeld angeordneten Attrappenmuster größer ist als der Abstand zwischen einer mit dem Relaisanschlussfeld verbundenen Verdrahtung und dem Attrappenmuster nahe der Verdrahtung.
  6. Substrat für eine elektrooptische Vorrichtung nach Anspruch 1, bei dem sich das Attrappenmuster (A, B) an der Stelle (ii) oder an der Stelle (iii) befindet, wobei das Attrappenmuster auf einem isolierten Muster ausgebildet ist, das in der gleichen Schicht ausgebildet ist wie eine Steuerungsverdrahtungsschicht des Schaltelements.
  7. Substrat für eine elektrooptische Vorrichtung nach Anspruch 1, bei dem mehrere ungleichmäßige Pseudopixelmuster in der Option (vii) ausgebildet sind, wobei die ungleichmäßigen Pseudopixelmuster ausgebildet werden, indem sie in zweidimensionalen Richtungen auf dem Substrat wiederholt ausgebildet werden.
  8. Substrat für eine elektrooptische Vorrichtung entweder nach Anspruch 1, bei dem mehrere ungleichmäßige Pseudopixelmuster in der Option (vii) ausgebildet sind, oder nach Anspruch 7, wobei eine erste leitende Schicht unter den mit dem Schaltelement elektrisch verbundenen leitenden Schichten mit einer oberen leitenden Schicht elektrisch verbunden ist, die auf dem abgeflachten oder eingeebneten Zwischenschicht-Isolationsfilm ausgebildet ist, wobei eine zweite leitende Schicht zwischen der ersten leitenden Schicht und der oberen leitenden Schicht vorgesehen ist; und die ungleichmäßigen Pseudopixelmuster entweder ein erstes Attrappenmuster, das die erste leitende Schicht umfasst, oder ein zweites Attrappenmuster, das die zweite leitende Schicht umfasst, oder einen Stapel aus dem ersten Attrappenmuster und dem zweiten Attrappenmuster umfasst.
  9. Substrat für eine elektrooptische Vorrichtung nach Anspruch 1, bei dem die ungleichmäßigen Pseudopixelmuster wenigstens eine Pseudo-Gate-Leitung und eine Pseudo-Datenleitung umfassen.
  10. Elektrooptische Vorrichtung, die ein Substrat für eine elektrooptische Vorrichtung nach irgendeinem der vorangehenden Ansprüche umfasst, wobei ein elektrooptisches Material zwischen dem Substrat und einem dem Substrat gegenüberliegenden transparenten Substrat angeordnet ist.
  11. Elektrooptische Vorrichtung, die eine Anzeigevorrichtung umfasst, die eine elektrooptische Vorrichtung nach Anspruch 10 verwendet.
  12. Projektionsanzeigevorrichtung, die ein Lichtventil umfasst, das eine elektrooptische Vorrichtung nach Anspruch 10 verwendet.
DE69826568T 1997-06-17 1998-06-17 Substrat für elektrooptische Vorrichtung und elektrooptische Vorrichtung mit diesem Substrat Expired - Lifetime DE69826568T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP15969997 1997-06-17
JP15969997 1997-06-17
JP04972298A JP3767154B2 (ja) 1997-06-17 1998-03-02 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP4972298 1998-03-02

Publications (2)

Publication Number Publication Date
DE69826568D1 DE69826568D1 (de) 2004-11-04
DE69826568T2 true DE69826568T2 (de) 2005-10-13

Family

ID=26390168

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69826568T Expired - Lifetime DE69826568T2 (de) 1997-06-17 1998-06-17 Substrat für elektrooptische Vorrichtung und elektrooptische Vorrichtung mit diesem Substrat

Country Status (7)

Country Link
US (2) US6373544B1 (de)
EP (1) EP0887695B1 (de)
JP (1) JP3767154B2 (de)
KR (1) KR100533492B1 (de)
CN (2) CN100504551C (de)
DE (1) DE69826568T2 (de)
TW (2) TW588176B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490305B2 (en) 2012-12-28 2016-11-08 Lg Display Co., Ltd. Organic light emitting display device having dummy sub-pixels with different shapes

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3766563B2 (ja) * 1999-05-17 2006-04-12 株式会社日立製作所 液晶表示装置
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
US6396158B1 (en) * 1999-06-29 2002-05-28 Motorola Inc. Semiconductor device and a process for designing a mask
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP3409759B2 (ja) * 1999-12-09 2003-05-26 カシオ計算機株式会社 半導体装置の製造方法
JP2001312222A (ja) * 2000-02-25 2001-11-09 Sharp Corp アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置
KR100500934B1 (ko) * 2000-05-31 2005-07-14 주식회사 하이닉스반도체 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법
US20070076161A1 (en) * 2000-06-07 2007-04-05 Kabushiki Kaisha Advanced Display Liquid-crystal display device and process of fabricating it
US6661025B2 (en) * 2000-09-22 2003-12-09 Seiko Epson Corporation Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus
DE10051719C2 (de) * 2000-10-18 2003-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen
JP3628997B2 (ja) * 2000-11-27 2005-03-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置の製造方法
KR100755645B1 (ko) * 2000-12-29 2007-09-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
JP3841198B2 (ja) * 2001-03-13 2006-11-01 日本電気株式会社 アクティブマトリクス基板及びその製造方法
US6686977B2 (en) 2001-07-24 2004-02-03 Three-Five Systems, Inc. Liquid crystal on silicon device
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
JP2003084292A (ja) * 2001-09-13 2003-03-19 Seiko Epson Corp 液晶装置及び電子機器
JP3708467B2 (ja) * 2001-09-26 2005-10-19 株式会社日立製作所 表示装置
KR100805389B1 (ko) * 2001-12-22 2008-02-25 엘지.필립스 엘시디 주식회사 라인 온 글래스형 액정패널
TW543917U (en) * 2002-01-23 2003-07-21 Chunghwa Picture Tubes Ltd Flat display panel and its apparatus
KR100672641B1 (ko) * 2002-02-20 2007-01-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100870666B1 (ko) * 2002-09-04 2008-11-26 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4506133B2 (ja) * 2002-10-31 2010-07-21 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4862936B2 (ja) * 2002-10-31 2012-01-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3800184B2 (ja) 2003-02-04 2006-07-26 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3778195B2 (ja) 2003-03-13 2006-05-24 セイコーエプソン株式会社 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3783707B2 (ja) 2003-03-19 2006-06-07 セイコーエプソン株式会社 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器
JP3767607B2 (ja) * 2003-05-02 2006-04-19 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100480826C (zh) * 2003-05-02 2009-04-22 精工爱普生株式会社 电光装置及电子设备
JP4016955B2 (ja) 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4075691B2 (ja) 2003-05-27 2008-04-16 セイコーエプソン株式会社 電気光学装置の製造方法並びに基板装置の製造方法
KR100551046B1 (ko) * 2003-08-28 2006-02-09 삼성에스디아이 주식회사 유기 이엘 소자
TW594274B (en) * 2003-10-16 2004-06-21 Au Optronics Corp Display module
TWI277042B (en) * 2003-10-28 2007-03-21 Seiko Epson Corp Electro-optical device, electronic equipment, and method of manufacturing electro-optical device
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
JP2006054073A (ja) * 2004-08-10 2006-02-23 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの製造方法
KR100626015B1 (ko) * 2004-09-08 2006-09-20 삼성에스디아이 주식회사 평판 표시패널 및 이를 구비한 평판 표시장치
JP2006179766A (ja) * 2004-12-24 2006-07-06 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
US8253179B2 (en) 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7509622B2 (en) * 2006-04-17 2009-03-24 Synopsys, Inc. Dummy filling technique for improved planarization of chip surface topography
JP4448834B2 (ja) * 2006-04-25 2010-04-14 セイコーエプソン株式会社 電気光学装置、及びこれを備えた電子機器
KR20080001975A (ko) * 2006-06-30 2008-01-04 삼성전자주식회사 표시 기판 및 이를 구비한 표시 장치
KR101323389B1 (ko) * 2006-12-29 2013-10-29 엘지디스플레이 주식회사 백라이트 유닛과 이를 갖는 표시 장치
KR101304412B1 (ko) * 2007-01-24 2013-09-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5650878B2 (ja) * 2007-06-20 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム
JP2009015193A (ja) * 2007-07-09 2009-01-22 Epson Imaging Devices Corp 液晶表示パネル、その製造方法及び電子機器
JP5081556B2 (ja) * 2007-09-28 2012-11-28 株式会社リガク デバイシェラー光学系を備えたｘ線回折測定装置とそのためのｘ線回折測定方法
TW200938922A (en) * 2008-03-04 2009-09-16 Emerging Display Tech Corp Electrode wiring structure of liquid crystal panel
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
CN102169260B (zh) 2010-10-15 2015-01-21 京东方科技集团股份有限公司 Tft-lcd像素电极层结构、制备方法及其掩膜板
JP5853419B2 (ja) 2010-10-25 2016-02-09 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置用基板
KR101749161B1 (ko) * 2010-12-29 2017-06-21 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 표시 장치
JP5769989B2 (ja) * 2011-03-09 2015-08-26 株式会社ジャパンディスプレイ 表示装置
JP5560227B2 (ja) * 2011-04-11 2014-07-23 株式会社ジャパンディスプレイ 液晶表示装置の製造方法及び液晶表示装置
CN104040416B (zh) * 2012-01-11 2017-05-17 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
KR20130084033A (ko) * 2012-01-16 2013-07-24 삼성전자주식회사 반도체 모듈용 인쇄회로 기판
JP2013149758A (ja) * 2012-01-18 2013-08-01 Canon Inc 固体撮像装置およびその製造方法ならびにカメラ
JP2013213899A (ja) * 2012-04-02 2013-10-17 Seiko Epson Corp 電気光学装置及び電子機器
US20140293168A1 (en) * 2012-06-06 2014-10-02 Wintek Corporation Touch panel
US9792867B2 (en) * 2013-02-19 2017-10-17 Sakai Display Products Corporation Display apparatus
WO2014203487A1 (ja) * 2013-06-20 2014-12-24 富士電機株式会社 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
KR102192035B1 (ko) * 2013-12-02 2020-12-17 삼성디스플레이 주식회사 접촉 감지 센서를 포함하는 플렉서블 표시 장치
KR102274215B1 (ko) 2015-01-09 2021-07-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN106991990A (zh) * 2017-05-27 2017-07-28 上海天马有机发光显示技术有限公司 显示面板及显示装置
JP6488328B2 (ja) * 2017-06-08 2019-03-20 株式会社半導体エネルギー研究所 表示装置
KR102481468B1 (ko) 2018-01-04 2022-12-26 삼성디스플레이 주식회사 표시 장치
KR102491883B1 (ko) 2018-01-18 2023-01-27 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US10546757B2 (en) * 2018-05-23 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for controlling intro-die variation
CN109613769B (zh) * 2018-12-29 2024-01-30 福建华佳彩有限公司 一种改善显示不良的液晶面板
CN109634015A (zh) * 2018-12-29 2019-04-16 惠科股份有限公司 阵列基板与其显示面板
CN109656071B (zh) * 2018-12-29 2024-01-30 福建华佳彩有限公司 一种具有高开口率的液晶面板
JP7392321B2 (ja) 2019-08-19 2023-12-06 セイコーエプソン株式会社 電気光学装置および電子機器
US11256379B2 (en) * 2019-09-26 2022-02-22 Samsung Display Co., Ltd. Display device and a method of fabricating the same
KR20210095265A (ko) * 2020-01-22 2021-08-02 삼성디스플레이 주식회사 표시 장치
DE102020123708A1 (de) * 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co. Ltd. Bildsensoren mit dummy-pixel-strukturen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563727A (en) 1994-06-30 1996-10-08 Honeywell Inc. High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level
JP3122003B2 (ja) * 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
US5652667A (en) 1995-02-03 1997-07-29 Victor Company Of Japan, Ltd. Liquid crystal display apparatus
JP3349332B2 (ja) 1995-04-28 2002-11-25 インターナショナル・ビジネス・マシーンズ・コーポレーション 反射式空間光変調素子配列及びその形成方法
JP3143591B2 (ja) 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
US5978056A (en) 1995-10-15 1999-11-02 Victor Company Of Japan, Ltd Reflection-type display apparatus having antireflection films

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9490305B2 (en) 2012-12-28 2016-11-08 Lg Display Co., Ltd. Organic light emitting display device having dummy sub-pixels with different shapes
US9627454B2 (en) 2012-12-28 2017-04-18 Lg Display Co., Ltd. Organic light emitting display device having dummy sub-pixels
DE102013114696B4 (de) 2012-12-28 2024-06-06 Lg Display Co., Ltd. Organische Leuchtdiodenbildschirmvorrichtung

Also Published As

Publication number Publication date
JPH1172804A (ja) 1999-03-16
JP3767154B2 (ja) 2006-04-19
US20020097367A1 (en) 2002-07-25
US6373544B1 (en) 2002-04-16
TW200301383A (en) 2003-07-01
EP0887695A3 (de) 2000-12-06
TWI231871B (en) 2005-05-01
DE69826568D1 (de) 2004-11-04
CN1512250A (zh) 2004-07-14
KR19990007017A (ko) 1999-01-25
TW588176B (en) 2004-05-21
CN1202635A (zh) 1998-12-23
EP0887695A2 (de) 1998-12-30
US6577371B2 (en) 2003-06-10
EP0887695B1 (de) 2004-09-29
KR100533492B1 (ko) 2006-02-28
CN100504551C (zh) 2009-06-24
CN1203351C (zh) 2005-05-25

Similar Documents

Publication Publication Date Title
DE69826568T2 (de) Substrat für elektrooptische Vorrichtung und elektrooptische Vorrichtung mit diesem Substrat
DE60027367T2 (de) Elektrooptische Vorrichtung
DE69836216T2 (de) Herstellungsverfahren einer elektrooptischen Vorrichtung
DE69133483T2 (de) Halbleitervorrichtung zur Verwendung in einem Lichtventil und deren Herstellungsmethode
DE69120329T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE68915947T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE3587570T2 (de) Farbflüssigkristallanzeigeelement.
DE3784449T2 (de) Flüssigkristallanzeigevorrichtung, deren Anzeige und Treiberstufen auf einem Träger angeordnet sind.
DE3348002C2 (de)
DE60120044T2 (de) Flüssigkristallvorrichtung und ihr Herstellungsverfahren
DE3689728T2 (de) Flüssigkristall-Anzeigevorrichtung.
DE69014842T2 (de) Flüssigkristall-Anzeigevorrichtung in Matrixform mit Dünnschichttransistoren.
DE69630255T2 (de) Anzeigevorrichtung mit aktiver Matrix
DE69631099T2 (de) Durchscheinende Anzeigevorrichtung
DE3687488T2 (de) Redundante leiterstrukturen fuer duennfilm-fet-angesteuerte fluessigkristallanzeigevorrichtungen.
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE60311408T2 (de) Elektrooptische Vorrichtung, Herstellungsverfahren derselben und elektronisches Gerät
DE102004021156B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE60017172T2 (de) Herstellungsverfahren für integrierten Schaltkreis mit Prozessor und gegenüberliegend angeordnetem räumlichen Lichtmodulator
DE60223052T2 (de) Farbbildsensor mit verbesserter kalorimetrie und verfahren zu seiner herstellung
DE69011884T2 (de) Aktive matrixadressierte Flüssigkristall-Bildanzeige und Verfahren zu ihrer Herstellung.
DE102005059789A1 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren davon
DE19650787C2 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE4490398C2 (de) Flüssigkristallanzeige, die Treibervorrichtungen umfaßt, die integral in einer monokristallinen Halbleiterschicht gebildet sind
DE3832991A1 (de) Zellstruktur fuer matrix-adressierte fluessigkristallanzeigen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition