TW588176B - Substrate for electro-optic apparatus - Google Patents
Substrate for electro-optic apparatus Download PDFInfo
- Publication number
- TW588176B TW588176B TW087108546A TW87108546A TW588176B TW 588176 B TW588176 B TW 588176B TW 087108546 A TW087108546 A TW 087108546A TW 87108546 A TW87108546 A TW 87108546A TW 588176 B TW588176 B TW 588176B
- Authority
- TW
- Taiwan
- Prior art keywords
- pixel
- substrate
- layer
- interlayer insulating
- film
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 139
- 239000010410 layer Substances 0.000 claims abstract description 231
- 239000011229 interlayer Substances 0.000 claims abstract description 164
- 238000005498 polishing Methods 0.000 claims description 103
- 230000002093 peripheral effect Effects 0.000 claims description 27
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 238000007517 polishing process Methods 0.000 claims description 21
- 239000002356 single layer Substances 0.000 claims description 11
- 239000002365 multiple layer Substances 0.000 claims description 4
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 87
- 239000002184 metal Substances 0.000 abstract description 87
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 75
- 238000000034 method Methods 0.000 abstract description 32
- 230000015572 biosynthetic process Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000003475 lamination Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 353
- 238000009826 distribution Methods 0.000 description 50
- 230000002079 cooperative effect Effects 0.000 description 30
- 238000005070 sampling Methods 0.000 description 23
- 238000009413 insulation Methods 0.000 description 17
- 238000012360 testing method Methods 0.000 description 13
- 230000000875 corresponding effect Effects 0.000 description 12
- 230000005669 field effect Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000003566 sealing material Substances 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000033228 biological regulation Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000003973 paint Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 235000015170 shellfish Nutrition 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000005685 electric field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000008267 milk Substances 0.000 description 1
- 210000004080 milk Anatomy 0.000 description 1
- 235000013336 milk Nutrition 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000005328 spin glass Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（彳） 〔發明所屬之技術領域〕 本發明是有關反射型液晶面板用基板等的電氣光學裝 置用基板，尤其是關於在像素選擇用元件領域上層積像素 領域之電氣光學裝置用基板。 〔相關之技術〕 本發明係於1 9 9 6年1 0月2 2曰申請之日本專利 特願平8 — 2 7 9 3 8 8號中揭示以下所述之液晶面板用 基板、液晶面板及投射型顯示裝置之構成。使用燈泡作爲 反射型液晶面板之投射型顯示裝置（液晶投影器）是如圖 1 7所示，爲沿著系統光軸L 1配置之光源部1 1 〇、積 分透鏡1 2 0及偏光轉換元件1 3 0所成之槪略構成的偏 光照明裝置1 0 0 ;藉S偏光束反射面2 0 1反射偏光照 明裝置1 0 0所射出之S偏光束的偏光分束器2 0 0 ;分 離偏光分束器2 0 0之S偏光束反射面2 0 1所反射光中 之藍色光（B )成份的分光鏡4 1 2 ;調變所分離之藍色 光（B )的反射型液晶燈泡3 Ο Ο B ;藉分光鏡4 1 2將 藍色光分離後之光束中的紅色光（R)的成份反射而分離 之分光鏡4 1 3 ;調變分離後之紅色光（R )的反射型液 晶燈泡3 0 0 R ;使穿透分光鏡4 1 3的殘餘綠色光（G )調變之反射型液晶燈泡3 0 0 G ;使3個反射型液晶燈 泡300R、300G、300B所調變光的光路逆向前 進之分光鏡413、412 ;及，藉偏光分光束200合 成，使該合成光投射至螢幕6 0 0的投射鏡所成之投射光 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
588176 A7 B7 五、發明説明（2 ) 學系5 0 0所構成。各個反射型液晶燈泡3 0 0 R、 300G、300B中，係分別使用圖18之剖面圖表示 的反射型液晶面板3 0。 該反射型液晶面板3 0，具有以黏著劑固定在玻璃或 陶磁等所成之支持基板3 2上的反射式液晶面板用基板 3 1 ;具備藉封閉材3 6將該反射型液晶面板用基板3 1 上圍成框體，隔開間隔相對配置之透明導電膜（I T〇） 所成之相對電極（共通電極）3 3的光射入側的玻璃基板 3 5 ;及，以反射型液晶面板用基板3 1與玻璃基板3 5 間的封閉材3 6封閉之間隙內所塡充的習知T N ( Twist-ed )NemaUc)型液晶或以電壓無外加狀態呈大致垂直液晶分 子取向之 SH (SuperHomeo-tropic)型液晶 3 7。 將使用於此反射型液晶面板之反射型液晶面板用基板 3 1的擴大平面設計表示於圖1 9中。反射型液晶面板用 基板31是由呈矩陣配置如圖18所示之多數像素電極 1 4的矩形像素領域（顯示領域）2 0 ;位於像素領域 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 2 0左右邊外側，掃描閘極線（掃描電極、行電極）之閘 極線驅動電路（Y驅動器）2 2 R、2 2 L ;位於像素電 極1 4上邊外側，數據線（信號電極、列電極）有關之預 充電及測試電路2 3 ;位於像素電極1 4下邊外側，將對 應影像數據之影像信號供應至數據線之影像信號取樣電路 2 4 ;閘極線驅動電路2 2 R、2 2 L，預充電及測試電 路2 3，及影像信號取樣電路2 4外側上，可使上述封閉 材3 7定位之框體狀封閉領域2 7 ;沿著下側端配列，經 本紙張尺度適用中國國家標準（CNS ) Λ4規枱（210X297公廣) 經濟部中央標準局員工消費合作社印製 588176 A7 _ _ .一’ II···· I 丨丨 I ._ - 五、發明説明（3 ) 由各向異性導電膜（A C F ) 3 8固定連接於撓性帶配線 3 9的複數個端子襯墊2 6 ;位於該端子襯墊2 6的列與 封閉領域2 7之間，可將對應影像數據的影像信號供應於 數據線之數據線驅動電路（X驅動器）2 1 ;及位於該數 據線驅動電路2 1兩側，而可供電至玻璃基板3 5的對置 電極33用之中繼端子襯墊（即白點）29R、29L等 所構成。 此外，位於封閉領域2 7內側之外圍電路（閘極線驅 動電路22R、22L，預充電及測試電路23 ’及影像 信號取樣電路24)，同樣爲了防止光的入射而設有與最 上層像素電極1 4同層之遮光膜2 5 (參閱圖1 8 )。 圖2 0是表示擴大部份反射型液晶面板用基板3 1之 像素領域2 0的俯視圖，圖2 1是沿著圖2 0中的A — A /截斷狀態之截斷圖。圖2 0中，1爲單晶矽之P ——型 半導體基板（N ——型半導體基板亦可），2 Omm角之大 尺寸者。2爲形成於該半導體基板1中之元件（ MOSFET等）形成領域表面（主面）側之P型井領域 ，3爲形成於半導體基板1的元件非形成領域之元件分離 用場效氧化膜（即LOCOS)。圖2 1表示之P型井領 域2是例如形成作爲將像素數7 6 8 X 1 〇 2 4的像素配 置呈矩陣形像素領域2 0的共同井領域，將構成外圍電路 (閘極線驅動電路2 2 R、2 2 L，預充電及測試電路 2 3，影像信號取樣電路2 4及數據驅動電路2 1 )的元 件與製成之P型井領域2 >(參閱圖2 2)分離。 ^紙張尺度適用中國國家標準（CNS ) Λ4規桔（210X297公f ) " (請先閲讀背面之注意事項再填寫本頁)
-6 經濟部中央標率局員工消費合作社印製 588176 A7 B7 五、發明説明（4 ) 在場效氧化膜3的每一像素之區分領域上形成2個開 口部。於一側開口部之內側中央構成藉閘極絕緣膜4 b形 成的聚矽或金屬矽化物等所成之閘極電極4 a，及形成於 該閘極電極4 a兩側之P_-型井領域2表面的N_ —型源極 領域5 a，N_ —型漏極領域5 b是構成像素選擇用N頻道 型Μ〇S F E T (絕緣閘極型電場效果電晶體）。鄰接行 方向之複數個像素的各個閘極電極4 a是延伸於掃描方向 (像素行方向）構成閘極線4者。 又，形成於另一側開口部內側之P型井領域2表面的 行方向共同之P型容量電極領域8，及在該P型容量電極 領域8上，經由絕緣膜（誘電膜）9 b所形成的聚矽或金 屬矽化物等所成的容量電極9 a是構成可保持像素選擇用 M〇S F E T所選擇之信號用的保持容量C。 閘電極4 a及容量電極9 a上形成第1層間絕緣膜6 ，該絕緣膜6上形成有以鋁爲主體的第1金屬層。第1金 屬層包含列方向延伸之數據線7 (參閱圖2 0 )，從數據 線7呈梳齒狀突出並經由接觸孔6 a導電接觸在源極領域 4 b的源極電極配線7 a，經由接觸孔6 b導電接觸於漏 極領域5 b的同時，藉接觸孔6 c導電接觸於容量電極 9 a的中繼配線1 0。 構成數據線7、源極電極配線7 a及中繼配線1 〇之 第1金屬層上形成有第2層間絕緣膜1 1，該第2層間絕 緣膜11上形成有以鋁爲主體的第2金屬層。該第2金屬 層包含覆蓋像素領域2 0 —面的遮光膜1 2。並且，構成 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 588176 Α7 Β7 五、發明説明（g ) 該遮光膜1 2之第2金屬係於形成像素領域2 0周圍之外 圍電路（閘極線驅動電路2 2 R、2 2 L，預充電及測試 電路2 3，影像信號取樣電路2 4及數據驅動電路2 1 ) 中構成元件間之連接用配線1 2 b (參閱圖2 2 )。 對應遮光膜1 2之中繼配線1 0的位置上，開設有插 塞貫穿用開口部1 2 a。遮光膜1 2上形成第3層間絕緣 膜1 3，在該第2層間絕緣膜1 3上形成作爲對應大約1 像素量的矩形反射電極之像素電極1 4。並設置貫穿第3 、第2層間絕緣膜1 3、1 1之接觸孔，使其可對應遮光 膜1 2的開口部1 2 a而定位於其內側。在該接觸孔1 6 內利用C V D法將鎢等高熔點金屬埋入之後，藉C Μ P ( 化學式機械拋光）法切削堆積在第3層間絕緣膜1 3表面 側之高熔點金屬層與第3層間絕緣膜1 3的表面側予以鏡 面平坦化。其次，例如以低溫噴濺法成膜鋁層，藉圖樣成 形使一邊形成1 5〜2 0 //m左右的矩形像素電極。中繼 配線1 〇與像素電極1 4是以柱狀連接插塞（層間導電部 )15導電連接。並且，在像素電極14上全面形成鈍化 膜1 7。 並且，作爲連接插塞1 5的形成方法係以C Μ P法使 第3層間絕緣膜1 3予以平坦化後，開設接觸孔，並於其 中埋入鎢等高熔點金屬的方法。 相對於上述之第3層間絕緣膜1 3之C Μ Ρ法的平坦 化處理是作爲在其上方成膜爲反射電極時表面鏡面之像素 電極1 4的各個像素成膜時所須的步驟。又，也有必須在 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）
訂 (請先閱讀背面之注意事項再填寫本頁)
-8- 經濟部中央標準局員工消費合作社印製 588176 A7 _ B7 五、發明説明（6 ) 像素電極1 4上藉由保護膜形成介質鏡面膜的場合。該 C Μ P法是將刻劃前的晶圓利用合倂化學鈾刻及機械式拋 光進行之成份所成的懸浮液（電鍍液）而拋光的方法。 但是’像素領域2 0係形成作爲底層之像素選擇用 MOSFET或保持容量C的電極配線7a、1〇或遮光 膜1 2，且如圖2 2所示，外圍電路（閘極線驅動電路 22R、22L，預充電及測試電路23，影像信號取樣 電路2 4及數據驅動電路2 1 )中形成有作爲底層之像素 選擇用Μ〇S F E T的電極配線7 a，元件彼此間的配線 1 2 b，此外，端子襯墊2 6的領域係重疊形成有第1金 屬層所成的下層膜6 a，第2金屬層所成的下層膜2 6 b ’因此第3層間絕緣膜1 3成膜後的瞬間，圖2 2的虛線 表示之表面位準1 3 a是在像素領域、外圍電路領域及端 子襯墊領域呈隆起狀。而以CMP法拋光處理相關表面起 伏的大小之第3層間絕緣膜1 3的被拋光面時，如圖2 2 實線顯示之拋光加工位準1 3 b也同樣會反映出虛線表示 之表面起伏。根據發明人的精心硏究，在施以上述拋光處 理之液晶面板用基板3 1中，尤其可判定像素領域2 0上 之第3層間絕緣膜1 3表面平坦化的重要性。 使該像素領域2 0上之第3層間絕緣膜1 3平坦化的 技術係如日本專利特開平9 — 6 8 7 1 8號公報揭示於中 繼配線1〇等的第1金屬層與第2金屬層（遮光膜）12 之間採用預先間隔每一像素之獨立金屬層的虛擬模樣提高 底部，而可抑制遮光膜1 2全表面起伏的構造。但是，如 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
-9 - 588176 經濟部中央標準局員工消費合作社印製 A7 B7五、發明説明（7 ) 上述僅提高各像素的底部形成中間金屬層之成膜時’同樣 必須追加層間絕緣膜的成膜步驟。又’一旦抑制拋光前層 間絕緣膜的表面起伏時，反而會降低c Μ P處理的初期拋 光率，增長使層間絕緣膜1 3表面形成如鏡面之平坦化所 須的拋光時間，增加電鍍液的消耗。因此’在像素領域 2 〇的各像素形成虛擬模樣之成膜構造會導致製造過程上 的不利，進而提高製造成本。 〔發明所欲解決之問題〕 圖2 3是表示將第3層間絕緣膜1 3成膜爲膜厚約 2 4 Ο Ο Ο Α之後，施以其像素領域2 0中心部之第3層 間絕緣膜1 3的其他膜厚形成至1 2 Ο Ο Ο A爲止之 C Μ P處理所成的液晶面板用基板3 1之拋光後第3層間 絕緣膜1 3的膜厚分佈之等膜厚線圖。又，圖2 4中連接 所描繪X印的圖表是表示沿著圖2 3中a — a >線之封閉 左邊縱向之其他膜厚的分佈，連接圖2 5中所描繪X印的 圖表是表示沿著圖2 3中b - b >線之像素中央縱向之其 他膜厚的分佈圖，連接圖2 6中所描繪X印的圖表是表示 沿著圖2 3中c - c /線之封閉上邊橫向之其他膜厚的分 佈圖，連接圖2 7中所描繪X印的圖表是表示沿著圖2 3 中d - d >線之像素中央橫向之其他膜厚的分佈圖，連接 圖2 8中所描繪X印的圖表是表示沿著圖2 3中e — e / 線之像素中央橫向的其他膜厚分佈圖。 可從圖2 3〜圖2 8得知，在像素領域2 0及封閉領 本紙張尺度適用中國國家標準（〇奶）六4規枱（210乂 297公1|) (請先閱讀背面之注意事項再填寫本頁)
-10 - 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（8 ) 域2 7的最大膜厚差約6 1 2 0A，包含像素領域2 0及 封閉領域2 7之基板整體的平坦性仍不十分充份。且’端 子襯墊2 6的周圍領域或封閉領域2 7上下邊的中央部不 但形成過度拋光狀態，另一方面會造成封閉領域2 7左右 邊之中央部拋光不足的狀態。 如圖2 2所示，端子襯墊2 6的領域配置有呈分離列 狀之點狀獨立高度端子襯墊2 6，因此在第3層間絕緣膜 1 3所包覆的獨立高度1 3 c的部份顯示出易拋光性。因 此端子襯墊2 6的領域會形成大於像素領域2 0之初期拋 光率，以致像素領域雖然未能獲得充份平坦化，但是會造 成端子襯墊2 6領域的多餘拋光而導致露出底層（上層膜 2 6 )的危險性。 爲了消除上述端子2 6之多餘拋光的手段有，例如預 先將第3層間絕緣膜1 3加以厚實堆積的方法。根據此一 方法，即使加速進行端子襯墊2 6領域的拋光時，可於底 層露出前大致將此一領域的第3層間絕緣膜13予以平坦 化，因此隨後的拋光率與初期拋光率比較會有顯著的降低 ，且即使因像素領域2 0平坦化而導致拋光時間增加時， 仍可防止底層的露出。 但是，在形成厚的第3層間絕緣膜1 3時，反而會形 成深的連接插塞1 5用接觸孔1 5，形成大的長寬比，而 導致將構成連接插塞1 5之高熔點金屬埋入接觸孔1 6時 的困難。尤其是連接插塞1 5貫穿第2層間絕緣膜1 1與 遮光膜1 5後，形成貫穿第3層間絕緣膜1 3而連接像素 本紙張尺度適用中國國家標準（CNS)A4規枱（210X297公费1 (請先閱讀背面之注意事項再填寫本頁)
-11 - 經濟部中央標準局員工消費合作社印製 588176 Α7 Β7 五、發明説明（9 ) 電極1 4用之交錯層間絕緣導電部，使接觸孔1 6本身可 容易深入。又，從像素電極1 4間之間隙所射入的光是經 由開口部1 2 a而進入M OSFET等元件內困難，因此 必須儘可能地形成小開口部1 2 a之外，也必須使接觸孔 1 6的孔徑縮窄。因此而必定會形成接觸孔1 6之較大長 寬比。如此而須有使被拋光層之第3層間絕緣膜1 3薄膜 化的必要。但是，如上述之端子襯墊2 6的領域中會使得 第3層間絕緣膜1 3之C Μ P法的平坦化處理所造成的過 度拋光更爲顯著。 另一方面，封閉領域2 7的上下邊中央部的膜厚爲端 子襯墊2 6領域的過度拋光所影響，而與像素領域2 0的 膜厚比較時相對地減薄，因此如圖2 6及圖2 8所示，像 素領域2 0的上下緣或封閉領域2 7的上下邊是使中央部 形成過度拋光狀態。又，封閉領域2 7左右邊的四角隅部 附近也爲端子襯墊2 6領域的過度拋光所影響而容易形成 薄的膜厚，但是封閉領域2 7左右邊的中央部由於拋光前 封閉領域2 7的平坦性會反而導致降低初期拋光率而使得 拋光困難。因此，如圖2 4所示，封閉領域2 7的左右邊 或像素領域2 0的左右緣係形成中央部拋光不足的狀態。 如上述，像素領域2 0之周圍緣部或封閉領域2 7如具有 坡面時，會導致在拋光後第3層間絕緣膜1 3上所形成之 像素電極1 4的反射效率降低及液晶面板組裝時晶隙調整 的困難或封閉材之密閉性的不妥適性，又，在C Μ Ρ法處 理後開設連接插塞1 5的接觸孔1 6時，由於膜厚不均一 本紙張尺度適用中國國家標準（CNS ) Α4規枱（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-12- 588176 kl ___B7 _ 五、發明説明（1〇 ) 而會形成接觸孔鈾刻時間之最佳化的困難。 因此，有鑑於反射型液晶面板用基板的遮光膜與像素 電極間所形成之拋光處理所必備之層間絕緣膜的二律背反 之上述問題，本發明第1之目的是提供在形成元件領域的 基板上具有交替重疊層間絕緣膜與導電層成膜所成層積膜 構造的電光學裝置用基板中，可提供不須追加成膜工數， 使上述拋光之所有層間絕緣膜也不致形成厚膜化，而具有 可使其層間絕緣膜之拋光率均一化構造的液晶面板用基板 等的電光學裝置用基板。 又本發明第2之目的是提供使封閉領域與像素領域同 樣地使層間絕緣膜的拋光面形成平坦面，可實現像素電極 之反射效率的提高、晶隙調整的容易、封閉材密接性的提 升及接觸孔的蝕刻時間最佳化之液晶面板用基板等的電光 學裝置用基板。 〔實現目的之手段〕 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 爲達成上述之第1目的，本發明所揭示之第1手段爲 至少在像素領域內使拋光前之層間絕緣膜的成膜表面位準 全面均一形成平坦化，其並非將上述拋光處理之層間絕緣 膜之底部提升用虛擬模樣置入像素領域內的空間，而是援 用既有配線層形成在像素領域外大致同一面上。即，本發 明在將對應各像素轉換元件配置於基板上的像素領域中， 其特徵爲：具有交互層積複數之層間絕緣膜與複數的導電 層，該複數之導電層中的最上層較導電層下層之至少一層 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公漦） -13- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（n ) 的上述層間絕緣膜係藉由拋光處理予以平坦化所成的電光 學裝置用基板，在上述基板上的非像素領域中所形成之至 少端子襯墊的附近，具有較上述拋光處理的層間絕緣膜更 下層之上述導電層所成的單層或複數層虛擬模樣所成者。 在此，端子襯墊係包含配置於基板緣附近之輸入端子或配 置在較其基板內側之中繼端子襯墊。 如上述將虛擬模樣配置在端子襯墊附近的構造中，於 端子襯墊附近同樣使虛擬模樣上的拋光層間絕緣膜的成膜 表面位準底面提升，因此與像素領域之拋光處理的層間絕 緣膜的成膜表面位準形成大致相同位準，可跨越表面位準 整體而均一形成。如上述，使被拋光面形成均一時’施以 CMP (化學式機械拋光）等的拋光時，不致使端子襯墊 領域的附近·周圍的拋光率驟然增加，而可獲得整體一樣 的拋光率，使拋光處理之層間絕緣膜的拋光面較以往得以 平坦化。因此，同時可使像素領域的平坦化更爲良好’除 了可改善使用對置基板等晶片組裝時之晶隙的控制性外’ 同時可容易決定拋光後之像素領域的層間導電部等接觸孔 蝕刻時間。 一旦獲得如上述同樣平坦化之拋光面時，由於端子襯 墊部的過度拋光而使得不容易使襯底的端子襯墊層露出’ 並同樣可實現拋光處理之有關層間絕緣膜的薄膜化。藉此 一薄膜化可改善位於像素領域之層間導電部接觸孔的長寬 比，因此由於接觸孔的細徑化連繫著開口部的細徑化’可 改善其遮光性能者。 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29?公f ) (請先閱讀背面之注意事項再填寫本頁)
_ 14· 71 A7 B7 五、發明説明（12 ) (請先閲讀背面之注意事項再填寫本頁) 再者，該層間導電部係以導電連接導電連接在轉換元 件的第1之上述導電層及成膜於上述拋光處理之層間絕緣 膜上的上層上述導電層，但是，上述虛擬模樣爲第1導電 層所成的第1虛擬模樣，或位於第1導電層與遮光膜等之 上層導電層中間的第2導電層所成第2虛擬模樣之任一模 樣或層積其兩者。 並且，同樣在像素領域外之端子襯墊的附近領域舖上 導電層之虛擬模樣時，該虛擬模樣係同樣形成遮光膜，因 此光從像素領域外進入置入於基板之元件領域內困難，其 可抑制光電流而有助於轉換元件特性的改善。 但是，一般於輸入端子襯墊與外部配線的連接上是熱 壓著各向異性導電膜，因此覆蓋虛擬模樣領域的拋光後之 較薄的上述層間絕緣膜爲導電性粒子所損傷，而會有導致 與輸入端子襯墊短路而引起新的危害產生。配置在輸入端 子襯墊附近的虛擬模樣除了導出配線領域外，形成大致連 續於四周圍一側而構成時，不致經由該虛擬模樣而與鄰接 的輸入端子襯墊間造成短路之虞。 經濟部中央標準局員工消費合作社印製 但是，本發明中配置於輸入端子襯墊周圍之虛擬模樣 爲平面細分割之複數個小區間虛擬模樣所成，因此使成膜 瞬間後應拋光處理之層間絕緣膜的表面位準均一化，並可 防止鄰接之端子襯墊間的短路。而愈增加小區間虛擬模樣 數時愈減少短路的或然率。 如上述，相鄰的輸入端子襯墊之間最好是非虛擬模樣 領域。在此非虛擬模樣領域上熱壓著時，鄰接外加強力推 本紙張尺度適用中國國家標準（CNS ) A4規枱（210X297公f ) -15- 71 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（13 ) 壓力之撓性帶配線的導電線。如連續形成虛擬模樣時，藉 各向異性導電膜中的導電性微粒子可提高與端子襯墊的短 路或然率，又經由與虛擬模樣形成的短路會有導致輸入端 子襯墊間短路的危險。而非虛擬模樣領域則可以確實防止 上述危險性高之短路的發生。 該輸入端子襯墊與配置在其周圍之小區間虛擬模樣的 間隔是設定寬於配線與其附近虛擬模樣間的間隔。其不易 發生因各向異性導電膜的導電性粒子所產生之輸入端子襯 墊與小區間虛擬模樣間的架橋，可極力防止短路之用者。 又，中繼端子與配置在其周圍的虛擬模樣之間隔係設 定寬於配線與其附近之虛擬模樣的間隔。在中繼端子襯墊 上一般係形成可導電之銀塗料，但是即使從中繼端子襯墊 溢出若干的銀塗料，也可以極力地使其附近之虛擬模樣不 致造成短路。 爲解決上述第2之問題，本發明第2手段之特徵爲： 不僅限於端子襯墊的附近領域，於形成像素領域周圍之封 閉領域上具有較上述拋光處理的層間絕緣膜下層之導電層 所成的單層或複數層虛擬模樣所構成者。在封閉領域上如 未鋪設虛擬模樣時，像素領域之上述拋光處理之層間絕緣 膜表面，尤其容易在其外圍部份形成坡面，而會導致隨後 應形成之上層導電層遮光膜反射效率的降低，或由於上述 拋光處理之層間絕緣膜膜厚不均一所造成之孔的蝕刻時間 最佳化的困難。爲了解決上述的問題最好在封閉領域上設 置虛擬模樣。藉此可使包含封閉領域之像素領域的外圍附 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公ϋ (請先閱讀背面之注意事項再填寫本頁)
-16- 588176 A7 B7 經濟部中央標率局員工消費合作社印繁 五、發明説明（14 ) 近領域大致形成均一之上述應拋光處理之層間絕緣膜的表 面位準，因此即使施以拋光處理仍不容易於像素領域之拋 光處理的層間絕緣膜上產生坡面或膜厚不均一等。 但是，設置虛擬模樣之封閉領域的更外側上如未設置 虛擬模樣時，會因爲拋光處理而使得封閉領域上之層間絕 緣膜形成坡面。此係於電光學裝置之組裝中，會導致與相 對基板黏合時之基板間間隙（亦稱爲晶隙）控制上的障礙 ，或造成封閉材封閉度不符等。 爲了解決上述的問題，在封閉領域更外側的外圍領域 上最好同樣設置虛擬模樣。 再者，該虛擬模樣爲導電連接於轉換元件之第1導電 層所成的第1虛擬模樣，及於第1導電層與遮光膜等之上 述上層導電層中間的第2導電層所成之第2虛擬模樣的任 一或兩者層積而成。 此外，該虛擬模樣可爲導電連接於轉換元件之第1導 電層所成的第1虛擬模樣，及位於第1導電層與遮光膜等 上述上層導電層中間之第2導電層所成第2虛擬模樣之任 一模樣或層積其兩者所成。 又，該封閉領域及設於該封閉領域外圍領域之虛擬模 樣係與轉換元件的控制配線層同層而層積於獨立之模樣上 所成者爲佳。且於必要時，可同樣與轉換元件之控制配線 層同層而層積於獨立之模樣所成端子襯墊附近領域的虛擬 模樣爲佳。同樣將此模樣利用於提升底部用之基台部時， 更可以精密地調節上述拋光處理之層間絕緣膜的表面位準 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) (請先閱讀背面之注意事項再填寫本頁)
-17- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（15 ) 的平坦化。 並且，於本發明中，其特徵爲：將信號供應於配置在 像素領域外圍之轉換元件上的驅動電路附近領域上，具有 較上述拋光處理之層間絕緣膜更下層導電層所成的單層或 複數層虛擬模樣構成。同樣在封閉領域與像素領域的中間 領域等形成虛擬模樣，藉此可有助於上述拋光處理之層間 絕緣膜的平坦化等。此外，該虛擬模樣可以上述第1導電 層所成之第1虛擬模樣及上述第2導電層所成之第2虛擬 模樣的任一模樣或兩者層積而成。 另外，本發明中，其特徵爲：在形成於像素領域周圍 之封閉領域的角隅領域上，係低於該領域之邊緣領域或該 等角隅部外圍領域密度的分佈，而具有較上述拋光處理之 層間絕緣膜更下層之上述導電層所成的單層或複數層虛擬 模樣所構成。封閉領域之角隅部領域內並非如封閉邊緣部 或該等角隅部外圍領域的虛擬模樣之寬廣的連續擴張面（ 即所謂格床），而係形成複數個小區分虛擬模樣之分散集 合。如上述，封閉四角隅部之拋光前層間絕緣膜的表面係 顯示反映離散之複數個小區間虛擬模樣所造成凹凸面的粗 糙度，施以拋光處理時，可使四角隅部之初期拋光率較以 連續擴張面形成時快速，而以四角隅部之拋光率及與封閉 領域內側之拋光率大致平等化的傾向進行，因此可抑制像 素領域及封閉領域之其他膜厚的不均一性。 又，形成於像素領域周圍之封閉領域上，除了其角隅 部領域之外，具有較上述拋光處理之層間絕緣膜更下層之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-18 - 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（16 ) 上述導電層所成的單層或複數層虛擬模樣而成的場合，即 四角隅部皆不具虛擬模樣時（模樣密度爲零），由於使角 隅部降低而提高其境界部份（呈稜角），因此拋光初期使 其境界部份形成易拋光狀態形成坡面，而逐漸朝著像素領 域及封閉領域的內側波及坡面。因此可獲得像素領域及封 閉領域整體的平坦化。 再者，該虛擬模樣可以上述第1導電層所成之第1虛 擬模樣及上述第2導電層所成之第2虛擬模樣的任一模樣 或兩者層積而成。 另外，本發明之特徵爲：於非像素領域並非形成連續 擴張面（即所謂格床）之虛擬模樣，而是在基板上的非像 素領域中具有包含較上述拋光處理的層間絕緣膜下層之上 述導電層的複數個模擬像素凹凸模樣所成者。具有如上述 之基板中，同樣在拋光處理前層間絕緣膜之像素領域以外 的表面形成大致與像素之表面凹凸模樣類似的表面凹凸模 樣，因此拋光率從初期即形成大致相同之基板的任意部份 ，至少可實現像素領域及封閉領域之高精度的表面平坦性 於基板上之二維方向重覆展開形成使之具有空間有序 性者較非像素領域中非有序性配置複數個模擬像素凹凸模 樣者爲佳。此係使像素領域之像素凹凸模樣對應於具矩陣 形等的空間有序性者。使像素領域及封閉領域的表面平坦 性得以顯著。 該模擬像素凹凸模樣爲上述第1導電層所成的第1虛 擬模樣及上述第1導電層所成的第2虛擬模樣的任一模樣 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X 297公 (讀先閱讀背面之注意事項再填寫本頁)
-19- 經濟部中央標準局貝工消費合作社印製 588176 A7 B7 五、發明説明（17 ) 或重覆兩者所構成，但是同時包含層間絕緣模的模樣可更 爲提高其模擬度。 並且，該模擬像素凹凸模樣最好至少是以模擬閘極線 及模擬數據線構成者爲佳。該等爲像素之凹凸顯著（代表 性）部份，且與像素領域之凹凸有序性最具關係。 此外，雖是使用上述電光學裝置用基板安裝電光學裝 置，但是該等電光學裝置也可以運用在各種電子機器的顯 示部上。例如，投射型顯示裝置之燈泡。 〔發明之實施形態〕 其次，根據添附圖式說明本發明之各實施形態如下。 〔實施形態1〕 圖1是表示本發明實施形態1相關之反射型液晶面板 的反射型液晶面板用基板配置構成例之俯視圖，圖2是表 示沿著圖1中的B _ B ’線截斷狀態之剖視圖。 圖1表示本例之反射型液晶面板用基板1 3 1是與圖 1 8及圖1 9表示之以往的液晶面板用基板的基板3 1相 同，爲圖1 8表示之矩陣配置像素領域1 4之矩形像素領 域（顯示領域）20 ;位於像素領域20左右邊外側，掃 描閘極線（掃描電極、行電極）之閘極線驅動電路（Y驅 動器）2 2 R、2 2 L ;位於像素電極1 4上邊外側，與 數據線（信號電極、列電極）有關之預充電及測試電路 2 3 ;位於像素電極1 4下邊外側，對應影像數據將影像 本紙張尺度適用中國國家標準（CNS ) A4規枱（210Χ29<7公替） (請先閲讀背面之注意事項再填寫本頁)
-20- 588176 A7 B7 經濟部中央標準局員工消費合作社印繁 五、發明説明（18 ) 信號供應於數據線之影像信號取樣電路2 4 ;閘極線驅動 電路22R、22L、預充電與測試電路23及影像信號 取樣電路2 4外側可決定上述封閉材3 6 (參閱圖1 8 ) 位置的封閉領域1 2 7 ;沿下側端配列而經由各向異性導 電膜固定連接在撓性帶配線的複數個輸入端子襯墊2 6 ; 位於該端子襯墊2 6之列與封閉領域1 2 7下邊之間’可 供應取樣信號至影像信號取樣電路2 4之數據線驅動電路 (X驅動器）2 1 ;及，位於該數據驅動電路2 1兩腋而 可將來自輸入端子襯墊2 6之液晶交流驅動的振幅中心電 壓供電於圖1表示之玻璃基板3 5的對置電極3 3用之中 繼端子襯墊（即白點）2 9 R、2 9 L等所構成。閘極線 驅動電路2 2 R、2 2 L與數據驅動電路2 1分別具有移 位暫存器，對應移位暫存器之移位數據的傳送，於閘極線 與影像信號取樣電路2 4分別供應掃描信號及取樣信號。 信號取樣電路2 4是接受取樣信號而將影像信號供應至數 據線上。 尤其在本例中，包圍像素領域2 0之框形（框緣狀） 封閉領域1 2 7是形成如剖面線所示之連續擴展面（即格 床）的虛擬模樣領域。又，輸入端子襯墊26、中繼端子 襯墊2 9 R、2 9 L或數據線驅動電路2 1周圍同樣形成 剖線表示之連續擴展面的虛擬模樣領域。 該面板基板1 3 1之像素領域2 0的平面構造及剖面 構造是與圖2 0及圖2 1表示的構造相同。即，如圖2所 示，以大尺寸（約2 Omm角）在單晶矽之p--型半導體 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公§ ) " (請先閱讀背面之注意事項再填寫本頁)
-21 - 經濟部中央標準局員工消費合作社印繁 588176 A7 B7 五、發明説明（19 )
基板（也可以是N_ —型半導體基板）1的表面（主面）側 形成有P型井領域2，於其上形成有場效氧化膜（即所謂 LOCOS) 3。該P型井領域2形成有配置呈矩陣而作 爲像素領域2 0的共通井領域之例如像素數7 6 8 X 1 0 2 4的像素，使構成外圍電路（閘極線驅動電路 2 2 R、2 2 L，預充電及測試電路2 3，影像信號取樣 電路2 4及數據線驅動電路2 1 )的元件與凹陷部份的P 型井領域2 >分離。 場效氧化膜3的每1像素之區分領域上形成2個開口 部，一側開口部之內側中央藉閘極絕緣膜4 b所形成之多 晶矽或金屬矽化物等所成的閘極電極4 a，及形成在該閘 極電極4 a兩側之P型井領域2表面的N+型源極領域5 a，N +型漏極領域5 b係構成轉換元件，即像素選擇用 N頻道型Μ 0 S F E T (絕緣閘極型電場效果電晶體）。 如圖2 0所示，鄰接行方向之複數個像素的各閘極電極4 a係延伸於掃描線方向（像素行方向）而構成閘極線4。 圖2中雖未圖示，但是如圖2 1所示，形成於另一側 開口部之內側P型井領域2表面之行方向共同的P型容量 電極領域8，及在該P型容量電極領域8上藉由絕緣膜（ 介質膜）9 b所形成之多晶矽或金屬矽化物等所成的保持 電極9 a是藉像素選擇用MO S F E T構成保持供應至像 素電極14之影像信號用之保持容量（也稱爲累積容量） 〇 在此，容量電極9 a可援用構成像素選擇用 本紙張尺度適用中國國家標準（CNS ) A4規桔（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-22- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（20 ) M〇S F E T之閘極電極4 a的多晶矽或金屬矽化物層的 成膜步驟而加以形成。且容量電極9 a下的絕緣膜（介質 膜）9 b同樣是援用構成閘極絕緣膜4 b之絕緣膜成膜步 驟所形成。絕緣膜9 b、4 b係以熱氧化法形成4 0 0〜 800A左右的膜厚。容量電極9a、閘極電極4a是以 1 0 0 0〜2 Ο Ο 0A左右的膜厚形成多晶矽層，於其上 係重疊約1 0 0 0〜3 Ο Ο 0A厚度之例如Mo或W之高 熔點金屬的矽化物之複數層構造。源極、漏極領域5 a、 5 b是以上述閘極電極4 a作爲遮蔽而在其兩側基板表面 藉離子打入N型雜質自整合式地注入形成。 P型容量電極領域8，例如可藉專用之離子打入與熱 處理（驅動進入）的摻雜處理所形成，也可以在閘極電極 形成步驟前施以離子注入。即，於絕緣膜9 b形成後注入 與P型井2同型的雜質，P型井2的表面係形成較其深度 具有高雜質濃度領域，而形成低電阻層。P型井2之較佳 雜質濃度在lxl017cm3以下，最好在1X1016 〜5X1016左右。源極、漏極領域5a、5b的最佳表 面雜質濃度在1 X 1 02Q〜3x 1 02Qcm3、P型容量 電極領域8的最佳表面雜質濃度在1 X 1 018〜5 X 1 0 1 9 c m 3，但是從構成保持電容C之絕緣膜9 b的可 靠度及耐壓的觀點來看最好是在lx 1 018〜1 X 1 〇1{ c m 3 ° 於閘極電極4 a及容量電極9 a上形成第1層間絕緣 膜6，在該絕緣膜6上形成以鋁爲主體的第1導電層（以 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) (請先閱讀背面之注意事項再填寫本頁)
-23· 經濟部中央標準局貝工消費合作社印聚 588176 A7 B7 五、發明説明（21 ) 下’稱第1金屬層）。第1金屬層1包含朝著直列方向延 伸有數據線7 (參閱圖2 0 )，從數據線7呈梳齒狀突出 經由接觸孔6 a導電接觸在源極領域4 b的源極電極配線 7 a，並經由接觸孔6 a導電接觸於漏極領域5 b的同時 ’經由接觸孔6 a導電接觸在容量電極9 a的中繼配線 10° 於此，第1層間絕緣膜6除了例如層積1 0 ο 0 A左 右的HTO膜（利用高溫CVD法形成之氧化矽膜）之外 ’以8000〜10000A左右厚度層積BPSG (含 硼及磷之矽化物玻璃膜）所形成。構成源極電極7 a及中 繼配線1 0之第1金屬層是例如從下層以T i / T i N / A 1/T i N層積4層構造所成。最下層之T i的膜厚約 爲1 00〜600A左右，第2層之丁 i N層約 1000人左右，第3層的A1層約4000〜 10000A左右，最上層的TiN層則爲300〜 6 0 0 A左右。 在該第1金屬層上形成第2之層間絕緣膜1丨，該第 2之層間絕緣膜1 1上形成以鋁爲主體之第2導電層（以 下稱第2金屬層）。該第2金屬層覆蓋著像素領域2〇的 大部份，而包含有遮蔽鄰接之像素電極1 4的間隔部。並 且構成該遮光膜12之第2金屬層亦可作爲元件間連接用 配線1 2 b (參閱圖1 2 )而使用於形成在像素領域2 0 周圍的外圍電路（閘極線驅動電路2 2 R、2 2 L ,胃充 電及測試電路2 3，影像信號用取樣電路2 4及數據線驅 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
-24- 588176 A7 B7 經濟部中央標準局員工消費合作社印m 五、發明説明（22 ) 動電路2 1 )。 於此第2層間絕緣膜1 1例如以T E 0 S (四乙基正 矽化物）爲材料而層積3000〜6000A左右，並以 電漿CVD法所形成的氧化矽膜（以下，稱TEOS膜） ，層積S 0 G膜（自旋玻璃膜），將此利用飩刻切削後更 於其上層積2000〜5000A左右之第2TEOS膜 厚度所形成。構成遮光膜1 2等的第2金屬層也可以與第 1金屬層相同，例如從下層層積T i/T i N/A 1/ T i N4層構造所成。最下層之T i的膜厚約在1 〇 〇〜 600A左右，第2層之TiN層約1000A左右，第 3層的A1層約4000〜10000A左右，而最上層 的T i N層則爲300〜6 00A左右。 對應於遮光膜1 2之中繼配線1 0的位置上開設有插 塞貫穿用開口部1 2 a。遮光膜1 2上形成第3層間絕緣 膜1 3，該第3層間絕緣膜1 3上形成有作爲對應大致1 像素之矩形反射電極的像素電極1 4。在此，第3層間絕 緣膜1 3也可以形成與第2層間絕緣膜1 1相同者，在層 積3000〜6000A左右之TEOS膜上層積S〇G 膜，並以蝕刻加以切削後更於其上層積約1 6 0 0 0〜 2 4 0 0 0A厚度之TEOS膜所形成。或者，也可以在 T E 0 S膜之間不層積S 0 G膜而僅以T E 0 S膜構成第 3層間絕緣膜。此時的膜厚最好在1 6 0 0 〇〜 24000A左右。又，在TEOS膜下形成氮化矽膜， 也可以在T E 0 S膜上形成氮化矽膜，藉此提高耐濕性之 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規梏（210'/ 297公& ) -25- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（23 ) 構成。此外，氮化矽膜形成上層時，於層積該氮化矽膜前 藉CMP法等使T E〇S膜予以平坦化，或以CMP法使 氮化矽膜平坦化。 設置對應遮光膜1 2之開口部1 2 a使其位於內側之 貫穿第3、第2層間絕緣膜1 3、1 1的接觸孔1 6。在 該接觸孔1 6內藉C V D法埋入鎢等高熔點金屬後，以 C Μ P法切削層積於第3層間絕緣膜1 3的高熔點金屬層 與第3層間絕緣膜1 3的表面使其如鏡面之平坦化。此時 之層間絕緣膜1 3的其他膜厚則調節其拋光量使最薄的部 份形成約4000〜10000Α左右。 其次，例如藉低溫噴濺法將鋁層成膜爲3 0 0〜 5 0 0 0 Α左右的厚度，並利用圖案成形使其一邊形成 1 5〜2 0 //m左右的矩形像素電極1 4。高熔點金屬之 接觸插塞（層間導電部）1 5係越過遮光膜1 2之金屬層 的1層量而導通中繼配線1 0與像素電極1 4。並且’連 接插塞1 5的形成方法另有在以C Μ P法將第3層間絕緣 膜1 3平坦化之後，開設接觸孔而在其中埋入鎢等高熔點 金屬的方法。又，形成大的第2金屬層1 2之開口部1 2 a，在此開口部1 2 a內形成例如矩形之第2金屬層1 2 所成的第2中繼配線，連接第1中繼配線1 0與第2中繼 配線，也可以藉由連接插塞1 5連接第2中繼配線與像素 電極1 4。並且，在像素電極1 4上全面形成有厚度約 5 0 0〜2 0 0 0人之氧化矽等的鈍化膜1 7。且在鈍化 膜1 7上於構成液晶膜時全面形成配向膜，施以磨擦處理 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公) (請先閱讀背面之注意事項再填寫本頁)
-26- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（24 ) 。本例中，像素電極1 4雖是以第3導電層（以下，稱第 3金屬層）所形成’但是藉金屬層可多層化過程形成基板 時’也可以形成較上層。無論如何像素電極1 4是以複數 之金屬層的最上層所形成。 此外’包覆像素領域2 0而作爲鈍化膜1 7係如上述 使用氧化矽膜，但是外圍電路領域、封閉領域、刻劃部係 使用2 0 0 0〜1 Ο Ο Ο 0A左右之氮化矽膜。也可以在 鈍化膜1 7上形成介質鏡面膜。 如圖1所示，於佔據矩形半導體基板1大部份之像素 領域2 0周圍包圍呈框體狀的封閉領域1 2 7。該封閉領 域1 2 7形成非封入像素領域2 0與液晶之非像素領域（ 外圍電路領域、端子襯墊領域、刻劃領域）的境界領域， 但是本例中是在封閉領域1 2 7內包含外圍電路領域的一 部份（閘極線驅動電路2 2 R、2 2 L，預充電及測試電 路23,影像信號取樣電路24)，當然也可以僅將數據 線驅動電路2 1配置在封閉領域1 2 7內側。 並且，本例之封閉領域1 2 7的剖面構造是如圖2所 示，場效氧化膜3上的閘極電極4 a包含獨立之多晶矽或 金屬矽化物等所成的連續擴充面1 2 7 a ;第1金屬層所 成之獨立連續擴充面的下層虛擬模樣A ;及，第2金屬層 所成之獨立連續擴充面的上層虛擬模樣B。模樣1 2 7 a 係可援用閘極電極4 a的形成過程。又虛擬模樣A、B同 樣可援用第1金屬層與第2金屬層的過程來形成。僅屬等 模樣1 2 7 a、虛擬模樣A、B的層厚度量在第3層間絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297々~# ) (請先閱讀背面之注意事項再填寫本頁)
-27- 經濟部中央標準局員工消費合作社印製 588176 A7 _ _ _ 五、發明説明（25 ) 緣膜1 3成膜隨後與其表面位準同樣地提高其底部’形成 大致相等之像素領域與外圍電路領域的表面位準。 配置於封閉領域1 2 7外側之數據線驅動電路2 1周 圍亦如圖4〜圖6及圖9之剖線所示，中繼端子襯墊 2 9 R、2 9 L與輸入端子襯墊2 6的領域周圍除了配線 領域之外，係形成電性浮游或夾持於電源電壓的虛擬模樣 領域。即，本例之輸入端子襯墊2 6形成層積第1金屬層 所成的下層2 6 a與第2金屬層所成的上層2 6 b的構造 ，但是在虛擬模樣領域的剖面構造中，包含形成在場效氧 化膜3上的第1層間絕緣膜6上之第1金屬層所成獨立連 續擴充面的下層虛擬模樣A，及形成於第2層間絕緣膜 1 1上之第2金屬層所成的獨立連續擴充面之下層虛擬模 樣B。該等虛擬模樣A、B可同樣援用金屬層之過程形成 。且僅該等虛擬模樣A、B的層厚度量在第3層間絕緣膜 1 3的成膜隨後層積其表面位準，而在其附近領域反映層 積的效果，因此輸入端子襯墊2 6正上方部份之位準係形 成大致與像素領域或外圍電路領域的表面位準相等。 又，如圖4及圖5所示，於封閉領域1 2 7下邊與數 據線驅動電路2 1間的狹窄間隙領域X中，同樣在數據線 驅動電路2 1所延伸的複數條配線L ◦ υ τ間舖設獨立縱長 之配線間虛擬模樣Μ。該配線間虛擬模樣Μ同樣可援用金 屬層加以形成。 但是，輸入端子襯墊2 6的形成法是將上層2 6 b埋 入開設於下層2 6 a上之第2層間絕緣膜1 1的大開口內 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) (讀先閱讀背面之注意事項再填寫本頁)
•28- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（26 ) ，而在上層2 6 b形成大的中央凹陷部，因此同樣會在其 正上方之第3層間絕緣膜1 3上形成凹陷部。於第3層間 絕緣膜13的成膜中包含如上述之SOG膜的形成時’可 使上層2 6 b的凹陷部限制在某一深度。但是’由於輸入 端子襯墊2 6的佔有面積與配線電極的接觸孔比較形成較 大的規模，因此僅進行S 0 G膜之形成步驟的追加’並不 能充份消除端子襯墊2 6正上方之第3層間絕緣膜1 3的 凹陷部。 圖3是表示輸入端子襯墊其他構造之剖視圖。圖3中 ，在下層2 6 a上開設複數個細徑的接觸孔之後，形成埋 入上層2 6 b /的端子襯墊2 6 >。有關之構造爲形成少 量落入接觸孔內之上層2 6 b >的材料量，且可分散微小 的凹陷部，因此可使上層表面2 6 /表面平坦化。此外， 在第3層間絕緣膜1 3的成膜表面上反映凹陷部困難，容 易使之平坦化。 如上述，本例中之像素領域或外圍領域外部的大致領 域中，層積形成連續擴充面之虛擬模樣領域（虛擬模樣A 、B )使模樣密度可接近1 〇 〇 %，因此在第3層間絕緣 膜1 3的成膜瞬間後，其表面位準同樣可形成大致一樣位 準之基板整面。因此，隨後施以CMP拋光處理時，第3 層間絕緣膜13的拋光面是形成圖2或圖3之實線顯示的 位準。尤其是，輸入端子襯墊26、26 >的領域並未形 成拋光前第3層間絕緣膜1 3表面的獨立高度，因此該領 域中，不致使初期拋光率速度過快，不易露出輸入端子襯 本紙張尺度適用中國國家標準（CNS ) A4規格（210'犬297公^^ ~ -29- (請先閲讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（27 ) 墊26、26 /而可形成拋光之均一化。因此，CMP拋 光處理時間，即拋光量可較以往的量（約4 Ο Ο 0A)增 加。使上述拋光率均一的益處可最後導致減薄拋光後之第 3層間絕緣膜1 3的厚度。並且，可改善開設於像素領域 2 0之遮光膜1 2開口部1 2 a之接觸孔1 6的長寬比’ 可賦予細直徑之連接插塞1 5，而可縮小開口部1 2 a的 開口面積，提高遮光效果。又，增加拋光量的益處爲，即 使第3層間絕緣膜1 3僅因T E 0 S膜形成時所產生開口 部1 2 a的階段差較深時，不會有須第3層間絕緣膜的成 膜，而具有藉CMP拋光緩和階段差的益處。因此，可簡 化第3層間絕緣膜1 3的成膜過程得以獲生產性的提昇。 本例之虛擬模樣領域之平面設計係如圖1之剖面線所 示，除了在封閉領域1 2 7外側中的數據線驅動電路2 1 、信號配線、電源配線、輸入端子襯墊2 6、中繼端子襯 墊2 9R、2 9 L之外，毫無遺漏地舖設於大致整面上。 數據線驅動電路（移位暫存器及根據其輸出產生取樣信號 之邏輯電路所成）2 1與封閉領域1 2 7的間隙領域X上 ，如圖4或圖5所示，舖設形成於配線L ◦ υ τ間之獨立縱 長配線間的虛擬模樣Μ及基板左右端側之虛擬模樣N R、 N L。配線L ◦ υ τ與配線間虛擬模樣的間隔爲5 // m左右。 從數據線驅動電路（位移暫存器及邏輯電路）21朝著影 像信號取樣電路2 4延伸出輸出取樣信號之配線L ◦ υ τ， 因此規律性地舖設配線間虛擬模樣Μ。又，如圖6所示， 由輸入端子襯墊2 6的領域朝著基板內側之配線有別於輸 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公f )
訂 (請先閲讀背面之注意事項再填寫本頁)
-30- 經濟部中央標準局員工消費合作社印製 588176 五、發明説明（28 ) 入數據線驅動電路2 1的配線（D X I N (數據信號）、 電源Vddx、Vssx、時鐘信號、逆時鐘信號等）LIN及 輸入閘極線驅動電路2 2 R、2 2 L，預充電及測試電路 2 3的配線（D Y I N (數據信號）、電源V d d y、 vssy、時鐘信號、逆時鐘信號等），因此一旦從輸入端 子襯墊2 6引出至列方向的配線L是以中途的行方向配線 領域（圖式橫向）W分成輸入數據驅動電路2 1的配線 L IN及其以外的配線。因此，在輸入端子襯墊2 6的領域 及數據線驅動電路2 1的間隙領域上，舖設輸入端子襯墊 2 6及形成於該等輸入配線間之獨立矩形複數個小區分虛 擬模樣Si〜S3，及形成在輸入數據驅動電路2 1的配線 L ! n間的獨立矩形之配線間虛擬模樣T。並且，圖6中輸 入端子襯墊2 6係減少其數而以圖示之。 輸入端子襯墊2 6的平面形狀上，佔據其大致整體之 矩形導電接觸部2 6 1及接近其左右任一側而朝著基板內 側（列方向）呈細寬度狀延伸出之配線引導部2 6 2所成 。從基板左右中央線位於右側之輸入端子襯墊2 6的配線 引導部2 6 2是接近導電接觸部2 6 1左側而定位，從基 板左右中央線位於左側之輸入端子襯墊2 6的配線引導部 2 6 2是接近導電接觸部2 6 1右側而定位。在配線引導 部2 6 2間配置獨立橫向長之小區間的虛擬模樣S 2。另外 ，在配線引導部2 6 2前端部間及由此導出的配線L間跨 越形成獨立矩形之小區間虛擬模樣S 3。 並且在輸入端子 襯墊2 6的基板緣部配置有獨立矩形之小區間模樣S i。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
-31 - 經濟部中央標準局員工消費合作社印^ 588176 A7 B7 五、發明説明（29 ) 上述基板的左右端側之虛擬模樣N R、N L係形成及於 輸入端子襯墊2 6的位置，與左右最外側之輸入端子襯墊 2 6的配線引導部2 6 2間的空領域上配置有獨立的小區 間虛擬模樣S 2 /。又，將虛擬模樣N r、N l的前端對齊 於輸入端子襯墊2 6的前端，但是在虛擬模樣NR、前 端側的基板緣部角隅部配置有獨立的小區間虛擬模樣S ◦。 並且，小區間虛擬模樣的平面形狀，不僅限於矩形（正方 形、長方形），也可以選擇種種的形狀（三角形、多角形 、曲線形等）。例如，也可以將六角形（正六角形）之小 區間虛擬模樣舖設配置成蜂巢狀。 複數個輸入端子襯墊2 6係經由圖1 8表示之各向異 性導電膜（A C F ) 3 8而以熱壓接在撓性帶配線3 9上 。圖6的點線是表示各向異性導電膜3 8之佔有領域的緣 部。撓性帶配線3 9係如圖7及圖8所示，爲絕緣性撓性 帶3 9 a，及覆著其上之複數根條形導電線3 9 b所構成 。該撓性帶3 9 a端部與輸入端子襯墊2 6之列間夾持著 各向異性導電膜3 8。各向異性導電膜3 8爲粒徑5〜 1 0 // m左右之導電性粒子3 8 a與黏著用絕緣樹脂材 3 8 b所構成。其膜厚係壓接撓性帶3 9 a至2〜1 0 // m左右爲止。由於將端子襯墊2 6與撓性帶配線3 9的 導電線3 9 b壓潰而藉由不均一分佈之導電性粒子3 8 a 導電連接，因此各向異性導電膜3 8僅於其厚度方向具有 導電性。並且，圖7及圖8同樣減少輸入端子襯墊2 6的 數量而顯示於圖中。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公# ) (請先閱讀背面之注意事項再填寫本頁)
-32- 經濟部中央標準局貝工消費合作社印製 588176 A7 B7 五、發明説明（30 ) 輸入端子襯墊2 6周圍，一旦層積虛擬模樣領域（虛 擬模樣A、B )時，上述之輸入端子襯墊2 6上之成膜隨 後的第3層間絕緣膜1 3的表面位準並非獨立高度，而係 形成與像素領域2 0大致相等，因此拋光步驟中，輸入端 子襯墊2 6的領域同樣會降低其初期拋光率，可防止輸入 端子襯墊2 6本身被拋光，同時可實現第3層間絕緣膜 1 3的薄膜化。在此，如將虛擬模樣領域在各輸入端子襯 墊2 6周圍形成連續整面時，熱壓接各向異性導電膜3 8 時，會有經導電性微粒子3 8 a與虛擬模樣使輸入端子襯 墊2 6間短路之虞。 但是，本例中並未在輸入端子2 6間設置虛擬模樣， 而形成非虛擬模樣領域E，輸入端子襯墊2 6周圍係以小 區間虛擬模樣S i〜S 3舖設。因此，可防止輸入端子襯墊 2 6間的短路。輸入端子襯墊2 6與小區間虛擬模樣S 〇 〜S 3的間隔，或小區間虛擬模樣S 〇〜S 3間的間隔是設 定寬於配線L與虛擬模樣S 4的間隔（約5 // m )。可作 爲防止因各向異性導電膜3 8造成短路之用者。 再者，輸入端子襯墊2 6的領域中，爲了更降低其成 膜隨後之第3層間絕緣膜1 3的獨立高度，也可以在輸入 端子襯墊2 6間形成虛擬模樣，但是爲防止輸入端子襯墊 2 6間的短路，使形成於輸入端子襯墊2 6間的虛擬模樣 同樣形成小區間虛擬模樣。而愈增加小區間虛擬模樣的小 區間數時，僅稍微降低短路機率。但是，愈增加小區間數 時，愈使得虛擬模樣領域上之成膜隨後的第3層間絕緣膜 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公# ) (請先閱讀背面之注意事項再填寫本頁)
-33- 經濟部中央標準局員工消費合作社印裝 588176 Α7 Β7 五、發明説明（31 ) 1 3表面的起伏更爲明顯，因此最好選定適當的數。小區 間虛擬模樣的平面形狀不僅限於矩形（正方形、長方形） ，也可以選擇種種的形狀（三角形、多角形、曲線形等） 。例如，也可以將六角形（正六角形）之小區間虛擬模樣 舖設配置成蜂巢狀。 圖9是表示中繼端子襯墊2 9 R外圍之部份俯視圖。 中繼端子襯墊29R (29L)是以數據線驅動電路21 腋部連接來自最外側端子襯墊2 6的配線（形成液晶之交 流驅動的液晶外加電壓的極性逆轉爲基準之電位供應配線 )L的矩形襯墊，塗敷銀塗料而導電連接於玻璃基板3 5 的對置電極3 3。在該中繼端子襯墊2 9R (2 9 L)周 圍形成虛擬模樣NR、Nl。因此，在中繼端子襯墊2 9 R (2 9 L)中，與端子襯墊2 6同樣可使成膜隨後的第3 層間絕緣膜1 3的表面位準均一化。 本實施例係將中繼端子襯墊2 9 R與虛擬模樣N R的間 隔例如設定在7 0 v m，即使多少產生附著銀塗料時的滲 出，仍可設定不易短路的間隔。即，將中繼端子襯墊 2 9 R與虛擬模樣N R的間隔設定較配線與其附近之虛擬模 樣的間隔爲寬。並且，也可以將中繼端子襯墊2 9 R周圍 的虛擬模樣形成小區間虛擬模樣。 圖1 0是表示在實施形態1中，於第3層間絕緣膜 1 3成膜爲膜厚約2 4 Ο Ο 0A之後，將其像素領域2 0 中心部之第3層間絕緣膜1 3的其他膜厚施以C Μ P處理 至1 2 Ο Ο 0Α左右之液晶面板用基板1 3 1之拋光後第 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公f ) (請先閲讀背面之注意事項再填寫本頁)
-34- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（32 ) 3層間絕緣膜1 3的膜厚分佈之等膜厚線圖。又，連接圖 2 4中所描繪△印的圖表是表示沿著圖1 0中a — a /線 之封閉左邊縱向的其他膜厚分佈，連接圖2 5中所描繪八 印的圖表是表示沿著圖1 0中b — b >線之像素中央縱向 的其他膜厚分佈，連接圖2 6中所描繪△印的圖表是表示 沿著圖1 0中c - c /線之封閉上邊橫向的其他膜厚分佈 ，連接圖2 7中所描繪△印的圖表是表示沿著圖1 0中d - d >線之像素中央橫向的其他膜厚分佈，連接圖2 8中 所描繪△印的圖表是表示沿著圖1 0中e — e /線之像素 中央橫向的其他膜厚分佈。 從上述該等圖中可得知，像素領域2 0及封閉領域 1 2 7的最大膜厚差約2 7 2 0 A，而等厚線的間隔（膜 厚差1 000A)與圖2 3比較形成相當寬廣。可改善2 倍以上之像素領域2 0的平坦度。基板（晶片）整體的最 大膜厚差係抑制在約2 9 1 Ο A。封閉領域1 2 7之上邊 中央部的低坡度係減少至大約1 / 2以下，封閉領域 1 2 7之下邊中央部的低坡度係減少至大約1 / 4以下。 並且將封閉領域1 2 7左右邊的上角隅部形成最薄，可消 除中央部的高坡度，坡度可減少1 / 4以下。如上述之顯 著的改善係於像素領域2 0或外圍電路領域之大致全外部 的領域中，舖設有連續擴充面（格床）之虛擬模樣領域（ 虛擬模樣A、B )。 但是，最好是將像素領域2 0的最大膜厚差抑制在 1 Ο Ο 0A以下。在像素領域2 0的膜厚分佈，像素中央 本紙張尺度適用中國國家標準（CNS ) A4規桔（210X297公f ) (請先閱讀背面之注意事項再填寫本頁)
-35- 588176 kl 經濟部中央標準局員工消費合作社印¾ 五、發明説明（33 ) 縱線示形成膜厚的凹谷線’輸入端子襯墊2 6的領域中央 部膜厚示形成最大膜厚（約1 4 5 0 0A)。此係造成與 圖2 3的習知例相反之輸入端子襯墊2 6領域拋光不足的 原因。 〔實施形態2〕 圖1 1係表示本發明實施形態2有關之反射型液晶面 板用基板中，封閉領域四角隅部附近之部份俯視圖。另外 ，圖1 1中散點模樣的領域是表示第1金屬層，一樣斜線 之剖面線領域是表示第2金屬層，第3金屬層未表示於圖 中。又，如以下說明之內容以外的構成係與實施形態1之 反射型液晶面板用基板相同。 本例之反射型液晶面板用基板2 3 1具有與實施形態 1之反射型液晶面板用基板1 3 1大致相同的構成，包圍 像素領域2 0之封閉領域1 2 7係形成獨立之連續擴充面 (即格床）的虛擬模樣領域（第1金屬層之虛擬模樣A與 第2金屬層之虛擬模樣B)，同時中繼端子襯墊29R、 2 9 L及數據線驅動電路2 1的周圍同樣形成連續擴充面 的虛擬模樣領域（第1金屬層之虛擬模樣A與第2金屬層 之虛擬模樣B )。與實施形態1的虛擬模樣形成態樣不同 之點係於封閉領域1 2 7之封閉領域1 2 7的封閉四角隅 的1 2 7 C的矩形領域內，第1金屬層之虛擬模樣並非舖 設於封閉邊緣部之配線L。υ τ間如虛擬模樣A的寬廣連續 擴充面（即格床），而是形成複數個小區間虛擬模樣a的 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公# ) (請先閱讀背面之注意事項再填寫本頁)
-36- 經濟部中央標準局員工消費合作社印製 588176 Α7 Β7 五、發明説明（34 ) 分散集合。即，矩形或長方形面積不同的複數個小區間虛 擬模樣a隔一間隔後分別分散舖設在對齊縱橫方向，形成 5 0 %以下的模樣密度。複數個小區間虛擬模樣a的面積 雖然各不相同，但是皆小於輸入端子襯墊2 6的面積。封 閉四角隅部1 2 7 C之第2金屬層的虛擬模樣B >係形成 矩形之連續擴充面。因此，封閉四角隅部1 2 7 C之拋光 前的第3層間絕緣膜1 3表面是如圖1 2的點線所示，形 成不均勻的複數個小區間虛擬模樣a而反映出凹凸的表面 粗糙度。 在封閉四角隅部1 2 7 C設置低密度分布之小區間虛 擬模樣a的基板中，將第3層間絕緣膜1 3的表面進行 CMP處理時，與接近封閉領域1 2 7邊緣部之平坦的起 伏比較，形成快速之四角隅部1 2 7 C的初期拋光率，因 此爲其所影響而以使四角隅部1 2 7 a的4個位置所包圍 之封閉領域1 2 7及其內側領域之拋光率呈大致均等化傾 向進行，因此可抑制像素領域2 0及封閉領域1 2 7之其 他膜厚的不均一性。尤其是同樣在4個位置的封閉四角隅 部1 2 7 a中，預先賦予封閉領域1 2 7下邊之左右角隅 部的粗糙度也具有極大的意義。 在此，使封閉四角隅部1 2 7 C之複數個小區間虛擬 模樣a的島狀面積大致相等，假設使其均等分散以至隨機 分佈，降低模樣密度（單位面積中，虛擬模樣的面積總和 所占的比例）時，會開啓虛擬模樣a之間使小區間虛擬模 樣a呈粗略分佈。因此，第3層間絕緣膜1 3的初期拋光 本紙張尺度適用中國國家標準（CNS ) A4規枱（210Χ 297公^ (請先閱讀背面之注意事項再填寫本頁)
-37 - 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（35 ) 率較封閉四角隅部1 2 7 C的周邊快速，而會使封閉四角 隅部1 2 7 C的境界部份容易形成快速的坡面，該坡面被 緩慢地拋光而及於內側。模樣密度相同的場合，會減少小 區間虛擬模樣2的數量，增加其面積時，形成強的獨立高 度的傾向，加速初期拋光率。因此，封閉四角隅部1 2 7 C的境界部份容易形成快速的坡面，與上述相同，該坡面 被緩慢地拋光而波及內側。本例中是採用封閉四角隅部 1 2 7 C的初期拋光率高於其周圍之虛擬模樣分佈，藉此 可爲4個位置的封閉四角隅部1 2 7 C所包圍的封閉領 1 2 7邊緣部及以像素領域2 0之其他膜厚爲基準的封閉 四角隅部1 2 7 C的其他膜厚所影響而容易對齊。可實現 封閉領域1 2 7及像素領域2 0的平坦控制。 如圖1 1所示，封閉四角隅部1 2 7 C中，在封閉邊 的左右邊鄰接縱向不均勻配列複數個長方形小區間虛擬模 樣a，封閉邊的上下邊上鄰接有橫向不均勻配列複數個長 方形小區間虛擬模樣a。縱向長方形小區間虛擬模樣a的 存在是在其長邊部份（縱向部份）形成最快速初期拋光率 ，因此可賦予封閉上下邊方向的平坦化。且橫向長方形小 區間虛擬模樣a的存在是在其長邊部份（橫向部份）形成 最快速初期拋光率，因此可賦予封閉左右邊方向的平坦化 。且縱向長方形小區間虛擬模樣a是鄰接在封閉上下邊的 同時，並非將橫向長方形小區間虛擬模樣a鄰接在封閉左 右邊，本例中，縱向長方形小區間虛擬模樣a係鄰接於封 閉左右邊上，且橫向長方形小區間虛擬模樣a係鄰接於封 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) ' -38 - (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印t 588176 Α7 Β7 五、發明説明（36 ) 閉上下邊上，因此使封閉四角隅部1 2 7 C內的縱向與橫 向初期拋光率互相交錯，其結果可加速該部份的初期拋光 率。另外，可藉著小區間虛擬模樣a的形狀、配列及模樣 密度的種種變化，而可更爲改善封閉領域1 2 7及其內側 領域的平坦化。 又，在封閉四角隅部1 2 7 C中，即使全無虛擬模樣 時（模樣密度爲零），角隅部與其周圍比較呈凹下而形成 凹陷狀，其境界部分呈豎立狀態，因此在拋光初期，其境 界部分係形呈易拋光狀態而形成有坡面，緩緩朝著像素領 域及封閉領域內側而波及其坡面。因此，可獲得像素領域 2 0及封閉領域1 2 7之整體的平坦化。 圖1 3是表示於實施形態2中，將第3層間絕緣膜 1 3成膜約24000A膜厚之後，施以CMP處理使其 像素領域2 0中心部之第3層間絕緣膜1 3的其他膜厚形 成約1 2 Ο Ο 0A爲止的液晶面板用基板2 3 1之拋光後 的第3層間絕緣膜1 3的膜厚分布之等膜厚線圖。又，連 接圖2 4中的圖印之圖表是表示沿著圖1 3中a — a /線 之封閉左右縱向之其他膜厚分布，連接圖2 5中的圖□印 之圖表是表示沿著圖1 3中b - b /線之像素中央縱向之 其他膜厚分布，連接圖2 6中的圖□印之圖表是表示沿著 圖13中c 一 c >線之封閉上邊橫向之其他膜厚分布，連 接圖2 7中的圖□印之圖表是表示沿著圖1 3中d — d > 線之像素中央橫向之其他膜厚分布，連接圖2 8中的圖□ 印之圖表是表示沿著圖1 3中e — e >線之像素中央橫向 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公 (請先閱讀背面之注意事項再填寫本頁)
• 39 · 588176 經濟部中央標準局員工消費合作社印裝 五、發明説明ς7 ) 之其他膜厚分布。 從該等之圖中可獲知，像素領域2 0及封閉領域 1 2 7的最大膜厚差約1 3 8 0A’等厚線的間隔（膜厚差 1 0 0 0 A )與圖1 0比較其間隔更爲延伸。與實施形態 1比較，本例中可改善2倍以上之像素領域2 0的平坦性 。基板（晶片）整體的最大膜厚差約2 5 Ο 0A，但是此 係虛擬模樣在輸入端子襯墊2 6的領域形成連續擴充面， 以致拋光不足而造成較厚的膜厚。封閉領域1 2 7之上邊 中央部較低坡度與實施形態1比較減少大致1 / 2以下。 又，封閉領域1 2 7的左右邊係大致呈平坦。此係降低封 閉領域1 2 7之下邊左右角隅部的虛擬模樣a的模樣密度 ，而形成可容易拋光者。 但是，如從圖1 3可理解，封閉領域1 2 7下邊的左 右角隅部之週邊膜厚仍厚，而像素領域2 0及封閉領域 1 2 7之最大膜厚差形成1 〇 〇A以下。當四角隅部 1 2 7 C之虛擬模樣a完全消除（模樣密度零）時，會使 四角隅部1 2 7 C的境界部份形成陡坡面而使像素領域 2 0內側更爲平坦化之虞。隨著從下邊的左右角隅部 1 2 7 C朝著左右邊上方，形成使模樣密度漸減的虛擬模 樣a ’也可以隨著從下邊之左右角隅部1 2 7 c朝著下邊 中央’形成使模樣密度漸減之虛擬模樣a。相關之場合可 實現像素領域2 0及封閉領域1 2 7之兩領域的更平坦化 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用巾國國家標準（CNS)八4規格（21〇χ 297公^^ -40- 588176 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（38 ) 〔實施形態3〕 圖1 4爲本發明實施形態3之反射型液晶面板用基板 中表示封閉領域之四角隅部附近的部份俯視圖，圖1 5是 表示沿著圖1 4中的C 一 C ’線截斷狀態之剖視圖。並且 ，圖1 4中，散點模樣的領域是表示第1金屬層，一樣斜 線的剖面線領域是表示第2金屬層，第3金屬層並未加以 圖式。又，以下說明之內容以外的構成是與實施形態1之 反射型液晶面板用基板相同。 本例之反射型液晶面板用基板3 3 1係於包圍像素領 域2 0之封閉領域2 2 7及其外側領域中，具有呈矩陣（ 二維週期狀）舖設而作爲虛擬模樣之僞像素凹凸模樣P。 該僞像素凹凸模樣P同樣不致溢出數據線驅動電路2 1或 中繼端子襯墊2 9 R、2 9 L的周圍或輸入端子2 6周圍 而朝著縱橫方向展開擴充形成。此一僞像素凹凸模樣P是 模擬構成像素領域2 0之像素的構成元件量，在第3層間 絕緣膜1 3表面獲得與像素表面類似之凹凸模樣者。 本例中，作爲僞像素凹凸模樣P係存在有像素最下層 配線的閘極線4之外觀大致呈同線寬之第1金屬層的僞閘 線4p ;像素之第1金屬層的數據線7、源極電極配線7 a 及中繼配線1 0之外觀大致呈同線寬之第1金屬層的僞閘 線7 p ;僞源極電極配線7 a p及僞中繼配線1 〇 p及像素 部份的第2金屬層遮光膜1 2之外觀呈連續擴充面（即格 床）的第2金屬層僞遮光膜12p。各像素中最下層配線 及第1金屬層所成的模樣密度大約2 5%，因此僞像素 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公iTj (請先閱讀背面之注意事項再填寫本頁)
-41 - 588176 Α7 Β7 經濟部中央標準局員工消費合作社印裝 五、發明説明ς9 ) 凹凸模樣p的第1金屬層及第2金屬層所成的模樣密度也 大致與其配合。 上下封閉領域（邊緣部）2 3 7與縫隙領域X >中’ 從數據線驅動電路至像素信號取樣電路2 4的第1金屬層 信號配線L ◦ υ τ係作爲僞數據線7 p加以利用。因此’第1 金屬層之僞閘極線4 p /或7 a p /與僞數據線7 p形成不 連接。 僞像素凹凸模樣P雖是重覆基板縱橫二維方向而展開 形成，但是本例中之僞像素凹凸模樣P的行列則是與像素 領域2 0的行列有若干的差異。藉由數據線驅動電路2 1 、像素信號取樣電路2 4及閘極線驅動電路2 2 R、 2 2 L等外圍電路領域的元件設計或信號配線L ◦ υ τ設計 的設計變更，可對齊僞像素凹凸模樣P的行列與像素領域 2 0的行列。 具備如上述之僞像素凹凸模樣P的基板3 3 1 ’除了 C Μ P處理前之第3層間絕緣膜1 3的像素領域2 0以外 的表面，從初期開始基板3 3 1任一部份的拋光率皆形成 大致相等，至少在像素領域2 0及封閉領域2 2 7中可實 現高精度的表面平坦度。 圖1 6係表示於實施形態3中，將第3層間絕緣膜 1 3的膜厚成膜約2 4 Ο Ο 0Α之後，施以CMP處理使 其像素領域2 0中心部的第3層間絕緣膜1 3的其他膜厚 形成約1 2 Ο Ο 0Α爲止之液晶面板用基板3 3 1之拋光 後的第3層間絕緣膜1 3膜厚分佈之等膜厚線圖。又’連
訂 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規掐（210Χ 297公f ) -42- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（4〇 ) 接圖2 4中所描繪之〇印的圖表是表示沿著圖1 6中a -a >線之封閉左邊縱向的其他膜厚分佈圖，連接圖2 4中 所描繪之〇印的圖表是表示沿著圖1 6中b — b >線之像 素中央縱向的其他膜厚分佈圖，連接圖2 6中所描繪之〇 印的圖表是表示沿著圖1 6中c 一 c /線之封閉上邊橫向 的其他膜厚分佈圖，連接圖2 7中所描繪之〇印的圖1 6 中d — d >線之像素中央橫向的其他膜厚分佈圖，連接圖 2 8中所描繪之〇印的圖1 6中e — e /線之像素中央橫 向的其他膜厚分佈圖。 從上述該等圖中可獲知，像素領域2 0及封閉領域 227 (含封閉四角隅部227C)的最大膜厚差約 8 5 Ο A ，基板整體的最大膜厚差約9 5 0A。像素領域 2 0及封閉領域2 2 7具有足夠的平坦度。並且，輸入端 子襯墊2 6的外圍領域中多少有拋光不足的現象，因此只 須更爲降低輸入端子襯墊2 6外圍領域之僞像素凹凸模樣 P的模樣密度，可更實現平坦度。 影響像素之凹凸形狀模樣的構成元件有開設於場效氧 化膜3的2個開口部、最下層配線的閘極線4、第1金屬 層之數據線7、源極電極配線7 a及中繼配線1 0、第2 金屬層的遮光膜1 2或插塞貫穿用開口 1 2 a。本例之僞 像素凹凸模樣P中，將最下層配線之閘極線4視爲第1金 屬層之僞閘極線4 p，但是與像素領域2 0相同，也可以最 下層配線形成僞閘極線4 p。又，也可以在僞像素凹凸模樣 P的構成元件形成包含視爲開設在場效氧化膜3的2個開 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公 (請先閱讀背面之注意事項再填寫本頁)
-43- 588176 A7 B7 經濟部中央標準局貝工消費合作社印袋 五、發明説明（41 ) 口部之僞開口部，或者視爲插塞貫穿用開口部1 2 a之僞 插塞貫穿用開口部。可援用其過程而不會導致工時數的增 加，並可在像素領域2 0外側形成更爲真實的僞像素凹凸 模樣，而更爲實現像素領域2 0及封閉領域的平坦化。 但是，在CMP處理中，由於被拋光面的凸部密緻而 初期拋光困難，相反地被拋光面的凸部粗糙時，初期的拋 光容易。此係可將獨立凸起快速拋光的原因。又，相等大 小之突起存在於密緻而不均一分佈的領域與粗糙且不均一 分佈的領域時，粗糙領域側之初期拋光迅速，因此拋光加 工可形成跨越兩者領域的坡面。粗糙領域的結果會降低模 樣密度。另一方面，被拋光面的任何部份的模樣密度即使 大致相等，突起的平面規模（島狀面積）較小領域側初期 拋光快速。此係與島狀面積比較島狀周圍（輪廓）長度形 成較長的原因。因此，突起的島狀面積大且密緻地不均一 分佈之領域的初期拋光最爲困難。其極限例是發生在領域 整體形成連續擴充面（即格床）時。相反的，突起的島狀 面積小且粗糙不均一分佈之領域的初期拋光最爲容易。其 極限例是發生在領域整體不具任何突起（無虛擬模樣）的 場合。但是，突起島狀面積大且粗糙不均一分佈的領域及 突起島狀面積小且密緻分佈的領域雖是形成上述最高拋光 率與最低拋光率之中間初期拋光率，但是突起的島狀面積 大且粗糙不均一分佈的領域與突起島狀面積小且密緻分佈 領域之何者具快速初期拋光率的與否，係起因於拋光液或 其他的條件（分佈之規律性、突起形狀、突起配列、突起 本紙張尺度適用中國國家標準( CNS ) A4規格（210X 297公離1 (請先閲讀背面之注意事項再填寫本頁)
-44- 經濟部中央標率局員工消費合作社印製 588176 A7 B7 五、發明説明（42 ) 配置等），因此不能判斷。但是，實際之CMP處理是由 於電鍍液可產生較像素領域2 0之凹凸的規律分佈某程度 之規律性流動分佈，因此非像素領域也須要加工使其形成 相同的流動分佈。 實際上，由於在反射型液晶面板用基板的晶片內，以 最寬的島狀突起之一維配列間隔端子襯墊2 6後形成粗糙 的分佈，因此包含該輸入端子襯墊2 6之領域係形成最高 拋光率。但是，像素領域2 0中，像素凹凸模樣係形成長 寬二維呈矩陣展開具明瞭的空間週期性。因此，在像素領 域2 0的凹凸分佈上，存在有稱爲像素凹凸模樣之空間週 期性的高次規律性與像素凹凸模樣內之低次規律性所成的 階層式規律。像素凹凸模樣是1 〇 〇 〇 A〜1 〇 〇 〇 Ο A左 右的細微線寬所代表之微觀的各種基本（一維）凹凸部部 (開設於場效氧化膜3的2個開口部、最下層配線之閘極 線4、第1金屬層之數據線7、源極電極配線7 a及中繼 配線1 0、第2金屬層之遮光膜1 2或插塞貫穿開口部 1 2 a )的分佈，及像素中藉該等基本凹凸部偏位產生之 凹凸密集部（二維凹凸部）所成的階層構造。本例之僞像 素凹凸模樣P中，僅形成僞閘極線4 p、僞數據線7 p、僞 源極電極配線7 a p及僞中繼配線1 0 p來代替逐一真實地 對應上述基本凹凸部而模擬其原始基本凹凸部狀態，以作 爲巨觀之凹凸密集部。本例之凹凸密集部有閘極線4與數 據線7重疊的部份或容量電極9 a與中繼配線1 0重疊的 部份。因此，僞像素凹凸模樣P最好包含僞閘極線4 p、 i紙張尺度適用中國國家標準（CNS ) A4規格（210X 297^1 " -45- (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（43 ) 僞數據線7 p及僞中繼配線1 Ο p者爲佳。以典型的凹凸部 份作爲僞像素凹凸模樣P中的元件即可，即使未能正確對 應僞像素凹凸模樣P中的典型凹凸部份位置與實際像素中 之典型的凹凸部份位置也無所謂。 在此考慮像素凹凸模樣爲3維以上的階層構造時，可 以不需要基本凹凸部的精密仿造，僅須巨觀地從階層上模 擬三維或二維的凹凸部即已足夠。但是，如上述像素內之 凹凸模樣的階層構造不明瞭時，以基本凹凸部的仿造作爲 模擬像素凹凸模樣P時，具有可避免光罩設計上之複雜性 的優點。又，更計劃形成最大膜厚差爲1 Ο Ο 0A以下之 更高精度的平坦化時，最好以像素的模仿作爲模擬像素凹 凸模樣P。 再者，上述實施形態之液晶面板基板雖是運用在反射 型液晶面板上，但是其反射型液晶面板除了上述液晶投影 器的燈泡外，也可以運用在手錶式電子機器、文字處理機 、個人電腦等的攜帶式資訊處理機、行動電話的顯示部及 其他各種電子機器的顯示部上。 又，上述實施形態之液晶面板基板雖是在半導體基板 的主面上鑲入轉換元件，但不僅限於板導體基板，可使用 玻璃基板或石英板等絕緣性基板作爲基板。而即使在絕緣 性基板上形成作爲轉換元件之薄膜電晶體（T F T )等時 ，當然也可以運用本發明。 此外，本發明不僅限於液晶面板基板，也可以運用在 其他之平面顯示器用基板上。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) (請先閱讀背面之注意事項再填寫本頁)
-46- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（44 ) 〔發明效果〕 如以上說明，本發明並非在像素領域的空間嵌入虛擬 模樣所形成，相反地是在非像素領域中，援用既製導電層 層使被拋光層上層之層間絕緣膜的底部提高用之虛擬模樣 形成大致同一面爲特徵者。像素領域中形成虛擬模樣時， 必須追加底上升用之中間導電層與層間絕緣膜的成膜步驟 ，又一旦抑制拋光前的層間絕緣膜的表面起伏時，反而會 降低初期拋光率，因此會增長予以層間絕緣膜表面之鏡面 平坦化所須的時間增加電鍍液的消耗。但是，本發明不僅 可解決上述之問題，更可達成以下的效果。 (1 )在端子襯墊附近具有單層或複數層虛擬模樣時，端 子襯墊附近之上層層間絕緣膜的成膜表面位準係與像素領 域的成膜表面位準形成大致相同位準，由於表面位準整體 的均一化，於拋光處理中可獲得一樣的拋光率。因此，可 改善以往成膜表面位準在未形成均一化的狀態下所造成之 端子襯墊部的易拋光性，不致露出端子襯墊部的底層。此 係有助於像素領域表面更形成鏡面平坦化，並可以實現像 素領域中層間導電部之接觸孔的長寬比，因此可藉接觸孔 的細徑化進而達成開口部的細徑化。如上述可提高遮光效 果，並可改善轉換元件特性。當然可不會導致成膜工時數 的追加。 此外，同樣在像素領域外的端子襯墊附近域舖設導電 層之虛擬模樣時，該虛擬模樣可同樣形成遮光膜，因此漫 射光不容易從像素領域外進入刻製於基板上的元件領域， 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公 (請先閲讀背面之注意事項再填寫本頁)
-47- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明（Μ ) 4〇 可抑制光電流而有助於轉換元件的改善。 (2 )以平面細分化之複數個小區間虛擬模樣形成配 置在輸入端子襯墊都圍的虛擬模樣時，一邊使成膜隨後之 層間絕緣膜的表面位準均一化，並可防止鄰接端子襯墊間 的短路。 (3 )相鄰之輸入端子襯墊間形成非虛擬模樣領域時 ，可確實防止輸入端子襯墊間的短路。 (4 )將該輸入端子襯墊與配置在其周圍的小區間虛 擬模樣的間隔設定寬於配線與其附近虛擬模樣的間隔時， 不易形成各向異性導電膜之導電粒子所成的輸入端子襯墊 與小區間虛擬模樣間的架橋，可極力防止短路。 (5 )設定中繼端子襯墊與配置於其周圍之虛擬模樣 的間隔寬於配線與其附近虛擬模樣的間隔時，在中繼端子 襯墊上一般可以銀塗料導通，但是從中繼端子襯墊有若干 銀塗料溢出時，在其附近的虛擬模樣不易造成短路。 (6 )不僅限於端子襯墊附近域，在包圍像素領域周 圍的封閉領域上形成虛擬模樣時，其部份之拋光處理前的 層間絕緣膜表面形成與像素領域表面大致相等，因此藉拋 光處理進行平坦化時，可進行像素領域之周邊部的均一拋 光率。因此，以往比較具有更良好之像素領域的平坦性， 不僅可提高反射率，可容易決定拋光後之接觸孔的蝕刻時 間。
(7 )此外，同盎在封閉領域外周圍部設置虛擬模樣 ，藉此可使該領域形成與封閉領域部份之上層層間絕緣膜 氏張尺度適用中國國家標準（CNS ) A4規格（210X297公H (請先閱讀背面之注意事項再填寫本頁)
-48- 588176 A7 B7 經濟部中央標準局員工消費合作社印袋 五、發明説明匕） 46 的相同表面位準。因此拋光後，不致使封閉領域之層間絕 緣膜表面形成坡面而可改善封閉材的密閉性。 (8 )將封閉領域的虛擬模樣層積在與轉換元件之控 制配線層同層而獨立的模樣上時，更可以微調拋光處理之 層間絕緣膜表面位準的平坦化。 (9 )並且，配置在像素領域周邊，將信號供應於轉 換元件之驅動電路的附近領域上層積虛擬模樣而成時，可 有助於拋光處理之層間絕緣膜的平坦化。 (1 0 )此外，本發明中，在包圍像素領域之封閉領 域的角隅部領域上，以低於封閉領域之外圍領域或該等角 隅部之外圍領域密度的分佈形成虛擬模樣。因此封閉四角 隅部之拋光前的層間絕緣膜表面是呈反映離散之虛擬模樣 凹凸的表面粗糙度，施以拋光處理時，與接近封閉領域邊 緣部的平坦之起伏比較可形成快速之四角隅部的初期拋光 率，因此隨著其影響可以大致均一化的傾向進行四角隅部 所包圍之封閉領域內側的拋光率，可抑制像素領域及封閉 領域之其他膜厚的不均一性。 (1 1 )又，封閉領域四角隅部即使不具任何虛擬模 樣（模樣密度零）時，進入角隅部而提高其境界部份，因 此拋光初期會使其境界部份形成坡面，而其坡面隨即波及 至其內側。因此可獲得像素領域及封閉領域整體的平坦化 〇 (1 2 )另外，本發明中，並非在非像素領域形成連 續擴充面（即格床）之虛擬模樣，是採用模擬像素凹凸之 (請先閱讀背面之注意事項再填寫本頁)
、1T , 本紙張尺度適用中國國家標準（CNS ) Α4規枱（210X 297公f ) -49- 588176 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明L ) 47 複數個僞像素凹凸模樣的構成。同樣在拋光處理前之層間 絕緣膜的像素領域以外的表面，擴充與像素之表面凹凸模 樣大致類似的表面凹凸模樣，可使拋光率從初期開始基板 的任一部份即形成大致相等，至少在像素領域及封閉領域 中可實現高精度之表面平坦性。 (1 3 )將複數個僞像素凹凸模樣以二維方向重覆展 開形成於非像素領域上的構成中，同樣對應像素領域之矩 陣等的空間有序性，因此可形成顯著之像素領域及封閉領 域的表面平坦性。 (1 4 )此僞像素凹凸模樣至少是以僞閘極線，及僞 數據線構成時，形成極爲酷似像素凹凸之顯著（代表性） 部份或像素領域的凹凸有序性，因此可形成高精度平坦化 之像素領域及封閉領域的層間絕緣膜。 〔圖式之簡單說明〕 圖1是表示本發明實施形態1之反射型液晶面板的反 射型液晶面板用基板設計構成例之俯視圖。 圖2是表示沿著圖1中B — B ’線截斷狀態之剖視圖 〇 圖3是表示相對於圖2的剖面構造而改變端子襯墊構 造狀態之剖視圖。 圖4係於實施形態1之反射型液晶面板用基板中’表 示像素領域與封閉領域附近之部份俯視圖。 圖5係於實施形態1之反射型液晶面板用基板中’表 本紙張尺度適用中國國家標準（CNS ) A4規袼（210X297公1"! (請先閱讀背面之注意事項再填寫本頁)
-50- 588176 A7 經濟部中央標準局員工消費合作社印製 五、發明説明) ’ 示數據線驅動電路附近之部份俯視圖。 圖6係於實施形態1之反射型液晶面板用基板中，表 示端子襯墊附近之部份俯視圖。 圖7是表示實施形態1反射型液晶面板用基板之端子 襯墊與撓性帶電線的連續狀態之部份俯視圖。 圖8是表示沿著圖7中A - A >線截斷狀態之剖視圖 〇 圖9係於實施形態1之反射型液晶面板用基板中，表 示中繼端子襯墊附近之部份俯視圖。 圖1 0是表示實施形態1中，以膜厚約24000A 形成第3層間絕緣膜後，使其像素領域中心部之第3層間 絕緣膜的其他膜厚形成約1 2 Ο Ο 0A爲止而施以CMP 處理之液晶面板用基板拋光後的第3層間絕緣膜之膜厚分 佈的等膜厚線圖。 圖1 1係於本發明實施形態2之反射型液晶面板用基 板中，表示封閉領域四角隅部附近之部份俯視圖。 圖1 2是表示沿著圖1 1中C 一 C /線截斷狀態之剖 視圖。 圖1 3是表示實施形態2中，以膜厚約2 4 Ο Ο 0A 形成第3層間絕緣膜後，使其像素領域中心部之第3層間 絕緣膜的其他膜厚形成約1 2 Ο Ο 0A爲止而施以CMP 處理之液晶面板用基板拋光後的第3層間絕緣膜之膜厚分 佈的等膜厚線圖。 圖1 4係於本發明實施形態3之反射型液晶面板用基 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公 -51 - 經濟部中央標準局員工消費合作社印製 588176 Α7 _____ Β7 五、發明説明、9 ) 板中’表示封閉領域四角隅部附近之部份俯視圖。 圖1 5是表示沿著圖1 4中C 一 C，線截斷狀態之剖 視圖。
圖1 6是表示實施形態3中，以膜厚約2 4 0 0 0 A 形成第3層間絕緣膜後，使其像素領域中心部之第3層間 絕緣膜的其他膜厚形成約1 2 〇 〇 爲止而施以CMP ®理之液晶面板用基板拋光後的第3層間絕緣膜之膜厚分 佈的等膜厚線圖。 圖1 7係以反射型液晶面板作爲燈泡使用的投影式顯 示裝置之一例’表示錄放影投影機之槪略構成圖。 圖1 8是表示反射型液晶面板之剖視圖。 圖1 9是表示使用於習知反射型液晶面板之反射型液 晶面板用基板之俯視圖。 圖2 0是表示圖1 9反射型液晶面板用基板之像素領 域的部份俯視圖。 圖2 1是表示沿著圖1 3中A - A /線截斷狀態之剖 視圖。 圖2 2是表示沿著圖1 2中B — B /線截斷狀態之剖 視圖。 圖2 3係表示於圖1 9之習知反射型液晶中，以膜厚 約2 4 Ο Ο Ο A形成第3層間絕緣膜後，使其像素領域中 心部之第3層間絕緣膜的其他膜厚形成約1 2 Ο Ο Ο A爲 止而施以C Μ P處理之液晶面板用基板拋光後的第3層間 絕緣膜1 3之膜厚分佈的等膜厚線圖。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公# ) (請先閱讀背面之注意事項再填寫本頁)
-52- 經濟部中央標準局員工消費合作社印製 p 型半導體基板 P型井領域 場效氧化膜 _極線 閘極電極 閘極絕緣線 僞閘極線 588176 A7 B7 五、發明説明k ) 圖2 4係於圖2 3之習知例、圖1 0之實施形態1、 圖1 3之實施形態2及圖1 6之實施形態3中，分別顯示 沿著a - a /線之封閉左邊縱向之其他膜厚的分佈圖表。 圖2 5係於圖2 3之習知例、圖1 0之實施形態1、 圖1 3之實施形態2及圖1 6之實施形態3中，分別顯示 沿著b - b /線之像素中央縱向之其他膜厚的分佈圖表。 圖2 6係於圖2 3之習知例、圖1 0之實施形態1、 圖1 3之實施形態2及圖1 6之實施形態3中，分別顯示 沿著c - c >線之封閉上邊橫向之其他膜厚的分佈圖表。 圖2 7係於圖2 3之習知例、圖1 0之實施形態1、 圖1 3之實施形態2及圖1 6之實施形態3中’分別顯示 沿著d - d /線之像素中央橫向之其他膜厚的分佈圖表。 圖2 8係於圖2 3之習知例、圖1 0之實施形態1、 圖1 3之實施形態2及圖1 6之實施形態3中，分別顯示 沿著e - e /線之像素中央橫向之其他膜厚的分佈圖表。 〔符號說明〕 1 2、 3 4 4 a 4 b 4 p 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ 297&Ϊ7 (請先閲讀背面之注意事項再填寫本頁)
-53- 588176 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明b 5 b N +型漏極領域 6 第1層間絕緣膜 6a、6b、6c、16 接觸孔 7 數據線 7 a 源極電極配線 7 p 僞數據線 7 a p 僞源極電極線 8 P型容量電極領域 9 a 容量電極 9 b 絕緣膜（介質膜） 10 中繼配線 11 第2層間絕緣膜 12 遮光膜 12a 插塞貫穿用開口部 12b 連接用配線 1 2 p 僞遮光膜 13 第3層間絕緣膜 14 像素電極 15 連接插塞（層間絕緣膜） 17 鈍化膜 2 0 像素領域（顯示領域） 2 1 數據線驅動電路（X驅動器） 2 2 R、2 2 L 閘極線驅動電路（Y驅動器） 23 預充電及測試電路 (讀先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公# ) -54- 經濟部中央標準局員工消費合作社印製 588176 A7 B7 五、發明説明k ) 24 像素信號取樣電路 2 5 遮光膜 2 6、2 6 / 輸入端子襯墊 2 6a 下層 2 6 b、2 6 b > 上層 2 7、1 2 7、2 2 7 封閉領域 29R、29L 中繼端子襯墊（白點） 30 反射型液晶面板 3 1、1 3 1、2 3 1、3 3 1 反射型液晶面板用 基板 3 2 支持基板 33 對置電極（共通電極） 35 玻璃基板 3 7 液晶 38 各向異性導電膜（ACF) 38a 導電性粒子 38b 黏著用絕緣樹脂材 3 9 撓性帶配線 39a 撓性帶 39b 導電線 10 0 偏光照明裝置 110 透鏡 12 7a 模樣 127C、227C 四角隅部 · 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
-55- 五、發明説明b ) 經濟部中央標隼局員工消費合作社印製 588176 Α7 Β7 1 3 0 偏 光轉換元件 2 0 0 偏 光光束 2 0 1 S 偏光光束反射面 2 6 1 導 電接觸面 2 6 2 配 線導出部 4 1 2、4 1 3 分光鏡 3 Ο Ο B、3 0 0 R、3 0 0 G 反射型液晶燈泡 500 投射光學系 6 0 0 螢幕 L 〇 系統光軸 A 下層虛擬模樣 B、B ’ 上層虛擬模樣 a 小區間虛擬模樣 X、X /、Y 縫隙領域 W 行方向配線領域 L ' Lin' Lout 配線 Μ、T 配線間虛擬模樣 N R ' N L 虛擬模樣 5 0、S 1、S 2、S 2 >、S 3小區間虛擬模樣 Ρ 僞像素凹凸模樣 本紙張尺度適用中國國家標準（CNS ) Α4規枱（210Χ 297公漦） (請先閱讀背面之注意事項再填寫本買)
-56-
Claims (1)
- 588176 ABCD經濟部智慧財產局員工消費合作社印製 六、申請專利範圍公告本 ：.. ·· >，',、「f “" ,1^-- - 一- - { ^ v !· : !.·. /’ ， 第87 108546號專利申 中文申請專利範圍修正本 民國92年2月21日修正 1 · 一種電光學裝置用基板，在將對應於各個像素的 轉換元件配置在基板上的像素領域內，具有由複數片層間 絕緣膜與複數導電層交互相層積的層積膜構造，並至少對 較該複數層導電層中之最上層更下方之一層的上述層間絕 緣膜進行拋光處理使其平坦化所成構成之電光學裝置用基 板，其特徵爲： 至少在形成於上述基板之非像素領域中的端子襯墊附 近，由具有較上述拋光處理後之層間絕緣膜更下方之上述 導電層所形成的單層、或複數層的虛擬模樣， 上述端子襯墊是配置在基板緣附近的輸入端子襯墊， 配置在上述輸入端子襯墊周圍的上述虛擬模樣是由被細分 成平面狀的複數個微小的虛擬模樣所形成， 相鄰的上述輸入端子襯墊之間是非虛擬模樣領域，上 述輸入端子襯墊與配置在其周圍的上述微小虛擬模樣的間 隔是設定寬於配線與其附近之上述虛擬模樣的間隔。 2 . —種電光學裝置用基板，在將對應於各個像素的 轉換元件配置在基板上的像素領域內，具有由複數片層間 絕緣膜與複數導電層交互相層積的層積膜構造，並至少對 較該複數層導電層中之最上層更下方之一層的上述層間絕 緣膜進行拋光處理使其平坦化所成構成之電光學裝置用基 板，其特徵爲： 本紙張尺度適用中國國家標準（CNS ) A4见格（210Χ29*7公釐） ---------% ^-----、玎------气！ • * 〆 (請先閱讀背面之注意事項再填寫本頁) 588176 A8 B8 C8 D8 V、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 至少在形成於上述基板之非像素領域中的端子襯墊附 近，由具有較上述拋光處理後之層間絕緣膜更下方之上述 導電層所形成的單層、或複數層的虛擬模樣， 上述端子襯墊是配置在基板內側的中繼端子襯墊，上 述中繼端子襯墊與配置在其周圍的上述虛擬模樣的間隔是 設定寬於配線與其附近之上述虛擬模樣的間隔。 3 . —種電光學裝置用基板，在將對應於各個像素的 轉換元件配置在基板上的像素領域內，具有由複數片層間 絕緣膜與複數導電層交互相層積的層積膜構造，並至少對 較該複數層導電層中之最上層更下方之一層的上述層間絕 緣膜進行拋光處理使其平坦化所成構成之電光學裝置用基 板，其特徵爲： 在形成於上述，像素領域周圍之封閉領域外側，由具有 較上述拋光處理後之層間絕緣膜更下方之上述導電層所形 成的單層、或複數層的虛擬模樣， 上述虛擬模樣是在與上述轉換元件的控制配線層同層 所形成獨立的模樣上層積所成。 4 · 一種電光學裝置用基板，在將對應於各個像素的 轉換元件配置在基板上的像素領域內，具有由複數片層間 絕緣膜與複數導電層交互相層積的層積膜構造，·並至少對 較該複數層導電層中之最上層更下方之一層的上述層間絕 緣膜進行拋光處理使其平坦化所成構成之電光學裝置用基 板，其特徵爲： 在形成於上述像素領域周圍之封閉領域外側的外圍領 本紙张尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） -2 588176 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 域內，由具有較上述拋光處理後之層間絕緣膜更下方之上 述導電層所形成的單層、或複數層的虛擬模樣， 上述虛擬模樣是在與上述轉換元件的控制配線層同層 所形成獨立的模樣上層積所成。 5 · —種電光學裝置用基板，在將對應於各個像素的 轉換元件配置在基板上的像素領域內，具有由複數片層間 絕緣膜與複數導電層交互相層積的層積膜構造，並至少對 較該複數層導電層中之最上層更下方之一層的上述層間絕 緣膜進行拋光處理使其平坦化所成構成之電光學裝置用基 板，其特徵爲= 在上述基板的非像素領域中，由具有包含較上述拋光 處理之層間絕緣膜更下方之上述導電層的複數模擬凹凸模 樣， 上述模擬像素凹凸模樣是在上述基板的二維方向上重 覆展開所形成， 電性連接於上述轉換元件的第1上述導電層，與成膜 於上述拋光處理之絕緣膜上方的上述導電層形成電性連接 ，且在上述第1導電層與上述上方之上述導電層之間包含 第2上述導電層， 上述模擬像素凹凸模樣，是由上述第1導電層及上述 第2導電層中的任一個，或兩者所構成的虛擬模樣， 上述模擬像素凹凸模樣至少是以模擬閘極線及模擬數 據線所構成。 (請先閱讀背面之注意事項再填寫本頁) 訂· ^•#1. 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐） -3-
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15969997 | 1997-06-17 | ||
| JP04972298A JP3767154B2 (ja) | 1997-06-17 | 1998-03-02 | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW588176B true TW588176B (en) | 2004-05-21 |
Family
ID=26390168
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087108546A TW588176B (en) | 1997-06-17 | 1998-06-01 | Substrate for electro-optic apparatus |
| TW092103687A TWI231871B (en) | 1997-06-17 | 1998-06-01 | Substrate for electro-optic apparatus |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092103687A TWI231871B (en) | 1997-06-17 | 1998-06-01 | Substrate for electro-optic apparatus |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6373544B1 (zh) |
| EP (1) | EP0887695B1 (zh) |
| JP (1) | JP3767154B2 (zh) |
| KR (1) | KR100533492B1 (zh) |
| CN (2) | CN100504551C (zh) |
| DE (1) | DE69826568T2 (zh) |
| TW (2) | TW588176B (zh) |
Families Citing this family (77)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3766563B2 (ja) * | 1999-05-17 | 2006-04-12 | 株式会社日立製作所 | 液晶表示装置 |
| JP3826618B2 (ja) * | 1999-05-18 | 2006-09-27 | ソニー株式会社 | 液晶表示装置 |
| US6396158B1 (en) * | 1999-06-29 | 2002-05-28 | Motorola Inc. | Semiconductor device and a process for designing a mask |
| TW478014B (en) * | 1999-08-31 | 2002-03-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing thereof |
| JP3409759B2 (ja) * | 1999-12-09 | 2003-05-26 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| KR100500934B1 (ko) * | 2000-05-31 | 2005-07-14 | 주식회사 하이닉스반도체 | 웨이퍼 가장자리의 과도 연마를 방지할 수 있는 반도체소자 제조 방법 |
| US20070076161A1 (en) * | 2000-06-07 | 2007-04-05 | Kabushiki Kaisha Advanced Display | Liquid-crystal display device and process of fabricating it |
| US6661025B2 (en) * | 2000-09-22 | 2003-12-09 | Seiko Epson Corporation | Method of manufacturing electro-optical apparatus substrate, electro-optical apparatus substrate, electro-optical apparatus and electronic apparatus |
| DE10051719C2 (de) * | 2000-10-18 | 2003-10-02 | Infineon Technologies Ag | Verfahren zur Herstellung von Schaltkreisstrukturen auf einem Halbleitersubstrat mit Hilfe eines Lithographieprozesses und Anordnung mit funktionalen Schaltkreisstrukturen und Dummy-Schaltkreisstrukturen |
| JP3628997B2 (ja) * | 2000-11-27 | 2005-03-16 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置の製造方法 |
| KR100755645B1 (ko) * | 2000-12-29 | 2007-09-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그의 제조방법 |
| JP3841198B2 (ja) | 2001-03-13 | 2006-11-01 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| US6686977B2 (en) | 2001-07-24 | 2004-02-03 | Three-Five Systems, Inc. | Liquid crystal on silicon device |
| JP4653374B2 (ja) * | 2001-08-23 | 2011-03-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法 |
| JP2003084292A (ja) * | 2001-09-13 | 2003-03-19 | Seiko Epson Corp | 液晶装置及び電子機器 |
| JP3708467B2 (ja) * | 2001-09-26 | 2005-10-19 | 株式会社日立製作所 | 表示装置 |
| KR100805389B1 (ko) * | 2001-12-22 | 2008-02-25 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 액정패널 |
| TW543917U (en) * | 2002-01-23 | 2003-07-21 | Chunghwa Picture Tubes Ltd | Flat display panel and its apparatus |
| KR100672641B1 (ko) * | 2002-02-20 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| JP4445189B2 (ja) * | 2002-08-29 | 2010-04-07 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| KR100870666B1 (ko) * | 2002-09-04 | 2008-11-26 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP4862936B2 (ja) * | 2002-10-31 | 2012-01-25 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4506133B2 (ja) * | 2002-10-31 | 2010-07-21 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3800184B2 (ja) | 2003-02-04 | 2006-07-26 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP3778195B2 (ja) | 2003-03-13 | 2006-05-24 | セイコーエプソン株式会社 | 平坦化層を有する基板及びその製造方法並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP3783707B2 (ja) | 2003-03-19 | 2006-06-07 | セイコーエプソン株式会社 | 検査素子付基板並びに電気光学装置用基板及び電気光学装置及び電子機器 |
| JP4016955B2 (ja) * | 2003-05-02 | 2007-12-05 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| CN100480826C (zh) * | 2003-05-02 | 2009-04-22 | 精工爱普生株式会社 | 电光装置及电子设备 |
| JP3767607B2 (ja) | 2003-05-02 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4075691B2 (ja) | 2003-05-27 | 2008-04-16 | セイコーエプソン株式会社 | 電気光学装置の製造方法並びに基板装置の製造方法 |
| KR100551046B1 (ko) * | 2003-08-28 | 2006-02-09 | 삼성에스디아이 주식회사 | 유기 이엘 소자 |
| TW594274B (en) * | 2003-10-16 | 2004-06-21 | Au Optronics Corp | Display module |
| TWI277042B (en) * | 2003-10-28 | 2007-03-21 | Seiko Epson Corp | Electro-optical device, electronic equipment, and method of manufacturing electro-optical device |
| KR100671640B1 (ko) * | 2004-06-24 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법 |
| JP2006054073A (ja) * | 2004-08-10 | 2006-02-23 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイパネルの製造方法 |
| KR100626015B1 (ko) * | 2004-09-08 | 2006-09-20 | 삼성에스디아이 주식회사 | 평판 표시패널 및 이를 구비한 평판 표시장치 |
| JP2006179766A (ja) * | 2004-12-24 | 2006-07-06 | Mitsubishi Electric Corp | パワーモジュールおよびその製造方法 |
| US8253179B2 (en) | 2005-05-13 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
| US7509622B2 (en) * | 2006-04-17 | 2009-03-24 | Synopsys, Inc. | Dummy filling technique for improved planarization of chip surface topography |
| JP4448834B2 (ja) * | 2006-04-25 | 2010-04-14 | セイコーエプソン株式会社 | 電気光学装置、及びこれを備えた電子機器 |
| KR20080001975A (ko) * | 2006-06-30 | 2008-01-04 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
| KR101323389B1 (ko) * | 2006-12-29 | 2013-10-29 | 엘지디스플레이 주식회사 | 백라이트 유닛과 이를 갖는 표시 장치 |
| KR101304412B1 (ko) * | 2007-01-24 | 2013-09-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| JP5650878B2 (ja) | 2007-06-20 | 2015-01-07 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | ダミーパターンの設計方法、露光マスク、半導体装置、半導体装置の製造方法およびダミーパターンの設計プログラム |
| JP2009015193A (ja) * | 2007-07-09 | 2009-01-22 | Epson Imaging Devices Corp | 液晶表示パネル、その製造方法及び電子機器 |
| JP5081556B2 (ja) * | 2007-09-28 | 2012-11-28 | 株式会社リガク | デバイシェラー光学系を備えたｘ線回折測定装置とそのためのｘ線回折測定方法 |
| TW200938922A (en) * | 2008-03-04 | 2009-09-16 | Emerging Display Tech Corp | Electrode wiring structure of liquid crystal panel |
| TWI384603B (zh) | 2009-02-17 | 2013-02-01 | Advanced Semiconductor Eng | 基板結構及應用其之封裝結構 |
| CN102169260B (zh) | 2010-10-15 | 2015-01-21 | 京东方科技集团股份有限公司 | Tft-lcd像素电极层结构、制备方法及其掩膜板 |
| JP5853419B2 (ja) | 2010-10-25 | 2016-02-09 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置用基板 |
| KR101749161B1 (ko) * | 2010-12-29 | 2017-06-21 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 구비한 표시 장치 |
| JP5769989B2 (ja) * | 2011-03-09 | 2015-08-26 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP5560227B2 (ja) * | 2011-04-11 | 2014-07-23 | 株式会社ジャパンディスプレイ | 液晶表示装置の製造方法及び液晶表示装置 |
| CN104040416B (zh) * | 2012-01-11 | 2017-05-17 | 夏普株式会社 | 半导体装置、显示装置和半导体装置的制造方法 |
| KR20130084033A (ko) * | 2012-01-16 | 2013-07-24 | 삼성전자주식회사 | 반도체 모듈용 인쇄회로 기판 |
| JP2013149758A (ja) * | 2012-01-18 | 2013-08-01 | Canon Inc | 固体撮像装置およびその製造方法ならびにカメラ |
| JP2013213899A (ja) * | 2012-04-02 | 2013-10-17 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US20140293168A1 (en) * | 2012-06-06 | 2014-10-02 | Wintek Corporation | Touch panel |
| KR102050383B1 (ko) | 2012-12-28 | 2019-11-29 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| US9792867B2 (en) * | 2013-02-19 | 2017-10-17 | Sakai Display Products Corporation | Display apparatus |
| JP6268404B2 (ja) * | 2013-06-20 | 2018-01-31 | 富士電機株式会社 | 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置 |
| KR102192035B1 (ko) * | 2013-12-02 | 2020-12-17 | 삼성디스플레이 주식회사 | 접촉 감지 센서를 포함하는 플렉서블 표시 장치 |
| KR102274215B1 (ko) | 2015-01-09 | 2021-07-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| KR102654925B1 (ko) | 2016-06-21 | 2024-04-05 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
| CN106991990A (zh) * | 2017-05-27 | 2017-07-28 | 上海天马有机发光显示技术有限公司 | 显示面板及显示装置 |
| JP6488328B2 (ja) * | 2017-06-08 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR102481468B1 (ko) * | 2018-01-04 | 2022-12-26 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR102491883B1 (ko) | 2018-01-18 | 2023-01-27 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
| US10546757B2 (en) * | 2018-05-23 | 2020-01-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method for controlling intro-die variation |
| CN109634015A (zh) * | 2018-12-29 | 2019-04-16 | 惠科股份有限公司 | 阵列基板与其显示面板 |
| CN109656071B (zh) * | 2018-12-29 | 2024-01-30 | 福建华佳彩有限公司 | 一种具有高开口率的液晶面板 |
| CN109613769B (zh) * | 2018-12-29 | 2024-01-30 | 福建华佳彩有限公司 | 一种改善显示不良的液晶面板 |
| JP7392321B2 (ja) | 2019-08-19 | 2023-12-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| US11256379B2 (en) * | 2019-09-26 | 2022-02-22 | Samsung Display Co., Ltd. | Display device and a method of fabricating the same |
| KR20210095265A (ko) | 2020-01-22 | 2021-08-02 | 삼성디스플레이 주식회사 | 표시 장치 |
| DE102020123708A1 (de) * | 2020-02-27 | 2021-09-02 | Taiwan Semiconductor Manufacturing Co. Ltd. | Bildsensoren mit dummy-pixel-strukturen |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5563727A (en) | 1994-06-30 | 1996-10-08 | Honeywell Inc. | High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level |
| JP3122003B2 (ja) * | 1994-08-24 | 2001-01-09 | シャープ株式会社 | アクティブマトリクス基板 |
| US5652667A (en) | 1995-02-03 | 1997-07-29 | Victor Company Of Japan, Ltd. | Liquid crystal display apparatus |
| JP3349332B2 (ja) | 1995-04-28 | 2002-11-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 反射式空間光変調素子配列及びその形成方法 |
| JP3143591B2 (ja) | 1995-09-14 | 2001-03-07 | キヤノン株式会社 | 表示装置 |
| US5978056A (en) | 1995-10-15 | 1999-11-02 | Victor Company Of Japan, Ltd | Reflection-type display apparatus having antireflection films |
-
1998
- 1998-03-02 JP JP04972298A patent/JP3767154B2/ja not_active Expired - Lifetime
- 1998-06-01 TW TW087108546A patent/TW588176B/zh not_active IP Right Cessation
- 1998-06-01 TW TW092103687A patent/TWI231871B/zh not_active IP Right Cessation
- 1998-06-12 US US09/097,157 patent/US6373544B1/en not_active Expired - Lifetime
- 1998-06-16 CN CNB2003101131098A patent/CN100504551C/zh not_active Expired - Lifetime
- 1998-06-16 CN CNB981098924A patent/CN1203351C/zh not_active Expired - Lifetime
- 1998-06-16 KR KR1019980022473A patent/KR100533492B1/ko not_active IP Right Cessation
- 1998-06-17 DE DE69826568T patent/DE69826568T2/de not_active Expired - Lifetime
- 1998-06-17 EP EP98304794A patent/EP0887695B1/en not_active Expired - Lifetime
-
2002
- 2002-02-08 US US10/067,915 patent/US6577371B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3767154B2 (ja) | 2006-04-19 |
| DE69826568D1 (de) | 2004-11-04 |
| EP0887695A2 (en) | 1998-12-30 |
| CN1512250A (zh) | 2004-07-14 |
| TWI231871B (en) | 2005-05-01 |
| EP0887695B1 (en) | 2004-09-29 |
| DE69826568T2 (de) | 2005-10-13 |
| CN100504551C (zh) | 2009-06-24 |
| JPH1172804A (ja) | 1999-03-16 |
| EP0887695A3 (en) | 2000-12-06 |
| US6577371B2 (en) | 2003-06-10 |
| TW200301383A (en) | 2003-07-01 |
| US6373544B1 (en) | 2002-04-16 |
| CN1203351C (zh) | 2005-05-25 |
| KR100533492B1 (ko) | 2006-02-28 |
| US20020097367A1 (en) | 2002-07-25 |
| KR19990007017A (ko) | 1999-01-25 |
| CN1202635A (zh) | 1998-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW588176B (en) | Substrate for electro-optic apparatus | |
| TW560071B (en) | Manufacturing method of substrate apparatus, substrate apparatus, manufacturing method of optoelectronic apparatus, optoelectronic apparatus, and electronic machine | |
| TW542932B (en) | Liquid crystal panel and electronic appliances | |
| JPH10508387A (ja) | 反射形ディスプレイの製造方法 | |
| JP5610043B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投射型表示装置 | |
| JP2003302916A (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| TW200910601A (en) | Pixel structure and fabricating method for thereof | |
| JP4222356B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投射型表示装置 | |
| TW556334B (en) | Semiconductor device and fabrication method thereof | |
| US6587178B2 (en) | Device structure that combines insulating materials for alignment posts and optical interference layers | |
| JP4702268B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投射型表示装置 | |
| JP3663978B2 (ja) | 半導体装置の製造方法 | |
| US20040160544A1 (en) | Multilayer storage capacitors for a liquid crystal display panel and the method for fabricating the same | |
| JP3710372B2 (ja) | 液晶表示装置および投射型液晶表示装置 | |
| TWI231956B (en) | Manufacturing method of thin film transistor array substrate | |
| JP4567385B2 (ja) | 液晶表示装置の製造方法 | |
| KR100292974B1 (ko) | 반도체장치와그제조방법 | |
| JPS6015681A (ja) | マトリクス型表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |