JP6268404B2 - 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 - Google Patents
半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 Download PDFInfo
- Publication number
- JP6268404B2 JP6268404B2 JP2015522530A JP2015522530A JP6268404B2 JP 6268404 B2 JP6268404 B2 JP 6268404B2 JP 2015522530 A JP2015522530 A JP 2015522530A JP 2015522530 A JP2015522530 A JP 2015522530A JP 6268404 B2 JP6268404 B2 JP 6268404B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance element
- semiconductor device
- region
- insulating film
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 239000000758 substrate Substances 0.000 claims description 29
- 230000005669 field effect Effects 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 description 48
- 239000011229 interlayer Substances 0.000 description 30
- 239000010410 layer Substances 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 17
- 239000002184 metal Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 230000004913 activation Effects 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Description
起動電流は、入力交流信号AC100〜240Vを整流したものであり、これを起動回路に供給するため、起動回路上流のノーマリオン型素子には、450V以上の耐圧が必要である。このノーマリオン型素子は、スイッチング電源用制御ICとモノリシック化されるため、横型高耐圧電界効果型接合トランジスタ(横型高耐圧JFET)として実現される。この素子の電流駆動能力によって、スイッチング電源装置の設計仕様が決定される。
図23は、図22のスイッチング電源装置に搭載された起動回路41の構成を示す回路図である。図23に示すように、起動回路41は、VH端子(高耐圧入力端子)61、BO端子(ブラウンアウト入力端子)62、on/off端子(オン/オフ信号入力端子)63およびVCC端子(電源電圧端子)64を備えている。VH端子61およびVCC端子64は、それぞれ、制御IC31のVH端子32およびVCC端子35に接続されている。on/off端子63は、低電圧停止回路42に接続されている。
また、BO端子62は、BOコンパレータ44の非反転入力端子(+端子)に接続されている。つまり、VH端子61への入力電圧を抵抗73,74により抵抗分圧した電圧が、BOコンパレータ44の非反転入力端子に入力される。
2つのJFET81,82は、ノーマリオン型の電界効果型接合トランジスタであり、それらのゲート端子は、接地されている。また、これら2つのJFET81,82のドレイン端子は、VH端子61に共通接続されている。第1のJFET81のソース端子は、第1のPMOSトランジスタ67のソース端子および第2のPMOSトランジスタ69のソース端子に接続されている。
第1のNMOSトランジスタ68のゲート端子は、抵抗66を介して第2のJFET82のソース端子に接続されている。また、第1のNMOSトランジスタ68のゲート端子は、第2のNMOSトランジスタ71のドレイン端子に接続されている。第2のNMOSトランジスタ71のゲート端子は、on/off端子63に接続されている。第2のNMOSトランジスタ71のソース端子は、接地されている。また、第2のNMOSトランジスタ71のゲート端子は、抵抗72を介して接地されている。
一方、オン/オフ信号がHi状態の場合には、第2のNMOSトランジスタ71がオン状態となり、第1のNMOSトランジスタ68のゲート電圧がゼロになるので、スイッチがオフ状態となる。従って、VH端子61とVCC端子64の間の電流経路が遮断されるので、起動回路41からVCC端子35への電流の供給が停止する。
図24および図25に示すように、ゲート領域102となるpウェル領域が、p基板101の表面層に選択的に形成されている。ゲート領域102は、チャネルが形成されるチャネル領域となる。また、p基板101の表面層には、ドリフト領域103となる低濃度のnウェル領域が、ゲート領域102の一部に所定の幅で入り込むように選択的に形成されている。さらに、p基板101の表面層の、ドリフト領域103の入り込んだ箇所には、ソース領域104となる高濃度のnウェル領域が選択的に例えば8個形成されている。
ドリフト領域103がゲート領域102に接する箇所には、制御電極としてゲートポリシリコン電極107がゲート領域102とドリフト領域103に跨がるように形成されている。LOCOS酸化膜108、ゲートポリシリコン電極107、ゲート領域102、ソース領域104およびドレイン領域105の上には、層間絶縁膜109が設けられている。
ゲート電極配線106は、層間絶縁膜109を貫通するゲートコンタクト部114およびポリシリコンコンタクト部115を介してゲート領域102およびゲートポリシリコン電極107に電気的に接続されている。
第1のソース電極配線112は、7個のソース領域104に電気的に接続されている。第2のソース電極配線113は、別の1個のソース領域104に電気的に接続されている。
また、特許文献3、4には、同様に過電圧からICを保護するために、スイッチング電源用制御ICの内部に電圧監視機能を設けてスイッチング動作を制御する回路を内蔵することが記載されている。
しかし、特許文献1では、VH端子にESDサージや雷サージなどの過電圧が直接印加されないように、制御IC31の外部に過電圧抑制作用のある抵抗91が取り付けられている。そのため、スイッチング電源装置の製作において組立工数がかかり、また、部品点数が多くなる。さらに、大型化する。
また、特許文献4に示すように、制御IC31の内部に電圧監視機能を設けてた場合には、スイッチング動作を制御する回路はスイッチング動作が確立した条件下で制御機能が働くため、電源システムに組み込まれる前の段階で静電気に対する耐性は無力である。同様にスタンバイ状態などのスイッチング動作が確立する以前の段階に発生した過電圧に対しては抑制機能は働かない。
また、過電圧抑制用の抵抗素子を備えた半導体装置を用いることで占有面積が小さく、低コストのスイッチング電源用制御ICおよびスイッチング電源装置を提供することができる。
以下の第1〜第6の実施形態の説明では、第1導電型がp型、第2導電型がn型の場合について例示的に説明するが、導電型を逆の関係に選択して、第1導電型をn型、第2導電型をp型としても構わない。
なお、第1〜第6の実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、第1〜第6の実施形態の記載に限定されるものではない。
図1には本発明の第1の実施形態に係る半導体装置100を構成する抵抗素子121bとJFET81,82が示されており、上部に形成される電極は図示していない。
また、図1(b)において、このJFET81,82はドレインDが共通でソースSが2つに分割されている。そのため、等価回路としては矢印の右に示すように、2つのJFET81,82で示すことにする。JFET81,82は、ノーマリオン型の接合型電界効果トランジスタである。
図2に示すように、抵抗素子121bは、ドレイン領域105上からドリフト領域103のドレイン領域105の近傍上に亘って形成されているが、ドレイン領域105上のみに形成することもできる。
図6に示すように、本発明の第1の実施形態に係る半導体装置100において、抵抗素子121bは、主に第2導電型(n型)のドレイン領域105上の層間絶縁膜109の内部に形成される。この抵抗素子121bは例えば数十Ω〜200Ω程度で形成される。JFETはJFET81とJFET82で構成され、図には各部の電極と接続するコンタクト部の位置も示した。
図4に示すように、一層目の金属電極のうち、第1および第2のソース電極配線112,113をゲート電極配線106が取り巻き、中央部のドレイン領域105上にドレイン電極配線110が配置されている。また、抵抗素子121bと接続する電極も配置されている。これらの電極はj,kに対応するコンタクト部126,110aを介して各部位に接続する。
図5に示すように、二層目の金属電極(配線503,504)は一層目の金属電極(ゲート電極配線106,ドレイン電極配線110,中継配線110a)上に形成された二層目の層間絶縁膜を介して形成され、コンタクト部を介して一層目の電極と接続する。
図6の右端に示したドレイン領域105は、図1ではp基板101の表面層のドリフト領域103の中心部分にドリフト領域103と接するように配置されている。ドリフト領域103上には、図6に示すように、厚さ6000Å程度のLOCOS酸化膜108が形成されている。LOCOS酸化膜108、ゲート領域102およびドレイン領域105の上には、層間絶縁膜109が設けられている。
なお、ドレイン領域105は形成しなくてもよい。この場合、ドリフト領域103がドレイン電極配線110と接続される。
VH端子61は抵抗91aを介して、JFET81,82に接続する。また、JFET81,82の2つのソースは起動後段回路65bに接続する。JFET82のソースは抵抗66を介してNMOSトランジスタ68のゲートに接続し、JFET81のソースはPMOSトランジスタ67を介してNMOSトランジスタ68のドレインに接続する。
図6に示すように、第1導電型(p型)のゲート領域102が、p基板(第1導電型の(p型)半導体基板)101の表面層に選択的に形成されている。また、p基板101の表面層には、第2導電型(n型)のドレイン領域105に比べて低不純物濃度のnウェル領域からなる第2導電型(n型)のドリフト領域103が形成されている。ドリフト領域103の表面層には第1導電型(p型)のゲート領域102と接するように形成されたゲート領域102aを備えている。ゲート領域102aは、ドリフト領域103の縦方向からの空乏化を促進するための領域である。このゲート領域102aは必要に応じて設けることができる。
層間絶縁膜109の上には、ゲート電極配線106、第1および第2のソース電極配線112,113、中継配線110aおよびドレイン電極配線110等の金属配線が形成されている。
図6(a)に示すように、ゲート電極配線106は、層間絶縁膜109上まで張り出すように形成されている。これにより、ドリフト領域103とゲート領域102の境界部分で発生する電界強度が緩和され、半導体装置100の耐圧をより高くすることができる。さらにゲート電極配線106の先端部と層間絶縁膜109に埋め込まれた、例えば、ポリシリコンで形成されたフィールドプレート106aを接続することで、さらに耐圧を高める効果が発揮される。
ゲート電極配線106,中継配線110aおよびドレイン電極配線110上には第2の層間絶縁膜501が形成される。ゲート電極配線106および中継配線110aはビア部502を介してそれぞれ配線503,パッド504に接続する。ゲート電極配線106は、接地される。また、第1,第2のソース電極配線112,113は配線505(S1,S2)を介して起動回路41aの起動後段回路65bに接続し、起動後段回路65bのNMOSトランジスタ68のソースはVCC端子64に接続される。
以上説明したように、本発明の第1の実施形態に係る半導体装置100は、過電圧を抑制する抵抗素子121bを内蔵することができる。その結果、本発明の第1の実施形態に係る半導体装置100を用いた制御IC31aは外付けする部品の数が減るので、スイッチング電源用制御ICおよびスイッチング電源装置として部品コストや組み立てコストの低減と、小型化を図ることができる。
それに加えて、制御IC31a自体の静電気に対する過電圧耐量を向上させることができる。
図9は、本発明の第2の実施形態に係る半導体装置200の要部平面図である。図9には本発明の第2の実施形態に係る半導体装置200を構成する高耐圧高抵抗素子121a、抵抗素子121bおよびJFET81,82が示されており、上部に形成される電極は図示していない。また、図9において、a,b,c,d,e,f、gはコンタクトホールの位置を示し、符号126,126a,125,124,117,118はコンタクトホールもしくはコンタクト部(コンタクトホールで接続する部位)を示す。a,b,c,d,gは126,126a,125,124.118にそれぞれ対応している。e,fは2箇所ある117にそれぞれ対応している。117はソース領域104に接続するコンタクトホールもしくはコンタクト部であり、JFET81に対応する位置がeであり、JFET82に対応する位置がfである。
図15は、本発明の第2の実施形態に係る半導体装置200を用いた起動回路41aの要部回路図である。
図10に示すように、JFETの第2導電型(n型)のソース領域104は8箇所あり、そのうちの7箇所がJFET81のソース領域であり、1箇所がJFET82のソース領域である。
図11に示すように、一層目の金属電極のうち、第1および第2のソース電極配線112,113をゲート電極配線106が取り巻き、中央部のドレイン領域105上にドレイン電極配線110が配置されている。また、高耐圧高抵抗素子121aと接続する電極も配置されている。これらの電極はコンタクト部を介して各部位に接続する。
図13に示すように、各部位と各金属電極はコンタクト部を介して接続する。図13(a),(b)では、図面を見易くするため、断面を表すハッチングを省略している。
図15に示すように、VH端子61は抵抗91aを介して、JFET81,82に接続する。また高耐圧高抵抗素子121aを構成する抵抗73の一端は直接VH端子に接続する。JFET81,82の2つのソースは図7に示した起動回路41aと同じように接続する。
JFET81,82は第1の実施形態に係る半導体装置100と同様である。以下、本発明の第2の実施形態に係る半導体装置200と、本発明の第1の実施形態に係る半導体装置100との異なる点について説明する。
第2導電型(n型)のドリフト領域103上と第2の導電型(n型)のドレイン領域105上の層間絶縁膜109内には、渦巻き状の抵抗である高耐圧高抵抗素子(第2の抵抗素子および第3の抵抗素子)121aおよび抵抗素子(第1の抵抗素子)121bが埋め込まれている。抵抗素子121bが渦巻きの内側に形成され、その外側に連続して高耐圧高抵抗素子121aが形成されている。高耐圧高抵抗素子121aと厚さ6000Å程度のLOCOS酸化膜108との間の層間絶縁膜109の厚さは2000Åとした。高耐圧高抵抗素子121aおよび抵抗素子121bは、ポリシリコンやCrSi等の薄膜抵抗でできており、平面形状が渦巻き状をなすように形成されている。
ドレイン電極配線110は、コンタクト部126、抵抗素子121b、コンタクト部126a、中継配線110aおよびビア部502を経由してパッド504に接続する。
高耐圧高抵抗素子121aの外側の終端は、層間絶縁膜109に設けられたコンタクト部124を介してゲート電極配線106に電気的に接続されている。高耐圧高抵抗素子121aにおいて、その外側の終端よりも手前側(内側)の部分は、層間絶縁膜109に設けられたコンタクト部125を介してBO端子62に接続される中間タップ配線111に電気的に接続されている。高耐圧高抵抗素子121aの最も内側の輪の部分は、層間絶縁膜109に設けられたコンタクト部126aを介して中継配線110aに電気的に接続されている。
本発明の第2の実施形態に係る半導体装置200では、本発明の第1の実施形態に係る半導体装置100に示すゲート領域102aが形成されていないが形成することもできる。
尚、図15の起動素子65aの動作は、図7と同様であるので説明は省略する。
以上説明したように、本発明の第2の実施形態に係る半導体装置200は、JFET81,82と同一半導体基板内に過電圧抑制用の抵抗91aが集積されているので、本発明の第1の実施形態に係る半導体装置100と同様の効果を奏する。
本発明の第3の実施形態に係る半導体装置300について、図16を用いて説明する。前記したJFET81,82の代わりに別の構成のJFET610を用いることもできる。JFET610,611はゲート領域705とp基板701から伸びる空乏層は縦方向に伸びてピンチオフする。
図16(a)では、便宜上電極については、ソース電極のみを点線で記載している。図16(b)では第1のソース電極配線711と第2のソース電極配線712の2つが形成されており、第1のソース電極配線711側がJFET610であり図9のJFET81に対応し、第2のソース電極配線712側がJFET611であり図9のJFET82に対応する。このJFET610,611は、p基板701の表面層に配置される第2の導電型(n型)のドリフト領域702となるnウェル領域と、nウェル領域の表面層に配置される第2導電型(n型)のドレイン領域703となるn領域、ドレイン領域703の周りにドリフト領域702から離れて配置される第2導電型(n型)のソース領域704となるn領域、ドレイン領域703とソース領域704との間に配置される第1導電型(p型)のゲート領域705となるp領域とを備える。また、ゲート領域705は、ドレイン領域703と離れて配置される。また、ドリフト領域702上にLOCOS酸化膜108が配置され、LOCOS酸化膜108上の層間絶縁膜109内には高耐圧高抵抗素子212aおよび抵抗素子212bが配置される。前記のドレイン領域703とソース領域704はp基板701とドリフト領域702のpn接合から離れて形成されているが、接して形成されても構わない。また、ソース領域704は平面形状が環状の1つの領域で形成されているが、円周方向に複数の領域に分かれて形成しても良い。
このような構成においても、本発明の第3の実施形態に係る半導体装置300は抵抗素子212bを備えることができるため、本発明の第3実施形態に係る半導体装置300は、本発明の第2の実施形態に係る半導体装置200と同様の効果を奏することができる。
本発明の第4の実施形態に係る半導体装置400について、図17〜図19を用いて説明する。
本発明の第4の実施形態に係る半導体装置400と本発明の第2の実施形態に係る半導体装置200との違いは、図12のドレイン電極配線110を第2導電型(n型)のドレイン領域105にコンタクト部128を介して接続するドレイン電極配線110と抵抗素子121bの内側の端部にコンタクト部127を介して接続する中継配線110aとに分ける点と、抵抗素子121bとコンタクト領域126aを介して接続する配線110bとドレイン電極配線110とを点線で示す配線506で接続した点である。配線506は、二層目の配線層であり、パッド504と同時に形成される。
この接続によって、抵抗分圧回路を構成する抵抗73,74とVH端子61の間に過電圧抑制用の抵抗121bが挿設される。これによって、本発明の第4の実施形態に係る半導体装置400は、JFET81,82ばかりでなく抵抗73,74に接続するBOコンパレータ44も過電圧から保護することができる。
本発明の第5の実施形態に係る半導体装置500について、図20を用いて説明する。
本発明の第5の実施形態に係る半導体装置500と、本発明の第3の実施形態に係る半導体装置300との違いは、高耐圧高抵抗素子212aと抵抗素子212bを別々に形成している点である。抵抗素子212bは、第2導電型(n型)のドレイン領域703に囲まれた領域の層間絶縁膜109内に形成されている。これにより、起動回路は図19に示す起動回路41bと同様にVH端子61と抵抗素子212bの一端とを接続し、抵抗素子212bの他端がJFET610,611のドレイン領域および高耐圧高抵抗素子212aの高電位側と接続する。高耐圧高抵抗素子212aの平面形状は図16と同様に渦巻き状であるが、抵抗素子212bの平面形状は環状に形成されている。これは、図2(a)と同様である。
なお、抵抗素子212bの平面形状は、図2のように渦巻き状としても平板状としてもよい。また、ドレイン領域703の平面形状が環状に形成されているが、これに限らず、本発明の実施形態1に係る半導体装置と同様に形成してもよい。この場合、コンタクト128の内側の層間絶縁膜109内に抵抗素子212bを形成する。
また、実施例1においても、コンタクト128の内側の層間絶縁膜109内に抵抗素子121bを形成することができる。
本発明の第6の実施形態に係るスイッチング電源装置について、図22を用いて説明する。
本発明の第6の実施形態に係るスイッチング電源装置600と、図22のスイッチング電源装置700との違いは、図22の過電圧抑制用の抵抗91を起動回路41a,41b,41c内に91aとして取り込んだ点である。
抵抗91bを備えた起動回路41a,41b,41cとすることで、本発明の第6の実施形態に係るスイッチング電源装置600は、組立工数の低減と、小型化を図ることができる。また、起動回路41bを備えたスイッチング電源装置600の場合は、BOコンパレータ44を過電圧から保護することができる。
AC入力は、AC入力端子1を介して整流器2に供給される。整流器2は、AC入力を全波整流する。電源コンデンサ3は、整流器2の出力端子に並列に接続されており、整流器2から出力される直流電圧により充電される。充電された電源コンデンサ3は、トランス5の一次コイル6に直流電圧を供給する直流電源となる。
トランス5の補助コイル7の一端は、整流ダイオード17のアノード端子に接続されている。補助コイル7の他端は、接地されている。補助コイル7には、MOSFET19のスイッチング動作により誘起された電流が流れる。整流ダイオード17は、補助コイル7を流れる電流を整流し、そのカソード端子に接続されたコンデンサ18を充電する。コンデンサ18は、制御IC31aのVCC端子35に接続されており、MOSFET19のスイッチング動作を継続させるための直流電源となる。
起動回路41a,41b,41cは、VH端子32、VCC端子35、およびBOコンパレータ44の非反転入力端子に接続されている。起動回路41a,41b,41cは、電源の起動時に、VCC端子35に電流を供給する。
ドライバ回路46には、発振器45が接続されており、発振器45から発振信号が入力される。発振器45からドライバ回路46にターンオン信号が入力され、かつPWMコンパレータ48の非反転入力端子の電圧(すなわち、FB端子33の電圧)が反転入力端子の電圧(すなわち、IS端子34の電圧)よりも大きいときに、ドライバ回路46の出力信号は、Hi状態になる。出力アンプ47は、ドライバ回路46から出力されるHi状態の信号を増幅し、OUT端子36を介してMOSFET19のゲートを駆動する。
また、BOコンパレータ44の反転入力端子は、基準電源50に接続されている。BOコンパレータ44は、非反転入力端子の電圧と反転入力端子の電圧の大小関係により、出力を反転させる。BOコンパレータ44には、後述するように、起動回路41a,41b,41c内の抵抗で抵抗分圧された低い電圧の信号が入力されるので、BOコンパレータ44を低耐圧MOSにより構成することができる。BOコンパレータ44の出力は、ドライバ回路46に入力される。
ラッチ回路49は、ドライバ回路46に接続されている。ラッチ回路49は、二次側出力電圧の上昇、制御IC31aの発熱、または二次側出力電圧の低下などの異常状態が検出されたときに、過電圧保護、過熱保護または過電流保護のためドライバ回路46の出力を強制LOW状態とし、二次側出力への電力供給を停止する。この状態は、VCC電源電圧が低下し、制御IC31aがリセットされるまで保持される。特に限定しないが、例えば、制御IC31aの各回路等を構成する素子は、同一半導体基板上に形成される。
以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、第1〜第6の実施の形態に記載した数値は一例であり、本発明はそれらの値に限定されるものではない。
また、保護回路構成コストや組み立て環境を厳しく管理するためのコストの低減と、過電圧監視機能を備えるための高機能化によるコストアップ低減を図ることができるという効果を奏する。
41,41a,41b,41c 起動回路
65a 起動素子
65b 起動後段回路
68 NMOSトランジスタ
73,74,91,91a 抵抗
81,82,610,611 JFET
100,200,300,400,500 半導体装置
101,701 p基板
102,705 ゲート領域
103,702 ドリフト領域
104,304,704 ソース領域
105,703 ドレイン領域
106 ゲート電極配線
106a フィールドプレート
107 ゲートポリシリコン電極
108 LOCOS酸化膜
109,501 層間絶縁膜
110 ドレイン電極配線
110a 中間配線
110b 配線
111 中間タップ配線
503,505,506 配線
112,711 第1のソース電極配線
113,712 第2のソース電極配線
121a 高耐圧高抵抗素子
121b 抵抗素子
122 第1の抵抗接続配線
123 第2の抵抗接続配線
300,600 スイッチング電源装置
311 ソース電極配線
502 ビア部
504 パッド
706a,706b 空乏層
Claims (17)
- 半導体基板の上部に形成された、横型の接合型電界効果トランジスタと、
前記接合型電界効果トランジスタ上に設けられた絶縁膜と、
前記絶縁膜内に設けられた中継配線と、
前記絶縁膜上に設けられ、前記中継配線と電気的に接続され、外部から電圧が印加されるパッドと、
前記接合型電界効果トランジスタ上において、前記接合型電界効果トランジスタのドレインと前記中継配線との間に接続され前記絶縁膜内に設けられた第1の抵抗素子と、
を備え、前記第1の抵抗素子の外周端は、前記パッドの外周端よりも内側に配置されることを特徴とする半導体装置。 - 前記絶縁膜内に抵抗分圧回路を構成する第2の抵抗素子および第3の抵抗素子を備え、
前記第1の抵抗素子、前記第2の抵抗素子および前記第3の抵抗素子は、内側から前記第1の抵抗素子、前記第2の抵抗素子、前記第3の抵抗素子の順で連続して形成された平面形状が渦巻き状であることを特徴とする請求項1に記載の半導体装置。 - 第1導電型の半導体基板の上部に形成された第2導電型のドリフト領域と、
前記ドリフト領域に接続されたドレイン電極と、
前記ドリフト領域に接して前記ドリフト領域の周りの前記半導体基板の上部に設けられた第2導電型のソース領域と、
前記ドリフト領域に接して前記半導体基板の上部に配置された第1導電型のゲート領域と、
前記ドリフト領域の表面上に形成された絶縁膜と、
前記ゲート領域に接続されたゲート電極と、
前記ソース領域に接続されたソース電極と、
前記絶縁膜内に設けられた中継配線と、
前記絶縁膜上に設けられ、前記中継配線と電気的に接続され、外部から電圧が印加されるパッドと、
前記ドリフト領域上において、前記ドレイン電極と前記中継配線との間に接続され、前記絶縁膜内に埋め込まれた第1の抵抗素子と、
を備え、前記第1の抵抗素子の外周端は、前記パッドの外周端よりも内側に配置されることを特徴とする半導体装置。 - 前記ドレイン電極と前記ドリフト領域との第1の接続箇所、前記中継配線と前記第1の抵抗素子との第2の接続箇所の平面形状は、内側から前記第1の接続箇所、前記第2の接続箇所の順で配置されることを特徴とする請求項3に記載の半導体装置。
- 前記絶縁膜内に埋め込まれ抵抗分圧回路を構成する第2の抵抗素子を備え、
前記第2の抵抗素子の一端が前記中継配線に電気的に接続されたことを特徴とする請求項3又は請求項4に記載の半導体装置。 - 前記絶縁膜内に埋め込まれ前記抵抗分圧回路を構成する第3の抵抗素子を更に備え、
前記第3の抵抗素子の一端が前記第2の抵抗素子の他端と接続し、この接続箇所と接続する中間タップ配線を備えたことを特徴とする請求項5に記載の半導体装置。 - 前記第2の抵抗素子および第3の抵抗素子の平面形状は、内側から前記第2の抵抗素子、前記第3の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項6に記載の半導体装置。
- 前記第1の抵抗素子、前記第2の抵抗素子および前記第3の抵抗素子の平面形状は、内側から前記第1の抵抗素子、前記第2の抵抗素子、前記第3の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項6に記載の半導体装置。
- 前記絶縁膜内に埋め込まれ抵抗分圧回路を構成する第2の抵抗素子を備え、
前記第2の抵抗素子の一端が前記ドレイン電極に電気的に接続されることを特徴とする請求項3又は請求項4に記載の半導体装置。 - 前記絶縁膜内に埋め込まれ前記抵抗分圧回路を構成する第3の抵抗素子を備え、
前記第3の抵抗素子の一端が前記第2の抵抗素子の他端と接続し、この接続箇所と接続する中間タップ配線を備えたことを特徴とする請求項9に記載の半導体装置。 - 前記第2の抵抗素子および第3の抵抗素子の平面形状は、内側から前記第2の抵抗素子、前記第3の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項10に記載の半導体装置。
- 前記第1の抵抗素子、前記第2の抵抗素子および前記第3の抵抗素子の平面形状は、内側から前記第1の抵抗素子、前記第2の抵抗素子、前記第3の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項10に記載の半導体装置。
- 前記ドリフト領域と前記ドレイン電極に挟まれる領域に前記半導体基板の表面層に形成された前記ドリフト領域より不純物濃度の高い第2導電型のドレイン領域を、更に備えることを特徴とする請求項3乃至請求項12のいずれか一項に記載の半導体装置。
- 前記ソース電極は、
前記ソース領域の一部分に接続された第1のソース電極と、
前記ソース領域の残りの部分に接続された第2のソース電極と、
を備えたことを特徴とする請求項3乃至請求項12のいずれか一項に記載の半導体装置。 - 前記ソース領域が、前記ドリフト領域の周りに複数形成され、前記ゲート領域は、前記複数のソース領域および前記ドリフト領域に接してこれらを囲むように形成されていることを特徴とする請求項3乃至12のいずれか一項に記載の半導体装置。
- 前記請求項1乃至請求項12のいずれか一項に記載の半導体装置を有することを特徴とするスイッチング電源用制御IC。
- 前記請求項1乃至請求項12のいずれか一項に記載の半導体装置を有することを特徴とするスイッチング電源装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013129656 | 2013-06-20 | ||
JP2013129656 | 2013-06-20 | ||
PCT/JP2014/003021 WO2014203487A1 (ja) | 2013-06-20 | 2014-06-06 | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2014203487A1 JPWO2014203487A1 (ja) | 2017-02-23 |
JP6268404B2 true JP6268404B2 (ja) | 2018-01-31 |
Family
ID=52104239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015522530A Active JP6268404B2 (ja) | 2013-06-20 | 2014-06-06 | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11276683B2 (ja) |
JP (1) | JP6268404B2 (ja) |
WO (1) | WO2014203487A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6299254B2 (ja) * | 2014-02-10 | 2018-03-28 | 富士電機株式会社 | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 |
JP6657982B2 (ja) | 2016-01-18 | 2020-03-04 | 富士電機株式会社 | 半導体装置 |
US10256630B2 (en) * | 2017-05-30 | 2019-04-09 | Infineon Technologies Austria Ag | Controller device for power electronics circuit |
DE102017120574B4 (de) * | 2017-06-30 | 2022-05-05 | Taiwan Semiconductor Manufacturing Co. Ltd. | Hochspannungs-widerstandsbauelement |
US10297661B2 (en) | 2017-06-30 | 2019-05-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | High voltage resistor device |
JP7009854B2 (ja) * | 2017-09-11 | 2022-01-26 | 富士電機株式会社 | 起動素子、スイッチング電源回路の制御ic及びスイッチング電源回路 |
JP2021009888A (ja) | 2019-06-28 | 2021-01-28 | セイコーエプソン株式会社 | 半導体装置および電源制御ic |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61184886A (ja) * | 1985-02-12 | 1986-08-18 | Matsushita Electronics Corp | 半導体装置 |
EP0481153B1 (en) * | 1990-10-16 | 1997-02-12 | Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe | Process for the accomplishment of power MOS transistors with vertical current flow |
US5285369A (en) * | 1992-09-01 | 1994-02-08 | Power Integrations, Inc. | Switched mode power supply integrated circuit with start-up self-biasing |
JP3334324B2 (ja) * | 1994-04-15 | 2002-10-15 | 松下電器産業株式会社 | 過電圧保護回路 |
JPH09232522A (ja) * | 1996-02-22 | 1997-09-05 | Sony Corp | 半導体装置およびその製造方法 |
JP3767154B2 (ja) * | 1997-06-17 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 |
US6087697A (en) * | 1997-10-31 | 2000-07-11 | Stmicroelectronics, Inc. | Radio frequency power MOSFET device having improved performance characteristics |
JP2001007121A (ja) * | 1999-06-17 | 2001-01-12 | Yokogawa Electric Corp | 横形高耐圧接合型トランジスタ |
JP2001007171A (ja) | 1999-06-22 | 2001-01-12 | Nec Kyushu Ltd | ウエーハ外観検査装置および検査方法 |
JP2003039160A (ja) | 2001-07-30 | 2003-02-12 | Kubota Corp | 金属溶湯の供給路構造 |
JP3557198B2 (ja) | 2002-06-17 | 2004-08-25 | 株式会社東芝 | スイッチング電源回路及び電子機器 |
JP4841106B2 (ja) * | 2003-08-28 | 2011-12-21 | ルネサスエレクトロニクス株式会社 | Mis型半導体装置及びその製造方法 |
JP2006121808A (ja) | 2004-10-21 | 2006-05-11 | Cosel Co Ltd | スイッチング電源装置 |
JP5564749B2 (ja) * | 2006-11-20 | 2014-08-06 | 富士電機株式会社 | 半導体装置、半導体集積回路、スイッチング電源用制御icおよびスイッチング電源装置 |
US9300203B2 (en) * | 2007-12-10 | 2016-03-29 | Clevx, Llc | Battery power supply with automatic load sensing |
JP5104878B2 (ja) * | 2007-12-14 | 2012-12-19 | 富士電機株式会社 | 集積回路および半導体装置 |
JP5612268B2 (ja) * | 2008-03-28 | 2014-10-22 | 株式会社東芝 | 半導体装置及びdc−dcコンバータ |
CN103855223B (zh) * | 2009-03-25 | 2016-09-28 | 罗姆股份有限公司 | 半导体装置 |
-
2014
- 2014-06-06 JP JP2015522530A patent/JP6268404B2/ja active Active
- 2014-06-06 WO PCT/JP2014/003021 patent/WO2014203487A1/ja active Application Filing
-
2015
- 2015-07-06 US US14/792,234 patent/US11276683B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11276683B2 (en) | 2022-03-15 |
WO2014203487A1 (ja) | 2014-12-24 |
JPWO2014203487A1 (ja) | 2017-02-23 |
US20150311197A1 (en) | 2015-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6268404B2 (ja) | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 | |
US8860145B2 (en) | Semiconductor device, integrated circuit including the semiconductor device, control IC for switching power supply and the switching power supply | |
JP6459416B2 (ja) | 半導体装置 | |
JP6299254B2 (ja) | 半導体装置、スイッチング電源用制御icおよびスイッチング電源装置 | |
JP5104878B2 (ja) | 集積回路および半導体装置 | |
JP6531447B2 (ja) | 半導体装置 | |
US7675120B2 (en) | Integrated circuit having a multipurpose resistor for suppression of a parasitic transistor or other purposes | |
JP6269085B2 (ja) | 接合型電界効果トランジスタ | |
JP5338026B2 (ja) | スイッチング電源用制御icおよびスイッチング電源装置 | |
US10483347B2 (en) | Semiconductor device, starter circuit, and switched-mode power-supply circuit | |
JP6361442B2 (ja) | 半導体装置 | |
JP4080704B2 (ja) | スイッチング電源 | |
US11502073B2 (en) | Semiconductor device and power source control IC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161108 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161116 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20161216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6268404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |