JP3334324B2 - 過電圧保護回路 - Google Patents
過電圧保護回路Info
- Publication number
- JP3334324B2 JP3334324B2 JP07713194A JP7713194A JP3334324B2 JP 3334324 B2 JP3334324 B2 JP 3334324B2 JP 07713194 A JP07713194 A JP 07713194A JP 7713194 A JP7713194 A JP 7713194A JP 3334324 B2 JP3334324 B2 JP 3334324B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- protection circuit
- voltage
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は集積回路（以下、ＩＣと
記す）に用いられる過電圧保護回路（以下、保護回路と
記す）に関するものである。
記す）に用いられる過電圧保護回路（以下、保護回路と
記す）に関するものである。
【０００２】
【従来の技術】ＩＣの電源端子（以下、ＶＣＣと記す）
には外部の電源回路を経由してＩＣの通常の動作電源電
圧よりも数十％以上高いパルス状のノイズが印加される
ことがあり、その結果ＩＣの破壊などの不具合が生ずる
ことがある。このような不具合を防止するためにＩＣ内
部の電源回路に保護回路を付加してＩＣの電源電圧がＩ
Ｃの非破壊限度以上に上昇したときには保護回路が動作
して異常電圧がＩＣの内部回路に印加されないようにし
ている。
には外部の電源回路を経由してＩＣの通常の動作電源電
圧よりも数十％以上高いパルス状のノイズが印加される
ことがあり、その結果ＩＣの破壊などの不具合が生ずる
ことがある。このような不具合を防止するためにＩＣ内
部の電源回路に保護回路を付加してＩＣの電源電圧がＩ
Ｃの非破壊限度以上に上昇したときには保護回路が動作
して異常電圧がＩＣの内部回路に印加されないようにし
ている。
【０００３】図５は従来の保護回路の概略図で保護回路
５６は抵抗器５３を介してＶＣＣ電圧の異常上昇の有無
を検知し、異常上昇が検出されたときは保護回路が導通
してＶＣＣと接地端子（以下、ＧＮＤと記す）間に側路
電流が流れることによりＶＣＣに接続されたＩＣの外部
抵抗５２に電圧降下が発生して内部回路５７に限度以上
の電圧が印可されることを防止している。図６は図５中
の保護回路の具体的な回路例を示す。ＶＣＣに印可され
る電圧が、ツェナーダイオード５８のツェナー電圧とス
イッチ素子のトランジスタ６０のベースＯＮ電圧とを加
えた保護回路動作設定電圧より高くなるとトランジスタ
６０が導通して保護回路として機能する。図７はノイズ
の電圧波高値と時間幅の条件が与えられたときのＩＣの
非破壊限度特性を表すものである。ＩＣ非破壊限度ａで
示す曲線（以下、曲線ａと記す）は保護回路がないとき
の非破壊限度である。ＩＣ非破壊限度ｂで示す曲線（以
下、曲線ｂと記す）は従来の保護回路が付いているとき
の非破壊限度であり、この曲線ｂはＩＣの保護回路のス
イッチ素子に流すことのできる電流とＶＣＣに接続され
る外部の抵抗の値により決定される。すなわち今Ａ１点
で示す電圧波高値と時間幅を持ったノイズがＩＣのＶＣ
Ｃに印可されると、ＩＣの保護回路のスイッチ素子が導
通してＶＣＣの電圧をＡ−１点で示す保護回路の動作設
定電圧まで下げる電流がＶＣＣに接続された外部の抵抗
を経由してスイッチ素子に流れるが、この電流の最大許
容値と最大許容継続時間により曲線ｂがきまる。同様に
Ａ２点のノイズはＡ−２点に、Ａ３点のノイズはＡ−３
点までその電圧が低下する。
５６は抵抗器５３を介してＶＣＣ電圧の異常上昇の有無
を検知し、異常上昇が検出されたときは保護回路が導通
してＶＣＣと接地端子（以下、ＧＮＤと記す）間に側路
電流が流れることによりＶＣＣに接続されたＩＣの外部
抵抗５２に電圧降下が発生して内部回路５７に限度以上
の電圧が印可されることを防止している。図６は図５中
の保護回路の具体的な回路例を示す。ＶＣＣに印可され
る電圧が、ツェナーダイオード５８のツェナー電圧とス
イッチ素子のトランジスタ６０のベースＯＮ電圧とを加
えた保護回路動作設定電圧より高くなるとトランジスタ
６０が導通して保護回路として機能する。図７はノイズ
の電圧波高値と時間幅の条件が与えられたときのＩＣの
非破壊限度特性を表すものである。ＩＣ非破壊限度ａで
示す曲線（以下、曲線ａと記す）は保護回路がないとき
の非破壊限度である。ＩＣ非破壊限度ｂで示す曲線（以
下、曲線ｂと記す）は従来の保護回路が付いているとき
の非破壊限度であり、この曲線ｂはＩＣの保護回路のス
イッチ素子に流すことのできる電流とＶＣＣに接続され
る外部の抵抗の値により決定される。すなわち今Ａ１点
で示す電圧波高値と時間幅を持ったノイズがＩＣのＶＣ
Ｃに印可されると、ＩＣの保護回路のスイッチ素子が導
通してＶＣＣの電圧をＡ−１点で示す保護回路の動作設
定電圧まで下げる電流がＶＣＣに接続された外部の抵抗
を経由してスイッチ素子に流れるが、この電流の最大許
容値と最大許容継続時間により曲線ｂがきまる。同様に
Ａ２点のノイズはＡ−２点に、Ａ３点のノイズはＡ−３
点までその電圧が低下する。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の方
法の保護回路ではＶＣＣに保護回路動作設定電圧を超え
るノイズが印可されたとき、保護回路のスイッチ素子に
は常にＶＣＣの電圧を保護回路動作設定電圧まで下げる
に相当する電流が流れるが、ＩＣはそのＶＣＣの電圧が
曲線ａで示す電圧以下であれば破壊しないことからこの
電流は必要以上の値となる。すなわち図７においてＡ−
１点は保護回路動作設定電圧上でなくても曲線ａの下で
ありさえすればＩＣは破壊しない。本発明は上記問題に
対し保護回路のスイッチ素子に流れる電流を制限するこ
とによりＩＣの非破壊限度を向上させるものである。
法の保護回路ではＶＣＣに保護回路動作設定電圧を超え
るノイズが印可されたとき、保護回路のスイッチ素子に
は常にＶＣＣの電圧を保護回路動作設定電圧まで下げる
に相当する電流が流れるが、ＩＣはそのＶＣＣの電圧が
曲線ａで示す電圧以下であれば破壊しないことからこの
電流は必要以上の値となる。すなわち図７においてＡ−
１点は保護回路動作設定電圧上でなくても曲線ａの下で
ありさえすればＩＣは破壊しない。本発明は上記問題に
対し保護回路のスイッチ素子に流れる電流を制限するこ
とによりＩＣの非破壊限度を向上させるものである。
【０００５】
【課題を解決するための手段】本発明の保護回路は、保
護回路のスイッチ素子に流れる電流をスイッチ素子が破
壊しない値に制限することにより、ＩＣのノイズによる
破壊に対する耐力を従来の保護回路より高くするもので
ある。
護回路のスイッチ素子に流れる電流をスイッチ素子が破
壊しない値に制限することにより、ＩＣのノイズによる
破壊に対する耐力を従来の保護回路より高くするもので
ある。
【０００６】
【作用】本発明の保護回路によればノイズがＩＣのＶＣ
Ｃに印可されて保護回路が動作したとき保護回路のスイ
ッチ素子に流れる電流が制限されているためにＩＣの非
破壊限度を向上させることができる。
Ｃに印可されて保護回路が動作したとき保護回路のスイ
ッチ素子に流れる電流が制限されているためにＩＣの非
破壊限度を向上させることができる。
【０００７】
（実施例１）以下、本発明の第１の実施例における過電
圧保護回路について図１、図２を参照しながら説明す
る。図１において、過電圧保護回路中のトランジスタ８
のエミッタに定電流回路１を直列に接続している。ＶＣ
Ｃ３に印可されたノイズの電圧がツェナーダイオード６
のツェナー電圧を超えるとツェナーダイオード６は導通
する。この導通電流により抵抗７の両端に発生する電圧
がトランジスタ８のベースＯＮ電圧より大きくなるとベ
ース電流が流れ、トランジスタ８が導通する。この結
果、ＶＣＣとＧＮＤ間に側路電流が流れて保護回路とし
て機能する。このときトランジスタ８に流れる電流は定
電流回路１で設定された値が上限となる。従ってこの上
限電流値がトランジスタ８の最大許容電流値以下であれ
ばトランジスタ８は破壊しない。
圧保護回路について図１、図２を参照しながら説明す
る。図１において、過電圧保護回路中のトランジスタ８
のエミッタに定電流回路１を直列に接続している。ＶＣ
Ｃ３に印可されたノイズの電圧がツェナーダイオード６
のツェナー電圧を超えるとツェナーダイオード６は導通
する。この導通電流により抵抗７の両端に発生する電圧
がトランジスタ８のベースＯＮ電圧より大きくなるとベ
ース電流が流れ、トランジスタ８が導通する。この結
果、ＶＣＣとＧＮＤ間に側路電流が流れて保護回路とし
て機能する。このときトランジスタ８に流れる電流は定
電流回路１で設定された値が上限となる。従ってこの上
限電流値がトランジスタ８の最大許容電流値以下であれ
ばトランジスタ８は破壊しない。
【０００８】すなわち、図７においてＢ１点で示すノイ
ズがＩＣ５のＶＣＣに印可されたときＶＣＣの電圧は保
護回路の保護素子に流れる電流が制限されているために
Ｂ−１点までしか低下しないが曲線ｂ以下となるために
ＩＣ５は破壊しない。したがってＩＣ５が破壊しないノ
イズ電圧の限界はＩＣ非破壊限度ｃで示した曲線（以
下、曲線ｃと記す）となる。同様にＢ２点のノイズはＢ
−２点に、Ｂ３点のノイズはＢ−３点にそれぞれその電
圧が低下する。曲線ｃはノイズ時間幅ｔ１における制限
電流によりＶＣＣの電圧を曲線ａ以下とすることのでき
る電圧値と、ノイズ時間幅ｔ２におけるＶＣＣの電圧が
制限電流により保護回路動作設定電圧となる点を結んだ
ものでありｔ２より長いノイズ時間幅においては曲線ｂ
と同じとなる。
ズがＩＣ５のＶＣＣに印可されたときＶＣＣの電圧は保
護回路の保護素子に流れる電流が制限されているために
Ｂ−１点までしか低下しないが曲線ｂ以下となるために
ＩＣ５は破壊しない。したがってＩＣ５が破壊しないノ
イズ電圧の限界はＩＣ非破壊限度ｃで示した曲線（以
下、曲線ｃと記す）となる。同様にＢ２点のノイズはＢ
−２点に、Ｂ３点のノイズはＢ−３点にそれぞれその電
圧が低下する。曲線ｃはノイズ時間幅ｔ１における制限
電流によりＶＣＣの電圧を曲線ａ以下とすることのでき
る電圧値と、ノイズ時間幅ｔ２におけるＶＣＣの電圧が
制限電流により保護回路動作設定電圧となる点を結んだ
ものでありｔ２より長いノイズ時間幅においては曲線ｂ
と同じとなる。
【０００９】図２は定電流回路の具体例を示す。トラン
ジスタ８のエミッタに接続されたトランジスタ１０のコ
レクタにはトランジスタ８が導通状態のとき主としてツ
ェナダイオード１３のツェナー電圧、抵抗器１１の抵抗
値およびトランジスタ１０の電流増幅率で決まる一定電
流値が流れるので定電流回路９として機能する。
ジスタ８のエミッタに接続されたトランジスタ１０のコ
レクタにはトランジスタ８が導通状態のとき主としてツ
ェナダイオード１３のツェナー電圧、抵抗器１１の抵抗
値およびトランジスタ１０の電流増幅率で決まる一定電
流値が流れるので定電流回路９として機能する。
【００１０】（実施例２）以下、本発明の第２の実施例
における過電圧保護回路について図３、図４を参照しな
がら説明する。図３において、過電圧保護回路中のトラ
ンジスタ３８のベースに定電流回路３１を直列に接続し
ている。この保護回路においてＶＣＣ３３に印可された
ノイズの電圧がツェナーダイオード３６のツェナー電圧
を超えるとツェナーダイオードは導通する。この導通電
流により抵抗３７の両端に発生する電圧がトランジスタ
３８のベースＯＮ電圧より大きくなるとベース電流が流
れ、トランジスタ３８が導通する。この結果、ＶＣＣと
ＧＮＤ間に側路電流が流れて保護回路として機能する。
このとき、トランジスタ３８のコレクタに流れる電流は
定電流回路３１で設定されたベース電流値とトランジス
タ３８の電流増幅率で決まる値が上限となる。従って、
この上限電流値がトランジスタ３８の最大許容電流値以
下であればトランジスタ３８は破壊しない。非破壊限度
は実施例１と同様に図７の曲線ｃで示したものとなる。
図４は定電流回路の具体例であり、ＪＦＥＴ３９を用い
てそのドレイン飽和電流値を定電流回路の設定電流値と
したものである。
における過電圧保護回路について図３、図４を参照しな
がら説明する。図３において、過電圧保護回路中のトラ
ンジスタ３８のベースに定電流回路３１を直列に接続し
ている。この保護回路においてＶＣＣ３３に印可された
ノイズの電圧がツェナーダイオード３６のツェナー電圧
を超えるとツェナーダイオードは導通する。この導通電
流により抵抗３７の両端に発生する電圧がトランジスタ
３８のベースＯＮ電圧より大きくなるとベース電流が流
れ、トランジスタ３８が導通する。この結果、ＶＣＣと
ＧＮＤ間に側路電流が流れて保護回路として機能する。
このとき、トランジスタ３８のコレクタに流れる電流は
定電流回路３１で設定されたベース電流値とトランジス
タ３８の電流増幅率で決まる値が上限となる。従って、
この上限電流値がトランジスタ３８の最大許容電流値以
下であればトランジスタ３８は破壊しない。非破壊限度
は実施例１と同様に図７の曲線ｃで示したものとなる。
図４は定電流回路の具体例であり、ＪＦＥＴ３９を用い
てそのドレイン飽和電流値を定電流回路の設定電流値と
したものである。
【００１１】
【発明の効果】以上のように本発明の過電圧保護回路に
よれば、ＩＣのＶＣＣからのノイズによるＩＣ破壊を防
止する能力を向上することができる。
よれば、ＩＣのＶＣＣからのノイズによるＩＣ破壊を防
止する能力を向上することができる。
【図１】本発明の第１の実施例における過電圧保護回路
の回路図
の回路図
【図２】図１に用いる定電流回路の回路図
【図３】本発明の第２の実施例における過電圧保護回路
の回路図
の回路図
【図４】図２に用いる定電流回路例の回路図
【図５】従来の過電圧保護回路の回路図
【図６】図５に用いる保護回路の回路図
【図７】ＩＣの非破壊限度と正常動作限度と保護回路の
動作特性図
動作特性図
１、３１ 定電流回路 ２、３２ 内部回路 ３、３３ ＩＣのＶＣＣ（電源端子） ４、３４ ＩＣのＧＮＤ（接地端子） ５、３５ ＩＣ ６，１３，３６ ツェナーダイオード ７、１１、１２、３７ 抵抗 ８、１０、３８ トランジスタ ９ 定電流回路 ３９ ＪＦＥＴ
Claims (2)
- 【請求項１】 集積回路の電源端子と接地端子との間に
側路電流を流すためのスイッチ素子を接続した過電圧保
護回路において、前記スイッチ素子の側路電流が流れる
回路に直列に定電流回路を接続し、前記定電流回路の電
流値を前記スイッチ素子の最大許容電流値以下に設定し
て前記スイッチ素子に流れる電流を制限するとともに、
前記集積回路の電源に印加されるノイズ電圧を前記集積
回路の非破壊限度値以下に低下させるようにしたことを
特徴とする過電圧保護回路。 - 【請求項２】 集積回路の電源端子と接地端子との間に
側路電流を流すためのスイッチ素子を接続した過電圧保
護回路において、前記スイッチ素子の制御電流が流れる
回路に直列に定電流回路を接続し、前記定電流回路の電
流値に前記スイッチ素子の電流増幅率を乗じた値が前記
スイッチ素子の最大許容電流値以下になるように設定し
て、前記スイッチ素子に流れる電流を制限するととも
に、前記集積回路の電源に印加されるノイズ電圧を前記
集積回路の非破壊限度値以下に低下させるようにしたこ
とを特徴とする過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07713194A JP3334324B2 (ja) | 1994-04-15 | 1994-04-15 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07713194A JP3334324B2 (ja) | 1994-04-15 | 1994-04-15 | 過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283367A JPH07283367A (ja) | 1995-10-27 |
| JP3334324B2 true JP3334324B2 (ja) | 2002-10-15 |
Family
ID=13625251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07713194A Expired - Fee Related JP3334324B2 (ja) | 1994-04-15 | 1994-04-15 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3334324B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE202008017966U1 (de) * | 2008-12-20 | 2011-01-05 | Saint-Gobain Sekurit Deutschland Gmbh & Co. Kg | Optisch aktive Verglasung mit Überspannungsschutz |
| US8072162B2 (en) * | 2009-05-07 | 2011-12-06 | Lighting Device Technologies Corp. | Bi-direction constant current device |
| JP6268404B2 (ja) | 2013-06-20 | 2018-01-31 | 富士電機株式会社 | 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置 |
-
1994
- 1994-04-15 JP JP07713194A patent/JP3334324B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07283367A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| US6731486B2 (en) | Output-powered over-voltage protection circuit | |
| KR100398692B1 (ko) | 전원의 역접속방지회로 | |
| WO1989001255A1 (en) | Self-protective fuel pump driver circuit | |
| US5513060A (en) | Series protection circuit | |
| JP3334324B2 (ja) | 過電圧保護回路 | |
| JP2005530342A (ja) | 保護されたデュアルボルテージ超小形電子回路の電源構成 | |
| JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
| JP2005033611A (ja) | トランジスタの保護回路 | |
| JP2000175345A (ja) | 過電流保護回路装置 | |
| JP3003825B2 (ja) | サージ電圧保護回路 | |
| JP2001095240A (ja) | 入力過電圧制限機能を備えた突入電流防止回路 | |
| US4445160A (en) | Fault-powered low-level voltage clamp circuit | |
| JP2826322B2 (ja) | 半導体装置 | |
| KR930001681Y1 (ko) | 정전압용 트랜지스터 보호회로 | |
| JP2005065083A (ja) | 半導体装置 | |
| JP3082502B2 (ja) | 電源回路 | |
| JP4239516B2 (ja) | 静電保護回路及び同静電保護回路を有する半導体装置 | |
| JPH0214289Y2 (ja) | ||
| JPH04133616A (ja) | 半導体装置 | |
| JPH0669732A (ja) | 電力増幅回路 | |
| JPH0422571Y2 (ja) | ||
| JP2003143754A (ja) | 安定化電源供給装置 | |
| JPH0863241A (ja) | 電源装置の過電流保護回路 | |
| JPH036055A (ja) | Ｃｍｏｓ集積回路のラッチアップ保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |