JPS6057769B2 - 電気回路 - Google Patents
電気回路Info
- Publication number
- JPS6057769B2 JPS6057769B2 JP53050314A JP5031478A JPS6057769B2 JP S6057769 B2 JPS6057769 B2 JP S6057769B2 JP 53050314 A JP53050314 A JP 53050314A JP 5031478 A JP5031478 A JP 5031478A JP S6057769 B2 JPS6057769 B2 JP S6057769B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- voltage
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Protection Of Static Devices (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は電源ラインに重畳されるサージ電圧に対する
保護回路を含んだスイッチ回路等の電気回路に関する。
保護回路を含んだスイッチ回路等の電気回路に関する。
この種の代表的なスイッチング回路として第１図の様
な回路がある。第１図の回路動作は以下の様になる。入
力端子１に接地電位に対し正の信号電圧が印加されると
、トランジスタ３が導通し、電源電圧Ｖｃｃと抵抗５で
決る電流がコレクタ電流−として流れ、トランジスタ３
は飽和する。従つてトランジスタ４のベース・エミッタ
間電圧が小さくなり、トランジスタ４は遮断し、負荷６
には電流が流れない。逆に、入力端子１にトランジスタ
３の閾値電圧（ベース・エミッタ間順方向電圧）以下の
信号電圧が印加されると、トランジスタ３は遮断するた
め、抵抗５を通してトランジスタ４のベースにベース電
流が供給されたトランジスタ４は導通し、負荷６には電
流が流れている状態となる。即ち、入力端子１に印加さ
れる信号電圧に応じて負荷６は電流の導通・遮断状態と
なる。 今、電源ラインにサージ電圧が重畳された場合
サージ電圧の波高値と１個以上の定電圧ダイオード（以
下定電圧ダイオード群と呼び）２のクランプ電圧との差
電圧と抵抗７で決まる電流がトランジスタ３のベースヘ
流れる。この電流によつてトランジスタ３が導通すると
、トランジスタ４は遮断してサージ電圧印加時の大電流
による負荷６の破壊が保護される。 ところで、このよ
うな従来の回路の場合、使用温度範囲内でトランジスタ
３が導通の間トランジスタ４を遮断状態に保つには、ト
ランジスタ３のコレクターエミッタ間飽和電圧を充分小
さくする必要がある。
な回路がある。第１図の回路動作は以下の様になる。入
力端子１に接地電位に対し正の信号電圧が印加されると
、トランジスタ３が導通し、電源電圧Ｖｃｃと抵抗５で
決る電流がコレクタ電流−として流れ、トランジスタ３
は飽和する。従つてトランジスタ４のベース・エミッタ
間電圧が小さくなり、トランジスタ４は遮断し、負荷６
には電流が流れない。逆に、入力端子１にトランジスタ
３の閾値電圧（ベース・エミッタ間順方向電圧）以下の
信号電圧が印加されると、トランジスタ３は遮断するた
め、抵抗５を通してトランジスタ４のベースにベース電
流が供給されたトランジスタ４は導通し、負荷６には電
流が流れている状態となる。即ち、入力端子１に印加さ
れる信号電圧に応じて負荷６は電流の導通・遮断状態と
なる。 今、電源ラインにサージ電圧が重畳された場合
サージ電圧の波高値と１個以上の定電圧ダイオード（以
下定電圧ダイオード群と呼び）２のクランプ電圧との差
電圧と抵抗７で決まる電流がトランジスタ３のベースヘ
流れる。この電流によつてトランジスタ３が導通すると
、トランジスタ４は遮断してサージ電圧印加時の大電流
による負荷６の破壊が保護される。 ところで、このよ
うな従来の回路の場合、使用温度範囲内でトランジスタ
３が導通の間トランジスタ４を遮断状態に保つには、ト
ランジスタ３のコレクターエミッタ間飽和電圧を充分小
さくする必要がある。
従つて、トランジスタ３は飽和抵抗の温度係数を考慮し
て大きな形状のトランジスタを使用せねばならず、さら
に、電源ラインにサージ電圧が重畳された場合、トラン
ジスタ３に大きな電流が流れるがこの時コレクタ・エミ
ッタ間飽和抵抗が大きいとトランジスタ４が導通すると
いう誤動作を起す。かかる誤動作を防止するため、サー
ジ電圧を考慮してトランジスタ３の飽和抵抗を小さくし
ようとする著しく大きな形状のトランジスタが必要とな
る。これらの要素は特に上記回路を集積回路化した場合
、チップサイズが大きくなりコスト面等で不利である。
更にモノリシック集積回路化したトランジスタはコレク
タ電極を表面から出しており、コレクタ抵抗が大きいも
のであるが、このコレクタ抵抗を小さくするためには形
状をさらに大きくせねばならない。このため従来の回路
は集積回路には適さないものであつた。本発明は接合温
度が上昇したり、電源ラインに異常電圧が加わつても誤
動作することがなく、半導体集積回路に適した電気回路
を得ることにある。本発明によれば、入力端と電源ライ
ン間には定電圧素子を備え、入力端に加えられた信号を
増幅器で増幅した後、コレクタと電源間に電流制限素子
を備えたエミッタフォロワー段を有し、このエミッタフ
ォロワー段の出力で、駆動されるコレクタと電源ライン
間に負荷を有する出力トランジスタとエミッタフォロワ
ー段のコレクタに電源ラインに異常電圧が加わつた時導
通するトランジスタを備えた電気回路を得る。
て大きな形状のトランジスタを使用せねばならず、さら
に、電源ラインにサージ電圧が重畳された場合、トラン
ジスタ３に大きな電流が流れるがこの時コレクタ・エミ
ッタ間飽和抵抗が大きいとトランジスタ４が導通すると
いう誤動作を起す。かかる誤動作を防止するため、サー
ジ電圧を考慮してトランジスタ３の飽和抵抗を小さくし
ようとする著しく大きな形状のトランジスタが必要とな
る。これらの要素は特に上記回路を集積回路化した場合
、チップサイズが大きくなりコスト面等で不利である。
更にモノリシック集積回路化したトランジスタはコレク
タ電極を表面から出しており、コレクタ抵抗が大きいも
のであるが、このコレクタ抵抗を小さくするためには形
状をさらに大きくせねばならない。このため従来の回路
は集積回路には適さないものであつた。本発明は接合温
度が上昇したり、電源ラインに異常電圧が加わつても誤
動作することがなく、半導体集積回路に適した電気回路
を得ることにある。本発明によれば、入力端と電源ライ
ン間には定電圧素子を備え、入力端に加えられた信号を
増幅器で増幅した後、コレクタと電源間に電流制限素子
を備えたエミッタフォロワー段を有し、このエミッタフ
ォロワー段の出力で、駆動されるコレクタと電源ライン
間に負荷を有する出力トランジスタとエミッタフォロワ
ー段のコレクタに電源ラインに異常電圧が加わつた時導
通するトランジスタを備えた電気回路を得る。
次に図面を参照して本発明をより詳細に説明する。
第２図に示す一実施例は入力端子１１へ信号電圧が印加
されていない場合、トランジスタ１３は遮断しており、
抵抗１７，１８を介して電源■。
されていない場合、トランジスタ１３は遮断しており、
抵抗１７，１８を介して電源■。
。よりトランジスタ２０へベース電流が供給されて同ト
ランジスタは導通し、抵抗１５からトランジスタ２０の
コレクタ・エミッタ間を通してトランジスタ１４にベー
ス電流が供給され、このためトランジスタ１４が導通し
て負荷１６に電流が供給．される。次に、入力端子１１
へ正の信号が印加されてトランジスタ１３が導通すると
、トランジスタ２０は遮断し、従つてトランジスタ１４
も遮断する。抵抗１７は電源■。
ランジスタは導通し、抵抗１５からトランジスタ２０の
コレクタ・エミッタ間を通してトランジスタ１４にベー
ス電流が供給され、このためトランジスタ１４が導通し
て負荷１６に電流が供給．される。次に、入力端子１１
へ正の信号が印加されてトランジスタ１３が導通すると
、トランジスタ２０は遮断し、従つてトランジスタ１４
も遮断する。抵抗１７は電源■。
。にサージ電圧等の異常電圧．が加わつた時定電圧ダイ
オード群１２へ過大電流が流れ、こられが破壊されるこ
とを防ぐもので、抵抗１８に比し十分小さくされている
。また、抵抗１８及び１７はトランジスタ１３の導通時
トランジスタ２０を導通させるに足る電流を流せるよ−
うに抵抗値が選定されている。トランジスタ２０のコレ
クタ電流のドライブ比分の１以上の電流をトランジスタ
２０のベース電流として供給すればトランジスタ２０は
トランジスタ１４を駆動させるに足る電流を流すことに
なる。従つて、トランジスタ２０のベース電流を大きく
する必要がないため、抵抗１８の値は大きく出来る。そ
れ故、トランジスタ１３が導通した時のコレクタ電流を
小さく出来るため、このトランジスタ１３の飽和電圧は
比較的容易に小さく出来るとともに、従来の回路の場合
、トランジスタ３の飽和電圧はベース・エミッタ間順方
向電圧ＶＢＩＥｌｌ個分以下でなければならないのに対
し、第２図の一実施例の回路Ｌの場合、トランジスタ１
３のコレクタ●エミッタ間飽和電圧としてはベース・エ
ミッタ間順方向電圧■８。２個分以下にまで高くしても
よいので、接合温度の上昇に因つて、トランジスタ１３
のコレクタ・エミッタ間飽和電圧が増加してトランジス
タ２０，１４が導通状態になるという誤動作を、飽和抵
抗の小さい大面積のトランジスタを用いずに実現出来る
。
オード群１２へ過大電流が流れ、こられが破壊されるこ
とを防ぐもので、抵抗１８に比し十分小さくされている
。また、抵抗１８及び１７はトランジスタ１３の導通時
トランジスタ２０を導通させるに足る電流を流せるよ−
うに抵抗値が選定されている。トランジスタ２０のコレ
クタ電流のドライブ比分の１以上の電流をトランジスタ
２０のベース電流として供給すればトランジスタ２０は
トランジスタ１４を駆動させるに足る電流を流すことに
なる。従つて、トランジスタ２０のベース電流を大きく
する必要がないため、抵抗１８の値は大きく出来る。そ
れ故、トランジスタ１３が導通した時のコレクタ電流を
小さく出来るため、このトランジスタ１３の飽和電圧は
比較的容易に小さく出来るとともに、従来の回路の場合
、トランジスタ３の飽和電圧はベース・エミッタ間順方
向電圧ＶＢＩＥｌｌ個分以下でなければならないのに対
し、第２図の一実施例の回路Ｌの場合、トランジスタ１
３のコレクタ●エミッタ間飽和電圧としてはベース・エ
ミッタ間順方向電圧■８。２個分以下にまで高くしても
よいので、接合温度の上昇に因つて、トランジスタ１３
のコレクタ・エミッタ間飽和電圧が増加してトランジス
タ２０，１４が導通状態になるという誤動作を、飽和抵
抗の小さい大面積のトランジスタを用いずに実現出来る
。
又、トランジスタ１４のベース電流は抵抗１５とトラン
ジスタ２０のコレクターエミッタ間飽和抵抗の和で決る
ため、トランジスタ２０のコレクターエミッタ間飽和抵
抗も比較的大きくても良い。更に、電源ラインにサージ
電圧が重畳した場合サージ電圧の波高値と定電圧ダイオ
ード群１２のクランプ電圧との差電圧と抵抗１７で決る
電流がトランジスタ１３，１９のベースに流れる。
ジスタ２０のコレクターエミッタ間飽和抵抗の和で決る
ため、トランジスタ２０のコレクターエミッタ間飽和抵
抗も比較的大きくても良い。更に、電源ラインにサージ
電圧が重畳した場合サージ電圧の波高値と定電圧ダイオ
ード群１２のクランプ電圧との差電圧と抵抗１７で決る
電流がトランジスタ１３，１９のベースに流れる。
このため、トランジスタ１３は飽和し、トランジスタ２
０，１４は遮断するが、トランジスタ２０のコレクタは
電源ライン、この場合はサージ電圧の波高値にまで達す
るため、トランジスタ２０は耐圧不足で破壊する恐れが
あるが、同時にトランジスタ１９も導通して抵抗１５を
介してコレクタ電流を引き込むため、トランジスタ２０
のコレクタは抵抗１５とトランジスタ１９の飽和抵抗と
で決る電位になり、トランジスタ２０のコレクタ●エミ
ッタ間電圧は充分低くなり、比較的小さな形状のトラン
ジスタでも耐圧不足で破壊することはない。また、トラ
ンジスタ１９は低い飽和抵抗に抑える必要はなく、サー
ジ電圧が加わつた時に、トランジスタ１９，２０のコレ
クタ電圧がトランジスタ１９，２０の耐圧を越えない範
囲内であれば、自由に設定出来る。かつトランジスタ１
９はサージ電圧が重畳した時のみ動作し、定常状態では
動作しないため、定電圧ダイオード群１２及びトランジ
スタ１９から成る保護回路の電力消費は極めて少ないの
で、本回路をモノリック集積回路化した場合、保護回路
による電力消費が無いので、特に有効である。従つて、
トランジスタ１３，１９，２０は比較的大きな飽和抵抗
を有する小面積のトランジスタで充分なこと、及びトラ
ンジスタ１９，２０は共通コレクタとして使用出来るた
め、トランジスタの面積を小さく出来るので、本発明を
半導体集積回路で使用した場合、特に好適であると同時
に、電源ラインに重畳したサージにも充分な保護がなさ
れている事がわかる。
０，１４は遮断するが、トランジスタ２０のコレクタは
電源ライン、この場合はサージ電圧の波高値にまで達す
るため、トランジスタ２０は耐圧不足で破壊する恐れが
あるが、同時にトランジスタ１９も導通して抵抗１５を
介してコレクタ電流を引き込むため、トランジスタ２０
のコレクタは抵抗１５とトランジスタ１９の飽和抵抗と
で決る電位になり、トランジスタ２０のコレクタ●エミ
ッタ間電圧は充分低くなり、比較的小さな形状のトラン
ジスタでも耐圧不足で破壊することはない。また、トラ
ンジスタ１９は低い飽和抵抗に抑える必要はなく、サー
ジ電圧が加わつた時に、トランジスタ１９，２０のコレ
クタ電圧がトランジスタ１９，２０の耐圧を越えない範
囲内であれば、自由に設定出来る。かつトランジスタ１
９はサージ電圧が重畳した時のみ動作し、定常状態では
動作しないため、定電圧ダイオード群１２及びトランジ
スタ１９から成る保護回路の電力消費は極めて少ないの
で、本回路をモノリック集積回路化した場合、保護回路
による電力消費が無いので、特に有効である。従つて、
トランジスタ１３，１９，２０は比較的大きな飽和抵抗
を有する小面積のトランジスタで充分なこと、及びトラ
ンジスタ１９，２０は共通コレクタとして使用出来るた
め、トランジスタの面積を小さく出来るので、本発明を
半導体集積回路で使用した場合、特に好適であると同時
に、電源ラインに重畳したサージにも充分な保護がなさ
れている事がわかる。
第３図は本発明の他の実施例であり、主要部は第２図の
一実施例と同じであるがトランジスタ１４のベース・エ
ミッタ間に抵抗２１が設けられている。
一実施例と同じであるがトランジスタ１４のベース・エ
ミッタ間に抵抗２１が設けられている。
この抵抗２１により、トランジスタ１４の蓄積電荷は抵
抗２１を介して放電されるのでトランジスタ１４のスイ
ッチングスピードを速くできる。第４図は本発明の更ら
に他の実施例で、第３図の他の実施例の抵抗２１の代り
にトランジスタ２２によつて放電経路を形成して、トラ
ンジスタ２２のベースを入力端子１１に接続し、トラン
ジスタ１３と共同さしている。かかるトランジスタ２２
も電源電圧にサージ電圧がなくなると導通してトランジ
スタ１４の蓄積電荷を放電させる。この時放電路のイン
ピーダンスは小さくなるので、放電時定数を小さくでき
る。これら第３，４図の実施例でも第２図と同様の効果
が期待できる。
抗２１を介して放電されるのでトランジスタ１４のスイ
ッチングスピードを速くできる。第４図は本発明の更ら
に他の実施例で、第３図の他の実施例の抵抗２１の代り
にトランジスタ２２によつて放電経路を形成して、トラ
ンジスタ２２のベースを入力端子１１に接続し、トラン
ジスタ１３と共同さしている。かかるトランジスタ２２
も電源電圧にサージ電圧がなくなると導通してトランジ
スタ１４の蓄積電荷を放電させる。この時放電路のイン
ピーダンスは小さくなるので、放電時定数を小さくでき
る。これら第３，４図の実施例でも第２図と同様の効果
が期待できる。
第１図は従来の代表的なスイッチング回路の一実施例を
示す回路図、第２図は本発明の一実施例を示す回路図、
第３図は本発明における他の実施例を示した回路図、第
４図は本発明における更に他の実施例を示した回路図で
ある。 １，１１・・・・・・入力端子、３，４，１３，１４，
１９，２０，２２・・・・・・トランジスタ、５，７，
１５，１７，１８，２１・・・・・抵抗、６，１６・・
・・・・出力負荷、２，１２・・・・１個以上の定電圧
ダイオード。
示す回路図、第２図は本発明の一実施例を示す回路図、
第３図は本発明における他の実施例を示した回路図、第
４図は本発明における更に他の実施例を示した回路図で
ある。 １，１１・・・・・・入力端子、３，４，１３，１４，
１９，２０，２２・・・・・・トランジスタ、５，７，
１５，１７，１８，２１・・・・・抵抗、６，１６・・
・・・・出力負荷、２，１２・・・・１個以上の定電圧
ダイオード。
Claims (1)
- １ 信号入力端子と、電源電圧供給端子と、基準電位端
子と、前記信号入力端子に接続された増幅器と、前記信
号入力端子と前記電源電圧供給端子との間に接続されこ
れらの間の電位差が所定電位差以上になるとこれらの間
に電流が流れる電位差検知手段と、前記増幅器の出力を
受け、共通端子と前記電源電圧供給端子との間に抵抗性
素子を有するエミッタフォロワー段と、該エミッタフォ
ロワー段の出力を受ける出力段と、該出力段の出力端子
と前記電源電圧供給端子との間に接続された負荷と、前
記エミッタフォロワー段の前記共通端子と前記基準電位
端子間に接続され、前記電位差検知手段に流れる電流に
応じて前記エミッタフォロワー段の前記共通端子と前記
基準電位端子間に電流を流す分流手段とを含む電気回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53050314A JPS6057769B2 (ja) | 1978-04-26 | 1978-04-26 | 電気回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53050314A JPS6057769B2 (ja) | 1978-04-26 | 1978-04-26 | 電気回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54141555A JPS54141555A (en) | 1979-11-02 |
| JPS6057769B2 true JPS6057769B2 (ja) | 1985-12-17 |
Family
ID=12855426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53050314A Expired JPS6057769B2 (ja) | 1978-04-26 | 1978-04-26 | 電気回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057769B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194760U (ja) * | 1985-05-27 | 1986-12-04 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54147449A (en) * | 1978-05-11 | 1979-11-17 | Toshiba Corp | Protective circuit |
-
1978
- 1978-04-26 JP JP53050314A patent/JPS6057769B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61194760U (ja) * | 1985-05-27 | 1986-12-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54141555A (en) | 1979-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0510522Y2 (ja) | ||
| KR930006304B1 (ko) | 온도검출회로 | |
| JPS59136019A (ja) | 電圧トランジエント保護回路 | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| US4870533A (en) | Transistor protection circuit | |
| JPH0121703B2 (ja) | ||
| US4623950A (en) | Protective device for a power element of an integrated circuit | |
| US4495537A (en) | Controlled current limiter | |
| JPH08279736A (ja) | 電子スイッチ用制御回路及びこれを適用する電子スイッチ | |
| JPS6057769B2 (ja) | 電気回路 | |
| US4333120A (en) | Transistor protection circuit | |
| CA1055574A (en) | Logic driver circuit with output protection | |
| JP2543118B2 (ja) | 過熱遮断回路 | |
| JPS59181722A (ja) | 静電破壊保護回路 | |
| JPS5834965B2 (ja) | トランジスタゾウフクカイロ | |
| JPH05505862A (ja) | 短絡から保護される、例えば自動車のための点火出力段であるトランジスタ出力段 | |
| JPS5946133B2 (ja) | スイツチング回路 | |
| JPS6046572B2 (ja) | 電源投入時誤動作防止回路 | |
| JP2878817B2 (ja) | 静電保護回路 | |
| JPH0422571Y2 (ja) | ||
| JPH05137233A (ja) | サージ保護回路 | |
| JPH0120545B2 (ja) | ||
| JPS6119143B2 (ja) | ||
| JPH07141044A (ja) | Ｓｃｓｉインタフェースの終端電流制限回路 | |
| JPH05292655A (ja) | 入力短絡保護回路 |