JP2850480B2 - 過電圧保護装置 - Google Patents
過電圧保護装置Info
- Publication number
- JP2850480B2 JP2850480B2 JP10885290A JP10885290A JP2850480B2 JP 2850480 B2 JP2850480 B2 JP 2850480B2 JP 10885290 A JP10885290 A JP 10885290A JP 10885290 A JP10885290 A JP 10885290A JP 2850480 B2 JP2850480 B2 JP 2850480B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor relay
- overvoltage
- circuit
- turned
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Static Devices (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明は、例えば自動車等の車両に搭載される、特
にパワー制御系において用いられるMOS FET等により構
成された半導体リレーを保護する過電圧保護装置に関す
る。
にパワー制御系において用いられるMOS FET等により構
成された半導体リレーを保護する過電圧保護装置に関す
る。
[従来の技術] 車両において用いられる電気的な制御系、特に前照
灯、車幅灯、ストップランプ等のパワー制御系にあって
は、一般的に機械的なリレー装置が用いられてきた。し
かし、より信頼性を高め且つ高速スイッチング動作およ
び無作動音等の面から、例えばMOS FET等による半導体
リレーの採用が検討されている。
灯、車幅灯、ストップランプ等のパワー制御系にあって
は、一般的に機械的なリレー装置が用いられてきた。し
かし、より信頼性を高め且つ高速スイッチング動作およ
び無作動音等の面から、例えばMOS FET等による半導体
リレーの採用が検討されている。
自動車等の車両の電装系にこの様な半導体リレーを使
用する場合、このリレー回路に大電流を流すためには、
低いオン抵抗であることが、電流容量および発熱に対し
て有利である。しかし、車載用として使用する場合、百
数十ボルトの過電圧が発生することがあり、この過電圧
に対して耐えることのできるMOS FETが必要となる。
用する場合、このリレー回路に大電流を流すためには、
低いオン抵抗であることが、電流容量および発熱に対し
て有利である。しかし、車載用として使用する場合、百
数十ボルトの過電圧が発生することがあり、この過電圧
に対して耐えることのできるMOS FETが必要となる。
しかしながら、高耐圧化と低オン抵抗化とはコスト的
に相反するものであり、現状では双方の条件を満足させ
ることができない。
に相反するものであり、現状では双方の条件を満足させ
ることができない。
このため、例えば高耐圧のMOS FETを用いた場合に
は、オン抵抗が高いため電流による発熱量が大となり、
必然的にそのサイズも大きくなる。また、低いオン抵抗
の素子を使用した場合には、例えば高価な過電圧保護回
路(過電圧保護素子で過電圧を吸収する回路)が必要と
なった。
は、オン抵抗が高いため電流による発熱量が大となり、
必然的にそのサイズも大きくなる。また、低いオン抵抗
の素子を使用した場合には、例えば高価な過電圧保護回
路(過電圧保護素子で過電圧を吸収する回路)が必要と
なった。
第5図は従来の過電圧保護装置の例を示すもので、電
源11はMOS FETでなる半導体リレー12を介して負荷13に
動作電力を供給する。スイッチ14は、この負荷13を制御
するもので、このスイッチ14のオン時にゲート駆動回路
15に指令を与え、このゲート駆動回路15は半導体リレー
12のゲートを制御し、このリレー12をオン制御する。そ
して、この半導体リレー12に対して並列にして、パワー
ツェナーダイオードによる過電圧(サージ)保護素子16
を接続している。すなわち、半導体リレー12に過電圧が
印加されたときに、この過電圧を保護素子16によって直
接的に吸収させるようにしているもので、この保護素子
16としては、この過電圧に耐える高価な素子を用いてい
る。
源11はMOS FETでなる半導体リレー12を介して負荷13に
動作電力を供給する。スイッチ14は、この負荷13を制御
するもので、このスイッチ14のオン時にゲート駆動回路
15に指令を与え、このゲート駆動回路15は半導体リレー
12のゲートを制御し、このリレー12をオン制御する。そ
して、この半導体リレー12に対して並列にして、パワー
ツェナーダイオードによる過電圧(サージ)保護素子16
を接続している。すなわち、半導体リレー12に過電圧が
印加されたときに、この過電圧を保護素子16によって直
接的に吸収させるようにしているもので、この保護素子
16としては、この過電圧に耐える高価な素子を用いてい
る。
[発明が解決しようとする課題] この発明は上記のような点に鑑みなされたもので、低
耐圧で且つ低いオン抵抗のMOS FET等により構成した半
導体リレーを使用できるようにするものであり、特に高
価な保護素子を使用することなく高機能なサージ(過電
圧)保護が行われるようにした、例えば自動車等に搭載
される機器として効果的に応用できるようにした過電圧
保護装置を提供しようとするものである。
耐圧で且つ低いオン抵抗のMOS FET等により構成した半
導体リレーを使用できるようにするものであり、特に高
価な保護素子を使用することなく高機能なサージ(過電
圧)保護が行われるようにした、例えば自動車等に搭載
される機器として効果的に応用できるようにした過電圧
保護装置を提供しようとするものである。
[課題を解決するための手段] この発明に係る過電圧保護装置は、電源と負荷との間
に半導体リレーを直列に接続設定し、この半導体リレー
は制御スイッチ手段によってオン・オフ制御されるよう
にする。また、前記負荷に流れる電流量に対応した電圧
降下を検出し、前記半導体リレーを過電流時にオフ状態
に制御する過電流検出保護手段を設け、さらに過電圧の
印加時に前記半導体リレーを制御する過電圧検出手段を
設定するもので、この過電圧の検出時に、前記スイッチ
手段の状態にかかわらず前記半導体リレーをオンすると
共に、その後オフ制御させる。
に半導体リレーを直列に接続設定し、この半導体リレー
は制御スイッチ手段によってオン・オフ制御されるよう
にする。また、前記負荷に流れる電流量に対応した電圧
降下を検出し、前記半導体リレーを過電流時にオフ状態
に制御する過電流検出保護手段を設け、さらに過電圧の
印加時に前記半導体リレーを制御する過電圧検出手段を
設定するもので、この過電圧の検出時に、前記スイッチ
手段の状態にかかわらず前記半導体リレーをオンすると
共に、その後オフ制御させる。
[作用] この様に構成される過電圧保護装置によれば、制御ス
イッチ手段の操作に対応して半導体リレーがオン・オフ
制御され、負荷に対する電源の開閉制御が実行される。
そして、負荷に過電流が流れる状態となったときには、
過電流検出保護手段によって半導体リレーがオフ制御さ
れ、負荷を過電流から保護する。また、過電圧が印加さ
れた状態では、制御スイッチ手段の状態に関係なく、過
電圧検出手段によって半導体リレーがオン制御され、過
電圧を吸収するようになり、その後過電流検出保護手段
によって、この半導体リレーがオフされる。すなわち、
半導体リレーを構成する例えばMOS FETによって過電圧
(サージ)保護回路が構成されるようになるもので、安
価で且つ高機能な保護装置が構成されるようになる。
イッチ手段の操作に対応して半導体リレーがオン・オフ
制御され、負荷に対する電源の開閉制御が実行される。
そして、負荷に過電流が流れる状態となったときには、
過電流検出保護手段によって半導体リレーがオフ制御さ
れ、負荷を過電流から保護する。また、過電圧が印加さ
れた状態では、制御スイッチ手段の状態に関係なく、過
電圧検出手段によって半導体リレーがオン制御され、過
電圧を吸収するようになり、その後過電流検出保護手段
によって、この半導体リレーがオフされる。すなわち、
半導体リレーを構成する例えばMOS FETによって過電圧
(サージ)保護回路が構成されるようになるもので、安
価で且つ高機能な保護装置が構成されるようになる。
[発明の実施例] 以下、図面を参照してこの発明の一実施例を説明す
る。第1図はその回路構成を示すもので、例えば自動車
のストップランプの制御回路を例にして示している。
る。第1図はその回路構成を示すもので、例えば自動車
のストップランプの制御回路を例にして示している。
ストップランプリレー21には、車載用のバッテリでな
る電源22が接続され、またストップランプでなる負荷2
3、およびブレーキ操作されたときに動作される制御ス
イッチ24が接続されている。
る電源22が接続され、またストップランプでなる負荷2
3、およびブレーキ操作されたときに動作される制御ス
イッチ24が接続されている。
このストップランプリレー21は、MOS FETで構成され
た半導体リレー25を備え、この半導体リレー25には、過
電流検出保護回路26を構成する電流検出用抵抗27を介し
て電源22が接続され、またこの半導体リレー25を介して
電源22からの電力が負荷23に供給されるようにする。
た半導体リレー25を備え、この半導体リレー25には、過
電流検出保護回路26を構成する電流検出用抵抗27を介し
て電源22が接続され、またこの半導体リレー25を介して
電源22からの電力が負荷23に供給されるようにする。
過電流検出保護回路26は、抵抗27の両端の電圧から、
負荷に流れる電流量を検出する電流検出回路、この電流
検出回路で過電流を検出したときに遅延時間を設定する
検出時間の遅延回路、またその検出状態を保持するホー
ルド回路を備え、さらに過電流検出時に上記遅延時間の
経過後に信号出力させる異常信号出力回路を有するもの
で、この異常信号出力回路からの信号は、半導体リレー
25を構成するMOS FETのゲートに供給する。そして、こ
の半導体リレー25をオフ制御させるようにする。
負荷に流れる電流量を検出する電流検出回路、この電流
検出回路で過電流を検出したときに遅延時間を設定する
検出時間の遅延回路、またその検出状態を保持するホー
ルド回路を備え、さらに過電流検出時に上記遅延時間の
経過後に信号出力させる異常信号出力回路を有するもの
で、この異常信号出力回路からの信号は、半導体リレー
25を構成するMOS FETのゲートに供給する。そして、こ
の半導体リレー25をオフ制御させるようにする。
第2図はこの過電流検出保護回路26の具体的な構成例
を示すもので、電源22に接続されるようになるa点と、
半導体リレー25に接続されるb点との間に、電流検出用
の抵抗27が接続され、この抵抗27の両端cおよびdの間
に、抵抗261とコンデンサ262の並列回路が接続されてい
る。そしてd点を抵抗263を介してトランジスタ264のベ
ースに接続し、抵抗27で過電流が検出されたときに、抵
抗261、263およびコンデンサ262で設定される時間遅延
した後、このトランジスタ264が導通制御されるように
する。このトランジスタ264が導通されるとトランジス
タ265が導通され、またダイオード266を介してf点から
ハイレベルの異常信号が出力され、半導体リレー25をオ
フして、負荷23に対する出力を遮断させ、過電流から保
護する。トランジスタ265が導通されるとトランジスタ2
64の動作状態をホールドするようになり、この状態はス
イッチ24がオフされるまで、あるいは電源22が遮断され
るまで保持される。
を示すもので、電源22に接続されるようになるa点と、
半導体リレー25に接続されるb点との間に、電流検出用
の抵抗27が接続され、この抵抗27の両端cおよびdの間
に、抵抗261とコンデンサ262の並列回路が接続されてい
る。そしてd点を抵抗263を介してトランジスタ264のベ
ースに接続し、抵抗27で過電流が検出されたときに、抵
抗261、263およびコンデンサ262で設定される時間遅延
した後、このトランジスタ264が導通制御されるように
する。このトランジスタ264が導通されるとトランジス
タ265が導通され、またダイオード266を介してf点から
ハイレベルの異常信号が出力され、半導体リレー25をオ
フして、負荷23に対する出力を遮断させ、過電流から保
護する。トランジスタ265が導通されるとトランジスタ2
64の動作状態をホールドするようになり、この状態はス
イッチ24がオフされるまで、あるいは電源22が遮断され
るまで保持される。
半導体リレー25を構成するMOS FETのゲートには、駆
動回路28からゲート信号が与えられる。この駆動回路28
は、電源22と制御スイッチ24との間に直列に接続される
抵抗29および30を備え、この抵抗29と30との接続点が半
導体リレー25を構成するMO FETのゲートに接続されて
いる。また、抵抗29には並列にしてツェナーダイオード
31が接続されている。
動回路28からゲート信号が与えられる。この駆動回路28
は、電源22と制御スイッチ24との間に直列に接続される
抵抗29および30を備え、この抵抗29と30との接続点が半
導体リレー25を構成するMO FETのゲートに接続されて
いる。また、抵抗29には並列にしてツェナーダイオード
31が接続されている。
すなわち、制御スイッチ24がオンされると、抵30およ
びスイッチ24を介して接地回路に電流が流れ、MOS FET
でなる半導体リレー25はオンされる。
びスイッチ24を介して接地回路に電流が流れ、MOS FET
でなる半導体リレー25はオンされる。
電源22は、駆動回路28の抵抗29および30を介してサー
ジ(過電圧)検出回路32に接続する。このサージ検出回
路32は、ツェナーダイオード321と抵抗322との直列回路
で構成され、電源22からの電圧が過電圧の状態となった
ときに、ツェナーダイオード321が導通し、駆動回路28
が接地回路に接続されるようにする。すなわち、制御ス
イッチ24がオフの状態であったとしても、サージ検出回
路32で過電圧が検出されると、半導体リレー25はオン制
御されるようになる。
ジ(過電圧)検出回路32に接続する。このサージ検出回
路32は、ツェナーダイオード321と抵抗322との直列回路
で構成され、電源22からの電圧が過電圧の状態となった
ときに、ツェナーダイオード321が導通し、駆動回路28
が接地回路に接続されるようにする。すなわち、制御ス
イッチ24がオフの状態であったとしても、サージ検出回
路32で過電圧が検出されると、半導体リレー25はオン制
御されるようになる。
この様に構成される装置において、ブレーキペダル操
作によって制御スイッチ24がオンされると、駆動回路28
が励起され、半導体スイッチ25がオン制御される。した
がって、ランプ負荷23に電力が供給され、点灯する。こ
の負荷23の動作状態において、負荷23に過電流が流れる
ことがないと、過電流検出保護回路26で過電流の検出が
行われず、また電源22で過電圧が発生されないと、サー
ジ検出回路32も動作せず、ランプ負荷23は正常に点灯動
作される。
作によって制御スイッチ24がオンされると、駆動回路28
が励起され、半導体スイッチ25がオン制御される。した
がって、ランプ負荷23に電力が供給され、点灯する。こ
の負荷23の動作状態において、負荷23に過電流が流れる
ことがないと、過電流検出保護回路26で過電流の検出が
行われず、また電源22で過電圧が発生されないと、サー
ジ検出回路32も動作せず、ランプ負荷23は正常に点灯動
作される。
また、制御スイッチ24がオフの状態で、第3図の
(A)で示すようなサージ電圧が発生され、そのピーク
電圧VPが、サージ検出回路32の作動電圧VDZを越えた高
い値となると、このサージ検出回路32が作動し、半導体
リレー25がオン制御される。ここで、半導体リレー25の
耐圧がBVDSSであるとすると、 BVDSS>VDZ に設定される。
(A)で示すようなサージ電圧が発生され、そのピーク
電圧VPが、サージ検出回路32の作動電圧VDZを越えた高
い値となると、このサージ検出回路32が作動し、半導体
リレー25がオン制御される。ここで、半導体リレー25の
耐圧がBVDSSであるとすると、 BVDSS>VDZ に設定される。
この様に半導体リレー25が動作され、負荷23に電流が
流れるようになると、電流検出用の抵抗27に、このサー
ジ電圧に対応した負荷電流が流れ、したがってこの抵抗
27の電圧降下によって、過電流検出保護回路26が作動さ
れ、この保護回路26のコンデンサ262を含む回路で設定
された遅延時間後に異常と判断され、この異常判断状態
がトランジスタ265によってホールドされると共に、そ
の異常信号が駆動回路28に出力される。そして、半導体
リレー25がオフされる。
流れるようになると、電流検出用の抵抗27に、このサー
ジ電圧に対応した負荷電流が流れ、したがってこの抵抗
27の電圧降下によって、過電流検出保護回路26が作動さ
れ、この保護回路26のコンデンサ262を含む回路で設定
された遅延時間後に異常と判断され、この異常判断状態
がトランジスタ265によってホールドされると共に、そ
の異常信号が駆動回路28に出力される。そして、半導体
リレー25がオフされる。
ここで、過電流検出保護回路26で設定される遅延時間
は、サージ電圧が減衰するに必要な時間範囲を設定する
もので、半導体リレー25はサージ電圧が発生したときに
オン制御されて、このサージ電圧を吸収すると共に、サ
ージ電圧が半導体リレー25の耐圧以下となったときに、
この半導体リレー25はオフされ、サージ電圧からの保護
動作が実行される。すなわち、サージ電圧が過電圧検出
保護回路26の動作電圧以下となったときに、自動的にこ
の過電流検出保護回路26、および駆動回路28の動作が解
除される。
は、サージ電圧が減衰するに必要な時間範囲を設定する
もので、半導体リレー25はサージ電圧が発生したときに
オン制御されて、このサージ電圧を吸収すると共に、サ
ージ電圧が半導体リレー25の耐圧以下となったときに、
この半導体リレー25はオフされ、サージ電圧からの保護
動作が実行される。すなわち、サージ電圧が過電圧検出
保護回路26の動作電圧以下となったときに、自動的にこ
の過電流検出保護回路26、および駆動回路28の動作が解
除される。
また、制御スイッチ24がオンの状態のときには、サー
ジ電圧が発生しても、半導体リレー25が動作状態にある
ため、サージ検出回路32は動作しない。しかし、駆動回
路28は励起されているため、制御スイッチ24のオフ状態
のときと同様に過電流検出保護回路26が作動し、半導体
リレー25はオフ制御され、この状態が保持される。そし
て、この保護動作の解除は、制御スイッチ24がオフされ
たとき、若しくは電源22が遮断されときに行われる。
ジ電圧が発生しても、半導体リレー25が動作状態にある
ため、サージ検出回路32は動作しない。しかし、駆動回
路28は励起されているため、制御スイッチ24のオフ状態
のときと同様に過電流検出保護回路26が作動し、半導体
リレー25はオフ制御され、この状態が保持される。そし
て、この保護動作の解除は、制御スイッチ24がオフされ
たとき、若しくは電源22が遮断されときに行われる。
第3図の(B)および(C)は、それぞれ制御スイッ
チ24がオフの状態のとき、およびオン状態のときの過電
流検出保護回路26の作動状態を示している。
チ24がオフの状態のとき、およびオン状態のときの過電
流検出保護回路26の作動状態を示している。
耐電圧の低いスイッチング素子(例えばMOS FET)を
使用する場合、高いサージVP(1−e−αT)が印加さ
れたときのMOS FETの電力は、 MOS FETがオフの時 WOFF=BVDSS×{VP(1−e−αT)−BVDSS}/RL MOS FETがオンの時 WON=VDSON×{VP(1−e−αT)−VDSON}/RL となる。ここで、 BVDSS:MOS FETのブレークダウン電圧、 VDSON:MOS FETのオン時電圧降下、 VP(1−e−αT):サージ電圧、 そして、VPはピーク電圧、αは減衰時定数、Tは減衰時
間である。
使用する場合、高いサージVP(1−e−αT)が印加さ
れたときのMOS FETの電力は、 MOS FETがオフの時 WOFF=BVDSS×{VP(1−e−αT)−BVDSS}/RL MOS FETがオンの時 WON=VDSON×{VP(1−e−αT)−VDSON}/RL となる。ここで、 BVDSS:MOS FETのブレークダウン電圧、 VDSON:MOS FETのオン時電圧降下、 VP(1−e−αT):サージ電圧、 そして、VPはピーク電圧、αは減衰時定数、Tは減衰時
間である。
“VP>BVDSS"のとき、MOS FETの電力は“WOFF>WON"
となるため、“BVDSS"より低い電圧で作動するサージ検
出回路32で、MOS FETでなる半導体リレー25をオンさせ
ることにより“WOFF→WON"とし、半導体リレー25の電力
を下げる。
となるため、“BVDSS"より低い電圧で作動するサージ検
出回路32で、MOS FETでなる半導体リレー25をオンさせ
ることにより“WOFF→WON"とし、半導体リレー25の電力
を下げる。
しかしながら、この半導体リレー25をオン状態のまま
にホールドすると、過電流によって半導体リレー25を構
成するMOS FETが熱破壊に至る虞があり、このため過電
流検出保護回路26によって、約100ms以内の遅延時間
後、この半導体リレー25をオフ制御する。
にホールドすると、過電流によって半導体リレー25を構
成するMOS FETが熱破壊に至る虞があり、このため過電
流検出保護回路26によって、約100ms以内の遅延時間
後、この半導体リレー25をオフ制御する。
この遅延時間後に半導体リレー25がオフしたときのサ
ージ電圧は既に減衰しており、この遅延時間を適当に選
定することによって、 BVDSS<VP(1−e−αT) とし、半導体リレー25のオフ状態で、サージに対して充
分耐えられるようにする。
ージ電圧は既に減衰しており、この遅延時間を適当に選
定することによって、 BVDSS<VP(1−e−αT) とし、半導体リレー25のオフ状態で、サージに対して充
分耐えられるようにする。
この様に制御スイッチ24がオフ状態のとき、過電圧
(サージ)印加時に半導体リレー25をオフ→オン→オフ
と制御し、制御スイッチ24のオン状態で、半導体リレー
25をオン→オフと制御することにより、半導体リレー25
を構成するMOS FETのオン時およびオフ時の安全動作領
域を有効に活用して、過電圧(サージ)を効果的に吸収
することができる。
(サージ)印加時に半導体リレー25をオフ→オン→オフ
と制御し、制御スイッチ24のオン状態で、半導体リレー
25をオン→オフと制御することにより、半導体リレー25
を構成するMOS FETのオン時およびオフ時の安全動作領
域を有効に活用して、過電圧(サージ)を効果的に吸収
することができる。
第4図は他の実施例を示すもので、サージ検出回路32
が、ツェナーダイオード321に対して、抵抗322と323の
直列回路を接続して構成され、さらに抵抗322と323との
接続点がベースに接続されるトランジスタ324を備え
る。そして、このトランジスタ324のコレクタが制御ス
イッチ24を介して接地されるようにすると共に、エミッ
タは直接接地されるようにする。
が、ツェナーダイオード321に対して、抵抗322と323の
直列回路を接続して構成され、さらに抵抗322と323との
接続点がベースに接続されるトランジスタ324を備え
る。そして、このトランジスタ324のコレクタが制御ス
イッチ24を介して接地されるようにすると共に、エミッ
タは直接接地されるようにする。
第1図で示した実施例にあっては、駆動回路28のイン
ピーダンスにより、過電圧保護の作動開始電圧が左右さ
れる。しかし、この実施例によれば過電圧保護の作動開
始電圧を容易に制御できるようになる。
ピーダンスにより、過電圧保護の作動開始電圧が左右さ
れる。しかし、この実施例によれば過電圧保護の作動開
始電圧を容易に制御できるようになる。
[発明の効果] この様に構成される過電圧保護装置によれば、例えば
MOS FETのような低耐圧の半導体リレーを用いた場合で
あっても、電源に過電圧が発生したようなときに、適正
な過電圧(サージ)の吸収が行われ、半導体リレーを過
電圧から確実に保護することができる。したがって、半
導体リレーの耐電圧特性と電流容量を効果的に活用する
ことができ、例えば自動車用のパワー制御系統に効果的
に利用することができる安価で且つ高機能のパワースイ
ッチング制御装置が得られるようになる。
MOS FETのような低耐圧の半導体リレーを用いた場合で
あっても、電源に過電圧が発生したようなときに、適正
な過電圧(サージ)の吸収が行われ、半導体リレーを過
電圧から確実に保護することができる。したがって、半
導体リレーの耐電圧特性と電流容量を効果的に活用する
ことができ、例えば自動車用のパワー制御系統に効果的
に利用することができる安価で且つ高機能のパワースイ
ッチング制御装置が得られるようになる。
第1図はこの発明の一実施例に係る過電圧保護装置を説
明する回路構成図、第2図は上記装置の過電圧検出保護
回路部の回路例を示す図、第3図は上記実施例の動作を
説明する電圧波形図、第4図はこの発明の他の実施例を
説明する回路構成図、第5図は従来の過電圧保護装置を
示す回路構成図である。 21……ストップランプリレー、22……電源、23……負
荷、24……制御スイッチ、25……半導体リレー(MOS F
ET)、26……過電圧検出保護回路、27……電流検出用抵
抗、28……駆動回路、32……サージ(過電圧)検出回
路。
明する回路構成図、第2図は上記装置の過電圧検出保護
回路部の回路例を示す図、第3図は上記実施例の動作を
説明する電圧波形図、第4図はこの発明の他の実施例を
説明する回路構成図、第5図は従来の過電圧保護装置を
示す回路構成図である。 21……ストップランプリレー、22……電源、23……負
荷、24……制御スイッチ、25……半導体リレー(MOS F
ET)、26……過電圧検出保護回路、27……電流検出用抵
抗、28……駆動回路、32……サージ(過電圧)検出回
路。
Claims (2)
- 【請求項1】負荷をオン・オフ制御する制御スイッチ手
段と、 前記負荷と電源との間に直列に接続設定され、前記制御
スイッチ手段の動作に対応してオン・オフ制御される半
導体リレーと、 前記負荷に流れる電流量に対応した電圧降下に基づき前
記半導体リレーに流れる電流の過電流状態を検出し、前
記半導体リレーをオフ状態に設定する過電流検出保護手
段と、 前記半導体リレーに印加される電圧の過電圧状態を検出
し、その検出信号に基づいて前記半導体リレーをオン制
御させる過電圧検出手段とを具備し、 この過電圧検出手段で過電圧が検出されたときには、前
記制御スイッチ手段の状態のかかわらず前記半導体リレ
ーをオン制御し、その後前記過電流検出保護手段によっ
てオフ制御されるようにしたことを特徴とする過電圧保
護装置。 - 【請求項2】前記過電流検出保護手段は、前記半導体リ
レーを介して前記負荷に流れる電流の過電流状態を検出
したときから、少なくとも過電圧発生時のサージ電圧減
衰時間に相当する遅延時間を設定した遅延手段を備える
ようにした請求項1の過電圧保護装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10885290A JP2850480B2 (ja) | 1990-04-26 | 1990-04-26 | 過電圧保護装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10885290A JP2850480B2 (ja) | 1990-04-26 | 1990-04-26 | 過電圧保護装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH047718A JPH047718A (ja) | 1992-01-13 |
JP2850480B2 true JP2850480B2 (ja) | 1999-01-27 |
Family
ID=14495232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10885290A Expired - Fee Related JP2850480B2 (ja) | 1990-04-26 | 1990-04-26 | 過電圧保護装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2850480B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101086974B1 (ko) * | 2009-03-03 | 2011-11-29 | 주식회사 엘지화학 | 전기구동차량의 릴레이 제어 장치 및 방법 |
JP5323550B2 (ja) * | 2009-03-26 | 2013-10-23 | 古河電気工業株式会社 | 車両用電源供給装置 |
-
1990
- 1990-04-26 JP JP10885290A patent/JP2850480B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH047718A (ja) | 1992-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3652508B2 (ja) | ハードディスクドライブにおける過電圧及びサージ保護回路 | |
US5333105A (en) | Transient voltage protector | |
JP3189311B2 (ja) | 自動車搭載電子機器の電源装置 | |
US5438237A (en) | Automatic daytime running light system | |
KR930000154Y1 (ko) | 차량용 교류발전기의 제어장치 | |
JP2850480B2 (ja) | 過電圧保護装置 | |
KR970068081A (ko) | 직류전원회로 | |
JP3689280B2 (ja) | 半導体リレーシステムの保護方法 | |
KR910003437B1 (ko) | 차량용 교류발전기의 제어장치 | |
JPS6040219B2 (ja) | 集積回路 | |
JP2003308123A (ja) | 電源保護回路 | |
JPH05267580A (ja) | 半導体装置 | |
JP3679524B2 (ja) | トランジスタの過電流保護回路 | |
JP4423765B2 (ja) | 負荷駆動装置 | |
JPH0743276U (ja) | 電子機器の保護回路 | |
JP3334324B2 (ja) | 過電圧保護回路 | |
JP3005146B2 (ja) | パワートランジスタの保護装置 | |
JPH02194725A (ja) | 過電圧保護回路を備えたスイッチ回路 | |
JP3286875B2 (ja) | 電源装置の過電流保護回路 | |
JP2724564B2 (ja) | 過電圧警報装置 | |
JPH0130847Y2 (ja) | ||
JP2579811B2 (ja) | 過電圧保護装置付車両発電装置 | |
US6008585A (en) | Apparatus and method for preventing from a short load excessive current flow through a field effect transistor that delivers current to a daytime running light on a vehicle | |
JPS6111011B2 (ja) | ||
JPH0819167A (ja) | 過電圧保護回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20091113 |
|
LAPS | Cancellation because of no payment of annual fees |