JP3286875B2 - 電源装置の過電流保護回路 - Google Patents
電源装置の過電流保護回路Info
- Publication number
- JP3286875B2 JP3286875B2 JP21796394A JP21796394A JP3286875B2 JP 3286875 B2 JP3286875 B2 JP 3286875B2 JP 21796394 A JP21796394 A JP 21796394A JP 21796394 A JP21796394 A JP 21796394A JP 3286875 B2 JP3286875 B2 JP 3286875B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- fuse
- circuit
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源回路
等に使用される電源装置の過電流保護回路に関するもの
である。
等に使用される電源装置の過電流保護回路に関するもの
である。
【０００２】
【従来の技術】図６は従来の回路図を示し、Ｔはスイッ
チング電源回路のインバータの出力トランスを示し、該
出力トランスＴの出力巻線ＮO には整流用のダイオード
Ｄ1 と平滑用のコンデンサＣ1 からなる整流平滑回路１
が接続してある。そして、整流平滑回路１と負荷との間
の出力ライン上にはヒューズＦ2 が介装してある。すな
わち、従来の回路においては過電流負荷時に溶断電流以
上の過電流が負荷に流れた場合にヒューズＦ2 を溶断し
て過電流保護を行っているものである。
チング電源回路のインバータの出力トランスを示し、該
出力トランスＴの出力巻線ＮO には整流用のダイオード
Ｄ1 と平滑用のコンデンサＣ1 からなる整流平滑回路１
が接続してある。そして、整流平滑回路１と負荷との間
の出力ライン上にはヒューズＦ2 が介装してある。すな
わち、従来の回路においては過電流負荷時に溶断電流以
上の過電流が負荷に流れた場合にヒューズＦ2 を溶断し
て過電流保護を行っているものである。
【０００３】しかしながら、図７に示すように出力安定
化のために安定化回路２により制御されるトランジスタ
Ｑ1 を出力ライン上に介装させる場合がある。この場合
の回路は、一方の出力ライン上にトランジスタＱ1 を介
装し、他方の出力ラインからベース抵抗Ｒ1 を介してト
ランジスタＱ1 を駆動している。そして、他方の出力ラ
イン上には過電流保護回路としてのヒューズＦ2 を介装
し、また負荷側の出力電圧を安定化回路２により検出
し、その検出結果によりトランジスタＱ1 のベース電流
を制御して出力電圧の安定化を図るものである。
化のために安定化回路２により制御されるトランジスタ
Ｑ1 を出力ライン上に介装させる場合がある。この場合
の回路は、一方の出力ライン上にトランジスタＱ1 を介
装し、他方の出力ラインからベース抵抗Ｒ1 を介してト
ランジスタＱ1 を駆動している。そして、他方の出力ラ
イン上には過電流保護回路としてのヒューズＦ2 を介装
し、また負荷側の出力電圧を安定化回路２により検出
し、その検出結果によりトランジスタＱ1 のベース電流
を制御して出力電圧の安定化を図るものである。
【０００４】
【発明が解決しようとする課題】ところが、トランジス
タＱ1 を介装している同じ出力ライン上にヒューズＦ2
を介装しているために、過電流負荷時にヒューズＦ2 の
溶断電流はトランジスタＱ1 の最大電流値を越える場合
がある。これにより出力ライン上のトランジスタＱ1 の
劣化、破壊を招くという問題があった。
タＱ1 を介装している同じ出力ライン上にヒューズＦ2
を介装しているために、過電流負荷時にヒューズＦ2 の
溶断電流はトランジスタＱ1 の最大電流値を越える場合
がある。これにより出力ライン上のトランジスタＱ1 の
劣化、破壊を招くという問題があった。
【０００５】また、モータドライバ回路などの負荷は、
破損した直後は過電流が流れる。しかし、一旦電源の過
電流がかかり、出力が停止し、ドライバ回路が冷えると
インピーダンスが上昇し、再度電源を起動させても過電
流が動作するまで電流が流れない。このため破損した箇
所が高温となり、非常に危険な状態となる。また、ヒュ
ーズを入れない回路構成として過電流保護を行う場合、
交流電源の再入力により再起動し、負荷に負担をかけて
しまう。
破損した直後は過電流が流れる。しかし、一旦電源の過
電流がかかり、出力が停止し、ドライバ回路が冷えると
インピーダンスが上昇し、再度電源を起動させても過電
流が動作するまで電流が流れない。このため破損した箇
所が高温となり、非常に危険な状態となる。また、ヒュ
ーズを入れない回路構成として過電流保護を行う場合、
交流電源の再入力により再起動し、負荷に負担をかけて
しまう。
【０００６】本発明は上述の点に鑑みて提供したもので
あって、出力ライン上に出力安定化用のトランジスタを
有する回路でも、過電流状態にはトランジスタの駆動部
に設けられたヒューズを溶断して出力を確実に停止させ
ることを目的とした電源装置の過電流保護回路を提供す
るものである。
あって、出力ライン上に出力安定化用のトランジスタを
有する回路でも、過電流状態にはトランジスタの駆動部
に設けられたヒューズを溶断して出力を確実に停止させ
ることを目的とした電源装置の過電流保護回路を提供す
るものである。
【０００７】
【課題を解決するための手段】そこで本発明の電源装置
の過電流保護回路では、整流平滑回路１の一方の出力ラ
イン上に出力安定化用のトランジスタＱ1 を介装し、他
方の出力ラインと上記トランジスタＱ1 のベースとの間
にヒューズＦ1 と該ヒューズＦ1 の溶断電流よりは小さ
くて上記トランジスタＱ1 にベース電流を供給するため
のベース抵抗Ｒ 1 との直列回路を接続し、上記出力ライ
ンに負荷電流検出用の抵抗Ｒ7 を介装し、この抵抗Ｒ7
に流れる負荷電流を検出して所定電流以上の過電流とな
った時に上記ヒューズＦ1 に溶断電流を流すスイッチ要
素Ｑ3 を備えた過電流保護回路３を設けていることを特
徴としている。
の過電流保護回路では、整流平滑回路１の一方の出力ラ
イン上に出力安定化用のトランジスタＱ1 を介装し、他
方の出力ラインと上記トランジスタＱ1 のベースとの間
にヒューズＦ1 と該ヒューズＦ1 の溶断電流よりは小さ
くて上記トランジスタＱ1 にベース電流を供給するため
のベース抵抗Ｒ 1 との直列回路を接続し、上記出力ライ
ンに負荷電流検出用の抵抗Ｒ7 を介装し、この抵抗Ｒ7
に流れる負荷電流を検出して所定電流以上の過電流とな
った時に上記ヒューズＦ1 に溶断電流を流すスイッチ要
素Ｑ3 を備えた過電流保護回路３を設けていることを特
徴としている。
【０００８】
【作用】本発明の電源装置の過電流保護回路によれば、
通常時ではヒューズＦ1 の溶断電流以下のベース電流を
ベース抵抗Ｒ1 を介して出力安定化用のトランジスタＱ
1 に流し、所定以上の負荷電流が流れた場合には、過電
流保護回路の負荷電流検出用の抵抗Ｒ7 を介して過電流
を検出し、その検出出力によりスイッチ要素Ｑ3をオン
駆動する。これによりスイッチ要素Ｑ3 を介して流れる
電流によりヒューズＦ1 を溶断する。ヒューズＦ1 が溶
断することで、トランジスタＱ1 のベース電流が遮断さ
れてトランジスタＱ1 は不動作となる。したがって、出
力ライン上に出力安定化用のトランジスタＱ1 を有する
回路の場合でも、過電流状態にはトランジスタの駆動部
に設けられたヒューズＦ1 を切ることができて、確実に
出力を停止することができる。
通常時ではヒューズＦ1 の溶断電流以下のベース電流を
ベース抵抗Ｒ1 を介して出力安定化用のトランジスタＱ
1 に流し、所定以上の負荷電流が流れた場合には、過電
流保護回路の負荷電流検出用の抵抗Ｒ7 を介して過電流
を検出し、その検出出力によりスイッチ要素Ｑ3をオン
駆動する。これによりスイッチ要素Ｑ3 を介して流れる
電流によりヒューズＦ1 を溶断する。ヒューズＦ1 が溶
断することで、トランジスタＱ1 のベース電流が遮断さ
れてトランジスタＱ1 は不動作となる。したがって、出
力ライン上に出力安定化用のトランジスタＱ1 を有する
回路の場合でも、過電流状態にはトランジスタの駆動部
に設けられたヒューズＦ1 を切ることができて、確実に
出力を停止することができる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は具体回路図を示し、例えばスイッチング電
源回路の出力トランスＴの２次側を示している。この出
力トランスＴの出力巻線ＮO には整流用のダイオードＤ
1 と、平滑用のコンデンサＣ1 からなる整流平滑回路１
が設けられている。そして、出力ライン上には図外の安
定化回路から制御されるトランジスタＱ1が介装され、
またこのトランジスタＱ1 のエミッタと出力巻線ＮO の
一端との間に負荷電流Ｉｏ検出用の抵抗Ｒ7 が介装され
ている。
する。図１は具体回路図を示し、例えばスイッチング電
源回路の出力トランスＴの２次側を示している。この出
力トランスＴの出力巻線ＮO には整流用のダイオードＤ
1 と、平滑用のコンデンサＣ1 からなる整流平滑回路１
が設けられている。そして、出力ライン上には図外の安
定化回路から制御されるトランジスタＱ1が介装され、
またこのトランジスタＱ1 のエミッタと出力巻線ＮO の
一端との間に負荷電流Ｉｏ検出用の抵抗Ｒ7 が介装され
ている。
【００１０】上記トランジスタＱ1 を介装したのとは反
対側の出力ラインとトランジスタＱ1 のベースとの間
に、所定以上の過電流となった場合に回路を遮断するヒ
ューズＦ1 と、トランジスタＱ1 にベース電流を流すベ
ース抵抗Ｒ1 との直列回路が接続されている。また、負
荷側にはコンデンサＣ2 が接続されている。
対側の出力ラインとトランジスタＱ1 のベースとの間
に、所定以上の過電流となった場合に回路を遮断するヒ
ューズＦ1 と、トランジスタＱ1 にベース電流を流すベ
ース抵抗Ｒ1 との直列回路が接続されている。また、負
荷側にはコンデンサＣ2 が接続されている。
【００１１】所定以上の過電流が流れた場合に上記ヒュ
ーズＦ1 を溶断させる過電流保護回路３は、トランジス
タＱ2 、ツエナーダイオードＤ2 ，Ｄ3 、サイリスタＱ
3 、抵抗Ｒ2 〜Ｒ8 、コンデンサＣ3 等から構成されて
いる。ヒューズＦ1 とベース抵抗Ｒ1 との接続点から抵
抗Ｒ2 とサイリスタ（スイッチ要素）Ｑ3 の直列回路が
出力ラインに接続されており、このサイリスタＱ3 がオ
ンした場合に、サイリスタＱ3 に流れる電流により上記
ヒューズＦ1 を溶断するようにしている。
ーズＦ1 を溶断させる過電流保護回路３は、トランジス
タＱ2 、ツエナーダイオードＤ2 ，Ｄ3 、サイリスタＱ
3 、抵抗Ｒ2 〜Ｒ8 、コンデンサＣ3 等から構成されて
いる。ヒューズＦ1 とベース抵抗Ｒ1 との接続点から抵
抗Ｒ2 とサイリスタ（スイッチ要素）Ｑ3 の直列回路が
出力ラインに接続されており、このサイリスタＱ3 がオ
ンした場合に、サイリスタＱ3 に流れる電流により上記
ヒューズＦ1 を溶断するようにしている。
【００１２】上記サイリスタＱ3 のゲートにはコンデン
サＣ3 、抵抗Ｒ3 等が接続されていて、抵抗Ｒ3 と直列
に接続したツエナーダイオードＤ2 のカソードが抵抗Ｒ
6 を介して出力ライン（Ａ点）に接続してある。また、
トランジスタＱ1 のベースと抵抗Ｒ7 との間にトランジ
スタＱ2 が並列に接続され、このトランジスタＱ2 のベ
ース側に抵抗Ｒ4 ，Ｒ5 が設けられている。また、出力
ラインとトランジスタＱ2 のベースの間にはツエナーダ
イオードＤ3 と抵抗Ｒ8 との直列回路が接続されてい
る。
サＣ3 、抵抗Ｒ3 等が接続されていて、抵抗Ｒ3 と直列
に接続したツエナーダイオードＤ2 のカソードが抵抗Ｒ
6 を介して出力ライン（Ａ点）に接続してある。また、
トランジスタＱ1 のベースと抵抗Ｒ7 との間にトランジ
スタＱ2 が並列に接続され、このトランジスタＱ2 のベ
ース側に抵抗Ｒ4 ，Ｒ5 が設けられている。また、出力
ラインとトランジスタＱ2 のベースの間にはツエナーダ
イオードＤ3 と抵抗Ｒ8 との直列回路が接続されてい
る。
【００１３】次に、動作について説明する。通常時にお
いては、ヒューズＦ1 、ベース抵抗Ｒ1 を通してトラン
ジスタＱ1 のベースに十分なベース電流を供給し、トラ
ンジスタＱ1 をオンさせて負荷側に安定した出力電圧を
供給している。この時、ヒューズＦ1 、ベース抵抗Ｒ1
に流れる電流は、ヒューズＦ1 の定格電流以下であり、
この通常時ではヒューズＦ1 は溶断しないようにしてい
る。また、通常出力時では、後述するようにサイリスタ
Ｑ3 をオンさせる信号がゲートには印加されないので、
サイリスタＱ3 はオフ状態となっている。したがってヒ
ューズＦ1 は溶断せず、トランジスタＱ1 にベース抵抗
Ｒ1 を介してベース電流を供給している。
いては、ヒューズＦ1 、ベース抵抗Ｒ1 を通してトラン
ジスタＱ1 のベースに十分なベース電流を供給し、トラ
ンジスタＱ1 をオンさせて負荷側に安定した出力電圧を
供給している。この時、ヒューズＦ1 、ベース抵抗Ｒ1
に流れる電流は、ヒューズＦ1 の定格電流以下であり、
この通常時ではヒューズＦ1 は溶断しないようにしてい
る。また、通常出力時では、後述するようにサイリスタ
Ｑ3 をオンさせる信号がゲートには印加されないので、
サイリスタＱ3 はオフ状態となっている。したがってヒ
ューズＦ1 は溶断せず、トランジスタＱ1 にベース抵抗
Ｒ1 を介してベース電流を供給している。
【００１４】ここで、負荷電流（出力電流）Ｉｏが徐々
に増加し、過電流点に近付いていくと、次のような動作
を行なう。まず、負荷電流Ｉｏが増加することにより、
出力ライン上に介装した抵抗Ｒ7 を流れる電流が増加す
るので、抵抗Ｒ7 の両端電圧も比例して増加していく。
抵抗Ｒ4 とＲ5 は、上記抵抗Ｒ7 の両端電圧とトランジ
スタＱ1 のベース・エミッタ間電圧の和を分圧してい
る。したがって、抵抗Ｒ4 の両端電圧がトランジスタＱ
2 のベース・エミッタ間飽和電圧を越えると、トランジ
スタＱ2 が徐々にオンし始める。
に増加し、過電流点に近付いていくと、次のような動作
を行なう。まず、負荷電流Ｉｏが増加することにより、
出力ライン上に介装した抵抗Ｒ7 を流れる電流が増加す
るので、抵抗Ｒ7 の両端電圧も比例して増加していく。
抵抗Ｒ4 とＲ5 は、上記抵抗Ｒ7 の両端電圧とトランジ
スタＱ1 のベース・エミッタ間電圧の和を分圧してい
る。したがって、抵抗Ｒ4 の両端電圧がトランジスタＱ
2 のベース・エミッタ間飽和電圧を越えると、トランジ
スタＱ2 が徐々にオンし始める。
【００１５】よってトランジスタＱ2 は徐々にトランジ
スタＱ1 のベース電流を引き込み始め、これにより、ト
ランジスタＱ1 はベース電流不足になり、トランジスタ
Ｑ1はエミッタ・コレクタ間に電圧を持ち始め、抵抗Ｒ4
とＲ5 の両端電圧は益々増加する。これが正帰還とな
り、トランジスタＱ1 がオフ状態になっていく。トラン
ジスタＱ1 がオフ状態に近付く過程で、図示のＡ−Ｂ間
の電圧は増加していく。Ａ−Ｂ間の電位差が増加し、ツ
エナーダイオードＤ3 の両端電圧が、ツエナーダイオー
ドＤ3 のツエナー電圧を越えると、ツエナーダイオード
Ｄ3 、抵抗Ｒ8 を通ってトランジスタＱ2 のベースに電
流が供給される。このベースへの電流により、トランジ
スタＱ2 は益々トランジスタＱ1 のベース電流を引き込
み、正帰還を強める。
スタＱ1 のベース電流を引き込み始め、これにより、ト
ランジスタＱ1 はベース電流不足になり、トランジスタ
Ｑ1はエミッタ・コレクタ間に電圧を持ち始め、抵抗Ｒ4
とＲ5 の両端電圧は益々増加する。これが正帰還とな
り、トランジスタＱ1 がオフ状態になっていく。トラン
ジスタＱ1 がオフ状態に近付く過程で、図示のＡ−Ｂ間
の電圧は増加していく。Ａ−Ｂ間の電位差が増加し、ツ
エナーダイオードＤ3 の両端電圧が、ツエナーダイオー
ドＤ3 のツエナー電圧を越えると、ツエナーダイオード
Ｄ3 、抵抗Ｒ8 を通ってトランジスタＱ2 のベースに電
流が供給される。このベースへの電流により、トランジ
スタＱ2 は益々トランジスタＱ1 のベース電流を引き込
み、正帰還を強める。
【００１６】Ａ−Ｂ間の電圧は、抵抗Ｒ6 、ツエナーダ
イオードＤ2 、抵抗Ｒ3 により分圧されているが、Ｃ点
の電圧がサイリスタＱ3 のゲートのオン電圧を越える
と、サイリスタＱ3 は導通し、抵抗Ｒ2 を介して電流を
引き込む。このサイリスタＱ3を流れる電流は、ヒュー
ズＦ1 の溶断電流値を越えるように設定されているの
で、ヒューズＦ1 はサイリスタＱ3 の導通によりオープ
ンとなり、トランジスタＱ1 へのベース電流は完全に０
となり、この回路の出力は完全にオフとなる。したがっ
て、ヒューズＦ1 の溶断により、ヒューズＦ1 を交換し
なければ、この回路の出力は定格負荷以内でも動作しな
い。
イオードＤ2 、抵抗Ｒ3 により分圧されているが、Ｃ点
の電圧がサイリスタＱ3 のゲートのオン電圧を越える
と、サイリスタＱ3 は導通し、抵抗Ｒ2 を介して電流を
引き込む。このサイリスタＱ3を流れる電流は、ヒュー
ズＦ1 の溶断電流値を越えるように設定されているの
で、ヒューズＦ1 はサイリスタＱ3 の導通によりオープ
ンとなり、トランジスタＱ1 へのベース電流は完全に０
となり、この回路の出力は完全にオフとなる。したがっ
て、ヒューズＦ1 の溶断により、ヒューズＦ1 を交換し
なければ、この回路の出力は定格負荷以内でも動作しな
い。
【００１７】このように、出力ライン上に出力安定化用
のトランジスタＱ1 を有する出力回路でも、過電流状態
にはトランジスタＱ1 のベース側（駆動部）に設けたヒ
ューズＦ1 を溶断することで、確実に出力を止めること
ができる。また、ヒューズＦ1 が溶断する過程、溶断後
でも他の素子や負荷に負担をかけることもない。
のトランジスタＱ1 を有する出力回路でも、過電流状態
にはトランジスタＱ1 のベース側（駆動部）に設けたヒ
ューズＦ1 を溶断することで、確実に出力を止めること
ができる。また、ヒューズＦ1 が溶断する過程、溶断後
でも他の素子や負荷に負担をかけることもない。
【００１８】図２は他の実施例を示し、図１の場合では
負極側の出力ライン上にＮＰＮ型のトランジスタＱ1 を
介装し、それに応じて過電流保護回路３を負極側に設け
ていたが、本実施例では、出力ラインの正極側にＰＮＰ
型のトランジスタＱ1 を介装し、過電流保護回路３も正
極側に設けたものである。したがって回路構成は本質的
に同じであり、先の実施例と同様に機能するので、説明
は省略する。
負極側の出力ライン上にＮＰＮ型のトランジスタＱ1 を
介装し、それに応じて過電流保護回路３を負極側に設け
ていたが、本実施例では、出力ラインの正極側にＰＮＰ
型のトランジスタＱ1 を介装し、過電流保護回路３も正
極側に設けたものである。したがって回路構成は本質的
に同じであり、先の実施例と同様に機能するので、説明
は省略する。
【００１９】図１及び図２において、ヒューズＦ1 を溶
断させるためのスイッチ要素としてサイリスタＱ3 を用
いていたが、図３に示すようにトランジスタＱ4 を用い
ても同様に動作させることができる。
断させるためのスイッチ要素としてサイリスタＱ3 を用
いていたが、図３に示すようにトランジスタＱ4 を用い
ても同様に動作させることができる。
【００２０】また、図４はスイッチ要素としてトライア
ックＱ5 を用いた場合を示し、この場合にも同様に過電
流時においてヒューズＦ1 を溶断させることができる。
ックＱ5 を用いた場合を示し、この場合にも同様に過電
流時においてヒューズＦ1 を溶断させることができる。
【００２１】図５はスイッチ要素としてリレー４を用い
た場合である。この場合には、リレー４のリレー巻線Ｌ
は抵抗Ｒ9 を介して接地されているが、通常時はツエナ
ーダイオードＤ2 がオフなので、リレー巻線Ｌは励磁さ
れず、接点ｒはオフ状態となっており、ヒューズＦ1 に
は溶断電流は流れない。過電流が流れて上述のようにツ
エナーダイオードＤ2 がオンすると、リレー巻線Ｌが励
磁されて、接点ｒをオンさせる。これによりヒューズＦ
1 に溶断電流が流れて、ヒューズＦ1 が溶断する。な
お、ヒューズＦ1 が溶断すると、リレー巻線Ｌには電源
が印加されないので、接点ｒもオフとなり、リレー４は
復帰することになる。
た場合である。この場合には、リレー４のリレー巻線Ｌ
は抵抗Ｒ9 を介して接地されているが、通常時はツエナ
ーダイオードＤ2 がオフなので、リレー巻線Ｌは励磁さ
れず、接点ｒはオフ状態となっており、ヒューズＦ1 に
は溶断電流は流れない。過電流が流れて上述のようにツ
エナーダイオードＤ2 がオンすると、リレー巻線Ｌが励
磁されて、接点ｒをオンさせる。これによりヒューズＦ
1 に溶断電流が流れて、ヒューズＦ1 が溶断する。な
お、ヒューズＦ1 が溶断すると、リレー巻線Ｌには電源
が印加されないので、接点ｒもオフとなり、リレー４は
復帰することになる。
【００２２】なお、上記の実施例では電源をスイッチン
グ電源回路で構成した場合について説明したが、スイッ
チング電源回路に限らず、出力回路にヒューズＦ1 と、
出力ライン上に出力安定化用のトランジスタを使用した
回路ならば、どのような電源回路にも本発明を適用する
ことができる。
グ電源回路で構成した場合について説明したが、スイッ
チング電源回路に限らず、出力回路にヒューズＦ1 と、
出力ライン上に出力安定化用のトランジスタを使用した
回路ならば、どのような電源回路にも本発明を適用する
ことができる。
【００２３】
【発明の効果】本発明の電源装置の過電流保護回路によ
れば、通常時ではヒューズの溶断電流以下のベース電流
をベース抵抗を介して出力安定化用のトランジスタに流
し、所定以上の負荷電流が流れた場合には、過電流保護
回路の負荷電流検出用の抵抗を介して過電流を検出し、
その検出出力によりスイッチ要素をオン駆動する。これ
によりスイッチ要素を介して流れる電流によりヒューズ
を溶断する。ヒューズが溶断することで、トランジスタ
のベース電流が遮断されてトランジスタは不動作とな
る。したがって、出力ライン上に出力安定化用のトラン
ジスタを有する回路の場合でも、過電流状態にはトラン
ジスタの駆動部に設けられたヒューズを切ることができ
て、確実に出力を停止することができる。
れば、通常時ではヒューズの溶断電流以下のベース電流
をベース抵抗を介して出力安定化用のトランジスタに流
し、所定以上の負荷電流が流れた場合には、過電流保護
回路の負荷電流検出用の抵抗を介して過電流を検出し、
その検出出力によりスイッチ要素をオン駆動する。これ
によりスイッチ要素を介して流れる電流によりヒューズ
を溶断する。ヒューズが溶断することで、トランジスタ
のベース電流が遮断されてトランジスタは不動作とな
る。したがって、出力ライン上に出力安定化用のトラン
ジスタを有する回路の場合でも、過電流状態にはトラン
ジスタの駆動部に設けられたヒューズを切ることができ
て、確実に出力を停止することができる。
【図１】本発明の実施例の具体回路図である。
【図２】本発明の他の実施例の具体回路図である。
【図３】本発明の実施例のスイッチ要素をトランジスタ
で構成した場合の要部回路図である。
で構成した場合の要部回路図である。
【図４】本発明の実施例のスイッチ要素をトライアック
で構成した場合の要部回路図である。
で構成した場合の要部回路図である。
【図５】本発明の実施例のスイッチ要素をリレーで構成
した場合の要部回路図である。
した場合の要部回路図である。
【図６】従来例の回路図である。
【図７】他の従来例の回路図である。
１ 整流平滑回路 ２ 安定化回路 ３ 過電流保護回路 Ｆ1 ヒューズ Ｑ1 トランジスタ Ｑ3 サイリスタ（スイッチ要素） Ｒ1 ベース抵抗 Ｒ7 負荷電流検出用抵抗
フロントページの続き (56)参考文献 特開 平５−130730（ＪＰ，Ａ) 特開 平６−78450（ＪＰ，Ａ) 実開 昭60−153315（ＪＰ，Ｕ) 実開 昭58−133820（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/56 320 G05F 1/10 304 H02M 3/00
Claims (1)
- 【請求項１】 整流平滑回路（１）の一方の出力ライン
上に出力安定化用のトランジスタ（Ｑ1 ）を介装し、他
方の出力ラインと上記トランジスタ（Ｑ1 ）のベースと
の間にヒューズ（Ｆ1 ）と該ヒューズ（Ｆ1 ）の溶断電
流よりは小さくて上記トランジスタ（Ｑ1 ）にベース電
流を供給するためのベース抵抗（Ｒ1）との直列回路を
接続し、上記出力ラインに負荷電流検出用の抵抗（Ｒ
7 ）を介装し、この抵抗（Ｒ7 ）に流れる負荷電流を検
出して所定電流以上の過電流となった時に上記ヒューズ
（Ｆ1 ）に溶断電流を流すスイッチ要素（Ｑ3 ）を備え
た過電流保護回路（３）を設けていることを特徴とする
電源装置の過電流保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21796394A JP3286875B2 (ja) | 1994-08-18 | 1994-08-18 | 電源装置の過電流保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21796394A JP3286875B2 (ja) | 1994-08-18 | 1994-08-18 | 電源装置の過電流保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0863241A JPH0863241A (ja) | 1996-03-08 |
| JP3286875B2 true JP3286875B2 (ja) | 2002-05-27 |
Family
ID=16712477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21796394A Expired - Fee Related JP3286875B2 (ja) | 1994-08-18 | 1994-08-18 | 電源装置の過電流保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3286875B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100465107B1 (ko) * | 1997-05-22 | 2005-04-06 | 삼성전자주식회사 | 과전압보호회로 |
| JP2012169282A (ja) * | 2012-04-13 | 2012-09-06 | Toshiba Lighting & Technology Corp | 照明装置 |
-
1994
- 1994-08-18 JP JP21796394A patent/JP3286875B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0863241A (ja) | 1996-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0190925B1 (en) | A protection circuit for an insulated gate bipolar transistor | |
| JPH08140260A (ja) | 電源装置 | |
| JPH03145919A (ja) | 接地外れ保護回路を有する電子回路装置 | |
| JP3286875B2 (ja) | 電源装置の過電流保護回路 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JP2000105617A (ja) | 電源短絡保護回路 | |
| JPH0622554A (ja) | 電源回路 | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JPH01311617A (ja) | スイッチング素子駆動装置 | |
| JPS5837774B2 (ja) | インバ−タノカデンリユウホゴソウチ | |
| JP3475643B2 (ja) | 降圧チョッパ回路による過電圧防止方法 | |
| JP3806914B2 (ja) | インバータ装置 | |
| JPS60106210A (ja) | 短絡防止保護装置 | |
| JPS6111011B2 (ja) | ||
| JPH0844401A (ja) | ディジタル出力装置 | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JP2709204B2 (ja) | 電圧型インバータ装置 | |
| JP2886398B2 (ja) | ステッピングモ−タの駆動装置 | |
| JP3695574B2 (ja) | 車両用電源供給制御装置 | |
| JPH11168829A (ja) | 電源装置 | |
| JPH09284109A (ja) | 過電流保護機能を有するゲート駆動回路 | |
| JP2513544Y2 (ja) | スイッチングレギュレ―タ | |
| JPS5930581Y2 (ja) | 電源保護回路 | |
| JPH0214289Y2 (ja) | ||
| JP3340227B2 (ja) | 部分平滑回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |