JPH0844401A - ディジタル出力装置 - Google Patents
ディジタル出力装置Info
- Publication number
- JPH0844401A JPH0844401A JP6178266A JP17826694A JPH0844401A JP H0844401 A JPH0844401 A JP H0844401A JP 6178266 A JP6178266 A JP 6178266A JP 17826694 A JP17826694 A JP 17826694A JP H0844401 A JPH0844401 A JP H0844401A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- fuse
- operation command
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Programmable Controllers (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Keying Circuit Devices (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【目的】 スイッチング素子に対する保護の確実性、及
び配線作業の際の作業効率を向上させる。 【構成】 ラッチ回路２から信号が出力されると、ＦＥ
Ｔ６1 〜６n のうちその出力信号に対応するものがオン
となり、負荷９1 〜９n に直流電源１０からの電流が流
れる。閉回路（例えば、１０，９1 ，８1 ，６1 ，１
２，１１，８n+1 ，１０の経路）に過電流が流れようと
すると、ヒューズ１１が溶断する前に、過電流検出抵抗
１２の両端電圧が所定レベルを超えて上昇する。そし
て、保護動作指令回路１４が保護動作指令信号をラッチ
回路２に出力し、その信号出力を停止させる。これによ
り、ＦＥＴ６1 〜６n は強制的にオフされることにな
り、ヒューズ１１が溶断されることはない。
び配線作業の際の作業効率を向上させる。 【構成】 ラッチ回路２から信号が出力されると、ＦＥ
Ｔ６1 〜６n のうちその出力信号に対応するものがオン
となり、負荷９1 〜９n に直流電源１０からの電流が流
れる。閉回路（例えば、１０，９1 ，８1 ，６1 ，１
２，１１，８n+1 ，１０の経路）に過電流が流れようと
すると、ヒューズ１１が溶断する前に、過電流検出抵抗
１２の両端電圧が所定レベルを超えて上昇する。そし
て、保護動作指令回路１４が保護動作指令信号をラッチ
回路２に出力し、その信号出力を停止させる。これによ
り、ＦＥＴ６1 〜６n は強制的にオフされることにな
り、ヒューズ１１が溶断されることはない。
Description
【０００１】
【産業上の利用分野】本発明は、プログラマブルコント
ローラ等に使用されるディジタル出力装置に関するもの
である。
ローラ等に使用されるディジタル出力装置に関するもの
である。
【０００２】
【従来の技術】図５は、従来のディジタル出力装置の主
要部の構成を示す回路図である。図５のディジタル出力
装置１において、図示を省略してあるＣＰＵからのディ
ジタルデータは、パラレルバスコントローラを介して、
ラッチ回路（ディジタルデータ出力回路）２に入力され
る。
要部の構成を示す回路図である。図５のディジタル出力
装置１において、図示を省略してあるＣＰＵからのディ
ジタルデータは、パラレルバスコントローラを介して、
ラッチ回路（ディジタルデータ出力回路）２に入力され
る。
【０００３】ラッチ回路２の出力側には、電流制限抵抗
３1 〜３n を介してフォトカプラ４1 〜４n が接続され
ている。これらフォトカプラ４1 〜４n の光ダイオード
のアノード側の電位はＨレベルとなっており、また、ト
ランジスタのコレクタ側もプルアップ抵抗５1 〜５n を
介してＨレベルとなっている。
３1 〜３n を介してフォトカプラ４1 〜４n が接続され
ている。これらフォトカプラ４1 〜４n の光ダイオード
のアノード側の電位はＨレベルとなっており、また、ト
ランジスタのコレクタ側もプルアップ抵抗５1 〜５n を
介してＨレベルとなっている。
【０００４】フォトカプラ４1 〜４n のトランジスタの
エミッタには、エンハンスメント形のＭＯＳ ＦＥＴ６
1 〜６n が接続されており、また、これらＦＥＴ６1 〜
６nには電流制限抵抗７1 〜７n が並列に接続されてい
る。
エミッタには、エンハンスメント形のＭＯＳ ＦＥＴ６
1 〜６n が接続されており、また、これらＦＥＴ６1 〜
６nには電流制限抵抗７1 〜７n が並列に接続されてい
る。
【０００５】ＦＥＴ６1 〜６n のドレイン側は、出力端
子８1 〜８n を介して、負荷９1 〜９n の一方の端部に
接続されている。負荷９1 〜９n の他方の端部は直流電
源１０の正側に接続されている。そして、ＦＥＴ６1 〜
６n のソース側は、ヒューズ（ガラス管ミニヒューズ）
１１及び出力端子８n+1 を介して、直流電源１０の負側
に接続されている。
子８1 〜８n を介して、負荷９1 〜９n の一方の端部に
接続されている。負荷９1 〜９n の他方の端部は直流電
源１０の正側に接続されている。そして、ＦＥＴ６1 〜
６n のソース側は、ヒューズ（ガラス管ミニヒューズ）
１１及び出力端子８n+1 を介して、直流電源１０の負側
に接続されている。
【０００６】次に、図５の動作につき説明する。ラッチ
回路２から信号が出力されていない状態では、ＦＥＴ６
1 〜６n のゲート電位はＬレベルとなっており、これら
ＦＥＴ６1 〜６n の閉回路に電流は流れない。ここで、
閉回路とは、例えばＦＥＴ６1 については、直流電源１
０，負荷９1 ，端子８1 ，ＦＥＴ６1 ，ヒューズ１１，
端子８n+1 ，直流電源１０の経路で電流が流れ、また、
ＦＥＴ６n については、直流電源１０，負荷９n ，端子
８n ，ＦＥＴ６n ，ヒューズ１１，端子８n+1，直流電
源１０の経路で電流が流れる回路のことをいう。
回路２から信号が出力されていない状態では、ＦＥＴ６
1 〜６n のゲート電位はＬレベルとなっており、これら
ＦＥＴ６1 〜６n の閉回路に電流は流れない。ここで、
閉回路とは、例えばＦＥＴ６1 については、直流電源１
０，負荷９1 ，端子８1 ，ＦＥＴ６1 ，ヒューズ１１，
端子８n+1 ，直流電源１０の経路で電流が流れ、また、
ＦＥＴ６n については、直流電源１０，負荷９n ，端子
８n ，ＦＥＴ６n ，ヒューズ１１，端子８n+1，直流電
源１０の経路で電流が流れる回路のことをいう。
【０００７】そして、ラッチ回路２から信号が出力され
ると、その出力信号に対応してフォトカプラ５1 〜５n
のトランジスタがオンとなる。したがって、ＦＥＴ６1
〜６n のうちの対応するもののゲート側電位がＨとな
り、スイッチオンの状態となる。これにより、ＦＥＴ６
1 〜６n のうちスイッチオンの状態となったＦＥＴの閉
回路に電流が流れる。
ると、その出力信号に対応してフォトカプラ５1 〜５n
のトランジスタがオンとなる。したがって、ＦＥＴ６1
〜６n のうちの対応するもののゲート側電位がＨとな
り、スイッチオンの状態となる。これにより、ＦＥＴ６
1 〜６n のうちスイッチオンの状態となったＦＥＴの閉
回路に電流が流れる。
【０００８】この場合、ヒューズ１１に流れる電流はス
イッチオンとなったＦＥＴの数に比例する。そして、何
らかの異常（例えば、負荷９1 〜９n の配線作業中に作
業員がドライバ等の工具により閉回路の一部を短絡させ
てしまうなどの事故）により、一定以上の電流がヒュー
ズ１１に流れると、このヒューズ１１は溶断し、閉回路
中のＦＥＴ６1 〜６n が破壊されるのを防止する。
イッチオンとなったＦＥＴの数に比例する。そして、何
らかの異常（例えば、負荷９1 〜９n の配線作業中に作
業員がドライバ等の工具により閉回路の一部を短絡させ
てしまうなどの事故）により、一定以上の電流がヒュー
ズ１１に流れると、このヒューズ１１は溶断し、閉回路
中のＦＥＴ６1 〜６n が破壊されるのを防止する。
【０００９】
【発明が解決しようとする課題】上記のように、過大電
流が流れた場合のＦＥＴ６1 〜６n の保護は、基本的に
は、ヒューズ１１により行われるようになっているが、
ヒューズ１１の溶断時間は長いものであるため、保護の
確実性が充分であるとは言い難い。
流が流れた場合のＦＥＴ６1 〜６n の保護は、基本的に
は、ヒューズ１１により行われるようになっているが、
ヒューズ１１の溶断時間は長いものであるため、保護の
確実性が充分であるとは言い難い。
【００１０】また、配線作業中の作業員のちょっとした
ミスにより、その都度ヒューズ１１を交換するのでは、
作業効率も低下することになる。
ミスにより、その都度ヒューズ１１を交換するのでは、
作業効率も低下することになる。
【００１１】本発明は、上記事情に鑑みてなされたもの
であり、ＦＥＴなどのスイッチング素子に対する保護の
確実性、及び配線作業の際の作業効率を向上させること
が可能なディジタル出力装置を提供することを目的とす
るものである。
であり、ＦＥＴなどのスイッチング素子に対する保護の
確実性、及び配線作業の際の作業効率を向上させること
が可能なディジタル出力装置を提供することを目的とす
るものである。
【００１２】
【課題を解決するための手段】上記課題を解決するため
の手段として、請求項１記載の発明は、ディジタルデー
タ出力回路からのディジタルデータ信号に対応してオン
オフ動作を行うスイッチング素子を備え、このスイッチ
ング素子と、これに接続される外部機器とで形成される
閉回路中にヒューズを設け、この閉回路を流れる過電流
による前記スイッチング素子の破壊を、このヒューズの
溶断により防止するディジタル出力装置において、前記
閉回路中に設けられた過電流検出用抵抗と、前記過電流
検出用抵抗の両端電圧が、前記ヒューズの溶断を生じる
レベルよりも低く設定された所定レベルを超えた場合
に、保護動作指令信号を出力する保護動作指令回路と、
を備え、前記保護動作指令信号により前記ディジタルデ
ータ出力回路からのディジタルデータ信号の出力を停止
させ、これにより前記スイッチング素子をオフさせるよ
うにしたことを特徴とするものである。
の手段として、請求項１記載の発明は、ディジタルデー
タ出力回路からのディジタルデータ信号に対応してオン
オフ動作を行うスイッチング素子を備え、このスイッチ
ング素子と、これに接続される外部機器とで形成される
閉回路中にヒューズを設け、この閉回路を流れる過電流
による前記スイッチング素子の破壊を、このヒューズの
溶断により防止するディジタル出力装置において、前記
閉回路中に設けられた過電流検出用抵抗と、前記過電流
検出用抵抗の両端電圧が、前記ヒューズの溶断を生じる
レベルよりも低く設定された所定レベルを超えた場合
に、保護動作指令信号を出力する保護動作指令回路と、
を備え、前記保護動作指令信号により前記ディジタルデ
ータ出力回路からのディジタルデータ信号の出力を停止
させ、これにより前記スイッチング素子をオフさせるよ
うにしたことを特徴とするものである。
【００１３】請求項２記載の発明は、請求項１記載の発
明において、前記保護動作指令回路は、前記保護動作指
令信号の出力を所定時間だけ継続するものであり、前記
ディジタルデータ出力回路は、前記保護動作指令信号の
出力が所定時間だけ停止された後に、前記ディジタルデ
ータ信号の出力を再開するものである、ことを特徴とす
るものである。
明において、前記保護動作指令回路は、前記保護動作指
令信号の出力を所定時間だけ継続するものであり、前記
ディジタルデータ出力回路は、前記保護動作指令信号の
出力が所定時間だけ停止された後に、前記ディジタルデ
ータ信号の出力を再開するものである、ことを特徴とす
るものである。
【００１４】
【作用】請求項１記載の構成において、何らかの異常に
より閉回路に過電流が流れようとすると、過電流検出用
抵抗の両端電圧が所定レベルを超える。保護動作指令回
路は、この所定レベルを超えたことを検出し、保護動作
指令信号をディジタルデータ出力回路に出力する。
より閉回路に過電流が流れようとすると、過電流検出用
抵抗の両端電圧が所定レベルを超える。保護動作指令回
路は、この所定レベルを超えたことを検出し、保護動作
指令信号をディジタルデータ出力回路に出力する。
【００１５】これにより、ディジタルデータ出力回路か
らの信号の出力は停止され、スイッチング素子は強制的
にスイッチオフされることとなる。このときの、ヒュー
ズに流れる電流は溶断を生じるレベルよりも小さなもの
なので、ヒューズは溶断することはない。そして、保護
動作指令信号を解除することにより、そのままの状態で
通常の動作を再開させることができる。
らの信号の出力は停止され、スイッチング素子は強制的
にスイッチオフされることとなる。このときの、ヒュー
ズに流れる電流は溶断を生じるレベルよりも小さなもの
なので、ヒューズは溶断することはない。そして、保護
動作指令信号を解除することにより、そのままの状態で
通常の動作を再開させることができる。
【００１６】また、請求項２記載の発明では、保護動作
指令信号の出力は所定時間継続した後に停止されるよう
になっている。なすわち、保護動作が行なわれた後は、
自動的に通常の状態に復帰するようになっている。
指令信号の出力は所定時間継続した後に停止されるよう
になっている。なすわち、保護動作が行なわれた後は、
自動的に通常の状態に復帰するようになっている。
【００１７】
【実施例】以下、本発明の実施例を図１乃至図４に基き
説明する。但し、図５と同様の構成要素には同一符号を
付して重複した説明を省略する。
説明する。但し、図５と同様の構成要素には同一符号を
付して重複した説明を省略する。
【００１８】図１は請求項１記載の発明の実施例の主要
部の構成を示す回路図である。この図において、ＦＥＴ
６1 〜６n とヒューズ１１との間に過電流検出用抵抗１
２が設けられており、この抵抗１２と並列にコンデンサ
１３が接続されている。また、この実施例のディジタル
出力装置１には保護動作指令回路１４が設けられてい
る。
部の構成を示す回路図である。この図において、ＦＥＴ
６1 〜６n とヒューズ１１との間に過電流検出用抵抗１
２が設けられており、この抵抗１２と並列にコンデンサ
１３が接続されている。また、この実施例のディジタル
出力装置１には保護動作指令回路１４が設けられてい
る。
【００１９】この保護動作指令出力回路１４は、フォト
カプラ１５，プルアップ抵抗１６，ＮＡＮＤゲート１
７，フリップフロップ回路１８，ＮＡＮＤゲート１９に
より構成されている。
カプラ１５，プルアップ抵抗１６，ＮＡＮＤゲート１
７，フリップフロップ回路１８，ＮＡＮＤゲート１９に
より構成されている。
【００２０】次に、図１の動作を図２のフローチャート
を参照しつつ説明する。いま、閉回路中に何らかの異常
が生じたとすると、抵抗１２の両端電圧が増大し、時刻
ｔ1以降に図１のａ点の電位が上昇する。なお、このと
きリセット信号は出力されていないのでｃ点の電位はＬ
レベルとなっている。
を参照しつつ説明する。いま、閉回路中に何らかの異常
が生じたとすると、抵抗１２の両端電圧が増大し、時刻
ｔ1以降に図１のａ点の電位が上昇する。なお、このと
きリセット信号は出力されていないのでｃ点の電位はＬ
レベルとなっている。
【００２１】そして、時刻ｔ2 でａ点の電位が所定レベ
ルを超えると、フォトカプラ１５のトランジスタがオン
になるため、ｂ点のレベルがＨレベルからＬレベルに変
化する。このとき、ｄ点すなわちＮＡＮＤゲート１７の
出力レベルはＨレベルであるため、ｅ点すなわちフリッ
プフロップ回路１８の出力レベルもＨレベルからＬレベ
ルに変化する。したがって、ｆ点すなわちＮＡＮＤゲー
ト１９の出力レベルはＬレベルからＨレベルに変化す
る。
ルを超えると、フォトカプラ１５のトランジスタがオン
になるため、ｂ点のレベルがＨレベルからＬレベルに変
化する。このとき、ｄ点すなわちＮＡＮＤゲート１７の
出力レベルはＨレベルであるため、ｅ点すなわちフリッ
プフロップ回路１８の出力レベルもＨレベルからＬレベ
ルに変化する。したがって、ｆ点すなわちＮＡＮＤゲー
ト１９の出力レベルはＬレベルからＨレベルに変化す
る。
【００２２】これにより、保護動作指令回路１４から保
護動作指令信号がラッチ回路２に出力されたことにな
り、ラッチ回路２の信号出力は停止される。したがっ
て、ＦＥＴ６1 〜６n も強制的にオフされることにな
り、時刻ｔ3 ではａ点の電位は非常に低くなる。
護動作指令信号がラッチ回路２に出力されたことにな
り、ラッチ回路２の信号出力は停止される。したがっ
て、ＦＥＴ６1 〜６n も強制的にオフされることにな
り、時刻ｔ3 ではａ点の電位は非常に低くなる。
【００２３】この場合、図２に示したａ点についての所
定レベルは、ヒューズ１１が溶断を生じるレベルよりも
低く設定されているので、ヒューズ１１が溶断すること
はない。そして、リセット信号を出力してｃ点の電気を
Ｈレベルにすれば、ｆ点の電位はＬレベルとなり、保護
動作指令信号が解除されるので通常の動作を再開させる
ことができる。
定レベルは、ヒューズ１１が溶断を生じるレベルよりも
低く設定されているので、ヒューズ１１が溶断すること
はない。そして、リセット信号を出力してｃ点の電気を
Ｈレベルにすれば、ｆ点の電位はＬレベルとなり、保護
動作指令信号が解除されるので通常の動作を再開させる
ことができる。
【００２４】図３は、請求項２記載の発明の実施例の主
要部の構成を示す回路図である。この図３の構成は、図
１におけるＮＡＮＤゲート１７及びフリップフロップ回
路１８の代わりに、抵抗２１及びコンデンサ２２が接続
されたフリップフロップ回路２０を設けたものである。
要部の構成を示す回路図である。この図３の構成は、図
１におけるＮＡＮＤゲート１７及びフリップフロップ回
路１８の代わりに、抵抗２１及びコンデンサ２２が接続
されたフリップフロップ回路２０を設けたものである。
【００２５】次に、図３の動作を図４のフローチャート
を参照しつつ説明する。時刻ｔ1 から時刻ｔ3 までの動
作は、図２において説明したのと略同様である。しか
し、フリップフロップ回路２０は、その出力が時刻ｔ2
においてＨレベルからＬレベルに変化した後、抵抗２１
及びコンデンサ２２の時定数により定まる所定時間（例
えば、５秒程度）が経過すると、時刻ｔ4 で再びＨレベ
ルとなる。したがって、ｆ点すなわちＮＡＮＤゲート１
９の出力レベルも時刻ｔ4 でＨレベルからＬレベルに変
化し、保護動作指令信号が解除されることになる。
を参照しつつ説明する。時刻ｔ1 から時刻ｔ3 までの動
作は、図２において説明したのと略同様である。しか
し、フリップフロップ回路２０は、その出力が時刻ｔ2
においてＨレベルからＬレベルに変化した後、抵抗２１
及びコンデンサ２２の時定数により定まる所定時間（例
えば、５秒程度）が経過すると、時刻ｔ4 で再びＨレベ
ルとなる。したがって、ｆ点すなわちＮＡＮＤゲート１
９の出力レベルも時刻ｔ4 でＨレベルからＬレベルに変
化し、保護動作指令信号が解除されることになる。
【００２６】この図３の構成によれば、何らかの原因に
より保護動作が行なわれた場合でも、その後、作業員の
手を煩わすことなく自動的に保護動作が解除されるの
で、作業効率を向上させることができる。
より保護動作が行なわれた場合でも、その後、作業員の
手を煩わすことなく自動的に保護動作が解除されるの
で、作業効率を向上させることができる。
【００２７】なお、上記実施例では、スイッチング素子
として、ＦＥＴを用いた場合につき説明したが、バイポ
ーラ形トランジスタを用いることとしてもよい。
として、ＦＥＴを用いた場合につき説明したが、バイポ
ーラ形トランジスタを用いることとしてもよい。
【００２８】
【発明の効果】以上のように本発明によれば、ヒューズ
が溶断する以前の段階で、ディジタルデータ出力回路の
出力を停止させる保護動作を行う構成としたので、スイ
ッチング素子に対する保護の確実性を向上させることが
できると共に、配線作業の際の作業効率を向上させるこ
とができる。
が溶断する以前の段階で、ディジタルデータ出力回路の
出力を停止させる保護動作を行う構成としたので、スイ
ッチング素子に対する保護の確実性を向上させることが
できると共に、配線作業の際の作業効率を向上させるこ
とができる。
【図１】請求項１記載の発明の実施例の主要部の構成を
示す回路図。
示す回路図。
【図２】図１の動作を説明するためのフローチャート。
【図３】請求項２記載の発明の実施例の主要部の構成を
示す回路図。
示す回路図。
【図４】図３の動作を説明するためのフローチャート。
【図５】従来装置の主要部の構成を示す回路図。
１ ディジタル出力装置 ２ ラッチ回路（ディジタルデータ出力回路） ６1 〜６n ＦＥＴ（スイッチング素子） ９1 〜９n 負荷 １１ ヒューズ １２ 過電流検出用抵抗 １４ 保護動作指令回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/003 Ｅ
Claims (2)
- 【請求項１】ディジタルデータ出力回路からのディジタ
ルデータ信号に対応してオンオフ動作を行うスイッチン
グ素子を備え、 このスイッチング素子と、これに接続される外部機器と
で形成される閉回路中にヒューズを設け、この閉回路を
流れる過電流による前記スイッチング素子の破壊を、こ
のヒューズの溶断により防止するディジタル出力装置に
おいて、 前記閉回路中に設けられた過電流検出用抵抗と、 前記過電流検出用抵抗の両端電圧が、前記ヒューズの溶
断を生じるレベルよりも低く設定された所定レベルを超
えた場合に、保護動作指令信号を出力する保護動作指令
回路と、 を備え、前記保護動作指令信号により前記ディジタルデ
ータ出力回路からのディジタルデータ信号の出力を停止
させ、これにより前記スイッチング素子をオフさせるよ
うにしたことを特徴とするディジタル出力装置。 - 【請求項２】請求項１記載のディジタル出力装置におい
て、 前記保護動作指令回路は、前記保護動作指令信号の出力
を所定時間だけ継続するものであり、 前記ディジタルデータ出力回路は、前記保護動作指令信
号の出力が所定時間だけ停止された後に、前記ディジタ
ルデータ信号の出力を再開するものである、 ことを特徴とするディジタル出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178266A JPH0844401A (ja) | 1994-07-29 | 1994-07-29 | ディジタル出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178266A JPH0844401A (ja) | 1994-07-29 | 1994-07-29 | ディジタル出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0844401A true JPH0844401A (ja) | 1996-02-16 |
Family
ID=16045486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6178266A Pending JPH0844401A (ja) | 1994-07-29 | 1994-07-29 | ディジタル出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0844401A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4506065B2 (ja) * | 2001-09-27 | 2010-07-21 | ブラザー工業株式会社 | 工作機械 |
| JP2012098772A (ja) * | 2010-10-29 | 2012-05-24 | Yokogawa Electric Corp | デジタル出力装置 |
-
1994
- 1994-07-29 JP JP6178266A patent/JPH0844401A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4506065B2 (ja) * | 2001-09-27 | 2010-07-21 | ブラザー工業株式会社 | 工作機械 |
| JP2012098772A (ja) * | 2010-10-29 | 2012-05-24 | Yokogawa Electric Corp | デジタル出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100677645B1 (ko) | 과전류 상태에서 보호하고 개방 전기 부하를 검출하기 위한 회로및 방법 | |
| JPH05299991A (ja) | モノリシックパワーｍｏｓ集積回路 | |
| US7385794B2 (en) | Secondary battery protection device | |
| JPH09331625A (ja) | インテリジェントパワースイッチ及びスイッチング装置 | |
| JPS6347285B2 (ja) | ||
| US6587027B1 (en) | Solid state fuse | |
| JP3022861B1 (ja) | Ｄｃ−ｄｃコンバータの入力回路 | |
| US3899718A (en) | Method and arrangement for limiting the power dissipated in electronic components | |
| JPH0844401A (ja) | ディジタル出力装置 | |
| US4740723A (en) | Semiconductor switch | |
| JP3286875B2 (ja) | 電源装置の過電流保護回路 | |
| JPH10336876A (ja) | 電流の遮断装置 | |
| JPS58178632A (ja) | スイツチ回路 | |
| JPS60106210A (ja) | 短絡防止保護装置 | |
| JPH1155847A (ja) | 車両負荷制御装置 | |
| JP3152000B2 (ja) | パワートランジスタ保護回路 | |
| JPH0879967A (ja) | 過電流保護回路 | |
| JPH07298484A (ja) | 保護機能付き負荷駆動回路 | |
| JP2709204B2 (ja) | 電圧型インバータ装置 | |
| KR900009468Y1 (ko) | 과부하시 전원 차단회로 | |
| KR100338688B1 (ko) | 프로그래머블 로직 콘트롤러 출력부의 과 전류 보호 회로 | |
| JPH0628912Y2 (ja) | 過電圧保護回路 | |
| JPH05268724A (ja) | 出力保護回路 | |
| JPH0575031A (ja) | 半導体装置 | |
| JPH0576133A (ja) | 電源用ｉｃの短絡保護回路 |