JPH047718A

JPH047718A - 過電圧保護装置

Info

Publication number: JPH047718A
Application number: JP10885290A
Authority: JP
Inventors: Hideo Ishida; 秀夫石田
Original assignee: NipponDenso Co Ltd
Current assignee: Denso Corp
Priority date: 1990-04-26
Filing date: 1990-04-26
Publication date: 1992-01-13
Anticipated expiration: 2014-01-27
Also published as: JP2850480B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えば自動車等の車両に搭載される、特に
パワー制御系において用いられるＭＯＳ　　ＦＥＴ等に
より構成された半導体リレーを保護する過電圧保護装置
に関する。

Ｃ従来の技術〕車両において用いられる電気的な制御系、特に前照灯、
車幅灯、ストップランプ等のパワー制御系にあっては、
一般的に機械的なリレー装置が用いられてきた。しかし
、より信頼性を高め且つ高速スイッチング動作および無
作動音等の面から、例えばＭＯＳ　　ＦＥＴ等による半
導体リレーの採用が検討されている。

自動車等の車両の電装系にこの様な半導体リレーを使用
する場合、このリレー回路に大電流を流すためには、低
いオン抵抗であることが、電流容量および発熱に対して
有利である。しかし、車載用として使用する場合、百数
士ボルトの過電圧が発生することがあり、この過電圧に
対して耐えることのできるＭＯＳ　　ＦＥＴが必要とな
る。

しかしながら、高耐圧化と低オン抵抗化とはコスト的に
相反するものであり、現状では双方の条件を満足させる
ことができない。

このため、例えば高耐圧のＭＯＳ　　ＦＥＴを用いた場
合には、オン抵抗が高いため電流による発熱量が大とな
り、必然的にそのサイズも大きくなる。また、低いオン
抵抗の素子を使用した場合には、例えば高価な過電圧保
護回路（過電圧保護素子で過電圧を吸収する回路）か必
要となった。

第５図は従来の過電圧保護装置の例を示すもので、電源
１１はＭＯＳ　　ＦＥＴでなる半導体リレー１２を介し
て負荷１３に動作電力を供給する。スイッチ１４は、こ
の負荷１３を制御するもので、このスイッチ１４のオン
時にゲート駆動回路１５に指令を与え、このゲート駆動
回路１５は半導体リレー１２のゲートを制御し、このリ
レー１２をオン制御する。そして、この半導体リレー１
２に対して並列にして、パワーツェナーダイオードによ
る過電圧（サージ）保護素子１６を接続している。すな
わち、半導体リレー１２に過電圧が印加されたときに、
この過電圧を保護素子１６によって直接的に吸収させる
ようにしているもので、この保護素子１Ｂとしては、こ
の過電圧に耐える高値な素子を用いている。

［発明が解決しようとする課題］この発明は上記のような点に鑑みなされたもので、低耐
圧で且つ低いオン抵抗のＭＯＳ　　ＦＥＴ等により構成
した半導体リレーを使用できるようにするものであり、
特に高価な保護素子を使用することなく高機能なサージ
（過電圧）保護が行われるようにした、例えば自動車等
に搭載される機器として効果的に応用できるようにした
過電圧保護装置を提供しようとするものである。

〔課題を解決するための手段］この発明に係る過電圧保護装置は、電源と負荷との間に
半導体リレーを直列に接続設定し、この半導体リレーは
制御スイッチ手段によってオン・オフ制御されるように
する。また、前記負荷に流れる電流量に対応した電圧降
下を検出し、前記半導体リレーを過電流時にオフ状態に
制御する過電流検出保護手段を設け、さらに過電圧の印
加時に前記半導体リレーを制御する過電圧検出手段を設
定するもので、この過電圧の検出時に、前記スイッチ手
段の状態にかかわらず前記半導体リレーをオンすると共
に、その後オフ制御させる。

［作用コこの様に構成される過電圧保護装置によれば、制御スイ
ッチ手段の操作に対応して半導体リレーがオン・オフ制
御され、負荷に対する電源の開閉制御が実行される。そ
して、負荷に過電流か流れる状態となったときには、過
電流検出保護手段によって半導体リレーがオフ制御され
、負荷を過電流から保護する。また、過電圧か印加され
た状態では、制御スイッチ手段の状態に関係なく、過電
圧検出手段によって半導体リレーがオン制御され、過電
圧を吸収するようになり、その後過電流検出保護手段に
よって、この半導体リレーがオフされる。すなわち、半
導体リレーを構成する例えばＭＯＳ　　ＦＥＴによって
過電圧（サージ）保護回路か構成されるようになるもの
で、安価で且つ高機能な保護装置が構成されるようにな
る。

［発明の実施例コ以下、図面を参照してこの発明の一実施例を説明する。

第１図はその回路構成を示すもので、例えば自動車のス
トップランプの制御回路を例にして示している。

ストップランプリレー２１には、車載用のバッテリでな
る電源２２が接続され、またストップランプでなる負荷
２３、およびブレーキ操作されたときに動作される制御
スイッチ２４か接続されている。

このストップランプリレー２１は、ＭＯＳＦＥＴで構成
された半導体リレー２５を備え、この半導体リレー２５
には、過電流検出保護回路２６を構成する電流検出用抵
抗２７を介して電源２２が接続され、またこの半導体リ
レー２５を介して電源２２からの電力が負荷２３に供給
されるようにする。

過電流検出保護回路２６は、抵抗２７の両端の電圧から
、負荷に流れる電流量を検出する電流検出回路、この電
流検出回路で過電流を検出したときに遅延時間を設定す
る検出時間の遅延回路、またその検出状態を保持するホ
ールド回路を備え、さらに過電流検出時に上記遅延時間
の経過後に信号出力させる異常信号出力回路を有するも
ので、この異常信号出力回路からの信号は、半導体リレ
ー２５を構成するＭ　ＯＳ　　Ｆ　Ｅ　Ｔのゲートに供
給する。

そして、この半導体リレー２５をオフ制御させるように
する。

第２図はこの過電流検出保護回路２６の具体的な構成例
を示すもので、電源２２に接続されるようになるａ点と
、半導体リレー２５に接続されるｂ点との間に、電流検
出用の抵抗２７か接続され、この抵抗２７の両端Ｃおよ
びｄの間に、抵抗２６１とコンデンサ２６２の並列回路
が接続されている。そしてｄ点を抵抗２６３を介してト
ランジスタ２６４のベースに接続し、抵抗２７で過電流
が検出されたときに、抵抗２８１．２６３およびコンデ
ンサ２６２で設定される時間遅延した後、二のトランジ
スタ２６４が導通制御されるようにする。このトランジ
スタ２６４が導通されるとトランジスタ２６５が導通さ
れ、またダイオード２６Ｇを介してｆ点からノ＼イレベ
ルの異常信号が出力され、半導体リレー２５をオフして
、負荷２３に対する出力を遮断させ、過電流から保護す
る。トランジスタ２６５が導通されるとトランジスタ２
６４の動作状態をホールドするようになり、二の状態は
スイッチ２４かオフされるまで、あるいは電源２２か遮
断されるまで保持される。

半導体リレー２５を構成するＭＯＳ　　ＦＥＴのゲート
には、駆動回路２８からゲート信号が与えられる。この
駆動回路２８は、電源２２と制御スイッチ２４との間に
直列に接続される抵抗２９および３０を備え、この抵抗
２９と３０との接続点が半導体リレー２５を構成するＭ
ＯＳ　　ＦＥＴのゲートに接続されている。

また、抵抗２９には並列にしてツェナーダイオード３１
が接続されている。

すなわち、制御スイッチ２４かオンされると、抵３０お
よびスイッチ２４を介して接地回路に電流が流れ、ＭＯ
Ｓ　　ＦＥＴでなる半導体リレー２５はオンされる。

電源２２は、駆動回路２８の抵抗２９および３０を介し
てサージ（過電圧）検出回路３２に接続する。このサー
ジ検出回路３２は、ツェナーダイオード３２１と抵抗３
２２との直列回路で構成され、電源２２からの電圧が過
電圧の状態となったときに、ツェナーダイオード３２１
が導通し、駆動回路２８が接地回路に接続されるように
する。すなわち、制御スイッチ２４がオフの状態であっ
たとしても、サージ検出回路３２て過電圧が検出される
と、半導体リレー２５はオン制御されるようになる。

この様に構成される装置において、ブレーキペダル操作
によって制御スイッチ２４かオンされると、駆動回路２
８か励起され、半導体スイッチ２５かオン制御される。

したかって、ランプ負荷２３に電力が供給され、点灯す
る。この負荷２３の動作状態において、負荷２３に過電
流か流れることかないと、過電流検出保護回路２６で過
電流の検出か行われず、また電源２２で過電圧が発生さ
れないと、サージ検出回路３２も動作せず、ランプ負荷
２３は正常に点灯動作される。

また、制御スイッチ２４がオフの状態で、第３図の（Ａ
）で示すようなサージ電圧が発生され、そのピーク電圧
Ｖ、が、サージ検出回路３２の作動電圧ＶＯＺを越えた
高い値となると、このサージ検出回路３２が作動し、半
導体リレー２５がオン制御される。ここで、半導体リレ
ー２５の耐圧がＢＶｏｓｓてあるとすると、Ｂ　Ｖ　ＤＳＳ　＞　Ｖ　ＤＺに設定される。

この様に半導体リレー２５が動作され、負荷２３に電流
か流れるようになると、電流検出用の抵抗２７に、この
サージ電圧に対応した負荷電流が流れ、したかってこの
抵抗２７の電圧降下によって、過電流検出保護回路２６
が作動され、この保護回路２６のコンデンサ２６２を含
む回路で設定された遅延時間後に異常と判断され、この
異常判断状態がトランジスタ２６５によってホールドさ
れると共に、その異常信号が駆動回路２８に出力される
。そして、半導体リレー２５がオフされる。

ここで、過電流検出保護回路２６で設定される遅延時間
は、サージ電圧が減衰するに必要な時間範囲を設定する
もので、半導体リレー２５はサージ電圧が発生したとき
にオン制御されて、このサージ電圧を吸収すると共に、
サージ電圧が半導体リレー２５の耐圧以下となったとき
に、この半導体リレー２５はオフされ、サージ電圧から
の保護動作が実行される。すなわち、サージ電圧か過電
圧検出保護回路２６の動作電圧以下となったときに、自
動的にこの過電流検出保護回路２６、および駆動回路２
８の動作か解除される。

また、制御スイッチ２４がオンの状態のときには、サー
ジ電圧が発生しても、半導体リレー２５か動作状態にあ
るため、サージ検出回路３２は動作しない。

しかし、駆動回路２８は励起されているため、制御スイ
ッチ２４のオフ状態のときと同様に過電流検出保護回路
２６が作動し、半導体リレー２５はオフ制御され、この
状態が保持される。そして、この保護動作の解除は、制
御スイッチ２４がオフされたとき、若しくは電源２２が
遮断されときに行われる。

第３図の（Ｂ）および（Ｃ）は、それぞれ制御スイッチ
２４がオフの状態のとき、およびオン状態のときの過電
流検出保護回路２Ｂの作動状態を示している。

耐電圧の低いスイッチング素子（例えばＭＯＳ　　Ｆ　
Ｅ　Ｔ）を使用する場合、高いサージＶｐ　　（１−ｅ
−”）が印加されたときのＭＯＳＦＥＴの電力は、ＭＯ５ＦＥＴかオフの時Ｗｏｐｐ　＝ＢＶｏｓｓ　Ｘ　　ｆＶｐ　　（１ｅ−”
　）−Ｂ　Ｖ　ＤＳＳ　ｌ　／　ＲｔＭ　ＯＳ　　Ｆ　Ｅ　Ｔかオンの時ＷＯＮ　　　−ＶＤＳＯＮＸ　　（Ｖ？　　（１−ｅ−
”　　）Ｖ　ＤＳＯＮＩ　　／　ＲＬとなる。ここで、ＢＶｏｓｓ：ＭＯ５ＦＥＴのブレークダウン電圧、ＶＤＳＯＮ　　：ＭＯＳ　　ＦＥＴのオン時電圧降下、
Ｖｐ　　（１−ｅ−”　）　　：　”ｔ−’；Ｂ圧、そ
して、■Ｐはピーク電圧、αは減衰時定数、Ｔは減衰時
間である。

Ｖｐ　＞　Ｂ　Ｖｏｓｓ　”　（７）とき、ＭＯ５ＦＥ
Ｔの電力は“ＷＯＦＦ＞ＷＯＮ　となるため、”ＢＶｏ
ｓｓより低い電圧で作動するサージ検出回路３２で、Ｍ
Ｏ３ＦＥＴでなる半導体リレー２５をオンさせることに
より“ＷｏＦＦ−ＷｏＮ　とし、半導体リレー２５の電
力を下げる。

しかしながら、この半導体リレー２５をオン状態のまま
にホールドすると、過電流によって半導体リレー２５を
構成するＭＯ８ＦＥＴか熱破壊に至る虞かあり、このた
め過電流検出保護回路２６によって、約１００ｔｒｒｓ
以内の遅延時間後、この半導体リレー２５をオフ制御す
る。

この遅延時間後に半導体リレー２５がオフしたときのサ
ージ電圧は既に減衰しており、この遅延時間を適当に選
定することによって、ｆ３ｖｏｓｓ　＜ｖ、　　（１−ｅ−′Ｔ）とし、半導
体リレー２５のオフ状態で、サージに対して充分耐えら
れるようにする。

この様に制御スイッチ２４かオフ状態のとき、過電圧（
サージ）印加時に半導体リレー２５をオフ−オン−オフ
と制御し、制御スイッチ２４のオン状態で、半導体リレ
ー２５をオン−オフと制御することにより、半導体リレ
ー２５を構成するＭＯＳＦＥＴのオン時およびオフ時の
安全動作領域を有効に活用して、過電圧（サージ）を効
果的に吸収することができる。

第４図は他の実施例を示すもので、サージ検出回路３２
が、ツェナーダイオード３２１に対して、抵抗３２２と
３２３の直列回路を接続して構成され、さらに抵抗３２
２と３２３との接続点がベースに接続されるトランジス
タ３２４を備える。そして、このトランジスタ３２４の
コレクタか制御スイッチ２４を介して接地されるように
すると共に、エミッタは直接接地されるようにする。

第１図で示した実施例にあっては、駆動回路２８のイン
ピーダンスにより、過電圧保護の作動開始電圧が左右さ
れる。しかし、この実施例によれば過電圧保護の作動開
始電圧を容易に制御できるようになる。

［発明の効果コこの様に構成される過電圧保護装置によれば、例えばＭ
ＯＳ　　ＦＥＴのような低耐圧の半導体リレーを用いた
場合であっても、電源に過電圧が発生したようなときに
、適正な過電圧（サージ）の吸収が行われ、半導体リレ
ーを過電圧から確実に保護することかできる。したがっ
て、半導体リレーの耐電圧特性と電流容量を効果的に活
用することかでき、例えば自動車用のパワー制御系統に
効果的に利用することかできる安価で且つ高機能のパワ
ースイッチング制御装置か得られるようになる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る過電圧保護装置を説
明する回路構成図、第２図は上記装置の過電圧検出保護
回路部の回路例を示す図、第３図は上記実施例の動作を
説明する電圧波形図、第４図はこの発明の他の実施例を
説明する回路構成図、第５図は従来の過電圧保護装置を
示す回路構成図である。２１・・・ストップランプリレー　２２・・電源、２３
・・・負荷、２４・・・制御スイッチ、２５・・・半導
体リレー（ＭＯＳ　　ＦＥＴ）　、２６・・・過電圧検
出保護回路、２７・・・電流検出用抵抗、２８・・・駆
動回路、３２・・・サージ（過電圧）検出回路。（Ｂ）（Ｃ）第３図箪４図第５図

Claims

【特許請求の範囲】

（１）負荷をオン・オフ制御する制御スイッチ手段と、前記負荷と電源との間に直列に接続設定され、前記制御
スイッチ手段の動作に対応してオン・オフ制御される半
導体リレーと、前記負荷に流れる電流量に対応した電圧降下に基づき前
記半導体リレーに流れる電流の過電流状態を検出し、前
記半導体リレーをオフ状態に設定する過電流検出保護手
段と、前記半導体リレーに印加される電圧の過電圧状態を検出
し、その検出信号に基づいて前記半導体リレーをオン制
御させる過電圧検出手段とを具備し、この過電圧検出手段で過電圧が検出されたときには、前
記制御スイッチ手段の状態のかかわらず前記半導体リレ
ーをオン制御し、その後前記過電流検出保護手段によっ
てオフ制御されるようにしたことを特徴とする過電圧保
護装置。
（２）前記過電流検出保護手段は、前記半導体リレーを
介して前記負荷に流れる電流の過電流状態を検出したと
きから、少なくとも過電圧発生時のサージ電圧減衰時間
に相当する遅延時間を設定した遅延手段を備えるように
した請求項１の過電圧保護装置。