WO2014203487A1 - 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置 - Google Patents

半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置 Download PDF

Info

Publication number
WO2014203487A1
WO2014203487A1 PCT/JP2014/003021 JP2014003021W WO2014203487A1 WO 2014203487 A1 WO2014203487 A1 WO 2014203487A1 JP 2014003021 W JP2014003021 W JP 2014003021W WO 2014203487 A1 WO2014203487 A1 WO 2014203487A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistance element
semiconductor device
region
voltage
terminal
Prior art date
Application number
PCT/JP2014/003021
Other languages
English (en)
French (fr)
Inventor
斉藤　俊
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to JP2015522530A priority Critical patent/JP6268404B2/ja
Publication of WO2014203487A1 publication Critical patent/WO2014203487A1/ja
Priority to US14/792,234 priority patent/US11276683B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Definitions

  • the present invention relates to a semiconductor device, a control IC for switching power supply, and a switching power supply equipped with the same.
  • the switching power supply control IC (hereinafter referred to as "control IC") is a dedicated IC for controlling the individual high withstand voltage switching transistors. In the operating state, this IC forms its own power supply by operating the high breakdown voltage switching transistor, but at the time of startup, it is necessary to supply the startup current from the startup circuit. Usually, the start-up circuit is integrated on the same semiconductor substrate as the control IC, thereby reducing the number of parts and simplifying the power supply system.
  • the startup current is obtained by rectifying the input AC signal AC 100 to 240 V, and in order to supply this to the startup circuit, the normally-on element upstream of the startup circuit needs to have a withstand voltage of 450 V or more. Since this normally-on element is monolithically integrated with the switching power supply control IC, it is realized as a lateral high breakdown voltage field effect junction transistor (lateral high breakdown voltage JFET). The current drive capability of this element determines the design specification of the switching power supply.
  • FIG. 22 is a circuit diagram showing a configuration of a conventional switching power supply device 700.
  • the switching power supply device 700 has a built-in resistor (hereinafter referred to as a brownout resistor) for detecting a drop in the AC input voltage in the start circuit 41 of the control IC 31. (See Patent Document 1).
  • the resistance 91 is abbreviate
  • the resistor 91 is an overvoltage suppressing resistor for stepping down the overvoltage and inserting it into the VH terminal 32 so that an overvoltage such as an ESD surge or a lightning surge is not applied to the VH terminal 32.
  • the start circuit 41 includes a VH terminal (high withstand voltage input terminal) 61, a BO terminal (brownout input terminal) 62, an on / off terminal (on / off signal input terminal) 63, and a VCC terminal (power supply Voltage terminal 64 is provided.
  • the VH terminal 61 and the VCC terminal 64 are connected to the VH terminal 32 and the VCC terminal 35 of the control IC 31, respectively.
  • the on / off terminal 63 is connected to the low voltage stop circuit 42.
  • the start circuit 41 also includes a start element 65.
  • the start-up element 65 includes a series resistance circuit composed of two high voltage JFETs 81 and 82 and two resistors 73 and 74.
  • the BO terminal 62 is connected to an intermediate node of a series resistance circuit composed of the resistors 73 and 74.
  • a series resistance circuit composed of the resistors 73 and 74 is connected to the VH terminal 61.
  • the BO terminal 62 is connected to the non-inverted input terminal (+ terminal) of the BO comparator 44. That is, a voltage obtained by dividing the input voltage to the VH terminal 61 by the resistors 73 and 74 is input to the non-inverting input terminal of the BO comparator 44.
  • the two JFETs 81 and 82 are normally-on field effect junction transistors, and their gate terminals are grounded.
  • the drain terminals of the two JFETs 81 and 82 are commonly connected to the VH terminal 61.
  • the source terminal of the first JFET 81 is connected to the source terminal of the first PMOS transistor 67 and the source terminal of the second PMOS transistor 69.
  • the gate terminal of the first PMOS transistor 67 is commonly connected to the gate terminal and the drain terminal of the second PMOS transistor 69.
  • the drain terminal of the second PMOS transistor 69 is connected to the load 70.
  • a first NMOS transistor 68 is connected between the drain terminal of the first PMOS transistor 67 and the VCC terminal 64.
  • the gate terminal of the first NMOS transistor 68 is connected to the source terminal of the second JFET 82 via the resistor 66.
  • the gate terminal of the first NMOS transistor 68 is connected to the drain terminal of the second NMOS transistor 71.
  • the gate terminal of the second NMOS transistor 71 is connected to the on / off terminal 63.
  • the source terminal of the second NMOS transistor 71 is grounded. Also, the gate terminal of the second NMOS transistor 71 is grounded via the resistor 72.
  • the current flowing through the second PMOS transistor 69 is determined by the voltage-current characteristics of the second PMOS transistor 69 and the impedance of the load 70.
  • the second PMOS transistor 69 and the first PMOS transistor 67 are current mirror connected.
  • the value of W / L of the first PMOS transistor 67 is 100 while the value of W / L of the second PMOS transistor 69 is 1.
  • W and L are channel width and channel length, respectively. Therefore, a current 100 times that of the second PMOS transistor 69 flows in the first PMOS transistor 67.
  • W and L are channel width and channel length, respectively.
  • the first NMOS transistor 68 functions as a switch that switches between the on state and the off state based on the on / off signal supplied from the low voltage stop circuit 42 via the on / off terminal 63.
  • the on / off signal is low
  • the second NMOS transistor 71 is turned off, and a high voltage is input to the gate terminal of the first NMOS transistor 68, so that the switch is turned on.
  • the switch is turned on, a current is supplied from the start circuit 41 to the VCC terminal 35 of the control IC 31 when the power supply described above is started.
  • the on / off signal is in the Hi state, the second NMOS transistor 71 is turned on, and the gate voltage of the first NMOS transistor 68 becomes zero, so the switch is turned off. Accordingly, since the current path between the VH terminal 61 and the VCC terminal 64 is cut off, the supply of current from the start circuit 41 to the VCC terminal 35 is stopped.
  • FIG. 24 in order to clearly show the features of the semiconductor device, the metal wiring, the interlayer insulating film and the LOCOS oxide film are omitted.
  • the semiconductor device constitutes the activation element 65. Further, in FIG. 25, hatching indicating a cross section is omitted in order to make the drawing easy to see.
  • a p-well region to be gate region 102 is selectively formed in the surface layer of p substrate 101.
  • the gate region 102 is a channel region in which a channel is formed.
  • a low concentration n well region to be the drift region 103 is selectively formed so as to enter a part of the gate region 102 with a predetermined width.
  • eight high-concentration n well regions to be the source region 104 are selectively formed in the portion where the drift region 103 enters.
  • a high concentration n-well region to be the drain region 105 is selectively formed in a surface layer of the p substrate 101 away from the source region 104 to face the source region 104.
  • the source regions 104 are formed on the circumference at equal intervals from the drain region 105.
  • a gate polysilicon electrode 107 is formed as a control electrode so as to straddle the gate region 102 and the drift region 103.
  • An interlayer insulating film 109 is provided on the LOCOS oxide film 108, the gate polysilicon electrode 107, the gate region 102, the source region 104, and the drain region 105.
  • a high breakdown voltage high resistance element 121 is embedded in the interlayer insulating film 109.
  • a metal wire to be a gate electrode wire 106, a metal wire to be a drain electrode wire 110, a metal wire to be a first source electrode wire 112, a metal wire to be a second source electrode wire 113 A metal wiring to be the first resistance connection wiring 122 and a metal wiring to be the second resistance connection wiring 123 are formed.
  • Gate electrode interconnection 106 is electrically connected to gate region 102 and gate polysilicon electrode 107 through gate contact portion 114 and polysilicon contact portion 115 penetrating interlayer insulating film 109.
  • the drain electrode wiring 110 is electrically connected to the drain region 105 through the drain contact portion 116 penetrating the interlayer insulating film 109.
  • the drain region 105 is a drain region common to the first JFET 81 and the second JFET 82, and the drain electrode wiring 110 is connected to the VH terminal 61 of the startup circuit 41.
  • the first source electrode wiring 112 is electrically connected to seven source regions 104.
  • the second source electrode wiring 113 is electrically connected to another one of the source regions 104.
  • Patent Document 2 discloses that when the switching power supply IC is incorporated into a product (switching power supply), the switching power supply control IC is protected from an overvoltage such as a lightning surge voltage applied from an AC input line. It is described that a protection circuit including a thyristor or the like is connected to the outside of the switching power supply control IC. Further, Patent Documents 3 and 4 describe that a circuit for controlling a switching operation is provided by providing a voltage monitoring function inside a switching power supply control IC in order to similarly protect the IC from overvoltage. .
  • Patent Document 1 a resistor 91 having an overvoltage suppressing function is attached to the outside of the control IC 31 so that an overvoltage such as an ESD surge or a lightning surge is not directly applied to the VH terminal. Therefore, the number of assembly steps is increased in manufacturing the switching power supply device, and the number of parts is increased. Furthermore, it will be enlarged.
  • Patent Documents 2 to 4 careful attention is given to the assembly environment of the switching power supply device so that an overvoltage such as electrostatic discharge (ESD) is not applied to the input terminal of the starting element, or as described above It is necessary to reduce the overvoltage by adding an external protection component such as an external resistor or a thyristor. In any case, the cost and the mounting area of the switching power supply are increased because external parts are required.
  • the control function of the circuit that controls the switching operation works under the condition that the switching operation is established. Resistance to static electricity is impotent before being incorporated. Similarly, the suppression function does not work for the overvoltage generated in the stage before the switching operation such as the standby state is established.
  • An object of the present invention is to solve the above-mentioned problems and to provide a semiconductor device having a high over-voltage tolerance and a control IC for switching power supply and a switching power supply using the semiconductor device having a built-in suppression function against overvoltage.
  • a semiconductor device includes a junction type field effect transistor formed on a semiconductor substrate, an insulating film provided on the junction type field effect transistor, and insulation And a first resistance element provided on the film and to which a voltage is applied from the outside, and a first resistance element connected between the drain of the junction type field effect transistor and the relay wiring and provided in the insulating film. It is characterized by
  • a semiconductor device having a high overvoltage tolerance can be provided by inserting a resistor for suppressing an overvoltage (surge voltage) between the input terminal and the drain of the JFET. Further, by using a semiconductor device provided with a resistance element for suppressing overvoltage, it is possible to provide a low cost control IC for switching power supply and a switching power supply device with a small occupied area.
  • FIG. 1 It is a principal part block diagram of the semiconductor device concerning the 1st Embodiment of this invention, (a) is a principal part top view, (b) is an equivalent circuit schematic of JFET of (a). It is a principal part block diagram of a resistance element, (a) is a top plan view which shows circular shape, (b) is a top view which shows the shape of a spiral resistance element, (c) is a shape of a flat resistance element Is a top view showing FIG. It is a principal part top view which simplifies and shows Drawing 1 (a). It is a principal part top view of the electrode of the 1st layer of the semiconductor device of Drawing 1 (a). It is a principal part top view of the 2nd-layer electrode of the semiconductor device of FIG. 1 (a).
  • (A) is principal part sectional drawing which shows the cross-section which followed the AA line of FIG. 4
  • (b) is principal part sectional drawing which shows the cross-section which followed the BB line of FIG.
  • It is a principal part top view of the 1st-layer electrode of the semiconductor device of FIG.
  • FIG. 11 It is a principal part top view of the 2nd-layer electrode of the semiconductor device of FIG. 11 is a cross-sectional view of the main part of the semiconductor device of FIG. 9, (a) is a cross-sectional view of the main part showing a cross-sectional structure along line AA in FIG. 11, (b) is a line along BB line in FIG. It is principal part sectional drawing which shows a cross-section.
  • FIG. 11 is a cross-sectional view of main parts showing a modified example of the semiconductor device of FIG. 9, (a) is a cross-sectional view of main parts showing a cross-sectional structure at the same position as line AA in FIG. It is principal part sectional drawing which shows the cross-section in the same position as -B line.
  • FIG. 18 is a main part cross-sectional view showing a cross-sectional structure along the line AA of FIG.
  • FIG. 17 is a main part circuit diagram of a start-up circuit using the semiconductor device of FIG.
  • FIG. 16 It is a principal part block diagram of the semiconductor device concerning the 5th Embodiment of this invention, (a) is a principal part top view, (b) is a principal part which shows the cross-section which followed the CC line of (a).
  • FIG. It is a principal part circuit diagram of the switching power supply device which concerns on the 4th Embodiment of this invention. It is a circuit diagram which shows the structure of the conventional switching power supply device. It is a circuit diagram which shows the structure of the starting circuit mounted in the switching power supply device of FIG. It is a principal part top view of JFET which comprises the starting circuit 41 of FIG. 24 is a cross-sectional view of the main part of FIG.
  • FIG. 24 is a cross-sectional view of the main part showing a cross-sectional structure taken along line XX in FIG. 24; (b) is a cross-sectional structure taken along line YY in FIG.
  • FIG. 24C is a cross-sectional view of the main part showing a cross-sectional structure along the line ZZ in FIG. 24.
  • the semiconductor device according to an embodiment of the present invention, and a switching power supply control IC and a switching power supply device using the semiconductor device will be described in detail with reference to the drawings.
  • the first conductivity type is p-type
  • the second conductivity type is n-type
  • the first conductivity type may be n-type
  • the second conductivity type may be p-type.
  • the attached drawings described in the first to sixth embodiments are not drawn with the correct scale and dimension ratio for easy viewing or understanding.
  • the present invention is not limited to the description of the first to sixth embodiments as long as the gist of the present invention is not exceeded.
  • FIG. 1 shows a resistance element 121 b and JFETs 81 and 82 constituting the semiconductor device 100 according to the first embodiment of the present invention, and the electrodes formed on the upper portion are not shown.
  • the JFETs 81 and 82 have the drain D in common and the source S divided into two. Therefore, as shown in the right of the arrow as the equivalent circuit, two JFETs 81 and 82 are shown.
  • the JFETs 81 and 82 are normally on junction field effect transistors.
  • the resistance element 121 b is formed on the drain region 105 and in the vicinity of the drain region 105 of the drift region 103, but may be formed only on the drain region 105.
  • j, k, e, f and g indicate the positions of contact holes
  • reference numerals 126, 126a, 117 and 118 indicate contact holes or contact portions (portions connected by the contact holes).
  • j, k, g correspond to the symbols 126, 126a, 118, respectively
  • e, f correspond to the two symbols 117, respectively.
  • Reference numeral 117 denotes a contact hole or contact portion connected to the source region 104
  • the position corresponding to the JFET 81 is e
  • the position corresponding to the JFET 82 is f.
  • Reference numeral 118 denotes a contact hole or contact portion connected to the gate region 102. As shown in FIG.
  • the resistance element 121b is mainly in the interlayer insulating film 109 above the drain region 105 of the second conductivity type (n type). It is formed.
  • the resistance element 121b is formed to have, for example, several tens ⁇ to approximately 200 ⁇ .
  • the JFET is composed of a JFET 81 and a JFET 82. The figure also shows the positions of the contact portions connected to the electrodes of each part.
  • the gate electrode wiring 106 surrounds the first and second source electrode wirings 112 and 113, and the drain electrode wiring 110 is disposed on the drain region 105 at the central portion. ing.
  • an electrode connected to the resistance element 121 b is also disposed. These electrodes are connected to the respective parts via contact parts 126 and 110a corresponding to j and k. As shown in FIG.
  • the second-layer metal electrode (wirings 503 and 504) is a second-layer interlayer formed on the first-layer metal electrode (gate electrode wiring 106, drain electrode wiring 110, relay wiring 110a). It is formed through an insulating film, and connected to the first electrode through a contact portion.
  • each portion (gate region 102, source region 104, drain region 105) and each metal electrode (gate electrode wiring 106, drain electrode wiring 110, The second source electrode wiring 113) is connected via the contact portions (118, 117, 128).
  • FIGS. 6A and 6B hatching representing a cross section is omitted in order to make the drawings easy to see.
  • the drain region 105 shown at the right end of FIG. 6 is disposed in contact with the drift region 103 at the central portion of the drift region 103 in the surface layer of the p substrate 101 in FIG. As shown in FIG.
  • a LOCOS oxide film 108 having a thickness of about 6000 ⁇ is formed on the drift region 103.
  • An interlayer insulating film 109 is provided on the LOCOS oxide film 108, the gate region 102, and the drain region 105. Note that the drain region 105 may not be formed. In this case, drift region 103 is connected to drain electrode interconnection 110.
  • a start element 65a, a resistor 91a and a start rear end circuit 65b are integrated on the same semiconductor substrate.
  • the resistor 91 a is indicated by the resistor element 121 b in the semiconductor device 100.
  • the VH terminal 61 is connected to the JFETs 81 and 82 through a resistor 91a.
  • two sources of the JFETs 81 and 82 are connected to the start-up latter stage circuit 65b.
  • the source of JFET 82 is connected via a resistor 66 to the gate of NMOS transistor 68, and the source of JFET 81 is connected via PMOS transistor 67 to the drain of NMOS transistor 68.
  • the gate region 102 of the first conductivity type (p type) is selectively formed in the surface layer of the p substrate (a first conductivity type (p type) semiconductor substrate) 101. Further, in the surface layer of p substrate 101, a second conductivity type (n type) drift region 103 comprising an n well region having a lower impurity concentration than that of the second conductivity type (n type) drain region 105 is formed. ing.
  • the surface layer of the drift region 103 is provided with a gate region 102 a formed to be in contact with the gate region 102 of the first conductivity type (p type).
  • the gate region 102 a is a region for promoting depletion in the vertical direction of the drift region 103.
  • the gate region 102a can be provided as needed.
  • a ring-shaped resistive element 121b as shown at the center of FIG. 1 is embedded.
  • the thickness of the interlayer insulating film 109 between the resistive element 121b shown in FIG. 6 and the LOCOS oxide film 108 having a thickness of about 6000 ⁇ was 2000 ⁇ .
  • the resistive element 121b is made of a thin film resistor such as polysilicon or chromium silicon (CrSi) alloy, and has a circular planar shape as shown in FIG. 1 and FIG. 2 (a). Of course, as shown in FIG. 2B and FIG. 2C, the resistance element 121b may be formed in a spiral or flat shape.
  • metal wirings such as the gate electrode wiring 106, the first and second source electrode wirings 112 and 113, the relay wiring 110a, and the drain electrode wiring 110 are formed.
  • the gate electrode interconnection 106 shown in FIG. 6A is formed on the gate region 102 so as to surround the source region 104 and the drift region 103 shown in FIG. 6B (in the peripheral portion of FIG. See the gate electrode wiring 106 shown). Gate electrode interconnection 106 is electrically connected to gate region 102 through a contact hole 118 penetrating interlayer insulating film 109. The gate electrode wiring 106 is grounded. As shown in FIG. 6A, the gate electrode wiring 106 is formed to extend over the interlayer insulating film 109. Thereby, the electric field strength generated at the boundary between the drift region 103 and the gate region 102 is alleviated, and the breakdown voltage of the semiconductor device 100 can be further increased. Further, by connecting the end portion of the gate electrode wiring 106 and the field plate 106a made of, for example, polysilicon embedded in the interlayer insulating film 109, the effect of further enhancing the withstand voltage is exhibited.
  • the drain electrode wiring 110 is electrically connected to the drain region 105 through a contact portion (contact hole) 128 penetrating the interlayer insulating film 109.
  • the drain electrode wiring 110 is electrically connected to the pad 504 via the contact portion 126, the resistance element 121b, the contact portion 126a, the relay wiring 110a, and the via portion 502.
  • a second interlayer insulating film 501 is formed on the gate electrode wiring 106, the relay wiring 110a, and the drain electrode wiring 110.
  • the gate electrode wiring 106 and the relay wiring 110 a are connected to the wiring 503 and the pad 504 through the via portion 502, respectively.
  • the gate electrode wiring 106 is grounded.
  • the first and second source electrode lines 112 and 113 are connected to the start-up latter stage circuit 65b of the start-up circuit 41a via the lines 505 (S1 and S2), and the source of the NMOS transistor 68 of the start-up stage circuit 65b is the VCC terminal Connected to 64.
  • the junction of the gate region 102 and the drift region 103 takes charge of the structure for increasing the breakdown voltage, and the source region 104 takes charge of the structure for large current. Therefore, high breakdown voltage and low on-resistance can be achieved at the same time.
  • drain current flows radially.
  • the source region 104 is biased to a positive potential, and when the potential rises to a certain potential, the drift region 103 is cut off by the depletion layer, and the drain current is cut off.
  • the semiconductor device 100 according to the first embodiment of the present invention is designed to have a withstand voltage of, for example, 500 V or more, mainly at the junction of the gate region 102 and the drift region 103 between the drain and the source.
  • a withstand voltage of, for example, 500 V or more, mainly at the junction of the gate region 102 and the drift region 103 between the drain and the source.
  • the operation of the activation element 65a of FIG. 7 will be described with reference to FIG.
  • the gate region 102 which is a gate is grounded.
  • the drain current Id flows out from the VCC terminal 64 via the source region 104 (S1, S2), and charges a capacitor 18 shown in FIG. 21 described later.
  • the source voltage Vs When the voltage of the capacitor 18 rises due to charging, the source voltage Vs also rises. When the source voltage Vs rises, the reverse bias of the pn junction of the gate region 102 and the source region 104 becomes large, the depletion in the drift region 103 is intensified, and the drain current Id decreases.
  • the capacitor 18 reaches a predetermined voltage the NMOS transistor 68 connected in series to the JFET 81 is turned off, and the drain current Id is stopped.
  • the capacitor 18 reaches a prescribed voltage the operation of the start circuit 41a is stopped, and a control IC 31a integrated with the semiconductor device 100 shown in FIG. 21 described later is supplied from the auxiliary coil 7 through the rectifying diode 17.
  • Each circuit operates with the voltage of the capacitor 18 charged by the current as a power supply.
  • resistance element 121b is connected to pad 504 connected to VH terminal 61 of start circuit 41a via a bonding wire, via portion 502, relay interconnection 110a and contact portion 126a. Over current flows to The overcurrent flowing to the resistance element 121 b flows from the contact portion 126 through the drain electrode wiring 110 to the drain region 105 through the contact portion 128 while the potential drops.
  • the overvoltage is always applied to the drain region 105 through the resistor element 121b, a voltage (reduced) which is lower (suppressed) by the resistor element 121b is applied compared to the case where the overvoltage is directly applied to the drain region 105. Therefore, the withstand voltage of the semiconductor device 100 according to the first embodiment of the present invention is improved.
  • the resistance value required for suppression of overvoltage is about several tens of ohms to 200 ohms, and is disposed on the drain region 105 of the starting element 65a. Therefore, the potential distribution of the starting element 65a at the time of high voltage application is greatly disturbed. It does not reach to.
  • the semiconductor device 100 according to the first embodiment of the present invention can incorporate the resistance element 121 b that suppresses an overvoltage.
  • the control IC 31a using the semiconductor device 100 according to the first embodiment of the present invention reduces the number of externally attached parts, it reduces the parts cost and assembly cost as a switching power supply control IC and switching power supply device. Can be miniaturized. In addition to that, it is possible to improve the overvoltage tolerance of the control IC 31a itself against static electricity.
  • FIG. 9 is a plan view of relevant parts of a semiconductor device 200 according to the second embodiment of the present invention.
  • FIG. 9 shows a high-breakdown-voltage high-resistance element 121a, a resistance element 121b, and JFETs 81 and 82 constituting a semiconductor device 200 according to the second embodiment of the present invention, and the electrodes formed on the top are illustrated. Absent. Further, in FIG. 9, a, b, c, d, e, f and g indicate the positions of contact holes, and reference numerals 126, 126a, 125, 124, 117 and 118 indicate contact holes or contact portions (connected by contact holes Site).
  • a, b, c, d, g correspond to 126, 126a, 125, 124. 118, respectively.
  • e and f correspond to the two 117, respectively.
  • Reference numeral 117 denotes a contact hole or contact portion connected to the source region 104. The position corresponding to the JFET 81 is e, and the position corresponding to the JFET 82 is f.
  • the high-breakdown-voltage high-resistance element 121a and the resistance element (first resistance element) 121b are integrally formed, and the planar shape is spiral.
  • the high-breakdown-voltage high-resistance element 121a forms a resistive voltage-dividing circuit, and includes a resistor (second resistive element) 73 and a resistor (third resistive element) 74 shown in FIG.
  • the resistor 73 needs to have a withstand voltage of 500 V because it is directly connected to the VH terminal 61, but the voltage of the resistor 74 is about 5 V or so.
  • the resistance value of the resistor 73 is not particularly limited, but is 1 M ⁇ or more, and the upper limit of the resistance value is not particularly limited, but is not more than the upper limit of the resistance value that can be created in the IC. For example, it is about 10 M ⁇ or less.
  • the resistive element 121b is formed to have a resistance value of several tens of ohms to 200 ohms, and is indicated by a resistor 91a in FIG.
  • FIG. 15 is a main part circuit diagram of a start circuit 41a using the semiconductor device 200 according to the second embodiment of the present invention.
  • the high-breakdown-voltage high-resistance element 121a is mainly formed inside the interlayer insulating film 109 above the second conductivity type (n-type) drift region of the JFET.
  • the JFET is composed of a JFET 81 and a JFET 82.
  • the figure also shows the positions (a to g) of the contact holes connected to the electrodes of each part.
  • there are eight source regions 104 of the second conductivity type (n-type) of the JFET of which seven locations are source regions of the JFET 81 and one location is the source region of the JFET 82.
  • FIG. 10 there are eight source regions 104 of the second conductivity type (n-type) of the JFET, of which seven locations are source regions of the JFET 81 and one location is the source region of the JFET 82.
  • the gate electrode wiring 106 surrounds the first and second source electrode wirings 112 and 113, and the drain electrode wiring 110 is disposed on the drain region 105 at the central portion. ing. Further, an electrode connected to the high breakdown voltage high resistance element 121a is also disposed. These electrodes are connected to each part through the contact portion.
  • the second metal electrode is formed through the second interlayer insulating film formed on the first metal electrode, and is connected to the first electrode through the contact portion. As shown in FIG. 13, each portion and each metal electrode are connected via a contact portion. In FIGS. 13A and 13B, hatching representing a cross section is omitted in order to make the drawings easy to see.
  • the VH terminal 61 is connected to the JFETs 81 and 82 via a resistor 91a. Further, one end of the resistor 73 constituting the high breakdown voltage high resistance element 121a is directly connected to the VH terminal.
  • the two sources of the JFETs 81 and 82 are connected in the same manner as the start circuit 41a shown in FIG.
  • the JFETs 81 and 82 are the same as the semiconductor device 100 according to the first embodiment.
  • differences between the semiconductor device 200 according to the second embodiment of the present invention and the semiconductor device 100 according to the first embodiment of the present invention will be described.
  • high breakdown voltage and high resistance elements (a The second resistance element and the third resistance element) 121a and the resistance element (first resistance element) 121b are embedded.
  • the resistance element 121b is formed inside the spiral, and the high breakdown voltage high resistance element 121a is formed continuously on the outside.
  • the thickness of the interlayer insulating film 109 between the high-breakdown-voltage high-resistance element 121a and the LOCOS oxide film 108 having a thickness of about 6000 ⁇ is 2000 ⁇ .
  • the high-breakdown-voltage high-resistance element 121a and the resistance element 121b are made of thin film resistors such as polysilicon or CrSi, and are formed to have a spiral planar shape.
  • the gate electrode wiring 106 is formed so as to protrude above the high breakdown voltage and high resistance element 121 a.
  • the drain electrode wiring 110 is connected to the pad 504 via the contact portion 126, the resistance element 121b, the contact portion 126a, the relay wiring 110a, and the via portion 502.
  • the external terminal end of the high-breakdown-voltage high-resistance element 121 a is electrically connected to the gate electrode wiring 106 through the contact portion 124 provided in the interlayer insulating film 109.
  • the portion on the front side (inner side) of the outer end is electrically connected to the intermediate tap wiring 111 connected to the BO terminal 62 through the contact portion 125 provided on the interlayer insulating film 109.
  • the innermost ring portion of the high-breakdown-voltage high-resistance element 121 a is electrically connected to the relay wiring 110 a via a contact portion 126 a provided in the interlayer insulating film 109.
  • the contact portion 126 to the contact portion 126 a constitute a resistive element (first resistive element) 121 b connected to the VH terminal 61. Further, in the high breakdown voltage high resistance element 121a, the contact portion 126a to the contact portion 125 are the resistance (second resistance element) 73, and the contact portion 125 to the contact portion 124 is the resistance (third resistance element) 74. is there.
  • the gate region 102a shown in the semiconductor device 100 according to the first embodiment of the present invention is not formed, it can be formed.
  • the resistor 74 is about 5 V to which a voltage is applied. Therefore, the resistor 74 can be formed on the semiconductor substrate on which an interlayer insulating film with a thickness of about several hundred angstroms is formed, and can be formed by a process for forming a general thin film resistor. Therefore, as shown in FIG. 14, only the resistor 73 shown in FIG. 15 may be provided as the high-breakdown-voltage high-resistance element 121a. In this case, the resistor 74 shown in FIG. 15 is provided in the insulating film provided on the semiconductor substrate in a region (region outside the gate region 102) different from the semiconductor device 200 in the same semiconductor substrate. Can be connected between the and ground. Also, a switch can be provided between the intermediate tap wire 111 and the resistor 74. This switch is a switch for suppressing the consumption current at the resistance division, and can be configured by a lateral high withstand voltage MOSFET or the like.
  • the electric field intensity applied to the LOCOS oxide film is 3 MV A thickness of 1.7 ⁇ m is required if / cm. It takes time to form such a thick LOCOS oxide film.
  • the operation of the activation element 65a of FIG. 15 is the same as that of FIG.
  • the resistor 91a for suppressing overvoltage is integrated in the same semiconductor substrate as the JFETs 81 and 82, so the first embodiment of the present invention The same effects as those of the semiconductor device 100 according to the embodiment can be obtained.
  • FIG. 16A for the sake of convenience, only the source electrode is described by a dotted line for the electrodes.
  • FIG. 16B two of the first source electrode wiring 711 and the second source electrode wiring 712 are formed, and the first source electrode wiring 711 side is the JFET 610, corresponding to the JFET 81 in FIG.
  • the side of the source electrode wiring 712 is the JFET 611, which corresponds to the JFET 82 of FIG.
  • the JFETs 610 and 611 have an n-well region serving as the second conductivity type (n-type) drift region 702 disposed in the surface layer of the p substrate 701 and a second conductivity type disposed in the surface layer of the n-well region.
  • the gate region 705 is disposed apart from the drain region 703.
  • LOCOS oxide film 108 is disposed on drift region 702, and high breakdown voltage / high resistance element 212 a and resistance element 212 b are disposed in interlayer insulating film 109 on LOCOS oxide film 108.
  • the drain region 703 and the source region 704 are formed apart from the pn junction of the p substrate 701 and the drift region 702, but may be formed in contact with each other.
  • the source region 704 is formed as one region having an annular planar shape, the source region 704 may be divided into a plurality of regions in the circumferential direction.
  • the depletion layer 706a extending from the p substrate 701 to the drift region 702 and the depletion layer 706b extending to the drift region 702 from the gate region 705 toward the substrate 701 are pinched off (connected) to control current. It is a structure. Also in this case, the circuit configuration is the same as that of the second embodiment. In the figure, S indicates a source, G indicates a gate, and D indicates a drain. Even in such a configuration, the semiconductor device 300 according to the third embodiment of the present invention can be provided with the resistance element 212b. Therefore, the semiconductor device 300 according to the third embodiment of the present invention is the second embodiment of the present invention. The same effect as the semiconductor device 200 according to the embodiment can be obtained.
  • a semiconductor device 400 according to a fourth embodiment of the present invention will be described with reference to FIGS.
  • the difference between the semiconductor device 400 according to the fourth embodiment of the present invention and the semiconductor device 200 according to the second embodiment of the present invention is that the drain electrode wiring 110 of FIG. 12 is replaced with a drain of the second conductivity type (n type).
  • the relay electrode 110 a and the drain electrode wiring 110 are divided into a drain electrode wiring 110 connected to the region 105 via the contact portion 128 and a wiring 110 b connected to the inner end of the resistance element 121 b via the contact portion 127. It is a point connected by the wiring 506 shown by a dotted line.
  • the wiring 506 is a second wiring layer and is formed simultaneously with the pad 504.
  • the gate region 102a shown in the semiconductor device 100 according to the first embodiment of the present invention can be formed.
  • a resistor 121 b for suppressing an overvoltage is inserted between the resistors 73 and 74 and the VH terminal 61 which constitute the resistor voltage dividing circuit.
  • the semiconductor device 400 according to the fourth embodiment of the present invention can protect not only the JFETs 81 and 82 but also the BO comparator 44 connected to the resistors 73 and 74 from overvoltage.
  • a semiconductor device 500 according to a fifth embodiment of the present invention will be described with reference to FIG.
  • the difference between the semiconductor device 500 according to the fifth embodiment of the present invention and the semiconductor device 300 according to the third embodiment of the present invention is that the high breakdown voltage high resistance element 212a and the resistance element 212b are separately formed. It is a point.
  • the resistance element 212 b is formed in the interlayer insulating film 109 in a region surrounded by the drain region 703 of the second conductivity type (n type).
  • the start-up circuit connects the VH terminal 61 and one end of the resistance element 212b like the start-up circuit 41b shown in FIG.
  • the planar shape of the high-breakdown-voltage high-resistance element 212a is spiral as in FIG. 16, but the planar shape of the resistance element 212b is annular. This is similar to FIG. 2 (a).
  • the semiconductor device 500 according to the fifth embodiment of the present invention can exhibit the same effect as the semiconductor device 400 according to the fourth embodiment of the present invention.
  • the planar shape of the resistance element 212b may be either spiral or flat as shown in FIG.
  • the planar shape of the drain region 703 is formed in an annular shape, the present invention is not limited to this, and the drain region 703 may be formed similarly to the semiconductor device according to the first embodiment of the present invention.
  • the resistive element 212 b is formed in the interlayer insulating film 109 inside the contact 128.
  • the resistance element 121 b can be formed in the interlayer insulating film 109 inside the contact 128.
  • FIG. 22 The difference between the switching power supply device 600 according to the sixth embodiment of the present invention and the switching power supply device 700 of FIG. 22 is that the resistor 91 for suppressing overvoltage in FIG. 22 is incorporated into the start circuits 41a, 41b and 41c as 91a. It is a point.
  • the switching power supply device 600 according to the sixth embodiment of the present invention can achieve the reduction of the number of assembling steps and the downsizing by adopting the starting circuits 41a, 41b, 41c including the resistance 91b. Further, in the case of the switching power supply 600 including the start circuit 41b, the BO comparator 44 can be protected from an overvoltage.
  • the control IC 31a has, for example, a VH terminal (high withstand voltage input terminal) 32 to which a voltage of about 500 V is input, a feedback input terminal (hereinafter referred to as FB terminal) 33 to which a signal based on the output voltage of the switching power supply 700 is input Sense input terminal (hereinafter referred to as IS terminal) 34, power supply voltage terminal (hereinafter referred to as VCC terminal) 35 of control IC 31a, gate drive terminal (hereinafter referred to as OUT terminal) 36 of MOSFET 19, and ground terminal (hereinafter referred to as And 37).
  • the GND terminal 37 is grounded.
  • An AC input is supplied to the rectifier 2 via an AC input terminal 1.
  • the rectifier 2 full-wave rectifies the AC input.
  • the power supply capacitor 3 is connected in parallel to the output terminal of the rectifier 2 and charged by the DC voltage output from the rectifier 2.
  • the charged power supply capacitor 3 serves as a DC power supply for supplying a DC voltage to the primary coil 6 of the
  • the primary coil 6 is connected between the power supply capacitor 3 and the drain terminal of the MOSFET 19 functioning as a switching element.
  • the source terminal of the MOSFET 19 is connected to the IS terminal 34 of the control IC 31 and one end of the resistor 20. The other end of the resistor 20 is grounded.
  • the resistor 20 converts the current flowing through the MOSFET 19 into a voltage, and the voltage is applied to the IS terminal 34.
  • the gate terminal of the MOSFET 19 is connected to the OUT terminal 36 of the control IC 31a.
  • One end of the auxiliary coil 7 of the transformer 5 is connected to the anode terminal of the rectifier diode 17. The other end of the auxiliary coil 7 is grounded. A current induced by the switching operation of the MOSFET 19 flows through the auxiliary coil 7.
  • the rectifying diode 17 rectifies the current flowing through the auxiliary coil 7 and charges the capacitor 18 connected to its cathode terminal.
  • the capacitor 18 is connected to the VCC terminal 35 of the control IC 31 a and serves as a DC power supply for continuing the switching operation of the MOSFET 19.
  • the switching operation of the MOSFET 19 induces a voltage based on the voltage of the power supply capacitor 3 in the secondary coil 8 of the transformer 5.
  • One end of the secondary coil 8 is connected to the anode terminal of the rectifier diode 9.
  • the cathode terminal of the rectifier diode 9 and the other end of the secondary coil 8 are connected to the DC output terminal 12.
  • a smoothing capacitor 10 is connected between the cathode terminal of the rectifying diode 9 and the other end of the secondary coil 8.
  • the rectifying diode 9 rectifies the current flowing through the secondary coil 8 and charges the smoothing capacitor 10.
  • the charged smoothing capacitor 10 supplies a DC output (DC output) controlled to a desired DC voltage value to a load (not shown) connected to the DC output terminal 12.
  • a series resistance circuit including two resistors 15 and 16 and one end of a resistor 11 are connected to a connection node between the cathode terminal of the rectifier diode 9 and the DC output terminal 12.
  • the other end of the resistor 11 is connected to the anode terminal of the photodiode 13 constituting the photocoupler.
  • the cathode terminal of the photodiode 13 is connected to the cathode terminal of the shunt regulator 14.
  • the anode terminal of the shunt regulator 14 is grounded.
  • the resistors 11, 15, 16, the photodiode 13 and the shunt regulator 14 constitute a voltage detection / feedback circuit which detects a DC output voltage at both ends of the smoothing capacitor 10 and adjusts the DC output voltage.
  • An optical signal is output from the photodiode 13 so as to adjust the DC output voltage at both ends of the smoothing capacitor 10 to a predetermined DC voltage value based on the set value in the shunt regulator 14.
  • the light signal is received by the phototransistor 22 which constitutes a photocoupler together with the photodiode 13, and becomes a feedback signal to the control IC 31a.
  • the phototransistor 22 is connected to the FB terminal 33 of the control IC 31 a, and a feedback signal is input to the FB terminal 33.
  • a capacitor 21 is connected to the phototransistor 22.
  • the capacitor 21 serves as a noise filter for the feedback signal.
  • the control IC 31a includes a start circuit 41a or a start circuit 41b or a start circuit 41c, an under voltage stop circuit (UVLO: Under-Voltage-Lock-Out) 42, a regulator 43, a BO comparator 44, an oscillator 45, a driver circuit 46, an output amplifier 47. And a pulse width modulation comparator (hereinafter, referred to as a PWM comparator) 48, a latch circuit 49, and a reference power supply 50.
  • the start circuits 41 a, 41 b and 41 c are connected to the VH terminal 32, the VCC terminal 35, and the non-inversion input terminal of the BO comparator 44.
  • the start circuits 41a, 41b, and 41c supply a current to the VCC terminal 35 at the start of the power supply.
  • the low voltage stop circuit 42 is connected to the VCC terminal 35 and the start circuits 41a, 41b and 41c.
  • the low voltage stop circuit 42 transfers the start circuits 41a, 41b, 41c to the VCC terminal 35. Stop the supply of current.
  • the subsequent current supply to the VCC terminal 35 is performed from the auxiliary coil 7.
  • the regulator 43 is connected to the VCC terminal 35, and generates a reference voltage necessary for the operation of each part of the control IC 31 based on the voltage of the VCC terminal 35. After the power supply is activated, the control IC 31 is driven by the reference voltage output from the regulator 43.
  • the inverting input terminal and the non-inverting input terminal of the PWM comparator 48 are connected to the IS terminal 34 and the FB terminal 33, respectively.
  • the PWM comparator 48 inverts the output according to the magnitude relationship between the voltage of the inverting input terminal and the voltage of the non-inverting input terminal.
  • the output of the PWM comparator 48 is input to the driver circuit 46.
  • the oscillator 45 is connected to the driver circuit 46, and an oscillation signal is input from the oscillator 45.
  • a turn-on signal is input from the oscillator 45 to the driver circuit 46, and the voltage at the non-inverting input terminal of the PWM comparator 48 (ie, the voltage at the FB terminal 33) is higher than the voltage at the inverting input terminal (ie, the voltage at the IS terminal 34).
  • the output signal of the driver circuit 46 is in the Hi state.
  • the output amplifier 47 amplifies the Hi state signal output from the driver circuit 46 and drives the gate of the MOSFET 19 through the OUT terminal 36.
  • the PWM comparator 48 when the voltage at the inverting input terminal of the PWM comparator 48 becomes larger than the voltage at the non-inverting input terminal, the PWM comparator 48 is inverted, and the output signal of the driver circuit 46 is in the low state.
  • the output amplifier 47 amplifies the Low state signal output from the driver circuit 46 and supplies the amplified signal to the gate of the MOSFET 19 through the OUT terminal 36. Therefore, the MOSFET 19 is turned off, and no current flows in the MOSFET 19.
  • the threshold level of the PWM comparator 48 is changed according to the output voltage on the secondary side to variably control the on period of the MOSFET 19, whereby the output voltage on the secondary side is stabilized.
  • the inverting input terminal of the BO comparator 44 is connected to the reference power supply 50.
  • the BO comparator 44 inverts the output according to the magnitude relationship between the voltage of the non-inverting input terminal and the voltage of the inverting input terminal.
  • the BO comparator 44 can be formed of a low-breakdown-voltage MOS since a low voltage signal divided by the resistors in the start circuits 41a, 41b and 41c is input to the BO comparator 44 as described later. .
  • the output of the BO comparator 44 is input to the driver circuit 46.
  • the output signal of the driver circuit 46 When the signal of the Hi state is output from the driver circuit 46 and the voltage of the non-inverting input terminal of the BO comparator 44 is larger than the voltage of the inverting input terminal, the output signal of the driver circuit 46 remains in the Hi state. is there. When the voltage supply from the AC input is lost and the input voltage on the primary side decreases, the voltage at the non-inverting input terminal of the BO comparator 44 becomes smaller than the voltage at the inverting input terminal. Then, the output signal of the driver circuit 46 is inverted to be in the low state, the switching operation of the MOSFET 19 is stopped, and the brownout function works.
  • the latch circuit 49 is connected to the driver circuit 46.
  • the latch circuit 49 is a driver circuit for over voltage protection, over temperature protection, or over current protection when an abnormal state such as a rise in the secondary side output voltage, heat generation of the control IC 31a, or a fall in the secondary side output voltage is detected.
  • the 46 output is forced to be in the LOW state, and the power supply to the secondary side output is stopped. This state is maintained until the VCC power supply voltage decreases and the control IC 31a is reset.
  • elements constituting each circuit and the like of the control IC 31a are formed on the same semiconductor substrate.
  • the present invention is characterized in that a resistor 91 for suppressing an overvoltage is provided via an insulating film on a JFET which is a start element in the control IC 31a. Therefore, as a lateral normally-on junction field effect transistor (JFET), a drift region may be formed to surround the drain region, and the source region may be disposed around the drift region, as described above. It is not limited to JFET.
  • JFET lateral normally-on junction field effect transistor
  • the present invention is not limited to the above-described embodiment, and various modifications can be made. For example, the numerical values described in the first to sixth embodiments are merely examples, and the present invention is not limited to these values.
  • the startup element including the JFETs 81 and 82 or the JFETs 610 and 611 and two JFETs has been described, but the first source electrodes 112 and 711 or the first and second source electrode wirings 113 and 712 are respectively
  • the present invention can also be applied to the case where one source electrode is connected.
  • one connected source electrode may be electrically connected to the resistor 66, the source of the PMOS transistor 67 and the source of the NMOS transistor 69.
  • the resistors 66, the NMOS transistor 68, the NMOS transistor 71, the resistor 72 and the on / off terminal 63 are eliminated from the start circuits 41a, 41b and 41c shown in FIGS.
  • An electrode may be connected to the sources of the PMOS transistor 67 and the PMOS transistor 69.
  • the semiconductor device according to the present invention can have a high over-voltage tolerance, and has a junction type field effect transistor and a resistance element on the same substrate, a switching power supply control IC desired to use the same, and a switching power supply Useful for the device.

Abstract

　半導体装置は、入力端子とＪＦＥＴ（８１，８２）のドレインとの間に、過電圧を抑制する抵抗（９１ａ）が挿設され、この抵抗（９１ａ）がＪＦＥＴ（８１，８２）上に配置される構成とする。また、抵抗（９１ａ）は抵抗分圧回路を構成する渦巻き状の高耐圧高抵抗素子（１２１ａ）と連続して一体に形成されている。

Description

半導体装置、スイッチング電源用制御ＩＣおよびスイッチング電源装置
　本発明は、半導体装置、スイッチング電源用制御ＩＣおよびそれを搭載したスイッチング電源装置に関する。
　スイッチング電源用制御ＩＣ（以下、「制御ＩＣ」となる）は、個別の高耐圧スイッチングトランジスタを制御するための専用ＩＣである。このＩＣは、動作状態においては、高耐圧スイッチングトランジスタを動作させることにより自身の電源を形成するが、起動時においては、起動回路からの起動電流の供給を必要とする。通常、起動回路は、制御ＩＣと同一の半導体基板に集積されており、それによって、部品点数の削減と電源システムの簡素化が実現されている。
　起動電流は、入力交流信号ＡＣ１００～２４０Ｖを整流したものであり、これを起動回路に供給するため、起動回路上流のノーマリオン型素子には、４５０Ｖ以上の耐圧が必要である。このノーマリオン型素子は、スイッチング電源用制御ＩＣとモノリシック化されるため、横型高耐圧電界効果型接合トランジスタ（横型高耐圧ＪＦＥＴ）として実現される。この素子の電流駆動能力によって、スイッチング電源装置の設計仕様が決定される。
　図２２は、従来のスイッチング電源装置７００の構成を示す回路図である。図２２に示すように、スイッチング電源装置７００は、制御ＩＣ３１の起動回路４１内に、ＡＣ入力電圧の低下を検出するための図示しない抵抗（以下、ブラウンアウト抵抗とする）を内蔵したものである（特許文献１参照）。尚、特許文献１では抵抗９１は省かれているが、図２２にはそれらが追記されている。この抵抗９１は、ＶＨ端子３２にＥＳＤサージや雷サージなどの過電圧が印加されないように、過電圧を降圧してＶＨ端子３２に入れる過電圧抑制抵抗である。
　図２３は、図２２のスイッチング電源装置に搭載された起動回路４１の構成を示す回路図である。図２３に示すように、起動回路４１は、ＶＨ端子（高耐圧入力端子）６１、ＢＯ端子（ブラウンアウト入力端子）６２、ｏｎ／ｏｆｆ端子（オン/オフ信号入力端子）６３およびＶＣＣ端子（電源電圧端子）６４を備えている。ＶＨ端子６１およびＶＣＣ端子６４は、それぞれ、制御ＩＣ３１のＶＨ端子３２およびＶＣＣ端子３５に接続されている。ｏｎ/ｏｆｆ端子６３は、低電圧停止回路４２に接続されている。
　また、起動回路４１は、起動素子６５を備えている。起動素子６５は、２つの高耐圧ＪＦＥＴ８１，８２と、２つの抵抗７３，７４からなる直列抵抗回路を備えている。ＢＯ端子６２は、抵抗７３，７４からなる直列抵抗回路の中間ノードに接続されている。抵抗７３，７４からなる直列抵抗回路は、ＶＨ端子６１に接続されている。
　また、ＢＯ端子６２は、ＢＯコンパレータ４４の非反転入力端子（＋端子）に接続されている。つまり、ＶＨ端子６１への入力電圧を抵抗７３，７４により抵抗分圧した電圧が、ＢＯコンパレータ４４の非反転入力端子に入力される。
　２つのＪＦＥＴ８１，８２は、ノーマリオン型の電界効果型接合トランジスタであり、それらのゲート端子は、接地されている。また、これら２つのＪＦＥＴ８１，８２のドレイン端子は、ＶＨ端子６１に共通接続されている。第１のＪＦＥＴ８１のソース端子は、第１のＰＭＯＳトランジスタ６７のソース端子および第２のＰＭＯＳトランジスタ６９のソース端子に接続されている。
　第１のＰＭＯＳトランジスタ６７のゲート端子は、第２のＰＭＯＳトランジスタ６９のゲート端子およびドレイン端子に共通接続されている。第２のＰＭＯＳトランジスタ６９のドレイン端子は、負荷７０に接続されている。第１のＰＭＯＳトランジスタ６７のドレイン端子とＶＣＣ端子６４の間には、第１のＮＭＯＳトランジスタ６８が接続されている。
　第１のＮＭＯＳトランジスタ６８のゲート端子は、抵抗６６を介して第２のＪＦＥＴ８２のソース端子に接続されている。また、第１のＮＭＯＳトランジスタ６８のゲート端子は、第２のＮＭＯＳトランジスタ７１のドレイン端子に接続されている。第２のＮＭＯＳトランジスタ７１のゲート端子は、ｏｎ/ｏｆｆ端子６３に接続されている。第２のＮＭＯＳトランジスタ７１のソース端子は、接地されている。また、第２のＮＭＯＳトランジスタ７１のゲート端子は、抵抗７２を介して接地されている。
　このような構成の起動回路４１では、第２のＰＭＯＳトランジスタ６９の電圧電流特性と負荷７０のインピーダンスによって、第２のＰＭＯＳトランジスタ６９に流れる電流が決まる。第２のＰＭＯＳトランジスタ６９と第１のＰＭＯＳトランジスタ６７はカレントミラー接続になっている。そして、第２のＰＭＯＳトランジスタ６９のＷ／Ｌの値が１であるのに対して、第１のＰＭＯＳトランジスタ６７のＷ／Ｌの値は１００である。なお、ＷおよびＬは、それぞれ、チャネル幅およびチャネル長である。従って、第１のＰＭＯＳトランジスタ６７には、第２のＰＭＯＳトランジスタ６９の１００倍の電流が流れる。なお、ＷおよびＬは、それぞれ、チャネル幅およびチャネル長である。
　第１のＮＭＯＳトランジスタ６８は、ｏｎ/ｏｆｆ端子６３を介して低電圧停止回路４２から供給されるオン／オフ信号に基づいて、オン状態とオフ状態が切り替わるスイッチとして機能する。オン／オフ信号がＬｏｗ状態の場合には、第２のＮＭＯＳトランジスタ７１がオフ状態となり、第１のＮＭＯＳトランジスタ６８のゲート端子に高い電圧が入力されるので、スイッチがオン状態となる。このスイッチがオン状態になることによって、上述した電源の起動時に、起動回路４１から制御ＩＣ３１のＶＣＣ端子３５に電流が供給される。
　一方、オン／オフ信号がＨｉ状態の場合には、第２のＮＭＯＳトランジスタ７１がオン状態となり、第１のＮＭＯＳトランジスタ６８のゲート電圧がゼロになるので、スイッチがオフ状態となる。従って、ＶＨ端子６１とＶＣＣ端子６４の間の電流経路が遮断されるので、起動回路４１からＶＣＣ端子３５への電流の供給が停止する。
　なお、図２４では、半導体装置の特徴を明瞭に示すため、金属配線、層間絶縁膜およびＬＯＣＯＳ酸化膜を省略して示す。この半導体装置は、前記起動素子６５を構成する。また、図２５では、図面を見易くするため、断面を表すハッチングを省略している。
　図２４および図２５に示すように、ゲート領域１０２となるｐウェル領域が、ｐ基板１０１の表面層に選択的に形成されている。ゲート領域１０２は、チャネルが形成されるチャネル領域となる。また、ｐ基板１０１の表面層には、ドリフト領域１０３となる低濃度のｎウェル領域が、ゲート領域１０２の一部に所定の幅で入り込むように選択的に形成されている。さらに、ｐ基板１０１の表面層の、ドリフト領域１０３の入り込んだ箇所には、ソース領域１０４となる高濃度のｎウェル領域が選択的に例えば８個形成されている。
　ドレイン領域１０５となる高濃度のｎウェル領域は、ソース領域１０４と対向して、ｐ基板１０１の表面層の、ソース領域１０４から離れた箇所に選択的に形成されている。ソース領域１０４は、ドレイン領域１０５から等間隔となる円周上に形成されている。
　ドリフト領域１０３がゲート領域１０２に接する箇所には、制御電極としてゲートポリシリコン電極１０７がゲート領域１０２とドリフト領域１０３に跨がるように形成されている。ＬＯＣＯＳ酸化膜１０８、ゲートポリシリコン電極１０７、ゲート領域１０２、ソース領域１０４およびドレイン領域１０５の上には、層間絶縁膜１０９が設けられている。
　ドレイン領域１０５とゲート領域１０２またはソース領域１０４との間の領域において、層間絶縁膜１０９内には、高耐圧高抵抗素子１２１が埋め込まれている。層間絶縁膜１０９の上には、ゲート電極配線１０６となる金属配線、ドレイン電極配線１１０となる金属配線、第１のソース電極配線１１２となる金属配線、第２のソース電極配線１１３となる金属配線、第１の抵抗接続配線１２２となる金属配線、および第２の抵抗接続配線１２３となる金属配線が形成されている。
　ゲート電極配線１０６は、層間絶縁膜１０９を貫通するゲートコンタクト部１１４およびポリシリコンコンタクト部１１５を介してゲート領域１０２およびゲートポリシリコン電極１０７に電気的に接続されている。
　ドレイン電極配線１１０は、層間絶縁膜１０９を貫通するドレインコンタクト部１１６を介してドレイン領域１０５に電気的に接続されている。ドレイン領域１０５は、第１のＪＦＥＴ８１および第２のＪＦＥＴ８２に共通のドレイン領域であり、ドレイン電極配線１１０は、起動回路４１のＶＨ端子６１に接続される。
　第１のソース電極配線１１２は、７個のソース領域１０４に電気的に接続されている。第２のソース電極配線１１３は、別の１個のソース領域１０４に電気的に接続されている。
　また、特許文献２には、このスイッチング電源用ＩＣが製品（スイッチング電源）に組み込まれたときには、ＡＣ入力ラインから印加される雷サージ電圧などの過電圧からスイッチング電源用制御ＩＣを保護するために、スイッチング電源用制御ＩＣの外部にサイリスタなどを含む保護回路を接続することが記載されている。
　また、特許文献３、４には、同様に過電圧からＩＣを保護するために、スイッチング電源用制御ＩＣの内部に電圧監視機能を設けてスイッチング動作を制御する回路を内蔵することが記載されている。
　しかし、特許文献１では、ＶＨ端子にＥＳＤサージや雷サージなどの過電圧が直接印加されないように、制御ＩＣ３１の外部に過電圧抑制作用のある抵抗９１が取り付けられている。そのため、スイッチング電源装置の製作において組立工数がかかり、また、部品点数が多くなる。さらに、大型化する。
　また、特許文献２～４では、起動素子の入力端子に静電気放電(ＥＳＤ)などの過電圧が印加されないように、スイッチング電源装置の組立環境に細心の注意を払うか、もしくは、上述したように、外付け抵抗、サイリスタなどの抵抗成分を持った外部保護部品を付加して過電圧を低減する必要がある。いずれにしても、外付け部品が必要となるため、スイッチング電源装置のコストと実装面積を増大させる。
　また、特許文献４に示すように、制御ＩＣ３１の内部に電圧監視機能を設けてた場合には、スイッチング動作を制御する回路はスイッチング動作が確立した条件下で制御機能が働くため、電源システムに組み込まれる前の段階で静電気に対する耐性は無力である。同様にスタンバイ状態などのスイッチング動作が確立する以前の段階に発生した過電圧に対しては抑制機能は働かない。
特開２００８－１５３６３６号公報 特開２００６－１２１８０８号公報 特開２００３－３９１６０号公報 特開２００４－２３８９４号公報
　本発明の目的は、上記の課題を解決して、過電圧に対する抑制機能を内蔵し、高い過電圧耐量を有する半導体装置およびこれを用いたスイッチング電源用制御ＩＣおよびスイッチング電源装置を提供することである。
　上記の目的を達成するために、本発明の一態様に係る半導体装置は、半導体基板の上部に形成された接合型電界効果トランジスタと、接合型電界効果トランジスタ上に設けられた絶縁膜と、絶縁膜上に設けられ、外部から電圧が印加される中継配線と、接合型電界効果トランジスタのドレインと中継配線との間に接続され絶縁膜内に設けられた第１の抵抗素子と、を備えることを特徴としている。
　本発明によれば、ＪＦＥＴの入力端子とドレインの間に過電圧（サージ電圧）を抑制する抵抗を挿設することで、高い過電圧耐量を有する半導体装置を提供することができる。
　また、過電圧抑制用の抵抗素子を備えた半導体装置を用いることで占有面積が小さく、低コストのスイッチング電源用制御ＩＣおよびスイッチング電源装置を提供することができる。
本発明の第１の実施形態に係る半導体装置の要部構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＪＦＥＴの等価回路図である。 抵抗素子の要部構成図であり、（ａ）は円形の形状を示す上平面図、（ｂ）は渦巻き状の抵抗素子の形状を示す上面図、（ｃ）は平板状の抵抗素子の形状を示す上面図である。 図１（ａ）を簡略化して示す要部平面図である。 図１（ａ）の半導体装置の１層目の電極の要部平面図である。 図１（ａ）の半導体装置の２層目の電極の要部平面図である。 （ａ）は図４のＡ－Ａ線に沿った断面構造を示す要部断面図、（ｂ）は図４のＢ－Ｂ線に沿った断面構造を示す要部断面図である。 図１（ａ）の半導体装置を用いた起動回路の要部回路図である。 図１（ａ）の半導体装置のＪＦＥＴについて、ソース電流Ｉｓ、コンデンサ電圧Ｖｃとソース電圧Ｖｓの関係を示す図である。 本発明の第２の実施形態に係る半導体装置の要部平面図である。 図９を簡略化して示す要部平面図である。 図９の半導体装置の１層目の電極の要部平面図である。 図９の半導体装置の２層目の電極の要部平面図である。 図９の半導体装置の要部断面図であり、（ａ）は図１１のＡ－Ａ線に沿った断面構造を示す要部断面図、（ｂ）は図１１のＢ－Ｂ線に沿った断面構造を示す要部断面図である。 図９の半導体装置の変形例を示す要部断面図であり、（ａ）は図１１のＡ－Ａ線と同一位置での断面構造を示す要部断面図、（ｂ）は図１１のＢ－Ｂ線と同一位置での断面構造を示す要部断面図である。 図９の半導体装置を用いた起動回路の要部回路図である。 本発明の第３の実施形態に係る半導体装置の要部構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＣ－Ｃ線に沿った断面構造を示す要部断面図である。 本発明の第４の実施形態に係る半導体装置の要部平面図である。 図１７のＡ－Ａ線に沿った断面構造を示す要部断面図である。 図１６の半導体装置を用いた起動回路の要部回路図である。 本発明の第５の実施形態に係る半導体装置の要部構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＣ－Ｃ線に沿った断面構造を示す要部断面図である。 本発明の第４の実施形態に係るスイッチング電源装置の要部回路図である。 従来のスイッチング電源装置の構成を示す回路図である。 図２２のスイッチング電源装置に搭載された起動回路の構成を示す回路図である。 図２３の起動回路４１を構成するＪＦＥＴの要部平面図である。 図２４の要部断面図であり、（ａ）は図２４のＸ－Ｘ線に沿った断面構造を示す要部断面図、（ｂ）は図２４のＹ－Ｙ線に沿った断面構造を示す要部断面図、（ｃ）は図２４のＺ－Ｚ線に沿った断面構造を示す要部断面図である。
　以下、本発明の実施形態に係る半導体装置、それを用いたスイッチング電源用制御ＩＣおよびスイッチング電源装置を、図面を参照して詳細に説明する。
　以下の第１～第６の実施形態の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明するが、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。
　なお、第１～第６の実施形態で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、第１～第６の実施形態の記載に限定されるものではない。
　（第１の実施形態）
　図１には本発明の第１の実施形態に係る半導体装置１００を構成する抵抗素子１２１ｂとＪＦＥＴ８１，８２が示されており、上部に形成される電極は図示していない。
　また、図１（ｂ）において、このＪＦＥＴ８１，８２はドレインＤが共通でソースＳが２つに分割されている。そのため、等価回路としては矢印の右に示すように、２つのＪＦＥＴ８１，８２で示すことにする。ＪＦＥＴ８１，８２は、ノーマリオン型の接合型電界効果トランジスタである。
　図２に示すように、抵抗素子１２１ｂは、ドレイン領域１０５上からドリフト領域１０３のドレイン領域１０５の近傍上に亘って形成されているが、ドレイン領域１０５上のみに形成することもできる。
　図１乃至図６において、ｊ，ｋ，ｅ，ｆ，ｇはコンタクトホールの位置を示し、符号１２６，１２６ａ，１１７，１１８はコンタクトホールもしくはコンタクト部（コンタクトホールで接続する部位）を示す。ｊ，ｋ，ｇと符号１２６，１２６ａ，１１８はそれぞれ対応し、ｅ，ｆは２箇所ある符号１１７にそれぞれ対応している。符号１１７はソース領域１０４に接続するコンタクトホールもしくはコンタクト部であり、ＪＦＥＴ８１に対応する位置がｅであり、ＪＦＥＴ８２に対応する位置がｆである。符号１１８はゲート領域１０２に接続するコンタクトホールもしくはコンタクト部である。
　図６に示すように、本発明の第１の実施形態に係る半導体装置１００において、抵抗素子１２１ｂは、主に第２導電型（ｎ型）のドレイン領域１０５上の層間絶縁膜１０９の内部に形成される。この抵抗素子１２１ｂは例えば数十Ω～２００Ω程度で形成される。ＪＦＥＴはＪＦＥＴ８１とＪＦＥＴ８２で構成され、図には各部の電極と接続するコンタクト部の位置も示した。
　図３に示すように、第２導電型（ｎ型）のソース領域１０４は８箇所あり、そのうちの７箇所がＪＦＥＴ８１のソース領域であり、１箇所がＪＦＥＴ８２のソース領域である。
　図４に示すように、一層目の金属電極のうち、第１および第２のソース電極配線１１２，１１３をゲート電極配線１０６が取り巻き、中央部のドレイン領域１０５上にドレイン電極配線１１０が配置されている。また、抵抗素子１２１ｂと接続する電極も配置されている。これらの電極はｊ，ｋに対応するコンタクト部１２６，１１０ａを介して各部位に接続する。
　図５に示すように、二層目の金属電極（配線５０３，５０４）は一層目の金属電極（ゲート電極配線１０６，ドレイン電極配線１１０，中継配線１１０ａ）上に形成された二層目の層間絶縁膜を介して形成され、コンタクト部を介して一層目の電極と接続する。
　図６のドレイン領域１０５の中心を右端とした断面図に示すように、各部位（ゲート領域１０２，ソース領域１０４，ドレイン領域１０５）と各金属電極（ゲート電極配線１０６，ドレイン電極配線１１０，第２のソース電極配線１１３）はコンタクト部（１１８，１１７，１２８）を介して接続する。図６（ａ），（ｂ）では、図面を見易くするため、断面を表すハッチングを省略している。
　図６の右端に示したドレイン領域１０５は、図１ではｐ基板１０１の表面層のドリフト領域１０３の中心部分にドリフト領域１０３と接するように配置されている。ドリフト領域１０３上には、図６に示すように、厚さ６０００Å程度のＬＯＣＯＳ酸化膜１０８が形成されている。ＬＯＣＯＳ酸化膜１０８、ゲート領域１０２およびドレイン領域１０５の上には、層間絶縁膜１０９が設けられている。
　なお、ドレイン領域１０５は形成しなくてもよい。この場合、ドリフト領域１０３がドレイン電極配線１１０と接続される。
　図７に示すように、起動回路４１ａは、同一半導体基板に起動素子６５ａと抵抗９１ａおよび起動後段回路６５ｂが集積されている。抵抗９１ａは、半導体装置１００では抵抗素子１２１ｂで示している。
　ＶＨ端子６１は抵抗９１ａを介して、ＪＦＥＴ８１，８２に接続する。また、ＪＦＥＴ８１，８２の２つのソースは起動後段回路６５ｂに接続する。ＪＦＥＴ８２のソースは抵抗６６を介してＮＭＯＳトランジスタ６８のゲートに接続し、ＪＦＥＴ８１のソースはＰＭＯＳトランジスタ６７を介してＮＭＯＳトランジスタ６８のドレインに接続する。
　つぎに、図１～図６を用いて、本発明の第１の実施形態に係る半導体装置１００のＪＦＥＴ８１，８２と抵抗素子１２１ｂについて説明する。
　図６に示すように、第１導電型（ｐ型）のゲート領域１０２が、ｐ基板（第１導電型の（ｐ型）半導体基板）１０１の表面層に選択的に形成されている。また、ｐ基板１０１の表面層には、第２導電型（ｎ型）のドレイン領域１０５に比べて低不純物濃度のｎウェル領域からなる第２導電型（ｎ型）のドリフト領域１０３が形成されている。ドリフト領域１０３の表面層には第１導電型（ｐ型）のゲート領域１０２と接するように形成されたゲート領域１０２ａを備えている。ゲート領域１０２ａは、ドリフト領域１０３の縦方向からの空乏化を促進するための領域である。このゲート領域１０２ａは必要に応じて設けることができる。
　ドレイン領域１０５上の層間絶縁膜１０９内には、図１の中心に示したようなリング状の抵抗素子１２１ｂが埋め込まれている。図６に示す抵抗素子１２１ｂと厚さが６０００Å程度のＬＯＣＯＳ酸化膜１０８との間の層間絶縁膜１０９の厚さは２０００Åとした。抵抗素子１２１ｂは、ポリシリコンやクロム・シリコン（ＣｒＳｉ）合金等の薄膜抵抗でできており、図１および図２（ａ）に示すように平面形状が円形に形成されている。勿論、図２（ｂ）や図２（ｃ）のように抵抗素子１２１ｂは渦巻き状や平板状に形成されても構わない。
　層間絶縁膜１０９の上には、ゲート電極配線１０６、第１および第２のソース電極配線１１２，１１３、中継配線１１０ａおよびドレイン電極配線１１０等の金属配線が形成されている。
　図６（ａ）に示すゲート電極配線１０６は、図６（ｂ）に示したソース領域１０４およびドリフト領域１０３を取り囲むように、ゲート領域１０２の上に形成されている（図４の周辺部に示したゲート電極配線１０６参照）。ゲート電極配線１０６は、層間絶縁膜１０９を貫通するコンタクトホール１１８を介してゲート領域１０２に電気的に接続されている。ゲート電極配線１０６は、接地される。
　図６（ａ）に示すように、ゲート電極配線１０６は、層間絶縁膜１０９上まで張り出すように形成されている。これにより、ドリフト領域１０３とゲート領域１０２の境界部分で発生する電界強度が緩和され、半導体装置１００の耐圧をより高くすることができる。さらにゲート電極配線１０６の先端部と層間絶縁膜１０９に埋め込まれた、例えば、ポリシリコンで形成されたフィールドプレート１０６ａを接続することで、さらに耐圧を高める効果が発揮される。
　ドレイン電極配線１１０は、層間絶縁膜１０９を貫通するコンタクト部（コンタクトホール）１２８を介してドレイン領域１０５に電気的に接続されている。ドレイン電極配線１１０は、コンタクト部１２６、抵抗素子１２１ｂ，コンタクト部１２６ａ，中継配線１１０ａ，ビア部５０２を経由してパッド５０４に電気的に接続する。
　ゲート電極配線１０６，中継配線１１０ａおよびドレイン電極配線１１０上には第２の層間絶縁膜５０１が形成される。ゲート電極配線１０６および中継配線１１０ａはビア部５０２を介してそれぞれ配線５０３，パッド５０４に接続する。ゲート電極配線１０６は、接地される。また、第１，第２のソース電極配線１１２，１１３は配線５０５（Ｓ１，Ｓ２）を介して起動回路４１ａの起動後段回路６５ｂに接続し、起動後段回路６５ｂのＮＭＯＳトランジスタ６８のソースはＶＣＣ端子６４に接続される。
　本発明の第１の実施形態に係る半導体装置１００では、高耐圧化のための構造をゲート領域１０２とドリフト領域１０３の接合が担当し、大電流のための構造をソース領域１０４が担当するように役割分担しているので、高耐圧化と低オン抵抗化を両立することができる。ドレイン領域１０５に電圧が印加されるとドレイン電流が放射状に流れる。ソース領域１０４が正電位にバイアスされ、この電位が上昇してある電位になるとドリフト領域１０３が空乏層によりカットオフされ、ドレイン電流が遮断される。本発明の第１の実施形態に係る半導体装置１００では、ドレイン－ソース間は、主にゲート領域１０２とドリフト領域１０３の接合により、例えば５００Ｖ以上の耐圧を持つように設計される。以下に説明する第２～第６の実施形態に係る半導体装置も同様である。
　図８を用いて、前記の図７の起動素子６５ａの動作を説明する。ゲートであるゲート領域１０２は接地される。ＶＨ端子６１から９１ａを経由してＪＦＥＴ８１，８２のドレイン領域１０５（Ｄ）に電圧が印加されると、ドリフト領域１０３およびソース領域１０４内に空乏層が広がる。ソース領域１０４は不純物濃度がドリフト領域１０３より高いので、ドリフト領域に比べて空乏化の程度は小さい。そのため、Ｖｓ＝０Ｖで大きなドレイン電流Ｉｄ（＝Ｉｏ）が流れる。このドレイン電流Ｉｄはソース領域１０４（Ｓ１，Ｓ２）を経由しＶＣＣ端子６４から流出し、後述する図２１に示すコンデンサ１８を充電する。コンデンサ１８の電圧が充電により上昇するとソース電圧Ｖｓも上昇する。ソース電圧Ｖｓが上昇するとゲート領域１０２とソース領域１０４のｐｎ接合の逆バイアスが大きくなり、ドリフト領域１０３で空乏化が強まりドレイン電流Ｉｄが低下する。コンデンサ１８が規定の電圧になったところで、ＪＦＥＴ８１に直列に接続しているＮＭＯＳトランジスタ６８がオフして、ドレイン電流Ｉｄは停止する。コンデンサ１８が規定の電圧になった時点で、起動回路４１ａの働きは停止し、後述する図２１で示す、半導体装置１００を集積した制御ＩＣ３１ａは補助コイル７から整流ダイオード１７を介して供給される電流で充電されたコンデンサ１８の電圧を電源にして各回路は動作する。
　つぎに、過電圧が図７に示すＶＨ端子６１に印加された場合を説明する。過電圧がＶＨ端子６１に印加されると、起動回路４１ａのＶＨ端子６１にボンディングワイヤを介して接続されているパッド５０４から、ビア部５０２と中継配線１１０ａおよびコンタクト部１２６ａを経由して抵抗素子１２１ｂに過電流が流れる。抵抗素子１２１ｂに流れた過電流は電位降下しながらコンタクト部１２６からドレイン電極配線１１０を通り、コンタクト部１２８を介してドレイン領域１０５に流入する。このようにドレイン領域１０５には、常に抵抗素子１２１ｂを通して過電圧が印加されるため、直接過電圧がドレイン領域１０５に印加される場合よりも抵抗素子１２１ｂによって低下した（抑制された）電圧が印加されるため、本発明の第１の実施形態に係る半導体装置１００の過電圧耐量が向上する。
　過電圧の抑制（サージ保護）に必要な抵抗値は数十Ω～２００Ω程度であり、起動素子６５ａのドレイン領域１０５上に配置されるので、高電圧印加時の起動素子６５ａの電位分布を大きく乱すまでは至らない。
　以上説明したように、本発明の第１の実施形態に係る半導体装置１００は、過電圧を抑制する抵抗素子１２１ｂを内蔵することができる。その結果、本発明の第１の実施形態に係る半導体装置１００を用いた制御ＩＣ３１ａは外付けする部品の数が減るので、スイッチング電源用制御ＩＣおよびスイッチング電源装置として部品コストや組み立てコストの低減と、小型化を図ることができる。
　それに加えて、制御ＩＣ３１ａ自体の静電気に対する過電圧耐量を向上させることができる。
　（第２の実施形態）
　図９は、本発明の第２の実施形態に係る半導体装置２００の要部平面図である。図９には本発明の第２の実施形態に係る半導体装置２００を構成する高耐圧高抵抗素子１２１ａ、抵抗素子１２１ｂおよびＪＦＥＴ８１，８２が示されており、上部に形成される電極は図示していない。また、図９において、ａ，ｂ，ｃ，ｄ，ｅ，ｆ、ｇはコンタクトホールの位置を示し、符号１２６，１２６ａ，１２５，１２４，１１７，１１８はコンタクトホールもしくはコンタクト部（コンタクトホールで接続する部位）を示す。ａ，ｂ，ｃ，ｄ，ｇは１２６，１２６ａ，１２５，１２４．１１８にそれぞれ対応している。ｅ，ｆは２箇所ある１１７にそれぞれ対応している。１１７はソース領域１０４に接続するコンタクトホールもしくはコンタクト部であり、ＪＦＥＴ８１に対応する位置がｅであり、ＪＦＥＴ８２に対応する位置がｆである。
　高耐圧高抵抗素子１２１ａおよび抵抗素子（第１の抵抗素子）１２１ｂは一体に形成されており、平面形状は渦巻き状をしている。高耐圧高抵抗素子１２１ａは、抵抗分圧回路を構成し、図１５に示す抵抗（第２の抵抗素子）７３と抵抗（第３の抵抗素子）７４で構成される。ＶＨ端子６１に５００Ｖの電圧が印加される場合、抵抗７３はＶＨ端子６１に直接接続されるため５００Ｖの耐圧を有する必要があるが、抵抗７４は５Ｖ程度電圧が印加される程度である。抵抗７３の抵抗値は、特に限定しないが、１ＭΩ以上であり、その抵抗値の上限は特にないが、ＩＣ内に作成可能な抵抗値の上限以下である。例えば、１０ＭΩ程度以下である。抵抗素子１２１ｂは、数十Ω～２００Ω程度の抵抗値で形成され、図１５では、抵抗９１ａで示す。
　図１５は、本発明の第２の実施形態に係る半導体装置２００を用いた起動回路４１ａの要部回路図である。
　図９に示すように、高耐圧高抵抗素子１２１ａは、主にＪＦＥＴの第２導電型（ｎ型）のドリフト領域上の層間絶縁膜１０９の内部に形成される。ＪＦＥＴはＪＦＥＴ８１とＪＦＥＴ８２で構成され、図には各部の電極と接続するコンタクトホールの位置（ａ～ｇ）も示した。
　図１０に示すように、ＪＦＥＴの第２導電型（ｎ型）のソース領域１０４は８箇所あり、そのうちの７箇所がＪＦＥＴ８１のソース領域であり、１箇所がＪＦＥＴ８２のソース領域である。
　図１１に示すように、一層目の金属電極のうち、第１および第２のソース電極配線１１２，１１３をゲート電極配線１０６が取り巻き、中央部のドレイン領域１０５上にドレイン電極配線１１０が配置されている。また、高耐圧高抵抗素子１２１ａと接続する電極も配置されている。これらの電極はコンタクト部を介して各部位に接続する。
　図１２に示すように、二層目の金属電極は一層目の金属電極上に形成された二層目の層間絶縁膜を介して形成され、コンタクト部を介して一層目の電極と接続する。
　図１３に示すように、各部位と各金属電極はコンタクト部を介して接続する。図１３（ａ），（ｂ）では、図面を見易くするため、断面を表すハッチングを省略している。
　図１５に示すように、ＶＨ端子６１は抵抗９１ａを介して、ＪＦＥＴ８１，８２に接続する。また高耐圧高抵抗素子１２１ａを構成する抵抗７３の一端は直接ＶＨ端子に接続する。ＪＦＥＴ８１，８２の２つのソースは図７に示した起動回路４１ａと同じように接続する。
　つぎに、図９～図１３を用いて、本発明の第２の実施形態に係る半導体装置のＪＦＥＴ８１，８２、高耐圧高抵抗素子１２１ａおよび抵抗素子１２１ｂについて説明する。
　ＪＦＥＴ８１，８２は第１の実施形態に係る半導体装置１００と同様である。以下、本発明の第２の実施形態に係る半導体装置２００と、本発明の第１の実施形態に係る半導体装置１００との異なる点について説明する。
　第２導電型（ｎ型）のドリフト領域１０３上と第２の導電型（ｎ型）のドレイン領域１０５上の層間絶縁膜１０９内には、渦巻き状の抵抗である高耐圧高抵抗素子（第２の抵抗素子および第３の抵抗素子）１２１ａおよび抵抗素子（第１の抵抗素子）１２１ｂが埋め込まれている。抵抗素子１２１ｂが渦巻きの内側に形成され、その外側に連続して高耐圧高抵抗素子１２１ａが形成されている。高耐圧高抵抗素子１２１ａと厚さ６０００Å程度のＬＯＣＯＳ酸化膜１０８との間の層間絶縁膜１０９の厚さは２０００Åとした。高耐圧高抵抗素子１２１ａおよび抵抗素子１２１ｂは、ポリシリコンやＣｒＳｉ等の薄膜抵抗でできており、平面形状が渦巻き状をなすように形成されている。
　また、ゲート電極配線１０６は、高耐圧高抵抗素子１２１ａの上まで張り出すように形成されている。これにより、ドリフト領域１０３と第１導電型（ｐ型）のゲート領域１０２の境界部分で発生する電界強度が緩和され、本発明の第２の実施形態に係る半導体装置２００では耐圧をより高くすることができる。
　ドレイン電極配線１１０は、コンタクト部１２６、抵抗素子１２１ｂ、コンタクト部１２６ａ、中継配線１１０ａおよびビア部５０２を経由してパッド５０４に接続する。
　高耐圧高抵抗素子１２１ａの外側の終端は、層間絶縁膜１０９に設けられたコンタクト部１２４を介してゲート電極配線１０６に電気的に接続されている。高耐圧高抵抗素子１２１ａにおいて、その外側の終端よりも手前側（内側）の部分は、層間絶縁膜１０９に設けられたコンタクト部１２５を介してＢＯ端子６２に接続される中間タップ配線１１１に電気的に接続されている。高耐圧高抵抗素子１２１ａの最も内側の輪の部分は、層間絶縁膜１０９に設けられたコンタクト部１２６ａを介して中継配線１１０ａに電気的に接続されている。
　従って、コンタクト部１２６からコンタクト部１２６ａまでが、ＶＨ端子６１に接続される抵抗素子（第１の抵抗素子）１２１ｂである。また、高耐圧高抵抗素子１２１ａにおいて、コンタクト部１２６ａからコンタクト部１２５までが抵抗（第２の抵抗素子）７３であり、コンタクト部１２５からコンタクト部１２４までが抵抗（第３の抵抗素子）７４である。
　本発明の第２の実施形態に係る半導体装置２００では、本発明の第１の実施形態に係る半導体装置１００に示すゲート領域１０２ａが形成されていないが形成することもできる。
　なお、前記したように、抵抗７４は５Ｖ程度電圧が印加される程度である。よって、抵抗７４は、半導体基板上に数百Å程度の厚さの層間絶縁膜を形成した上に形成することができ、一般的な薄膜抵抗を形成するプロセスにより形成することができる。よって、図１４に示すように、高耐圧高抵抗素子１２１ａとして、図１５に示す抵抗７３のみを設けてもよい。この場合、図１５で示す抵抗７４は、同一半導体基板内の半導体装置２００とは異なる領域（ゲート領域１０２よりも外側の領域）の半導体基板上に設けた絶縁膜内に設け、中間タップ配線１１１とグランドとの間に接続することができる。また、中間タップ配線１１１と抵抗７４の間にスイッチを設けることもできる。このスイッチは、抵抗分圧での消費電流を抑制するためのスイッチであり、横型の高耐圧ＭＯＳＦＥＴなどで構成することができる。
　５００Ｖの耐圧の高耐圧高抵抗素子を、半導体装置２００のように起動素子６５ａの上に形成せずに半導体基板上のＬＯＣＯＳ酸化膜上に形成しようとすると、ＬＯＣＯＳ酸化膜にかけられる電界強度を３ＭＶ／ｃｍとすると１．７μｍの厚さが必要となる。このような厚いＬＯＣＯＳ酸化膜を形成するには時間を要する。
　尚、図１５の起動素子６５ａの動作は、図７と同様であるので説明は省略する。
　以上説明したように、本発明の第２の実施形態に係る半導体装置２００は、ＪＦＥＴ８１，８２と同一半導体基板内に過電圧抑制用の抵抗９１ａが集積されているので、本発明の第１の実施形態に係る半導体装置１００と同様の効果を奏する。
　（第３の実施形態）
　本発明の第３の実施形態に係る半導体装置３００について、図１６を用いて説明する。前記したＪＦＥＴ８１，８２の代わりに別の構成のＪＦＥＴ６１０を用いることもできる。ＪＦＥＴ６１０，６１１はゲート領域７０５とｐ基板７０１から伸びる空乏層は縦方向に伸びてピンチオフする。
　図１６（ａ）では、便宜上電極については、ソース電極のみを点線で記載している。図１６（ｂ）では第１のソース電極配線７１１と第２のソース電極配線７１２の２つが形成されており、第１のソース電極配線７１１側がＪＦＥＴ６１０であり図９のＪＦＥＴ８１に対応し、第２のソース電極配線７１２側がＪＦＥＴ６１１であり図９のＪＦＥＴ８２に対応する。このＪＦＥＴ６１０，６１１は、ｐ基板７０１の表面層に配置される第２の導電型（ｎ型）のドリフト領域７０２となるｎウェル領域と、ｎウェル領域の表面層に配置される第２導電型（ｎ型）のドレイン領域７０３となるｎ領域、ドレイン領域７０３の周りにドリフト領域７０２から離れて配置される第２導電型（ｎ型）のソース領域７０４となるｎ領域、ドレイン領域７０３とソース領域７０４との間に配置される第１導電型（ｐ型）のゲート領域７０５となるｐ領域とを備える。また、ゲート領域７０５は、ドレイン領域７０３と離れて配置される。また、ドリフト領域７０２上にＬＯＣＯＳ酸化膜１０８が配置され、ＬＯＣＯＳ酸化膜１０８上の層間絶縁膜１０９内には高耐圧高抵抗素子２１２ａおよび抵抗素子２１２ｂが配置される。前記のドレイン領域７０３とソース領域７０４はｐ基板７０１とドリフト領域７０２のｐｎ接合から離れて形成されているが、接して形成されても構わない。また、ソース領域７０４は平面形状が環状の１つの領域で形成されているが、円周方向に複数の領域に分かれて形成しても良い。
　このＪＦＥＴ６１０，６１１では、ｐ基板７０１からドリフト領域７０２へ伸びる空乏層７０６ａとゲート領域７０５から基板７０１方向に向かってドリフト領域７０２に伸びる空乏層７０６ｂをピンチオフさせて（つなげて）、電流を制御する構成となっている。この場合も回路構成は実施例２と同じである。図中の符号のＳはソース、Ｇはゲート、Ｄはドレインを示す。
　このような構成においても、本発明の第３の実施形態に係る半導体装置３００は抵抗素子２１２ｂを備えることができるため、本発明の第３実施形態に係る半導体装置３００は、本発明の第２の実施形態に係る半導体装置２００と同様の効果を奏することができる。
　（第４の実施形態）
　本発明の第４の実施形態に係る半導体装置４００について、図１７～図１９を用いて説明する。
　本発明の第４の実施形態に係る半導体装置４００と本発明の第２の実施形態に係る半導体装置２００との違いは、図１２のドレイン電極配線１１０を第２導電型（ｎ型）のドレイン領域１０５にコンタクト部１２８を介して接続するドレイン電極配線１１０と抵抗素子１２１ｂの内側の端部にコンタクト部１２７を介して接続する配線１１０ｂとに分ける点と、中継配線１１０ａとドレイン電極配線１１０を点線で示す配線５０６で接続した点である。配線５０６は、二層目の配線層であり、パッド５０４と同時に形成される。
　本発明の第４の実施形態に係る半導体装置４００では、形成されていないが、本発明の第１の実施形態に係る半導体装置１００に示すゲート領域１０２ａを形成することもできる。
　この接続によって、抵抗分圧回路を構成する抵抗７３，７４とＶＨ端子６１の間に過電圧抑制用の抵抗１２１ｂが挿設される。これによって、本発明の第４の実施形態に係る半導体装置４００は、ＪＦＥＴ８１，８２ばかりでなく抵抗７３，７４に接続するＢＯコンパレータ４４も過電圧から保護することができる。
　（第５の実施形態）
　本発明の第５の実施形態に係る半導体装置５００について、図２０を用いて説明する。
　本発明の第５の実施形態に係る半導体装置５００と、本発明の第３の実施形態に係る半導体装置３００との違いは、高耐圧高抵抗素子２１２ａと抵抗素子２１２ｂを別々に形成している点である。抵抗素子２１２ｂは、第２導電型（ｎ型）のドレイン領域７０３に囲まれた領域の層間絶縁膜１０９内に形成されている。これにより、起動回路は図１９に示す起動回路４１ｂと同様にＶＨ端子６１と抵抗素子２１２ｂの一端とを接続し、抵抗素子２１２ｂの他端がＪＦＥＴ６１０，６１１のドレイン領域および高耐圧高抵抗素子２１２ａの高電位側と接続する。高耐圧高抵抗素子２１２ａの平面形状は図１６と同様に渦巻き状であるが、抵抗素子２１２ｂの平面形状は環状に形成されている。これは、図２（ａ）と同様である。
　このような構成においても、本発明の第５の実施形態に係る半導体装置５００は、本発明の第４の実施形態に係る半導体装置４００と同様の効果を奏することができる。
　なお、抵抗素子２１２ｂの平面形状は、図２のように渦巻き状としても平板状としてもよい。また、ドレイン領域７０３の平面形状が環状に形成されているが、これに限らず、本発明の実施形態１に係る半導体装置と同様に形成してもよい。この場合、コンタクト１２８の内側の層間絶縁膜１０９内に抵抗素子２１２ｂを形成する。
　また、実施例１においても、コンタクト１２８の内側の層間絶縁膜１０９内に抵抗素子１２１ｂを形成することができる。
　（第６の実施形態）
　本発明の第６の実施形態に係るスイッチング電源装置について、図２２を用いて説明する。
　本発明の第６の実施形態に係るスイッチング電源装置６００と、図２２のスイッチング電源装置７００との違いは、図２２の過電圧抑制用の抵抗９１を起動回路４１ａ，４１ｂ，４１ｃ内に９１ａとして取り込んだ点である。
　抵抗９１ｂを備えた起動回路４１ａ，４１ｂ，４１ｃとすることで、本発明の第６の実施形態に係るスイッチング電源装置６００は、組立工数の低減と、小型化を図ることができる。また、起動回路４１ｂを備えたスイッチング電源装置６００の場合は、ＢＯコンパレータ４４を過電圧から保護することができる。
　制御ＩＣ３１ａは、例えば５００Ｖ程度の電圧が入力されるＶＨ端子（高耐圧入力端子）３２、スイッチング電源装置７００の出力電圧に基づく信号を入力するフィードバック入力端子（以下、ＦＢ端子とする）３３、電流センス入力端子（以下、ＩＳ端子とする）３４、制御ＩＣ３１ａの電源電圧端子（以下、ＶＣＣ端子とする）３５、ＭＯＳＦＥＴ１９のゲート駆動端子（以下、ＯＵＴ端子とする）３６、および接地端子（以下、ＧＮＤ端子とする）３７を有する。ＧＮＤ端子３７は、接地されている。
　ＡＣ入力は、ＡＣ入力端子１を介して整流器２に供給される。整流器２は、ＡＣ入力を全波整流する。電源コンデンサ３は、整流器２の出力端子に並列に接続されており、整流器２から出力される直流電圧により充電される。充電された電源コンデンサ３は、トランス５の一次コイル６に直流電圧を供給する直流電源となる。
　一次コイル６は、電源コンデンサ３と、スイッチング素子として機能するＭＯＳＦＥＴ１９のドレイン端子との間に接続されている。ＭＯＳＦＥＴ１９のソース端子は、制御ＩＣ３１のＩＳ端子３４と、抵抗２０の一端に接続されている。抵抗２０の他端は、接地されている。この抵抗２０により、ＭＯＳＦＥＴ１９を流れる電流が電圧に変換され、その電圧がＩＳ端子３４に印加される。ＭＯＳＦＥＴ１９のゲート端子は、制御ＩＣ３１ａのＯＵＴ端子３６に接続されている。
　トランス５の補助コイル７の一端は、整流ダイオード１７のアノード端子に接続されている。補助コイル７の他端は、接地されている。補助コイル７には、ＭＯＳＦＥＴ１９のスイッチング動作により誘起された電流が流れる。整流ダイオード１７は、補助コイル７を流れる電流を整流し、そのカソード端子に接続されたコンデンサ１８を充電する。コンデンサ１８は、制御ＩＣ３１ａのＶＣＣ端子３５に接続されており、ＭＯＳＦＥＴ１９のスイッチング動作を継続させるための直流電源となる。
　トランス５の二次コイル８には、ＭＯＳＦＥＴ１９のスイッチング動作により、電源コンデンサ３の電圧に基づいた電圧が誘起される。二次コイル８の一端は、整流ダイオード９のアノード端子に接続されている。整流ダイオード９のカソード端子および二次コイル８の他端は、ＤＣ出力端子１２に接続されている。また、整流ダイオード９のカソード端子と二次コイル８の他端との間には、平滑コンデンサ１０が接続されている。整流ダイオード９は、二次コイル８を流れる電流を整流し、平滑コンデンサ１０を充電する。充電された平滑コンデンサ１０は、ＤＣ出力端子１２に接続される図示しない負荷に、所望の直流電圧値になるように制御された直流出力（ＤＣ出力）を供給する。
　また、整流ダイオード９のカソード端子とＤＣ出力端子１２の接続ノードには、２つの抵抗１５，１６からなる直列抵抗回路と、抵抗１１の一端が接続されている。抵抗１１の他端は、フォトカプラを構成するフォトダイオード１３のアノード端子に接続されている。フォトダイオード１３のカソード端子は、シャントレギュレータ１４のカソード端子に接続されている。シャントレギュレータ１４のアノード端子は、接地されている。これら抵抗１１，１５，１６、フォトダイオード１３およびシャントレギュレータ１４は、平滑コンデンサ１０の両端の直流出力電圧を検出し、この直流出力電圧を調整する電圧検出・フィードバック回路を構成している。
　フォトダイオード１３からは、シャントレギュレータ１４での設定値に基づいて平滑コンデンサ１０の両端の直流出力電圧を所定の直流電圧値に調整するように、光信号が出力される。その光信号は、フォトダイオード１３とともにフォトカプラを構成するフォトトランジスタ２２により受信され、制御ＩＣ３１ａへのフィードバック信号となる。フォトトランジスタ２２は、制御ＩＣ３１ａのＦＢ端子３３に接続されており、フィードバック信号は、このＦＢ端子３３に入力される。また、フォトトランジスタ２２には、コンデンサ２１が接続されている。このコンデンサ２１は、フィードバック信号に対するノイズフィルタとなる。
　制御ＩＣ３１ａは、起動回路４１ａまたは起動回路４１ｂまたは起動回路４１ｃ、低電圧停止回路（ＵＶＬＯ：Ｕｎｄｅｒ－Ｖｏｌｔａｇｅ－Ｌｏｃｋ－Ｏｕｔ）４２、レギュレータ４３、ＢＯコンパレータ４４、発振器４５、ドライバ回路４６、出力アンプ４７、パルス幅変調コンパレータ（以下、ＰＷＭコンパレータとする）４８、ラッチ回路４９および基準電源５０を備えている。
　起動回路４１ａ，４１ｂ，４１ｃは、ＶＨ端子３２、ＶＣＣ端子３５、およびＢＯコンパレータ４４の非反転入力端子に接続されている。起動回路４１ａ，４１ｂ，４１ｃは、電源の起動時に、ＶＣＣ端子３５に電流を供給する。
　低電圧停止回路４２は、ＶＣＣ端子３５および起動回路４１ａ，４１ｂ，４１ｃに接続されている。低電圧停止回路４２は、起動回路４１ａ，４１ｂ，４１ｃから供給される電流によりＶＣＣ端子３５の電圧が制御ＩＣ３１ａの動作に必要な電圧まで上昇すると、起動回路４１ａ，４１ｂ，４１ｃからＶＣＣ端子３５への電流の供給を停止させる。その後のＶＣＣ端子３５への電流供給は、補助コイル７から行われる。レギュレータ４３は、ＶＣＣ端子３５に接続されており、ＶＣＣ端子３５の電圧に基づいて、制御ＩＣ３１の各部の動作に必要な基準電圧を生成する。電源が起動した後、制御ＩＣ３１は、レギュレータ４３から出力される基準電圧により駆動される。
　ＰＷＭコンパレータ４８の反転入力端子および非反転入力端子は、それぞれ、ＩＳ端子３４およびＦＢ端子３３に接続されている。ＰＷＭコンパレータ４８は、反転入力端子の電圧と非反転入力端子の電圧の大小関係により、出力を反転させる。ＰＷＭコンパレータ４８の出力は、ドライバ回路４６に入力される。
　ドライバ回路４６には、発振器４５が接続されており、発振器４５から発振信号が入力される。発振器４５からドライバ回路４６にターンオン信号が入力され、かつＰＷＭコンパレータ４８の非反転入力端子の電圧（すなわち、ＦＢ端子３３の電圧）が反転入力端子の電圧（すなわち、ＩＳ端子３４の電圧）よりも大きいときに、ドライバ回路４６の出力信号は、Ｈｉ状態になる。出力アンプ４７は、ドライバ回路４６から出力されるＨｉ状態の信号を増幅し、ＯＵＴ端子３６を介してＭＯＳＦＥＴ１９のゲートを駆動する。
　一方、ＰＷＭコンパレータ４８の反転入力端子の電圧が非反転入力端子の電圧よりも大きくなると、ＰＷＭコンパレータ４８が反転し、ドライバ回路４６の出力信号は、Ｌｏｗ状態になる。出力アンプ４７は、ドライバ回路４６から出力されるＬｏｗ状態の信号を増幅し、ＯＵＴ端子３６を介してＭＯＳＦＥＴ１９のゲートに供給する。従って、ＭＯＳＦＥＴ１９はオフ状態となり、ＭＯＳＦＥＴ１９に電流が流れなくなる。このように、２次側の出力電圧に応じてＰＷＭコンパレータ４８のスレッシュレベルを変化させて、ＭＯＳＦＥＴ１９のオン期間を可変制御することにより、２次側の出力電圧が安定化する。
　また、ＢＯコンパレータ４４の反転入力端子は、基準電源５０に接続されている。ＢＯコンパレータ４４は、非反転入力端子の電圧と反転入力端子の電圧の大小関係により、出力を反転させる。ＢＯコンパレータ４４には、後述するように、起動回路４１ａ，４１ｂ，４１ｃ内の抵抗で抵抗分圧された低い電圧の信号が入力されるので、ＢＯコンパレータ４４を低耐圧ＭＯＳにより構成することができる。ＢＯコンパレータ４４の出力は、ドライバ回路４６に入力される。
　ドライバ回路４６からＨｉ状態の信号が出力されている状態で、ＢＯコンパレータ４４の非反転入力端子の電圧が反転入力端子の電圧よりも大きいときには、ドライバ回路４６の出力信号は、Ｈｉ状態のままである。ＡＣ入力からの電圧供給がなくなり、一次側の入力電圧が低下すると、ＢＯコンパレータ４４の非反転入力端子の電圧が反転入力端子の電圧よりも小さくなる。そうすると、ドライバ回路４６の出力信号が反転してＬｏｗ状態となり、ＭＯＳＦＥＴ１９のスイッチング動作が停止し、ブラウンアウト機能が働くことになる。
　ラッチ回路４９は、ドライバ回路４６に接続されている。ラッチ回路４９は、二次側出力電圧の上昇、制御ＩＣ３１ａの発熱、または二次側出力電圧の低下などの異常状態が検出されたときに、過電圧保護、過熱保護または過電流保護のためドライバ回路４６の出力を強制ＬＯＷ状態とし、二次側出力への電力供給を停止する。この状態は、ＶＣＣ電源電圧が低下し、制御ＩＣ３１ａがリセットされるまで保持される。特に限定しないが、例えば、制御ＩＣ３１ａの各回路等を構成する素子は、同一半導体基板上に形成される。
　本発明は、制御ＩＣ３１ａ内の起動素子であるＪＦＥＴの上に絶縁膜を介して過電圧抑制用の抵抗９１を備えることを特徴とするものである。よって、横型のノーマリオン型の接合型電界効果トランジスタ（ＪＦＥＴ）としては、ドレイン領域を囲むようにドリフト領域が形成されドリフト領域の回りにソース領域が配置される構成であればよく、上記説明したＪＦＥＴに限られるものではない。
　以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、第１～第６の実施の形態に記載した数値は一例であり、本発明はそれらの値に限定されるものではない。
　以上の実施形態では、ＪＦＥＴ８１，８２またはＪＦＥＴ６１０，６１１と２つのＪＦＥＴを備えた起動素子について説明したが、第１のソース電極１１２，７１１または第１，第２のソース電極配線１１３，７１２がそれぞれ接続されて１つのソース電極となる場合においても適用することができる。図７，１５，１９に示す起動回路４１ａ，４１ｂ，４１ｃの場合、接続された１つのソース電極を、抵抗６６，ＰＭＯＳトランジスタ６７のソースおよびＮＭＯＳトランジスタ６９のソースと電気的に接続すればよい。または、図７，１５，１９に示す起動回路４１ａ，４１ｂ，４１ｃにおいて、抵抗６６，ＮＭＯＳトランジスタ６８，ＮＭＯＳトランジスタ７１，抵抗７２およびｏｎ／ｏｆｆ端子６３を削除し、接続された１つのＪＦＥＴのソース電極をＰＭＯＳトランジスタ６７およびＰＭＯＳトランジスタ６９のソースに接続すればよい。
　また、保護回路構成コストや組み立て環境を厳しく管理するためのコストの低減と、過電圧監視機能を備えるための高機能化によるコストアップ低減を図ることができるという効果を奏する。
　以上のように、本発明に係る半導体装置は、高い過電圧耐量を有することができ、同一基板に接合型電界効果トランジスタ及び抵抗素子を有する半導体装置、これを用いたいスイッチング電源用制御ＩＣおよびスイッチング電源装置に有用である。
　３１，３１ａ　制御ＩＣ
　４１，４１ａ，４１ｂ，４１ｃ　起動回路
　６５ａ　起動素子
　６５ｂ　起動後段回路
　６８　ＮＭＯＳトランジスタ
　７３，７４，９１，９１ａ　抵抗
　８１，８２，６１０，６１１　ＪＦＥＴ
　１００，２００，３００，４００，５００　半導体装置
　１０１，７０１　ｐ基板
　１０２，７０５　ゲート領域
　１０３，７０２　ドリフト領域
　１０４，３０４，７０４　ソース領域
　１０５，７０３　ドレイン領域
　１０６　ゲート電極配線
　１０６ａ　フィールドプレート
　１０７　ゲートポリシリコン電極
　１０８　ＬＯＣＯＳ酸化膜
　１０９，５０１　層間絶縁膜
　１１０　ドレイン電極配線
　１１０ａ　中間配線
１１０ｂ　配線
　１１１　中間タップ配線
　５０３，５０５，５０６　配線
　１１２，７１１　第１のソース電極配線
　１１３，７１２　第２のソース電極配線
　１２１ａ　高耐圧高抵抗素子
　１２１ｂ　抵抗素子
　１２２　第１の抵抗接続配線
　１２３　第２の抵抗接続配線
　３００，６００　スイッチング電源装置
　３１１　ソース電極配線
　５０２　ビア部
　５０４　パッド
　７０６ａ，７０６ｂ　空乏層

Claims (16)

  1. 　半導体基板の上部に形成された、横型の接合型電界効果トランジスタと、
    　前記接合型電界効果トランジスタ上に設けられた絶縁膜と、
    　前記絶縁膜上に設けられ、外部から電圧が印加される中継配線と、
    　前記接合型電界効果トランジスタのドレインと前記中継配線との間に接続され前記絶縁膜内に設けられた第１の抵抗素子と、
    　を備えたことを特徴とする半導体装置。
  2. 　前記絶縁膜内に抵抗分圧回路を構成する第２の抵抗素子および第３の抵抗素子を備え、
    　前記第１の抵抗素子、前記第２の抵抗素子および前記第３の抵抗素子は、内側から前記第１の抵抗素子、前記第２の抵抗素子、前記第３の抵抗素子の順で連続して形成された平面形状が渦巻き状であることを特徴とする請求項１に記載の半導体装置。
  3. 　第１導電型の半導体基板の上部に形成された第２導電型のドリフト領域と、
    　前記ドリフト領域に接続されたドレイン電極と、
    　前記ドリフト領域に接して前記ドリフト領域の周りの前記半導体基板の上層に設けられた第２導電型のソース領域と、
    　前記ドリフト領域に接して前記半導体基板の上部に配置された第１導電型のゲート領域と、
    　前記ドリフト領域の表面上に形成された絶縁膜と、
    　前記ゲート領域に接続されたゲート電極と、
    　前記ソース領域に接続されたソース電極と、
    　前記半導体基板上に設けられ、外部から電圧が印加される中継配線と、
    　前記ドレイン電極と前記中継配線との間に接続され、前記絶縁膜内に埋め込まれた第１の抵抗素子と、
    　を備えることを特徴とする半導体装置。
  4. 　前記絶縁膜内に埋め込まれ抵抗分圧回路を構成する第２の抵抗素子を備え、
    　前記第２の抵抗素子の一端が前記中継配線に電気的に接続されたことを特徴とする請求項３に記載の半導体装置。
  5. 　前記絶縁膜内に埋め込まれ前記抵抗分圧回路を構成する第３の抵抗素子を更に備え、
    　前記第３の抵抗素子の一端が前記第２の抵抗素子の他端と接続し、この接続箇所と接続する中間タップ配線を備えたことを特徴とする請求項４に記載の半導体装置。
  6. 　前記第２の抵抗素子および第３の抵抗素子の平面形状は、内側から前記第２の抵抗素子、前記第３の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項５に記載の半導体装置。
  7. 　前記第１の抵抗素子、前記第２の抵抗素子および前記第３の抵抗素子の平面形状は、内側から前記第１の抵抗素子、前記第２の抵抗素子、前記第３の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項５に記載の半導体装置。
  8. 　前記絶縁膜内に埋め込まれ抵抗分圧回路を構成する第２の抵抗素子を備え、
    　前記第２の抵抗素子の一端が前記ドレイン電極に電気的に接続されることを特徴とする請求項３に記載の半導体装置。
  9. 　前記絶縁膜内に埋め込まれ前記抵抗分圧回路を構成する第３の抵抗素子を備え、
    　前記第３の抵抗素子の一端が前記第２の抵抗素子の他端と接続し、この接続箇所と接続する中間タップ配線を備えたことを特徴とする請求項８に記載の半導体装置。
  10. 　前記第２の抵抗素子および第３の抵抗素子の平面形状は、内側から前記第２の抵抗素子、前記第３の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項９に記載の半導体装置。
  11. 　前記第１の抵抗素子、前記第２の抵抗素子および前記第３の抵抗素子の平面形状は、内側から前記第１の抵抗素子、前記第２の抵抗素子、前記第３の抵抗素子の順で連続して形成された渦巻き状であることを特徴とする請求項９に記載の半導体装置。
  12. 　前記ドリフト領域と前記ドレイン電極に挟まれる領域に前記半導体基板の表面層に形成された前記ドリフト領域より不純物濃度の高い第２導電型のドレイン領域を、更に備えることを特徴とする請求項３乃至請求項１１のいずれか一項に記載の半導体装置。
  13. 　前記ソース電極は、
    　前記ソース領域の一部分に接続された第１のソース電極と、
    　前記ソース領域の残りの部分に接続された第２のソース電極と、
    　を備えたことを特徴とする請求項３乃至請求項１１のいずれか一項に記載の半導体装置。
  14. 　前記ソース領域が、前記ドリフト領域の周りに複数形成され、前記ゲート領域は、前記複数のソース領域および前記ドリフト領域に接してこれらを囲むように形成されていることを特徴とする請求項３ないし１１のいずれか一項に記載の半導体装置。
  15. 　前記請求項１乃至請求項１１のいずれか一項に記載の半導体装置を有することを特徴とするスイッチング電源用制御ＩＣ。
  16. 　前記請求項１乃至請求項１１のいずれか一項に記載の半導体装置を有することを特徴とするスイッチング電源装置。
PCT/JP2014/003021 2013-06-20 2014-06-06 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置 WO2014203487A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015522530A JP6268404B2 (ja) 2013-06-20 2014-06-06 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
US14/792,234 US11276683B2 (en) 2013-06-20 2015-07-06 Semiconductor device, switching power supply control IC, and switching power supply device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-129656 2013-06-20
JP2013129656 2013-06-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/792,234 Continuation US11276683B2 (en) 2013-06-20 2015-07-06 Semiconductor device, switching power supply control IC, and switching power supply device

Publications (1)

Publication Number Publication Date
WO2014203487A1 true WO2014203487A1 (ja) 2014-12-24

Family

ID=52104239

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/003021 WO2014203487A1 (ja) 2013-06-20 2014-06-06 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置

Country Status (3)

Country Link
US (1) US11276683B2 (ja)
JP (1) JP6268404B2 (ja)
WO (1) WO2014203487A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153777A (ja) * 2014-02-10 2015-08-24 富士電機株式会社 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
JP2019050293A (ja) * 2017-09-11 2019-03-28 富士電機株式会社 半導体装置、起動回路及びスイッチング電源回路
US10566412B2 (en) 2016-01-18 2020-02-18 Fuji Electric Co., Ltd. High voltage junction field effect transistor (JFET) with spiral voltage divider
US11502073B2 (en) 2019-06-28 2022-11-15 Seiko Epson Corporation Semiconductor device and power source control IC

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256630B2 (en) * 2017-05-30 2019-04-09 Infineon Technologies Austria Ag Controller device for power electronics circuit
DE102017120574B4 (de) * 2017-06-30 2022-05-05 Taiwan Semiconductor Manufacturing Co. Ltd. Hochspannungs-widerstandsbauelement
US10297661B2 (en) 2017-06-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage resistor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184886A (ja) * 1985-02-12 1986-08-18 Matsushita Electronics Corp 半導体装置
JPH06165485A (ja) * 1992-09-01 1994-06-10 Power Integrations Inc 電源装置
JPH07283367A (ja) * 1994-04-15 1995-10-27 Matsushita Electric Ind Co Ltd 過電圧保護回路
JPH09232522A (ja) * 1996-02-22 1997-09-05 Sony Corp 半導体装置およびその製造方法
JP2001007121A (ja) * 1999-06-17 2001-01-12 Yokogawa Electric Corp 横形高耐圧接合型トランジスタ
JP2008153636A (ja) * 2006-11-20 2008-07-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69029942T2 (de) * 1990-10-16 1997-08-28 Sgs Thomson Microelectronics Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
US6087697A (en) * 1997-10-31 2000-07-11 Stmicroelectronics, Inc. Radio frequency power MOSFET device having improved performance characteristics
JP2001007171A (ja) 1999-06-22 2001-01-12 Nec Kyushu Ltd ウエーハ外観検査装置および検査方法
JP2003039160A (ja) 2001-07-30 2003-02-12 Kubota Corp 金属溶湯の供給路構造
JP3557198B2 (ja) 2002-06-17 2004-08-25 株式会社東芝 スイッチング電源回路及び電子機器
JP4841106B2 (ja) * 2003-08-28 2011-12-21 ルネサスエレクトロニクス株式会社 Ｍｉｓ型半導体装置及びその製造方法
JP2006121808A (ja) 2004-10-21 2006-05-11 Cosel Co Ltd スイッチング電源装置
US9300203B2 (en) * 2007-12-10 2016-03-29 Clevx, Llc Battery power supply with automatic load sensing
US8638160B2 (en) 2007-12-14 2014-01-28 Fuji Electric Co., Ltd. Integrated circuit and semiconductor device
JP5612268B2 (ja) * 2008-03-28 2014-10-22 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
JPWO2010110246A1 (ja) * 2009-03-25 2012-09-27 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61184886A (ja) * 1985-02-12 1986-08-18 Matsushita Electronics Corp 半導体装置
JPH06165485A (ja) * 1992-09-01 1994-06-10 Power Integrations Inc 電源装置
JPH07283367A (ja) * 1994-04-15 1995-10-27 Matsushita Electric Ind Co Ltd 過電圧保護回路
JPH09232522A (ja) * 1996-02-22 1997-09-05 Sony Corp 半導体装置およびその製造方法
JP2001007121A (ja) * 1999-06-17 2001-01-12 Yokogawa Electric Corp 横形高耐圧接合型トランジスタ
JP2008153636A (ja) * 2006-11-20 2008-07-03 Fuji Electric Device Technology Co Ltd 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153777A (ja) * 2014-02-10 2015-08-24 富士電機株式会社 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
US10566412B2 (en) 2016-01-18 2020-02-18 Fuji Electric Co., Ltd. High voltage junction field effect transistor (JFET) with spiral voltage divider
JP2019050293A (ja) * 2017-09-11 2019-03-28 富士電機株式会社 半導体装置、起動回路及びスイッチング電源回路
JP7009854B2 (ja) 2017-09-11 2022-01-26 富士電機株式会社 起動素子、スイッチング電源回路の制御ｉｃ及びスイッチング電源回路
US11502073B2 (en) 2019-06-28 2022-11-15 Seiko Epson Corporation Semiconductor device and power source control IC

Also Published As

Publication number Publication date
JPWO2014203487A1 (ja) 2017-02-23
US20150311197A1 (en) 2015-10-29
US11276683B2 (en) 2022-03-15
JP6268404B2 (ja) 2018-01-31

Similar Documents

Publication Publication Date Title
WO2014203487A1 (ja) 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
JP5564749B2 (ja) 半導体装置、半導体集積回路、スイッチング電源用制御ｉｃおよびスイッチング電源装置
JP6459416B2 (ja) 半導体装置
JP6299254B2 (ja) 半導体装置、スイッチング電源用制御ｉｃおよびスイッチング電源装置
JP6531447B2 (ja) 半導体装置
JP5343306B2 (ja) スイッチング電源用ｉｃおよびスイッチング電源
US20050035416A1 (en) Semiconductor device with improved protection from electrostatic discharge
JP5338026B2 (ja) スイッチング電源用制御ｉｃおよびスイッチング電源装置
US20080067605A1 (en) Single well excess current dissipation circuit
US20120098046A1 (en) Electrostatic discharge protection device
US10483347B2 (en) Semiconductor device, starter circuit, and switched-mode power-supply circuit
JP4957686B2 (ja) 半導体装置
US6680512B2 (en) Semiconductor device having an integral protection circuit
JP6361442B2 (ja) 半導体装置
TW202107793A (zh) 高電壓電路裝置及其環形電路布局
JP2012094565A (ja) 半導体集積回路のｅｓｄ保護素子およびそのｅｓｄ保護回路
JP4821086B2 (ja) 半導体装置
JP2022169975A (ja) 半導体装置および電子機器
JP2004327976A (ja) 圧接型半導体装置
TWI840070B (zh) 靜電放電保護裝置
JP4080704B2 (ja) スイッチング電源
JP2021009888A (ja) 半導体装置および電源制御ｉｃ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14813772

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015522530

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14813772

Country of ref document: EP

Kind code of ref document: A1