JPH10508387A - 反射形ディスプレイの製造方法 - Google Patents
反射形ディスプレイの製造方法Info
- Publication number
- JPH10508387A JPH10508387A JP7522231A JP52223195A JPH10508387A JP H10508387 A JPH10508387 A JP H10508387A JP 7522231 A JP7522231 A JP 7522231A JP 52223195 A JP52223195 A JP 52223195A JP H10508387 A JPH10508387 A JP H10508387A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- reflective
- layer
- pattern
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
0反射形ディスプレイの平坦化された反射表面の下に複数のSOIトランジスタのパターンを形成する方法が記載されている。この方法によれば反射形LCDデバイスのような装置に有用な情報画素を形成することができる。SOIトランジスタを設ける特定の技術が記載されている。
Description
【発明の詳細な説明】
反射形ディスプレイの製造方法
本発明はディスプレイ装置に関するものであり、且つ液晶ディスプレイ(LC
D)に使用されるタイプの反射形ディスプレイを製造する方法に関するものであ
る。特に、本発明の方法は、シリコン・オン・インスレータ(SOI)形の薄膜
トランジスタ(TFT)が画素の反射表面の下に設けられた反射形ディスプレイ
用の画素を提供するものである。
フラットパネルプロジェクションTVシステムのようなフラットパネルディス
プレイでは、石英板又はガラス板のような透明基板を用いてTFTアクティブマ
トリクスを製造している。画素のTFT,蓄積キャパシタ及び金属導体によって
占められる区域がディスプレイの透過率を著しく低減する。更に、基板、インジ
ウム錫酸化物(ITO)電極及び液晶材料自体の吸収による光の損失もある。
反射形のLCDパネルでは、基板のタイプの制限なしに画素のマトリクスアレ
イのレイアウトに大きなキシビリティが得られる。このようなディスプレイの製
造において生ずる主要な問題は基板を平坦化して良好な反射表面を形成すること
にある。
反射形LCDパネルのこのような平坦化技術の一例が特開昭55−32026
号に開示されており、この発明では電界効果トランジスタ(TFT)をシリコン
基板上に形成し、これをワニス型絶縁材料の平坦化層で被覆している。この平坦
化層は次の透明導電膜及び液晶の配向膜形成中に蒸着膜が良好に堆積しないギザ
ギザの形成を阻止する。
米国特許第4,205,425号でも、適切な材料の平滑化層を用いて平坦液
晶マトリクスアレイ構造を形成している。このような平滑化材料はポリイミドで
あり、その上に次の反射電極を形成している。
反射形LCDパネルの構成における主要な問題は画素区域の反射電極間の構造
部内に入射する光により誘起されるTFTのリーク電流の除去にある。
本発明の目的は、リーク電流の問題を除去した複数の画素を有するアクティブ
マトリクス形のディスプレイを提供することにある。この目的のために、本発明
の装置においては、画素が画像電極の下にあって少なくとも一つのスイッチング
素子を覆う絶縁層に形成した溝で囲まれ、制御ラインと、スイッチング素子と画
像電極との間の導電性相互接続ラインとが少なくとも部分的に前記溝内に設けら
れていることを特徴とする。特に、本発明の方法においては、複数のSOIトラ
ンジスタを基板上に所定のパターンに形成し、次いでSOIトランジスタの各々
の上に平坦化された反射金属表面を形成して複数の反射形画素を形成する。
反射電極の下方にSOI型のトランジスタを形成することにより、トランジス
タのリーク電流の発生が阻止される。
これを達成するために、本発明では、最初に基板上にSiO2層を形成し、こ
のSiO2層上に薄膜シリコンのパターンを形成し、このパターン内の前記薄膜
シリコンの各々の第1部分をマスクし、前記パターン内の前記薄膜シリコンの各
々の第2残存部分を酸化し、前記マスクを除去し、前記薄膜シリコンの各々の前
記第1部分の一部分上にゲート構造を形成し、前記薄膜シリコンの各々の前記第
1部分の互いに離間した他の部分にソース及びドレイン構造を形成する。
SOIトランジスタの各々の上に平坦化された反射金属表面を形成することは
、少なくとも複数のSOIトランジスタの上に平坦化材料を堆積し、この平坦化
材料を前記複数のトランジスタの各々から離間した区域で分離して複数の画素を
形成し、反射金属を分離した平坦化材料上に堆積して前記複数の反射形画素を形
成することにより達成する。
更に、平坦化材料の構造を形成する前に、金属ラインを前記パターン内の酸化
された残存部分間の溝内に形成し、他の金属ラインを前記SOIトランジスタの
各々のソース、ドレイン及びゲート構造と接触させて形成する。また、平坦化材
料の層を形成するステップを実行する前に、各画素区域内に蓄積キャパシタも形
成する。
最後に、画素の境界部からの光反射を低減するために、ポリシリコンのような
反射防止膜を各反射形画素構造の間に堆積して光の反射を阻止し、解像度の低下
を阻止する。このようにすると、画素の境界部における大きな面積を占めること
により開口比を低減する対向電極上の遮光マスクを除去することができる。
SOIトランジスタの製造は0.5〜0.2μm の範囲の厚さを有するシリコ
ンの薄膜を用いて行う。このシリコンの薄膜が形成されるSiO2の層は約2μm
の厚さに設ける。シリコン薄膜の不活性部分を選択的に酸化して、3〜6μm
の範囲のフィールド酸化物の厚さを有するSiO2層を形成する。この絶縁分離
層は画素境界部を経て侵入する光によるリーク電流の発生を阻止し、高画質像の
形成を大いに助ける。
複数のSOIトランジスタのパターンを基板上に形成するこれらの特徴は反射
形液晶ディスプレイの製造方法に使用することができ、この場合には各々反射電
極構造の下にSOIトランジスタを具え、これにより制御される反射電極構造の
複数の画素を第1基板に形成した後に、連続透明電極表面を有する第2透明基板
及び液晶層を反射電極表面と連続透明電極表面との間に設ける。
更に、反射形マトリクス構成のLCDディスプレイの製造においては、ポリイ
ミドのような平坦化材料の層の厚さを約2μm にすることができるとともに、ア
ルミニウムのような反射金属表面は例えば約1μm の厚さにすることができる。
連続対向電極と反射電極との間の液晶材料は約1ミクロの厚さにすることができ
るとともに、アクティブマトリクスの反射表面間の液晶材料部分の深さは約3μ
m にすることができる。
本発明を図面を参照して一例につき詳細に説明する。ここで、
図1、2、3、4及び5はアクティブマトリクスディスプレイのSOIデバイ
スを形成する種々のステップを示し、
図6は本発明による画素の一例を示し、
図7は図6の7−7線に沿うLCDデバイスの断面図を示し、
図8は図6の8−8線に沿うLCDデバイスの断面図を示す。
各図において対応する部分は同一の符号用いて示されている。更に、図を明瞭
にするために種々の厚さが一定の倍率で示されていない。
SOIトランジスタ化された反射形画素の製造が図1−5に順に示されている
。この点につき説明すると、図1は最初にシリコン基板1上にSiO2層2を設
けることを示す。SOI出発材料に対し、SiO2層2は約2μm の厚さにする
ことができ、0.5μm 〜2μm の範囲の厚さを有する薄いシリコン膜3のパタ
ーンをシリコン酸化膜2上に用意する。薄膜シリコン層3の一部分上に、LOC
OS酸化用のSiO2パッド4及びSi3N4窒化物層5を成長させる。窒化物層
5はマスクとして作用し、図2に示すように、薄膜シリコン層3のマスクされて
いない部分をLOCOS酸化により酸化してSiO2フィールド酸化物層6を形
成する。
図3に示すように、SiO2−Si3N4マスク4、5の除去後に、清浄なゲー
ト酸化膜8を成長し、ポリシリコンのゲート7を堆積し、パターン化し、保護酸
化膜で覆う。次いでゲート酸化膜の露出部分を薄膜シリコン層3から除去する。
かかる後に、アルミニウムのような金属層を図3の構造の全表面上に形成する
。次いでこの金属層をパターン化して金属ライン9をSOIトランジスタのソー
ス及びドレイン領域に残存させるとともに、金属ライン9’及び9”をSiO2
フィールド酸化物部分6間の溝内に残存させる。このような製造技術は金属ライ
ンの形成における追加のステップが最少になる。
最後に、図5に示すように、ポリイミド10を図4の全表面上に形成し、平坦
化された構造表面を形成する。これは、ポリイミドの多重層を設けることにより
達成することができる。この平坦化層は金属ライン9’の上の部分をエッチング
してこの金属ラインを露出させる。かかる後に、アルミニウムのような第2の金
属材料を平坦化された表面上に堆積し、反射形画素の反射部分を形成する。ポリ
イミドの傾斜エッチ部分において第2金属層11を金属ライン9’を経てアクテ
ィブデバイスに接触させる。
図6は矩形の破線で示す画素20のレイアウトの概略上面図を示す。この画素
では、蓄積キャパシタ22を画素の反射表面11の下に設けることができる。画
素のアクティブデバイス、即ちSOI薄膜トランジスタは区域21に位置する。
アクティブマトリクスディスプレイの行電極ライン23及び列電極ライン24が
画素20に対し図6に示されている。例えば、ポリシリコン膜のような反射防止
膜33を画素の境界に沿ってポリイミド平坦化層に形成された溝内に堆積する。
全てのアクティブ及びパッシブ構成素子を画素の反射金属の下に埋設すること
によりサイズの制限がなくなるので、蓄積キャパシタ22を、反射金属電極との
過大なクロストークが性能を妨害しないかぎり、必要なだけ大きくすることがで
きる。蓄積キャパシタ22を画質向上のために大きくすることができ、また隣接
ゲートラインの代わりに独立の接地プレートに接続することもできる。この場合
にはゲートラインに沿う信号伝搬速度が著しく増大する。また、蓄積キャパシタ
を2重ポリシリコン層で形成して従来のタイプのシングルパネルTFTアレイに
使用される金属ゲートのような高導電性ゲートを必要としないようにすることも
できる。
図7は図6の7−7線に沿うLCDデバイスの断面を示す。この構成では、光
がLCDデバイスの対向ガラス基板31、ITO電極からなる導電性連続透明電
極32及び液晶層30を経て方向Aに入射し、反射画素電極11から方向A’に
反射される。それぞれの層、例えば平坦化層10の厚さは2μm、金属層11の
厚さは1μm、及び液晶層30の厚さは1μm にすることができる。
平坦化層10、反射層11、及びLCD層30間の画素境界部におけるLCD
の厚さは約4μm であり、厚すぎてシングルパネルHDTV動作に応答しないた
め、それぞれの画素の反射電極間のギャップをギャップが暗黒に見える十分な深
さにすることができる。従って、対向電極32上にダークマスク又は遮光マスク
を設ける必要がなくなる。このことは、対向電極32を基板に対しアライメント
する必要がなくなることも意味し、製造上極めて有利である。
更に、ギャップには反射金属がないためにギャップからの反射を小さくするこ
とができる。しかし、ギャップからの反射はポリシリコンのような反射防止層3
3を被覆することにより更に減少させることができる。この反射防止材料は対向
電極32上にダークマスクを設ける必要も除去する。
反射層11からアクティブデバイスへの接続はアクティブデバイス、即ちSO
Iトランジスタの接点35に至る導電ライン34により行なう。
図8は図6の8−8線に沿う図7と同様の断面図を示す。この図に示されるよ
うに、蓄積キャパシタ22は画素構造内に、反射層11の下方に設ける。
上述した材料と異なる他の材料を選択することのもできる。TFTトランジス
タの代わりにダイオード又は金属−絶縁体−金属素子をスイッチング素子として
使用することもできる。
Claims (1)
- 【特許請求の範囲】 1.制御ラインと画素の画像電極との間にスイッチング素子が設けられた第1基 板を具えたディスプレイ装置において、画素が画像電極の下にあって少なくとも 一つのスイッチング素子を覆う絶縁層に形成した溝で囲まれ、前記制御ラインと 、スイッチング素子と画像電極との間の導電性相互接続ラインとが少なくとも部 分的に前記溝内に設けられていることを特徴とするディスプレイ装置。 2.他の電極が画像電極の下方に設けられていることを特徴とする請求の範囲1 記載のディスプレイ装置。 3.前記溝には少なくとも部分的に反射防止材料が充填されていることを特徴と する請求の範囲1又は2記載のディスプレイ装置。 4.前記絶縁層が平坦化されたポリイミド層を具えることを特徴とする請求の範 囲1、2又は3記載のディスプレイ装置。 5.(A)基板上に互いに絶縁された複数のトランジスタのパターンを形成する ステップと、 (B)前記SOIトランジスタの各々の上に平坦化された反射金属表面を形 成して複数の反射形画素を形成するステップと、 (C)前記基板と第2の基板との間に電気光学材料を設けるステップとを具 えることを特徴とする反射形ディスプレイ装置の製造方法。 6.前記ステップ(A)は、 (a1)前記基板上にSiO2の層を形成し、 (a2)前記SiO2の層上に薄膜シリコンのパターンを形成し、 (a3)前記パターン内の前記薄膜シリコンの各々の第1部分をマスクし、 (a4)前記パターン内の前記薄膜シリコンの各々のマスクされてない第2 残存部分を酸化し、 (a5)前記マスクを除去し、前記薄膜シリコンの各々の前記第1部分の一 部分上にゲート構造を形成し、 (a6)前記薄膜シリコンの各々の前記第1部分の互いに離間した他の部分 にソース及びドレイン構造を形成する、 ことにより実行することを特徴とする請求の範囲5記載の方法。 7.前記ステップ(B)は、 (b1)少なくとも前記複数のSOIトランジスタの上に平坦化材料を堆積 し、 (b2)前記平坦化材料を前記複数のトランジスタの各々から離間した区域 で分離して複数の画素を形成し、 (b3)反射金属を分離した平坦化材料上に堆積して前記複数の反射形画素 を形成する、 ことにより実行することを特徴とする請求の範囲5又は6記載の方法。 8.前記ステップ(A)の後であって、前記ステップ(B)の前に、第1の金属 ラインを前記パターン内の酸化された残存部分間の溝内に形成し、第2の金属ラ インを前記トランジスタの各々の前記ソース、ドレイン及びゲート構造と接触さ せて形成することを特徴とする請求の範囲5、6又は7記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/198,243 US5486485A (en) | 1994-02-18 | 1994-02-18 | Method of manufacturing a reflective display |
US08/198,243 | 1994-02-18 | ||
PCT/IB1995/000099 WO1995023397A2 (en) | 1994-02-18 | 1995-02-14 | Method of manufacturing a reflective display |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10508387A true JPH10508387A (ja) | 1998-08-18 |
Family
ID=22732571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7522231A Pending JPH10508387A (ja) | 1994-02-18 | 1995-02-14 | 反射形ディスプレイの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5486485A (ja) |
EP (1) | EP0698223B1 (ja) |
JP (1) | JPH10508387A (ja) |
KR (1) | KR100326691B1 (ja) |
DE (1) | DE69526703T2 (ja) |
WO (1) | WO1995023397A2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2864464B2 (ja) * | 1994-12-22 | 1999-03-03 | 日本ビクター株式会社 | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 |
JP2739844B2 (ja) * | 1995-05-19 | 1998-04-15 | 日本電気株式会社 | 薄膜トランジスタアレイ |
US6078274A (en) * | 1996-12-27 | 2000-06-20 | Sharp Kabushiki Kaisha | Touch panel |
US5868951A (en) * | 1997-05-09 | 1999-02-09 | University Technology Corporation | Electro-optical device and method |
US6023309A (en) * | 1997-12-22 | 2000-02-08 | Philips Electronics North America Corporation | Reflective liquid crystal display having integral light shielding |
US6252999B1 (en) | 1998-12-23 | 2001-06-26 | Aurora Systems, Inc. | Planar reflective light valve backplane |
CA2355626C (en) * | 1998-12-23 | 2008-07-15 | Aurora Systems, Inc. | Planar reflective light valve backplane and method for manufacturing the same |
US6277748B1 (en) * | 1998-12-23 | 2001-08-21 | Aurora Systems, Inc. | Method for manufacturing a planar reflective light valve backplane |
US6569699B1 (en) * | 2000-02-01 | 2003-05-27 | Chartered Semiconductor Manufacturing Ltd. | Two layer mirror for LCD-on-silicon products and method of fabrication thereof |
US6828595B2 (en) * | 2001-11-13 | 2004-12-07 | Chartered Semiconductorsmanufacturing Limited | Light shield cum gap fill scheme for microdisplay backplane fabrication |
US6873401B2 (en) * | 2002-01-24 | 2005-03-29 | Intel Corporation | Reflective liquid crystal display lithography system |
US7245374B2 (en) * | 2002-12-19 | 2007-07-17 | Koninklijke Philips Electronics N.V. | Optical analysis system |
US20050133479A1 (en) * | 2003-12-19 | 2005-06-23 | Youngner Dan W. | Equipment and process for creating a custom sloped etch in a substrate |
US7663645B1 (en) | 2007-02-20 | 2010-02-16 | Masao Okamoto | Image display device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4024626A (en) * | 1974-12-09 | 1977-05-24 | Hughes Aircraft Company | Method of making integrated transistor matrix for flat panel liquid crystal display |
US5091334A (en) * | 1980-03-03 | 1992-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JPH0691252B2 (ja) * | 1986-11-27 | 1994-11-14 | 日本電気株式会社 | 薄膜トランジスタアレイ |
JPH01102434A (ja) * | 1987-10-15 | 1989-04-20 | Sharp Corp | マトリックス型液晶表示パネル |
US5243260A (en) * | 1988-11-08 | 1993-09-07 | L'etat Francais, Represente Par Le Ministre Des Postes, Des Telecommunications Et De L'espace (Centre National D'etudes Des Telecommunications) | Method to produce a display screen with a matrix of transistors provided with an optical mask |
US5051570A (en) * | 1989-01-20 | 1991-09-24 | Nec Corporation | Liquid crystal light valve showing an improved display contrast |
JP2714993B2 (ja) * | 1989-12-15 | 1998-02-16 | セイコーエプソン株式会社 | 液晶表示装置 |
JPH0453929A (ja) * | 1990-06-22 | 1992-02-21 | Fujitsu Ltd | 反射型液晶装置 |
US5317432A (en) * | 1991-09-04 | 1994-05-31 | Sony Corporation | Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel |
US5359441A (en) * | 1991-12-18 | 1994-10-25 | Hitachi, Ltd. | Reflection type liquid crystal display apparatus having a reflective pixel electrode with an elongated window over a photoconductive element |
JP3172841B2 (ja) * | 1992-02-19 | 2001-06-04 | 株式会社日立製作所 | 薄膜トランジスタとその製造方法及び液晶表示装置 |
-
1994
- 1994-02-18 US US08/198,243 patent/US5486485A/en not_active Expired - Fee Related
-
1995
- 1995-02-14 DE DE69526703T patent/DE69526703T2/de not_active Expired - Fee Related
- 1995-02-14 EP EP95907125A patent/EP0698223B1/en not_active Expired - Lifetime
- 1995-02-14 JP JP7522231A patent/JPH10508387A/ja active Pending
- 1995-02-14 KR KR1019950704504A patent/KR100326691B1/ko not_active IP Right Cessation
- 1995-02-14 WO PCT/IB1995/000099 patent/WO1995023397A2/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP0698223B1 (en) | 2002-05-15 |
KR960702137A (ko) | 1996-03-28 |
WO1995023397A3 (en) | 1995-10-26 |
KR100326691B1 (ko) | 2002-12-05 |
WO1995023397A2 (en) | 1995-08-31 |
DE69526703T2 (de) | 2003-01-30 |
DE69526703D1 (de) | 2002-06-20 |
US5486485A (en) | 1996-01-23 |
EP0698223A1 (en) | 1996-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100524250B1 (ko) | 액티브 매트릭스 액정 표시 패널 | |
CN100397223C (zh) | 液晶显示器件及其制作方法 | |
JPH08179377A (ja) | 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法 | |
US6917393B2 (en) | Liquid crystal display device | |
JPH1124108A (ja) | 薄膜トランジスタ型液晶表示素子とその製造方法 | |
US20060290830A1 (en) | Semi-transmissive liquid crystal display device and method of manufacture thereof | |
KR100510976B1 (ko) | Tft 어레이 기판, 그 제조방법 및 그를 이용한액정표시장치 | |
JPH10508387A (ja) | 反射形ディスプレイの製造方法 | |
JPH08201853A (ja) | 電極基板および平面表示装置 | |
US6180430B1 (en) | Methods to reduce light leakage in LCD-on-silicon devices | |
US5831692A (en) | Stacked capacitor structures for liquid crystal displays and related methods | |
JP4105261B2 (ja) | 電子機器の作製方法 | |
JP3841198B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
JP4692699B2 (ja) | アクティブマトリクス型液晶表示装置 | |
EP0608090B1 (en) | Semiconductor device which can be applied to liquid crystal display apparatus and method of manufacturing such a semiconductor device | |
JPH08184853A (ja) | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 | |
US6569699B1 (en) | Two layer mirror for LCD-on-silicon products and method of fabrication thereof | |
JPH06130415A (ja) | Tftマトリクスの製造方法 | |
KR100272556B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100272309B1 (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
KR20010091686A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
JP2000340567A (ja) | 基板平坦化方法、電気光学装置の製造方法及び半導体装置の製造方法 | |
KR100268105B1 (ko) | 박막트랜지스터기판및그제조방법 | |
KR100529574B1 (ko) | 평면 구동 방식의 액정 표시 장치 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20031202 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |