KR100326691B1 - 표시장치및반사표시장치제조방법 - Google Patents

표시장치및반사표시장치제조방법 Download PDF

Info

Publication number
KR100326691B1
KR100326691B1 KR1019950704504A KR19950704504A KR100326691B1 KR 100326691 B1 KR100326691 B1 KR 100326691B1 KR 1019950704504 A KR1019950704504 A KR 1019950704504A KR 19950704504 A KR19950704504 A KR 19950704504A KR 100326691 B1 KR100326691 B1 KR 100326691B1
Authority
KR
South Korea
Prior art keywords
reflective
forming
display device
pattern
substrate
Prior art date
Application number
KR1019950704504A
Other languages
English (en)
Other versions
KR960702137A (ko
Inventor
맨진킴
세이텐드라나쓰먹헐지
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR960702137A publication Critical patent/KR960702137A/ko
Application granted granted Critical
Publication of KR100326691B1 publication Critical patent/KR100326691B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

반사 표시장치의 평면 반사 표면 아래에 임의의 패턴으로 복수의 SOI 트랜지스터를 형성하는 방법이 제시된다.
이는 반사 LCD 장치와 같은 장치에서 유용한 정보 픽셀의 형성을 가능하게 한다. 상기 SOI 트랜지스터를 제공하는 특정 기법이 제시된다.

Description

표시장치및 반사 표시장치 제조 방법{Method of manufacturing a reflective display}
본 발명은 표시장치 및 액정 표시장치(LCD)에 사용되는 타입의 반사 표시장치 제조 방법에 관한 것이다. 특히, 본 발명의 방법은 SOI(Silicon On-lnsulator) 타입의 박막 트랜지스터(TFT)가 픽셀의 반사 표면 아래에 제공되는 반사 표시장치에 사용하기 위한 픽셀을 제공한다.
평면 투사형 TV 시스템과 같은 평면 표시장치에서, 석영 또는 유리판과 같은 투명 기판이 TFT 액티브 매트릭스를 제조하는데 사용되어 왔다. 상기 TFT, 저장 캐패시터 및 픽셀의 금속 도체가 차지하는 영역은 표시장치의 전송율을 크게 감소 시킨다. 또한 상기 기판. 인듐 주석 산화물(ITO) 전극. 및 액정 재료 자체의 흡수로 광 손실이 초래된다.
LCD 패널의 반사 모드에서, 기판의 타입에 상관없이 픽셀들에 대한 매트릭스 어레이 레이아웃은 얼마든지 변화할 수 있다. 이와 같은 표시장치 제조시 발생하는 주된 문제점은 양호한 반사 표면을 형성하기 위한 기판의 평탄화(planarization)이다.
반사 LCD 패널에서의 이러한 평탄화의 한 예가 일본 특허원 제 55-32026호에 개시되어 있는데, 여기서 전계 효과 트랜지스터(FET)가 실리콘 기판상에 형성되어있으며 평평한 바니시-타입 절연(varnish-type insulation)층으로 덮혀 있다. 상기 평탄층은 투명 도전막층과 액정에 대한 배향막을 연속 형성하는 동안 증착막이 침적되지 않는 시레이션(serration)을 방지한다.
U.S 특허 제 4,205,425호에서는 또한, 평면 액정 매트릭스 어레이 구조가 적절한 재료의 평면층을 사용하여 형성된다. 이와 같은 평면화 재료로는 폴리이디드가 있으며. 이어서 연속 반사 전극이 그 위에 형성된다.
반사 LCD 패널 구성시 주된 관심사는 픽셀 영역의 반사 전극들 사이의 구조에 입사되는 광에 의한 TFT에서의 누설 전류의 제거이다.
본 발명의 목적은 누설 전류의 문제를 해소하는 다수의 픽셀을 가진 액티브 매트릭스 형태의 표시장치를 제공하는 것이다. 이 목적을 위해 본 발명에 따른 장치는 한 화소가 상기 화상 전극 아래에 위치한 절연층 내의 홈들로 둘러싸여 있고 최소한 한 개의 스위칭 소자를 커버하며. 상기 스위칭 소자와 상기 화상 전극 사이의 도전성 상호 연결부들과 제어 라인들이 최소한 부분적으로 상기 홈들 내에 제공되는 것을 특징으로 한다. 특히, 본 발명에 따른 방법은 기판상에 다수의 SOI 트랜지스터를 하나의 패턴으로 형성한 후 상기 각각의 SOI 트랜지스터 상에 평탄화 된 반사 금속 표면을 형성함으로서 다수의 반사 정보 픽셀을 제공한다.
반사 전극 아래에 SOI 타입의 트랜지스터를 구성함으로서, 상기 트랜지스터로부터 누설 전류가 억제된다.
이것은, 본 발명에서, 상기 기판상에 SiO2층을 형성하는 단계와. 상기 SiO2층상에 실리콘 박막 패턴을 형성하는 단계와, 상기 패턴에서 상기 각각의 실리콘 박막의 제 1 부분을 마스크하는 단계와, 상기 패턴에서 상기 각각의 실리콘 박막의 마스크되지 않은 나머지 제 2 부분을 산화시키는 단계와. 상기 마스크를 제거하고 상기 실리콘 박막의 상기 각각의 제 1 부분의 일부분상에 게이트 구조를 형성하는 단계와, 상기 실리콘 박막의 다른 분리된 제 1 부분에 대해 소스 및 드레인 구조체를 형성하는 단계에 의해 달성된다.
상기 각각의 SOI 트랜지스터 상에 평면 반사 금속 표면을 형성하는 단계는 상기 복수의 SOI 트랜지스터 상에 평탄화 재료를 형성하는 단계와, 복수의 픽셀을 형성하도록 상기 복수의 트랜지스터로부터 먼 영역에서 상기 평탄화 재료를 분리하는 단계와, 상기 복수의 반사 픽셀을 형성하기 위해 상기 분리된 평탄화 재료상에 반사 재료를 증착시키는 단계로 이루어진다.
또한. 평면화 재료의 구조체를 형성하기 전에, 금속 라인이 상기 패턴에서의 산화된 나머지 부분 사이의 홈들안에 형성되며, 또한 상기 각각의 SOI 트랜지스터들에서 소스, 드레인, 및 게이트 구조체와 접촉하여 형성된다. 또한, 저장 캐패시터가 평면화 재료층을 형성하는 단계를 실행하기 전에 각각의 픽셀 영역에서 형성 된다.
마지막으로. 픽셀의 경계로부터 광 반사를 감소시키기 위해, 반사광이 영상 해상도를 저하시키는 것을 막도록 폴리실리콘과 같은 반사-방지막(anti-reflective film)이. 각각의 반사 픽셀 구조체들 사이에 증착될 수도 있다. 이렇게 함으로서 대향 전극상에서 광 차단 마스크를 제거할 수 있으며, 따라서 경계면에서 큰 영역을 차지하여 개구율(aperture ratio)을 감소시킨다.
상기 SOI 트랜지스터 구조는 0.5 내지 2.0 미크론 범위의 두께를 갖는 실리콘 박막으로 이루어진다. 상기 실리콘 박막이 형성되는 SiO2층의 두께는 약 2 미크론이다. 상기 실리콘 박막의 비능동 부분의 선택적 산화시. SiO2층이 3 내지 6 미크론 범위의 필드 산화 두께로 형성된다. 이 유전체 절연(dielectric isolation)은, 고품질 영상을 형성하기 위해 픽셀 경계를 통과하는 광으로 인해 누설 전류가 발생하는 것을 막아준다.
기판상에 하나의 패턴으로 다수의 SOI 트랜지스터를 형성하는 이러한 양상은 반사 액정 표시장치 제조 방법에 사용될 수 있으며, 반사 전극 구조체와 함께 제 1 기판상에 다수의 픽셀을 형성함에 따라(이때, 각 픽셀은 상기 반사 전극 표면 아래의 S0I 트랜지스터에 의해 제어됨), 연속적인 투과 전극 표면을 가진 투과성 제 2 기판과 액정층이 반사 전극 표면과 연속 전극 표면 사이에 제공된다.
또한. 반사 액티브 매트릭스 배열을 가진 LCD 표시장치의 연속 구조에 있어, 폴리이미드와 같은 평면화 재료층의 두께는 약 2 미크론인 반면. 알루미늄으로 된 반사 금속 표면은 예컨대 약 1 미크론 두께일 수 있다. 상기 연속 대향 전극과 반사 전극 사이의 액정 재료는 약 1 미크론의 두께를 가지며, 액티브 매트릭스의 반사 표면 사이의 액정 재료의 깊이는 약 3 미크론이 될 수 있다.
이하. 첨부된 도면을 참조하여 본원 명세서를 보다 상세히 기술한다.
제 1 도 내지 제 5 도는 액티브 매트릭스 표시장치에서 SOI 장치를 형성하는여러 단계를 도시한 도면.
제 6 도는 본 발명에 따른 픽셀의 한 예를 도시한 도면.
제 7 도는 제 6 도에서 라인 7-7 을 따라 이 픽셀을 통과하는 LCD 장치의 횡 단면도.
제 8 도는 제 6 도에서 라인 8-8 을 따른 픽셀의 구조 및 LCD 장치의 횡단면도
S0I 트랜지스터형 반사 픽셀의 구조는 제 1 내지 제 5 도에 순차적으로 도시 되어 있다. 제 1 도에서 실리콘 기판(1)상에 SiO2층(2)이 제공된다. SOI 개시 재료에 대하여. Si02층(2)의 두께는 약 2 미크론 정도이며, 0,5 내지 2 미크론 사이의 두께를 가진 실리콘 박막(3)이 임의의 패턴으로 실리콘 산화층(2)상에 준비된다. 상기 실리콘 박막층(3)의 일부분이 SiO2패드(4)와 LOCOS 산화를 위한 Si3N4질화물층(5)으로서 성장된다. 상기 질화물 층(5)은 산화 과정동안 마스크로서 작용하며. 이때 제 2 도에 도시된 바와같이, 마스크되지 않은 실리콘 박막층(3)이 LOCOS 산화에 의해 산화되어 SiO2필드 산화층(6)을 형성한다.
제 3 도에 도시된 바와같이. 상기 SiO2내지 Si3N4마스크(4, 5)의 제거에 따라, 깨끗한 게이트 산화막(8)이 성장되며 폴리실리콘 게이트(7)가 퇴적, 패터닝. 및 보호 산화물에 의해 캡핑된다(capped), 그후 게이트 산화물(8)의 커버 않된 부분이 상기 실리콘 박막층(3)으로부터 제거된다.
그후, 알루미늄과 같은 금속층이 제 3 도 구조체의 표면상에 형성된다. 이 금속층은 그후, 금속 라인(9)이 상기 SOI 트랜지스터의 소스 및 드레인 영역안에 남고, 금속 라인(9' 및 9")이 SiO2필드 산화물 부분 사이의 홈안에 남도록 패터닝 된다, 이런 방식으로 상기 기술을 행하면 금속 라인 발생에 있어서 기타 단계를 최소화시킬 수 있다.
끝으로, 제 5 도에서, 폴리이미드(10)가 평면화된 구조체 표면을 형성하도록 제 4 도의 표면상에 형성된다. 이것은 폴리이미드 다중층을 제공하므로써 이루어 질 수 있다. 이 평면 층은 상기 금속 라인(9')을 노출시키도록 당해 금속 라인 (9')상의 부분에서 에칭된다. 그후, 알루미늄과 같은 재료의 제 2 금속이 반사 픽셀의 반사 부분을 형성하도록 상기 평면 표면상에 증착된다. 상기 폴리이미드의 경사진 에칭 부분에서. 제 2 금속층(11)이 금속 라인(9')을 통해 상기 능동 장치와 접촉한다.
제 6 도는 장방형의 점선으로 도시된 픽셀(20)에 대한 개략적 레이아웃의 상면도이다. 이 픽셀에서, 저장 캐패시터(22)는 픽셀의 반사 표면(11) 아래에 배치될 수 있다, 상기 픽셀의 능동 장치, 즉 SOI 박막 트랜지스터는 영역(21)에 위치 한다. 액티브 매트릭스 표시장치의 행(23) 및 열(24) 전극 라인은 픽셀(20)에 대해 제 6 도에 도시되어 있다. 폴리실리콘막과 같은 반사-방지 막(33)이 예컨대, 상기 폴리이미드 평면층을 통해 픽셀 경계를 따라 형성된 홈에 증착된다.
모든 능동 및 수동 콤포넌트들을 상기 픽셀의 반사 금속 아래에 매립시키므로써, 사이즈의 제한이 없어져서 반사 금속 전극을 가진 과도 누화가 성능을 저해 하지 않는 한. 저장 캐패시터(22)는 원하는 만큼 크게 만들 수 있다. 상기 저장 캐패시터(21)는 영상의 품질을 향상시키도록 크게 형성될 수 있고 또한 인접한 게이트 라인 대신 독립적인 접지판에 연결될 수 있다. 이것은 게이트 라인을 따른 신호 전달 속도를 크게 증가시킬 것이다. 상기 저장 캐패시터는 이중 폴리실리콘 층으로 이루어질 수 있어 종래기술 형태의 단일 패널 TFT어레이에 사용된 금속 게이트와 같은 고전도성 게이트가 불필요하다.
제 7 도는 제 6 도에서 라인 7-7 을 따른 LCD 장치의 단면을 도시한 것이다. 이 구성에서. 광은 LCD 장치의 유리 대향 전극 기판(31)과, ITO 전극의 도전성 연속 전송 전극(32)과. 액정 장치(30)를 통해 A방향으로 입사되어,반사 픽셀 전극(11)으로부터 A' 방향으로 반사된다. 예컨대 각 층의 두께는 평면층(10)이 2 미크론, 금속층(11)이 1 미크론, 액정층(30)이 1 미크론 정도이다.
상기 평면층(10), 반사층(11), 및 LCD 층(30) 사이의 픽셀 경계에서의 상기 LCD의 두께는 약 4 미크론인데, 이는 단일 패널 HDTV 동작에 반응하기에는 너무 두꺼워. 각 픽셀의 반사 전극 사이의 갭이 당해 갭을 어둡게 나타나게 하기에 충분히 깊어질 수 있다. 그러므로, 대향 전극(32)상에는 암 마스크 또는 차단 마스크가 전혀 필요하지 않다. 이는 대향 전극(32)이 기판에 정렬될 필요가 없음을 의미하며, 본 구조의 중요한 개선이라고 할 수 있다.
또한, 상기 갭으로부터의 반사는 반사 금속의 부재로 인해 작을 수 있다.
그러나, 상기 갭으로부터의 어떠한 반사도 갭에서 폴리실리콘과 같은 반사-방지 층(33)을 코팅함으로서 더욱 감소될 수 있다. 이 반사-방지 재료는 또한 대향 전극 (31)상에서 암 마스크에 대한 필요성을 감소시킨다.
상기 반사층(11)으로부터 능동 장치로의 연결은 능동 장치. 즉 SOI 트랜지스터에 대한 접촉부(35)로 도전 라인(34)을 통해 이루어진다.
제 8 도는 제 6 도의 라인 8-8 을 따른다는 것을 제외하곤 제 7 도와 비슷하다. 이 방식으로, 저장 캐패시터(22)가 상기 반사층(11) 아래의 픽셀 구조체에서 보여진다.
도시된 것 이외의 기타 적합한 재료가 선택될 수도 있다. TFT 트랜지스터 다이오드 또는 금속-절연체-금속 소자가 스위칭 소자로 사용될 수도 있다.

Claims (8)

  1. 화소들의 화상 전극들과 제어 라인들 사이의 스위칭 소자들이 설치되어 있는 제 1 기판을 구비하는 표시장치에 있어서,
    한 화소가 상기 화상 전극 아래에 위치한 절연층 내의 홈들로 둘러싸여 있고 최소한 한 개의 스위칭 소자를 커버하며, 상기 스위칭 소자와 상기 화상 전극 사이의 도전성 상호 연결부들과 제어 라인들이 최소한 부분적으로 상기 홈들 내에 제공 되는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서, 다른 전극이 상기 화상 전극 아래에 위치하는 것을 특징으로 하는 표시장치.
  3. 제 1항 또는 2항에 있어서, 상기 홈들이 적어도 부분적으로 반사-방지 재료(anti-reflective material)로 채워지는 것을 특징으로 하는 표시장치.
  4. 제 1항 또는 2 항에 있어서, 상기 절연층이 평탄화(planarized) 폴리이미드를 구비하는 것을 특징으로 하는 표시장치.
  5. 반사 표시장치 제조 방법으로서,
    (A) 기판상에 서로 분리된 복수의 트랜지스터를 하나의 패턴으로 형성하는단계와,
    (B) 복수의 반사 픽셀을 제공하도록 상기 각각의 SOI 트랜지스터 상에 평면반사 금속 표면을 형성하는 단계와.
    (C) 상기 기판과 제 2 기판 사이에 전기-광학재료(electro-optical materical)를 제공하는 단계를 포함하는 반사 표시장치 제조 방법.
  6. 제 5 항에 있어서, 상기 단계 (A)가.
    (a1) 상기 기판상에 SiO2층을 형성하는 단계와,
    (a2) 상기 SiO2증상에 실리콘 박막 패턴을 형성하는 단계와,
    (a3) 상기 패턴에서 상기 각각의 실리콘 박막의 제 1 부분을 마스크하는 단계와.
    (a4) 상기 패턴에서 상기 각각의 실리콘 박막의 마스크되지 않은 나머지 제 2 부분을 산화시키는 단계와
    (a5) 상기 마스크를 제거하고 상기 실리콘 박막의 상기 각각의 제 1 부분의 일부분상에 게이트 구조를 형성하는 단계와,
    (a6) 상기 실리콘 박막의 다른 분리된 제 1 부분들에 대해 소스 및 드레인 구조체들을 형성하는 단계에 의해 실행되는 반사 표시장치 제조 방법,
  7. 제 5 항 또는 6항에 있어서, 상기 단계 (B)가
    (b1) 적어도 상기 복수의 SOI 트랜지스터 상에 평탄화 재료를 형성하는 단계와
    (b2) 복수의 픽셀을 형성하도록 상기 복수의 트랜지스터로부터 먼 영역들에서 상기 평탄화 재료를 분리하는 단계와,
    (b3) 상기 복수의 반사 픽셀을 형성하기 위해 상기 분리된 평탄화 재료상에 반사 재료를 증착시키는 단계에 의해 실행되는 반사 표시장치 제조 방법,
  8. 제 5 항 또는 6항 중 어느 한 항에 있어서, 단계 (A)후 단계 (B)전에, 제 1 금속 라인들이 산화된 나머지 부분들 사이의 홈들에 상기 패턴으로 형성되며, 제 2 금속 라인들이 상기 각각의 트랜지스터의 상기 소스, 드레인, 게이트 구조체들과 접촉하여 형성되는 것을 특징으로 하는 반사 표시장치 제조 방법.
KR1019950704504A 1994-02-18 1995-02-14 표시장치및반사표시장치제조방법 KR100326691B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US198243 1994-02-18
US198,243 1994-02-18
US08/198,243 US5486485A (en) 1994-02-18 1994-02-18 Method of manufacturing a reflective display
PCT/IB1995/000099 WO1995023397A2 (en) 1994-02-18 1995-02-14 Method of manufacturing a reflective display

Publications (2)

Publication Number Publication Date
KR960702137A KR960702137A (ko) 1996-03-28
KR100326691B1 true KR100326691B1 (ko) 2002-12-05

Family

ID=22732571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950704504A KR100326691B1 (ko) 1994-02-18 1995-02-14 표시장치및반사표시장치제조방법

Country Status (6)

Country Link
US (1) US5486485A (ko)
EP (1) EP0698223B1 (ko)
JP (1) JPH10508387A (ko)
KR (1) KR100326691B1 (ko)
DE (1) DE69526703T2 (ko)
WO (1) WO1995023397A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864464B2 (ja) * 1994-12-22 1999-03-03 日本ビクター株式会社 反射型アクティブ・マトリクス・ディスプレイ・パネル及びその製造方法
JP2739844B2 (ja) * 1995-05-19 1998-04-15 日本電気株式会社 薄膜トランジスタアレイ
US6078274A (en) * 1996-12-27 2000-06-20 Sharp Kabushiki Kaisha Touch panel
US5868951A (en) * 1997-05-09 1999-02-09 University Technology Corporation Electro-optical device and method
US6023309A (en) * 1997-12-22 2000-02-08 Philips Electronics North America Corporation Reflective liquid crystal display having integral light shielding
US6252999B1 (en) 1998-12-23 2001-06-26 Aurora Systems, Inc. Planar reflective light valve backplane
DE69941519D1 (de) * 1998-12-23 2009-11-19 Aurora Sys Inc Flache reflektierende rückwand eines lichtventils und verfahren zu dessen herstellung
US6277748B1 (en) * 1998-12-23 2001-08-21 Aurora Systems, Inc. Method for manufacturing a planar reflective light valve backplane
US6569699B1 (en) 2000-02-01 2003-05-27 Chartered Semiconductor Manufacturing Ltd. Two layer mirror for LCD-on-silicon products and method of fabrication thereof
US6828595B2 (en) * 2001-11-13 2004-12-07 Chartered Semiconductorsmanufacturing Limited Light shield cum gap fill scheme for microdisplay backplane fabrication
US6873401B2 (en) * 2002-01-24 2005-03-29 Intel Corporation Reflective liquid crystal display lithography system
DE60325418D1 (de) * 2002-12-19 2009-01-29 Koninkl Philips Electronics Nv Optisches analysesystem
US20050133479A1 (en) * 2003-12-19 2005-06-23 Youngner Dan W. Equipment and process for creating a custom sloped etch in a substrate
US7663645B1 (en) 2007-02-20 2010-02-16 Masao Okamoto Image display device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024626A (en) * 1974-12-09 1977-05-24 Hughes Aircraft Company Method of making integrated transistor matrix for flat panel liquid crystal display
US5091334A (en) * 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPH0691252B2 (ja) * 1986-11-27 1994-11-14 日本電気株式会社 薄膜トランジスタアレイ
JPH01102434A (ja) * 1987-10-15 1989-04-20 Sharp Corp マトリックス型液晶表示パネル
US5243260A (en) * 1988-11-08 1993-09-07 L'etat Francais, Represente Par Le Ministre Des Postes, Des Telecommunications Et De L'espace (Centre National D'etudes Des Telecommunications) Method to produce a display screen with a matrix of transistors provided with an optical mask
US5051570A (en) * 1989-01-20 1991-09-24 Nec Corporation Liquid crystal light valve showing an improved display contrast
JP2714993B2 (ja) * 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
JPH0453929A (ja) * 1990-06-22 1992-02-21 Fujitsu Ltd 反射型液晶装置
US5317432A (en) * 1991-09-04 1994-05-31 Sony Corporation Liquid crystal display device with a capacitor and a thin film transistor in a trench for each pixel
US5359441A (en) * 1991-12-18 1994-10-25 Hitachi, Ltd. Reflection type liquid crystal display apparatus having a reflective pixel electrode with an elongated window over a photoconductive element
JP3172841B2 (ja) * 1992-02-19 2001-06-04 株式会社日立製作所 薄膜トランジスタとその製造方法及び液晶表示装置

Also Published As

Publication number Publication date
US5486485A (en) 1996-01-23
WO1995023397A3 (en) 1995-10-26
JPH10508387A (ja) 1998-08-18
DE69526703D1 (de) 2002-06-20
EP0698223B1 (en) 2002-05-15
EP0698223A1 (en) 1996-02-28
KR960702137A (ko) 1996-03-28
DE69526703T2 (de) 2003-01-30
WO1995023397A2 (en) 1995-08-31

Similar Documents

Publication Publication Date Title
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US5622814A (en) Method for fabricating active substrate
KR100255592B1 (ko) 액정 표시 장치 구조 및 그 제조 방법
KR100326691B1 (ko) 표시장치및반사표시장치제조방법
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
KR100223899B1 (ko) 액정표시장치의 구조 및 제조방법
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
US5831692A (en) Stacked capacitor structures for liquid crystal displays and related methods
US6180430B1 (en) Methods to reduce light leakage in LCD-on-silicon devices
JPH1096949A (ja) アクティブマトリクス型液晶表示装置
JPH06130418A (ja) アクティブマトリクス基板
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
JP2002277899A (ja) アクティブマトリクス型液晶表示装置及びその製造方法
JPH08171101A (ja) 液晶表示装置の製造方法
JPH0862629A (ja) 液晶表示装置
JP2677714B2 (ja) アクティブマトリクス基板およびその製造方法
JPH052129B2 (ko)
KR19990030877A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 제조 방법
JPH08313934A (ja) アレイ基板、その製造方法、液晶表示装置およびその製造方法
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP3537938B2 (ja) アクティブマトリクス表示装置の作製方法
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100430027B1 (ko) 평면스크린의능동매트릭스제조방법,그방법으로제조된능동매트릭스를포함하는액정디스플레이스크린및그유형의액정스크린을위한어드레스지정방법
KR0175384B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee