WO2009141347A1 - Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens - Google Patents

Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens Download PDF

Info

Publication number
WO2009141347A1
WO2009141347A1 PCT/EP2009/056070 EP2009056070W WO2009141347A1 WO 2009141347 A1 WO2009141347 A1 WO 2009141347A1 EP 2009056070 W EP2009056070 W EP 2009056070W WO 2009141347 A1 WO2009141347 A1 WO 2009141347A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate electrode
measuring
gate
temperature
power device
Prior art date
Application number
PCT/EP2009/056070
Other languages
English (en)
French (fr)
Inventor
Michael Stoisiek
Michael Gross
Original Assignee
X-Fab Semiconductor Foundries Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE102008023216A external-priority patent/DE102008023216A1/de
Priority claimed from DE102008023215A external-priority patent/DE102008023215A1/de
Priority claimed from DE102008023217A external-priority patent/DE102008023217A1/de
Application filed by X-Fab Semiconductor Foundries Ag filed Critical X-Fab Semiconductor Foundries Ag
Priority to US12/993,559 priority Critical patent/US20110182324A1/en
Publication of WO2009141347A1 publication Critical patent/WO2009141347A1/de

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the invention relates to a method for measuring the operating temperature of MOS (semiconductor) power devices, e.g. a MOS power transistor or an IGBT, as well as components for carrying out the method.
  • MOS semiconductor
  • the invention relates to semiconductor power devices having a transistor cell as well as to those consisting of a plurality of identical and parallel connected single cells in which the total device area is large compared to the area of the single cell and the active area of the semiconductor chip into individual ones electrically insulated parts of the gate electrode network may be divided, wherein for carrying out the method, the corresponding component is provided with additional electrical gate contacts.
  • the invention further relates to both semiconductor power devices with vertical current flow through the semiconductor chip and to components for integration in a so-called smart power IC with lateral flow of the main current and is used in components of semiconductor material silicon but also of other semiconductor materials , eg Silicon carbide (SiC), into consideration, wherein there is then in each case an additional electrical contact per component.
  • a so-called smart power IC with lateral flow of the main current and is used in components of semiconductor material silicon but also of other semiconductor materials , eg Silicon carbide (SiC), into consideration, wherein there is then in each case an additional electrical contact per component.
  • its temperature is measured integrally or in individual surface elements of the component chip during component operation. On the one hand, this ensures that no premature failure of the component occurs due to overloading, on the other hand, the possible component performance can be better utilized.
  • a temperature sensor specially integrated into the component or into the immediate vicinity of the component for this purpose, e.g. a pn junction operated in the forward direction, as can be seen, cf.
  • a disadvantage of the method is that the temperature can only be measured at the location of such a sensor and the number of sensors to be integrated is limited because of their chip area consumption. In addition, there is between
  • Temperature sensor and adjacent active device area a design-related minimum distance, which means that the temperature measured at the location of the sensor and the temperature in the adjacent active chip area differ and a time change of the temperature of the active chip area is measured only with considerable delay on the sensor.
  • hot spots centered in the middle of the device surface occur.
  • a well-known A method for avoiding these hot spots is that the active cells located in the center of the component, for.
  • a vertical power MOSFET provides the layout with a greater value of on-resistance than cells of the peripheral chip areas, as is known by Khemka et al. 'Oetection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve
  • a temperature sensor for a MOS circuit wherein the temperature sensor comprises at least one MOS transistor, wherein a gate device determines a voltage drop between a gate input and a gate output becomes.
  • the gate device is split into individual gates, which are only partially electrically connected between the gate input and the gate output. This arrangement is designed for the temperature measurement of the ambient temperature, and the influence of the temperature of the component itself is not taken into consideration, but excluded.
  • the purpose of the invention is, in measuring the temperature of the semiconductor chip during operation of the MOS semiconductor device, to determine the accuracy and rapidity of the response time of countermeasures, e.g. to increase against a partial overheating MOS semiconductor device and thus to increase the reliability.
  • the invention is based on the object of specifying an electrical measuring method of the operating temperature and a modified component for carrying out the method, which improves the monitoring of the component. Temperature readings should be delivered without time delay without the need for additional area for temperature sensors and location-based
  • a method of measuring the operating temperature of a MOS power semiconductor device having a gate electrode made of a material whose temperature coefficient of electrical resistance is known is provided.
  • Gate electrode has two arranged in a certain (or: defined) distance on the gate electrode contact points, between which a clear measuring section is defined.
  • the gate electrode can be subdivided into a plurality of measuring sections between respective contact points, which are each connected to a conductor track.
  • Each contact point pair has a certain distance - to form a respective measuring path - on the gate electrode a certain portion of the gate electrode between them.
  • the respective measuring path is defined by the fact that at least one separation point interrupts other conductive paths along the gate electrode (for electrical insulation or better: "release") of the measuring path. It thus becomes an unambiguous measuring section that does not consist of parallel paths in its (total) resistance.
  • Temperature coefficient of electrical resistance is known, wherein the gate electrode network is divided into a plurality of measuring sections with contact point pairs, which are each connected to contacts, wherein the contact points of each pair of contact points have a certain distance and lying between the contact point pairs measuring sections respectively from the other Measuring paths are electrically isolated, so that no electrical interference between the measuring sections is given, wherein the electrical resistances are measured at the measuring lines directly to the gate electrode network during operation of the semiconductor power device with applied gate voltages between the contact points gate electrode by means of the gate voltages superimposed measuring voltages , Wherein the temperature of the MOS-semiconductor power component at the respective measuring sections is determined from the electrical resistances of the measuring sections.
  • the measuring sections are defined by the fact that at least one separation point (it can also be several) other conductive paths along the
  • MOS power device which consists of a plurality of functionally identical individual cells. It is furthermore advantageous if the MOS power component is part of an integrated circuit and the temperature detection and evaluation of the at least one temperature measuring path and power of the device automatically by a corresponding circuit as part of the integrated circuit (claim 12).
  • the contact point pairs are distributed over the component surface such that an assignment of individual temperatures to certain surface portions of the total component surface can be designed as a "temperature distribution" over the entire component surface.
  • the applied voltage can also be determined by impressing e.g. constant current is formed, so power source-caused. Then the resulting voltage is an image of the temperature-dependent resistance.
  • a semiconductor power device for electrically measuring the temperature dependent resistance of a gate electrode during operation.
  • an additional interconnect on the gate electrode is present at least at a further contact point of the gate electrode of the MOS semiconductor power component, so that a certain distance of the (two) contact points and on the gate electrode is determined , A measuring section of the gate electrode between the first
  • This measuring path can be isolated from other parts of the gate electrode, in the sense of their unambiguity or unaffectedness of other conductive paths of the gate electrode.
  • the gate electrode is divided into a plurality of measuring sections with contact points, which are each connected to a conductor track, and wherein the contact points of a respective contact point pair have a certain distance.
  • the measuring path is defined by the fact that at least one separation point other conductive paths along the gate electrode (for
  • a semiconductor power device which consists of a plurality of (functionally) identically constructed individual cells with a gate electrode network, provided for location-based electrical measurement of the temperature-dependent resistance of the gate electrode during active device operation.
  • a plurality of paired additional contact points on the gate electrode network are provided with conducting contacts distributed to different (non-overlapping) portions of the gate electrode of the semiconductor power device.
  • the contact points of a respective pair of contact points have a certain distance from each other (or: resistance between them), whereby in each case a certain measuring distance is defined and the different defined measuring sections of the contact point pairs are electrically isolated from each other by separation points.
  • Contact points attaching contacts (or: subsequent conductor tracks) have.
  • the measuring sections are distributed over the component surface such that an assignment of individual temperatures to certain surface portions of the total component surface as a temperature distribution over the
  • Component surface is given.
  • a semiconductor power device which consists of a plurality of (functionally) equal constructed individual cells and in which several of the individual cells together each form a sub-region of the device, which has its own - common to the cells of the sub-region - gate connection and with respect to the gate electrodes of other subregions (ie: subregions) electrically isolated is provided.
  • At least one pair of contact points of the gate electrode of the MOS power device with corresponding contacts is present in each subregion of the semiconductor power component, wherein the contact points of a contact point pair have a specific spacing from one another.
  • a specific measuring section is defined and, due to the presence of a plurality of such measuring sections in partial regions of the component, the measuring sections of the contact point pairs are electrically independent (or isolated from one another by separating points).
  • the measuring sections are distributed over the component surface in such a way that an assignment of possibly different region temperatures to certain surface portions of the total component surface is given.
  • the semiconductor power device has a plurality of functionally identically constructed parallel single cells. In each case several of the
  • a large number of individual cells together form a subarea of the power component, each subarea having as its own area a common gate connection for the cells of the subarea, so that a plurality of areas having a plurality of gate terminals are formed.
  • Gate electrodes of the (or in) portions are electrically isolated from each other by interfaces for measuring a temperature dependent resistance of each of the gate electrodes during operation of the power device. From this a determination of a temperature distribution can take place.
  • at least one pair of contact points is present on the gate electrode of the subarea of the MOS power component and these are electrically conductively accessible from the outside with associated leads and contacts.
  • the contact points of a respective contact point pair have a certain distance from each other, whereby in each case a unique measuring path for measuring a temperature-dependent resistance is defined.
  • the temperature-dependent electrical resistance of the gate electrode or the anyway existing gate electrode network is measured and used at a known temperature coefficient of resistance of the gate electrode material for determining the current device temperature at the measurement location. This is a location-based measurement.
  • the usually only provided with a contact gate electrode network is provided for resistance measurement with at least one additional contact.
  • a spatially resolved detection of several temperatures is done by a plurality of such additional contacts of the gate electrode network, so that through the
  • the gate electrode or the gate electrode network can be divided into mutually isolated (or better: independent) segments, which can then be measured independently of each other (or independently) without any interference.
  • this procedure is to be used with all gate electrode materials having a suitable temperature coefficient of resistance, for example polysilicon. Since the gate electrode is largely thermally coupled to the underlying silicon via a thin gate oxide, the measured gate electrode temperature provides a good measure of the temperature of the underlying silicon. In addition, the gate electrode temperature is followed by a very small delay in temperature change underlying silicon.
  • the positioning of the additional gate contacts provides the greatest possible flexibility with respect to the extent and position of the component region detected by the temperature measurement.
  • the average temperature of selected surface segments of the device can be determined, for.
  • the temperature in concentric annular or polygonal, in particular square segments (read: areas) of the device surface can be determined, for.
  • a resistance and thus the temperature with a high spatial resolution can be determined by gate contacts which are located very close to one another.
  • Gatethe can be selected in the case of driven component, the measurement of the gate resistance by the auxiliary voltage superimposed on the gate voltage (or current) and thus during operation of the device is possible.
  • auxiliary voltage superimposed on the gate voltage (or current) can be DC or AC voltage used as a probe for resistance measurement.
  • AC voltage measurements (or such current measurements) have the advantage of greater sensitivity and better decoupling of the resistance measurement and due to the temperature measurement of the "primary" gate drive (the one for operational control).
  • FIG. 1 shows a plan view and section of a conventional one-finger MOS transistor with source-body contact 1 in the center and two drift zones 2 arranged symmetrically to it, which corresponds to the state of the art
  • FIG. 2 shows a modified MOS transistor of otherwise identical construction as in FIG. 1, modified for an example of a method according to the invention, that is to say with an additional gate contact 9 and separation point 17.
  • FIG. 3 shows a further example of a MOS transistor according to the invention, which is provided with a plurality of additional gate contacts 9 to 15 and has the same construction as in FIG. 2,
  • FIG. 4 shows the top view of a MOS transistor with a real area size of about 0.4 mm x 0.4 mm, which consists of a plurality of identical vertically arranged finger-shaped single cells 20 which run side by side (parallel), 19 an edge area outside of the gate network is 4 * ,
  • FIG. 5 shows a system of gate terminals and contacts of a further example of a MOS transistor according to the invention with a comparable basic structure as FIG. 4, and with additional gate contacts and a modified gate network 4, FIG.
  • FIG. 6 shows the systematic division of the MOS transistor shown in FIG. 5 into three concentrically lying regions B1, B2, B3, which can be detected separately with respect to temperature measurements by the additional gate contacts according to FIG.
  • FIG. 7a is a plan view and the section of a MOS transistor as another example of the invention with square single cells, which are connected in parallel.
  • FIG. 1 shows a plan view of a conventional elongate one-finger transistor with the source-body complex 1 in the center and two drift zones 2 and drain zones 3 arranged symmetrically to the left and right.
  • the gate electrode 4 is in the form of a schematic arrangement an elongated circular ring and metallic interconnects 5.6 for contacting the source region 1 and the drain regions 3 and a conductive path 7 (also conductor as an electrically conductive path) to a contact point 8 on the gate electrode 4.
  • the figure also shows the typical doping zones and material layer sequences along a section AB.
  • FIG. 2 A modified compared to the transistor of Figure 1 MOS transistor is shown in Figure 2.
  • the annular gate electrode has an additional contact point 9 and a conductor path 10 connected thereto. Between the conductor track 7 and the contact point 8 on the gate electrode 4 and the conductor track 10, the gate electrode resistance between the contact points 8 and 9 can now be measured within the scope of a two-point measurement, and thus also the Temperature in this area can be measured indirectly.
  • the resistance measurement relates only to the connection 4 '(as measurement path M1) between the contact points 8 and 9, the second possible current-carrying connection 4 "is interrupted by a separation point 17.
  • the measurement of the gate electrode resistance with a two-point measurement is possible when the resistance of the tracks 7 and 10 is negligibly small against the resistance of the portion 4 'of the gate electrode 4 to be measured.
  • the measurement takes place, as depicted in FIG. A preferably constant current J M is fed between the contact points 8 and 9 on the marked measuring section M1. Assuming that the interconnects 7 and 10 do not contribute significantly to the resistance of the measuring path M1, the resistance can be calculated on these interconnects by means of a voltage measurement. With a known temperature coefficient of electrical resistance, the temperature can be determined from this. The temperature refers to an average temperature along the measuring section M1.
  • the measured gate electrode temperature provides a good measure of the temperature of the underlying silicon.
  • the gate electrode temperature is followed by a very small delay in temperature change underlying silicon.
  • the measured voltage is represented symbolically by usg and follows from the impressed current i M. If one selects the other measurement, which is not shown, a voltage is to be applied, from which a current to be measured follows, depending on the resistance along the measuring path M1, ie between the contact points 8, 9. A change in the resistance, caused by a change the temperature in the
  • This temperature determination takes place during an operation of the MOS component, which is symbolized by the reference of the gate voltage.
  • This gate voltage U G controls via the one conductor 7 and the contact point 8, the potential of the gate and thus controls the transistor open or close (blocking or non-blocking) and this gate voltage is the measurement voltage, which was explained above and in Figure 2 symbolically with u 8 g is shown superimposed.
  • This superimposition takes place via an impressed current or via an impressed
  • Voltage may be present as AC or DC, ie DC or AC, DC or AC voltage. This general presentation is intended to be circumscribed by the DC or AC variable, which causes the resistance along the measurement path M1, or conversely speaking, the resistance between the points of contact 8 and 9 to be measured. From the measured resistance, the temperature of the measuring section M1 is calculated via the said conversion.
  • the transistor With changed electrical connections and a further separation point or insulation (not shown) in the middle between the four additional gate contacts is the transistor suitable for a location on the multi-contacted branch of the gate electrode spatially resolved temperature measurement.
  • This embodiment variant of the MOS transistor has a plurality of additional gate contacts 10, 12, 14, 16 for the four-point measurement of the gate electrode section located between the contact points 11 and 13.
  • the resistance between two arbitrarily selectable contact points of the gate electrode can be measured, for. B. between the contact points 8 and 15, between the contact points 15 and 13 or between 15 and 9 and thus each of the average temperature of the enclosed by the contact points range can be determined.
  • separation points of the gate electrode for. B. between the contact points 8 and 15 and 13 and 1 1, wherein two electrically isolated portions of the gate electrode formed, independently of each other, the operating temperature in the smaller adjacent
  • Sections of the gate electrode are measured.
  • the above-described measurements with alternating quantities or constant quantities are also applicable to FIG. 3 and are shown symbolically here.
  • the drawn situation is that of the four-point measurement and feeding of a measuring current i M on and through the contact points 15 and 9.
  • the measurement itself takes place at further inner contact points 1 1 and 13 and results along this measuring distance M2 between these two contact points the measured, from the current and the temperature of the measuring section M2 dependent voltage un 13.
  • FIGS. 4, 5 and 6 show an example of a further embodiment of a large-area MOS power transistor made up of a multiplicity of parallel individual cells.
  • the transistor chip is shown in Figure 4 square with a side length of about 0.4 mm.
  • the active interior area is occupied by a large number of identical juxtaposed finger-shaped individual cells 20 according to FIG.
  • Only the gate electrode tracks of a schematically present illustrated gate electrode network 4 * which is located above the individual cells 20 of Figure 4, differ in different areas of the power MOS transistor according to the following explanations and illustrations for the formation of the new gate network 4th
  • the large number of controlled individual cells forms the power component. They are functionally the same.
  • the example shown in FIG. 5 is characterized in that the component surface is occupied by finger-shaped parallel single cells and the gate electrode network 4 consists of adjacent strips or elongated ring tracks 60 to 70 which are segmented by separation points.
  • the adjacent gate electrode paths of the gate electrode network are connected according to the scheme of Figure 5 only partially via interconnects on the common gate contact 7 and provided in part with additional contacts 71 .1 and 72.1 or 71 .2 and 72.2 or 71 .3 and 72.3 , In some cases, originally contiguous gate electrode tracks, for example the
  • Gate electrode paths 4a, 4b interrupted by separation points 17a, 17b, resulting in certain portions of the gate electrode, which are electrically insulated from each other at their ends. Depending on one of their ends they have a contact point, for example, a third contact point 72.3 or 71 .3, each with an additional trace and additional gate contact.
  • the additional gate contacts 71 .1, 72.1 reach a first contact point pair 81 .1 and 82.1, wherein the gate contacts 71 .1, 72.1 are connected via additional conductor tracks to a meandering gate electrode track 74, which forms an inner measurement path that passes from adjacent gate electrode tracks
  • Separation points 17e, 17f separated and thus isolated.
  • the separation points 17e, 17f are strip-shaped and extend transversely to the vertically arranged gate electrode tracks.
  • the additional gate contacts 71 .2, 72.2 lead to a second pair of contact points, these gate contacts 71 .2, 72.2 being connected via additional strip conductors to a (initially) meandering gate electrode track 75, which forms a further measuring section and that of adjacent gate electrode paths through further separating points 17c , 17d is separated and isolated.
  • the further measuring path lies between the outer region B1 and the inner region B3, cf. see FIG. 6.
  • These three regions of FIG. 6, the inner region B1, the intermediate region B2 and the outer region B3, are concentric. They have quadratic form here, but this is not to be seen as a general concept, but as a consequence of the example illustrated here.
  • the separation points, which were previously explained, are horizontal (transverse to the longitudinal extent of the adjacent conductive
  • the tracks in area B2 are electrically isolated from area B1.
  • the region B1 is then electrically isolated from the region B3.
  • Longitudinal "separation points" are not separately inserted separation points, but they result from the distance of
  • Strip which naturally constitutes an insulating region between two longitudinal parallel webs of the gate network.
  • FIG. 4 has shown only schematically and principally elongated, parallel tracks of a common gate network 4, which will be more specific in embodiments of the invention, and here a specific one Example in Figure 5 is illustrated.
  • the middle area B2 bears partly, say only at the beginning, a meander between the two contact points, consisting of three track sections
  • a potential-connecting outer structure is formed with top and bottom short fingers as a guide structure, which connects the top and bottom of the network consisting of the elongated strip or elongated ring paths.
  • These elongated strip or ring tracks of the gate network are formed of, for example, polysilicon.
  • the separation points 17d, 17c which isolate the outer region B3 and the intermediate region B2 from each other, are transversely strip-shaped.
  • the gate electrode network of the outer region B3 terminates in the middle region at the transverse separation points 17d, 17c, for example, on transverse metallic conductors, or can also be designed with free-end strip ends.
  • the intermediate area B2 ends at the top and bottom largely, except for the meander 75, comparable. This also with top and bottom, transverse
  • the division of the additional gate terminals and the electrical interruptions of the network of the gate electrode is based on a division of the device area into three concentric areas as sub-area B1, B2 and B3 of Figure 6, in which each separately the temperature can be detected by the resistance of each sub-area on respective gate is measured.
  • Possible measuring paths lie between a contact point 8a (between a conductor track of the gate contact 7 and the gate electrode track 4a) and a second contact point (between the conductor of the gate contact 72.3 and the
  • Gate electrode path 4a on the one hand, or a contact point 8b (between the conductor of the gate contact 7 and the gate electrode track 4b) and a fourth contact point (between a conductor of the gate contact 71 .3 and the gate electrode track 4b) on the other hand, or the sum of these measuring sections as a Averaging over a greater length from contact point 81 .3 to contact point 82.3.
  • the temperature measurement in B3 will be for an average value through resistance measurement between 71 .3 and 72.3. In this case one receives an average information about the resistance and as a consequence a statement about the temperature on the left and the right side of area B3. If the resistance is measured between 71 .3 and contact 7 or 72.3 and contact 7, the information about the temperature is obtained only on the left or only on the right side of the area B3.
  • the local measuring section M1 is analogously present as at least three different measuring sections M B i, M B2 and M B 3 in the three areas B1 to B3, wherein the measuring section M B3 can be performed in the described three embodiments, as only left side, only right side or the total path of sections of both electrode tracks 4b and 4a, respectively 62 and 68th
  • the separation point 17b and 17a in the said tracks 62 and 68, and 4a, 4b are an interruption of the drawn annular path. This makes the measuring section clear. From the ring track is in the marked situation of the separation point 17b a piece down and the whole way up "singled", and the slightly shorter
  • Section above the separation point 17b (right circular path section of the image) is not part of the measuring section. From 82.3 to the contact point 8b, this measuring section extends on the left side of the area B3.
  • the metallic connection conductor to the gate contact 7 is not part of this resistor.
  • Corresponding mirror image with respect to the vertical central plane of the interruption 17a is provided on the right side of B3, by which the two ends are isolated at the point of interruption 17a against each other and a clear measuring path along the ring path 4a, in itself the remaining portion of the annular path 4a from the contact point 82.3 is reached to the contact point 8a.
  • the measuring sections can be evaluated individually using the contact 7, or they can be evaluated by a series connection.
  • the measuring tracks 4b and 4a are not connected at the lower end in Figure 5 to the ladder network from the contact 7 to all ends of the other tracks.
  • an insulating separation point is ever provided.
  • the measuring voltage shown there and the measuring current shown there can be used as a DC or AC value.
  • the drawn measuring voltages for the third region B3 are shown in FIG. 5.
  • the left area can be measured over the web 4b.
  • the associated voltage is U 3 '.
  • the right section can be measured between contact 7 and contact 72.3 with the voltage U 3 "The sum voltage, ie the series connection of these two measuring sections, is measured by the voltage U 3 between the contacts 71, 3 and 72.3
  • the reverse measuring method according to the description of FIG. 2 can also be used here.
  • Measuring current which flows through the measuring path and thus generates a voltage drop, which is superimposed on the gate voltage for the operation and during operation of the semiconductor power device of Figure 5.
  • the gate contact 7 controls the gate region B3.
  • One of the contacts 71 .1 and 72. 1 can provide a voltage for driving the inner area B 1, which can be set independently of the voltage at the contact 7 or can be predetermined.
  • One of the two contact points 71 .2 and 72.2 can serve to supply a further independent gate voltage for the region B2 from FIG. 6. Also, this gate voltage is independent of the other mentioned gate voltages adjustable or specifiable.
  • the component thus has several subareas and each subarea has as its own area a common gate for the cells of this area or subarea, via whose potential the MOS transistor can be driven. Naturally, all three potentials can also be driven by a same, uniform potential. If they are controlled by different potentials, different influences can be made on the individual areas and counteracted to hot spots. If the temperature is high in area B1, the controlling gate voltage at the gate contacts 71.1 and 72.1 are made smaller. The same applies to the other areas.
  • the temperature-dependent resistance of the measuring path is measured in each of the areas.
  • a temperature for each of the areas can be calculated.
  • a temperature distribution results over the total area of the power device, which in the example of FIG. 6 consists of three concentric areas.
  • the contact points have been explained before.
  • the contact points are located on the gate electrode, respectively the so-called gate electrode network of the respective subarea.
  • Each of the contact points has a supply line and a contact that makes it electrically conductive from the outside.
  • the distance between each pair of contact points is defined and unique.
  • a clear measuring path is created, e.g. from contact 81 .3 to contact 7, or from contact 81 .3 to contact 82.3.
  • a clear measurement of the temperature-dependent resistance of the measuring path is possible, which allows temperature-dependent resistance over the known temperature coefficient for determining a temperature of a respective area during operation of the device.
  • each measured resistance corresponds to an area fraction of the total construction area.
  • the result is a temperature distribution through several existing temperature points or points on the total area of
  • Power component then belongs only to one of the several areas, in the embodiment of Figure 6 only to one of the three areas B1, B2 and B3 shown there. These are real subsets, not overlapping subsets. The situation is different for designs of single cells 20 that are not symmetrical in either direction of the plane, e.g. the structure of the elongated
  • a plurality of separate gate electrodes can be provided along a single cell 20.
  • a respective individual cell has in the longitudinal direction as many independently activating gate segments as regions are provided.
  • the cells 20 On the left and right outside as tracks 60 and 70, for example, only one gate, the middle single cell three gates, but all are independently (or independently) controlled, and are not electrically connected to each other. There are formed in the longitudinal direction differently controlled single cells 20.
  • the plurality of individual cells 20 are connected in parallel between the drain 6 and source 5 for the power current, but of one, two or more
  • a respective gate terminal controls a group of individual cells or even a group of adjacent longitudinal sections of the individual cells, as far as they are in the region of the gate electrode of the respective subarea, with the associated gate voltage.
  • the measurement voltage is superimposed on the gate voltage for each area.
  • the gate electrode sections in the subregions B1 to B3 are and always remain independently measurable.
  • the gate electrodes in the portion B1 with the contacts 71 .1 and 72.1 allow one of e.g. the partial areas B2 and B3 independent temperature detection in the sub-area B1, the entire area can be detected by measurement. In the partial area B2, only the part 75 of the gate electrode of this area B2 is contacted for temperature measurement.
  • the example shown in FIG. 5 is characterized in that the component surface is occupied by finger-shaped parallel single cells and the gate electrode network consists of adjacent strips or elongated ring paths.
  • this component may be an integrated circuit (not shown).
  • This integrated circuit may also include other circuit sections.
  • An evaluation circuit for evaluating the measured value (s) of the one or more temperature measurement sections (n)
  • a drive circuit for controlling the power supply of the device via the gate terminals. This activation takes place automatically and depends on the temperature acquisition and evaluation.
  • transistor topologies are also possible, in particular in the case of individual transistors with vertical current conduction, in which the active device surface is occupied by a plurality of square or hexagonal single cells.
  • the gate electrode network in this case has the structure of one over the entire
  • Component surface extended plate in which a recess was made in the center of the periodically repeated basic cells.
  • additional gate electrode contacts the resistance of the gate electrode and thus to determine the device temperature during operation.
  • the additional contacts are advantageously arranged in a so-called van der Pauw geometry at the periphery of a contiguous network area, cf. Pauw et al., "Measurement of Specific Resistance and Hall Coefficients on Disks of Any Shape", Philips Techn. 20, 230, 1959.
  • FIG. 7 a has been produced in a vertical section X - X of the uppermost row of the transistor; the other way round, the sectional plane Y - Y from FIG. 7a showing the plan view, then in the form of a section of FIG.
  • the current feed-in contacts 71.4 and 74.4 and contacts 73.4 and 72.4 for voltage measurement of U 7 used in the resistance measurement are arranged in the form shown in FIG. If the representation in FIG. 7 relates to the entire surface of the component, the resistance measurement only makes a statement about the temperature averaged over the entire component surface.
  • FIG. 7 corresponds to a four-point measurement, as explained above with reference to FIG. 3, with separate contacts for the current supply and separate contacts for the voltage measurement, which voltage is superimposed on the gate voltage during operation of the component of FIG.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung soll ein elektrisches Messverfahren für eine Betriebstemperatur und ein modifiziertes Bauelement zur Durchführung des Verfahrens angeben, welches die Überwachung des Bauelementes verbessert. Temperaturmesswerte sollen ohne Zeitverzögerung geliefert werden und ohne zusätzlichen Flächen für Temperatursensoren zu benötigen. Ortsbezogene Temperaturwerte sollen messbar sein. Vorgeschlagen wird ein Verfahren zu dieser ortsbezogenen elektrischen Messung der Betriebstemperatur eines ebenfalls vorgeschlagenen MOS-Leistungsbauelementes mit einem Gateelektroden-Netzwerk aus einem Material, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist. Das Gateelektroden-Netzwerk wird in mehrere Messstrecken mit Kontaktpunktpaaren, die jeweils mit Kontakten (71.1, 72.1; 71.2, 72.2; 71.3,7; 72.3,7) verbunden sind, unterteilt. Die Kontaktpunkte jedes Kontaktpunktpaares haben einen bestimmten Abstand voneinander und jede der zwischen den Kontaktpunktpaaren liegenden Messstrecken ist jeweils von den anderen Messstrecken elektrisch isoliert, so dass keine elektrische Beeinflussung zwischen den Messstrecken gegeben ist. Die elektrischen Widerstände der Messstrecken werden direkt an dem Gateelektroden-Netzwerk während des Betriebes des Halbleiter-Leistungsbauelementes bei anliegenden Gatespannungen zwischen den Kontaktpunkten der Gateelektrode (4) mit den Gatespannungen überlagerten Messspannungen (u1,u2,u3) gemessen. Aus den elektrischen Widerständen der Messstrecken werden die Temperaturen des MOS- Halbleiter-Leistungsbauelements an den Messstrecken bestimmt.

Description

Betriebstemperaturmessung eines MOS-Leistungsbauelements und MOS Bauelement zur Ausfuehrung des Verfahrens.
Die Erfindung bezieht sich auf ein Verfahren zur Betriebstemperaturmessung von MOS- (Halbleiter-)Leistungsbauelementen wie z.B. eines MOS-Leistungstransistors oder eines IGBT, sowie auf Bauelemente zur Ausführung des Verfahrens.
Die Erfindung bezieht sich insbesondere auf Halbleiter-Leistungsbauelementen mit einer Transistorzelle als auch auf solche, die aus einer Vielzahl identischer und parallel geschalteter Einzelzellen bestehen, bei denen die Gesamtbauelementfläche groß im Vergleich zur Fläche der Einzelzelle ist, und die aktive Fläche des Halbleiterchips in einzelne voneinander elektrisch isolierte Teile des Gateelektroden-Netzwerkes unterteilt sein kann, wobei zur Durchführung des Verfahrens das entsprechende Bauelement mit zusätzlichen elektrischen Gatekontakten versehen ist.
Die Erfindung bezieht sich weiterhin sowohl auf Halbleiter-Leistungsbauelemente mit vertikalem Stromfluss durch das Halbleiterchip als auch auf Bauelemente zur Integration in einem so genannten Smart-Power-IC mit lateralem Fluss des Hauptstromes und kommt zur Anwendung in Bauelementen aus Halbleitermaterial Silizium aber auch aus anderen Halbleitermaterialien, z.B. Siliziumkarbid (SiC), in Betracht, wobei es dann jeweils einen zusätzlichen elektrischen Kontakt je Bauelement gibt. Zur Durchführung des Verfahrens wird während des Bauelementbetriebes dessen Temperatur integral oder in einzelnen Flächenelementen des Bauelementchips gemessen. Einerseits wird damit dafür gesorgt, dass kein frühzeitiger Ausfall des Bauelementes durch Überlastung erfolgt, andererseits kann die mögliche Bauelementleistung besser ausgeschöpft werden.
Wünschenswert ist ein Betrieb der Halbleiterbauelemente nahe der durch Bauelementzuverlässigkeit und Einhaltung der Bauelementkenndaten gesetzten oberen Temperaturgrenze von je nach Bauelementtyp und Entwicklungsstand z.B. 1500C bis 2000C. Die während des Betriebes durch die umgesetzte elektrische Verlustleistung auftretende Wärme muss abgeführt werden. Der Betrieb bei der prinzipiell durch die Bauelementkonstruktion vorgegebenen oberen Temperaturgrenze und deren Einhaltung ist meist nur eingeschränkt möglich, da auf Grund inhomogener Wärme- Ableiteigenschaften und/oder einer inhomogenen elektrischen Ansteuerung des Bauelements eine inhomogene Temperaturverteilung über die Bauelementoberfläche mit lokalen Temperaturspitzen, so genannten Hot-Spots entsteht. Unter Umständen kann durch eine thermisch/elektrische Mitkopplung die Temperatur der Hot-Spots sich dabei unkontrolliert bis zur Zerstörung des Bauelements erhöhen. Von besonderer Bedeutung ist diese thermische Grenzbelastung bei periodischem oder einmaligem Betreib des Bauelements nahe der elektrischen und thermischen Belastungsgrenzen, wie z.B. dem ungeklemmten Abschalten einer induktiven Last oder dem Abschalten des Bauelements nach dem Auftreten eines Kurzschlusses der Last.
Zur Lösung des Problems des sicheren Bauelementebetriebes, und zum Vorbeugen einer Zerstörung bestehen verschiedene Wege.
Ein Weg ist die "Vorausberechnung" und/oder die direkte Messung der Temperaturentwicklung in Abhängigkeit von der dissipierten Verlustleistung und Angabe eines transienten thermischen Widerstandes mit Hilfe dessen sich dann die im aktuellen Bereich auftretende Chiptemperaturen berechnen lassen könnten, was indes weitgehende Spekulation und hohe Unsicherheit mit sich bringt. Da es sich hierbei um eine auf die ganze Bauelementchipfläche bezogene Angabe oder Berechnung handelt, können innerhalb der Bauelementchipfläche unterschiedliche Temperaturen nicht beschrieben (besser: modelliert) werden und das Auftreten von Hot-Spots gerade nicht vermieden werden.
Eine andere Möglichkeit ist die Messung der während des Betriebes des Bauelements auftretenden Temperatur mit Hilfe eines eigens zu diesem Zweck In das Bauelement oder in die unmittelbare Umgebung des Bauelements integrierten Temperatursensors, z.B. eines in Durchlassrichtung betriebenen pn-Übergangs, wie das zu entnehmen ist, vgl.
Khemka et al. ,"Detection and Optimization of Temperature Distribution Across Large
Area Power MOSFETs to improve Energy Capability", IEEE Transactions on Electron Devices, Vol. 51 , NO.6, 1025-1032, 2004, ebenso Glavanovics and H. Zitta, "Dynamic Hot
Spot Temperature Sensing in Smart Power Switches", ESSCIRC 2002, 295-298, 2002.
Nachteilig bei dem Verfahren ist, dass die Temperatur nur jeweils am Ort eines solchen Sensors gemessen werden kann und die Zahl der zu integrierenden Sensoren wegen ihres Chipflächenverbrauchs begrenzt ist. Darüber hinaus besteht zwischen
Temperatursensor und benachbartem aktiven Bauelementbereich ein designtechnisch bedingter Mindestabstand, der dazu führt, dass die am Ort des Sensors gemessene Temperatur und die Temperatur im benachbarten aktiven Chipbereich voneinander abweichen und eine zeitliche Änderung der Temperatur des aktiven Chipbereiches erst mit erheblicher Verzögerung am Sensor gemessen wird.
In vielen Fällen, insbesondere wenn der aktive Bauelementbereich von einem nicht elektrisch aktiven, jedoch zur Wärmeableitung beitragenden Chipbereich umgeben ist, kommt es zu in der Mitte der Bauelementfläche zentrierten Hot-Spots. Ein bekanntes Verfahren zur Vermeidung dieser Hot-Spots besteht darin, dass man die im Zentrum des Bauelementes gelegenen aktiven Zellen, z. B. eines vertikalen Leistungs-MOSFET, durch das Layout mit einem größeren Wert des Einschaltwiderstandes versieht als Zellen der peripheren Chipbereiche, wie das bekannt ist durch Khemka et al. ,'Oetection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve
Energy Capability", IEEE Transactions on Electron Devices, Vol. 51 , No.6, 1025 bis 1032, 2004. Damit wird dann ein bestimmter Wert durch das Design vorgegeben, wobei auch bestimmte Sicherheitsgrenzen einzuhalten sind, was auch zu bestimmten Leistungseinbußen führt und keine Regelmöglichkeit beinhaltet.
Aus DE 102 20 587 B4 und der korrespondierenden, aber inhaltlich erweiterten US 6,948,847 B2 ist ein Temperatursensor für eine MOS-Schaltung bekannt, wobei der Temperatursensor mindestens einen MOS-Transistor aufweist, bei dem über eine Gateeinrichtung ein Spannungsfall zwischen einem Gateeingang und einem Gateausgang bestimmt wird. Die Gateeinrichtung ist in Einzelgates aufgespaltet, die nur teilweise zwischen dem Gateeingang und dem Gateausgang elektrisch angeschlossen sind. Diese Anordnung ist für die Temperaturmessung der Umgebungstemperatur entworfen, und der Einfluss der Temperatur des Bauteils selbst wird nicht in Betracht gezogen, sondern ausgeklammert.
Zweck der Erfindung ist es, bei der Messung der Temperatur des Halbleiterchips während eines Betriebs des MOS Halbleiterbauelementes die Genauigkeit und Schnelligkeit der Reaktionszeit von Gegenmaßnahmen, z.B. gegen eine auch teilweise Überhitzung MOS Halbleiterbauelements zu steigern und damit die Zuverlässigkeit zu steigern.
Der Erfindung liegt die Aufgabe zu Grunde, ein elektrisches Messverfahren der Betriebstemperatur und ein modifiziertes Bauelement zur Durchführung des Verfahrens anzugeben, welches die Überwachung des Bauelementes verbessert. Temperaturmesswerte sollen ohne Zeitverzögerung geliefert werden ohne dass zusätzlichen Flächen für Temperatursensoren benötigt werden und ortsbezogene
Temperaturwerte liefern müssen.
Nach einem Aspekt der Erfindung wird ein Verfahren zur Betriebstemperaturmessung eines MOS-Halbleiter-Leistungsbauelements mit einer Gateelektrode aus einem Material, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, angegeben. Die
Gateelektrode hat dabei zwei in einem bestimmten (oder: definierten) Abstand auf der Gateelektrode angeordnete Kontaktpunkte, zwischen denen eine eindeutige Messstrecke definiert ist. Der elektrische Widerstand der Gateelektrode entlang der eindeutigen Messstrecke zwischen den Kontaktpunkten wird während des Betriebes (naturgemäß direkt mit oder entlang eines Abschnitts) der Gateelektrode - bei anliegender Gatespannung für den Betrieb des Leistungsbauelements - mit einer der Gatespannung überlagerten Messspannung gemessen. Aus dem gemessenen elektrischen Widerstand wird über den bekannten Temperaturkoeffizienten die Betriebs-Temperatur des MOS- Leistungsbauelements bestimmt.
Dabei kann die Gateelektrode in mehrere Messstrecken zwischen jeweils Kontaktpunkten, die jeweils mit einer Leiterbahn verbunden sind, unterteilt sein. Jedes Kontaktpunktpaar hat dabei einen bestimmten Abstand - zur Bildung einer jeweiligen Messstrecke - auf der Gateelektrode einen bestimmten Abschnitt der Gateelektrode zwischen sich.
Weiterhin ist vorteilhaft, wenn die jeweilige Messstrecke dadurch definiert wird, dass wenigstens eine Trennstelle andere leitende Pfade entlang der Gateelektrode (zur elektrischen Isolation oder besser: "Freistellung") der Messstrecke unterbricht. Sie wird damit eine eindeutige Messstrecke, die sich in ihrem (Gesamt-) Widerstand nicht aus parallelen Pfaden zusammensetzt.
Nach einem weiteren Aspekt der Erfindung wird Verfahren zur (ortsbezogenen) elektrischen Messung der Betriebstemperatur eines MOS- Halbleiter- Leistungsbauelementes mit einem Gateelektroden-Netzwerk aus einem Material, dessen
Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, angegeben, wobei das Gateelektroden-Netzwerk in mehrere Messstrecken mit Kontaktpunktpaaren, die jeweils mit Kontakten verbunden sind, unterteilt ist, wobei die Kontaktpunkte jedes Kontaktpunktpaares einen bestimmten Abstand haben und die zwischen den Kontaktpunktpaaren liegenden Messstrecken jeweils von den anderen Messstrecken elektrisch isoliert sind, so dass keine elektrische Beeinflussung zwischen den Messstrecken gegeben ist, wobei die elektrischen Widerstände an den Messstrecken direkt an dem Gateelektroden-Netzwerk während des Betriebes des Halbleiter- Leistungsbauelementes bei anliegenden Gatespannungen zwischen den Kontaktpunkten Gateelektrode mittels den Gatespannungen überlagerten Messpannungen gemessen werden, wobei aus den elektrischen Widerständen der Messstrecken die Temperatur des MOS-Halbleiter-Leistungsbauelementes an den jeweiligen Messstrecken bestimmt wird.
Dabei ist vorteilhaft, wenn die Messstrecken dadurch definiert werden, dass zumindest eine Trennstelle (es können auch mehrere sein) andere leitende Pfade entlang der
Gateelektrode unterbrechen, zur "elektrischen Isolation" der Messstrecken.
Dabei ist weiterhin vorteilhaft, wenn es sich um ein MOS-Leistungsbauelement handelt, welches aus einer Vielzahl funktional gleich aufgebauter Einzelzellen besteht. Weiterhin vorteilhaft ist, wenn das MOS-Leistungsbauelement Bestandteil einer integrierten Schaltung ist und die Temperaturerfassung und -bewertung der zumindest einen Temperaturmessstrecke sowie eine Leistungsbeaufschlagung des Bauelementes automatisch durch eine entsprechende Schaltung als Bestandteil der Integrierten Schaltung geschieht (Anspruch 12).
Dabei ist weiterhin vorteilhaft, wenn die Kontaktpunktpaare so über die Bauelementfläche verteilt sind, dass sich eine Zuordnung von Einzeltemperaturen zu bestimmten Flächenanteilen der Gesamtbauelementfläche als "Temperaturverteilung" über der Gesamtbauelementfläche gestalten lässt.
Bei den vorstehenden Verfahren ergibt es sich, dass sie ohne Vorhandensein eines zusätzlichen, dafür gesondert ausgebildeten und Chipfläche verbrauchenden Temperatursensors ausgeführt werden.
Bei den vorstehenden Verfahren bzw. Bauelementen ist weiterhin vorteilhaft, wenn als Messspannung eine Wechselspannung angelegt wird.
Erwähnt werden sollte, dass die angelegte Spannung auch durch Einprägen eines z.B. konstanten Stromes gebildet wird, also stromquellen-verursacht sein kann. Dann ist die entstehende Spannung ein Abbild des temperaturabhängigen Widerstands.
Zum Zweck der Temperatursteuerung wird - nach einem weiteren Aspekt der Erfindung - ein Halbleiter-Leistungsbauelement zur elektrischen Messung des temperaturabhängigen Widerstandes einer Gateelektrode während des Betriebes bereitgestellt. Zusätzlich zu eine ersten Leiterbahn zu einem ersten Kontaktpunkt auf der Gateelektrode ist mindestens zu einem weiteren Kontaktpunkt der Gateelektrode des MOS-Halbleiter-Leistungsbauelementes eine zusätzliche Leiterbahn an der Gateelektrode vorhanden, so dass ein bestimmter Abstand der (zwei) Kontaktpunkte und auf der Gateelektrode bestimmt ist. Eine Messstrecke der Gateelektrode zwischen erstem
Kontaktpunkt und weiterem Kontaktpunkt ist so gebildet.
Diese Messstrecke kann von anderen Teilen der Gateelektrode isoliert sein, im Sinne ihrer Eindeutigkeit oder Unbeeinflusstheit von anderen leitfähigen Pfaden der Gateelektrode.
Dabei ist vorteilhaft, wenn die Gateelektrode in mehrere Messstrecken mit Kontaktpunkten, die jeweils mit einer Leiterbahn verbunden sind, unterteilt ist, und wobei die Kontaktpunkte eines jeweiligen Kontaktpunktpaares einen bestimmten Abstand haben.
Dabei ist weiterhin vorteilhaft, wenn die Messstrecke dadurch definiert ist, dass wenigstens eine Trennstelle andere leitende Pfade entlang der Gateelektrode (zur
"elektrischen Isolation" der Messstrecke) unterbricht.
Dabei ist weiterhin vorteilhaft, wenn es sich um ein diskretes MOS-Leistungsbauelement handelt.
Nach einem weiteren Aspekt der Erfindung (Anspruch 18) wird ein Halbleiter- Leistungsbauelement, welches aus einer Vielzahl (funktionell) gleich aufgebauter Einzelzellen mit einem Gateelektroden-Netzwerk besteht, zur ortsbezogenen elektrischen Messung des temperaturabhängigen Widerstandes der Gateelektrode während des aktiven Bauelementbetriebes bereit gestellt. Mehrere paarweise zusammengehörende zusätzliche Kontaktpunkte an dem Gateelektroden-Netzwerk sind mit hinleitenden Kontakten vorhanden, die auf unterschiedliche (nicht überlappende) Teilbereiche der Gateelektrode des Halbleiter-Leistungsbauelementes verteilt sind. Die Kontaktpunkte eines jeweiligen Kontaktpunktpaares haben einen bestimmten Abstand voneinander (oder: Widerstand zwischen sich), wodurch jeweils eine bestimmte Messstrecke definiert wird und die verschiedenen definierten Messstrecken der Kontaktpunktpaare elektrisch durch Trennstellen voneinander isoliert sind.
Dabei ist weiterhin vorteilhaft, wenn mehrere gegeneinander elektrisch isolierte Teilstrecken der Gateelektrode vorhanden sind, die jeweils an ihren Enden an
Kontaktpunkten ansetzende Kontakte (oder: daran anschließende Leiterbahnen) haben.
Dabei ist weiterhin vorteilhaft, wenn die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung von Einzeltemperaturen zu bestimmten Flächenanteilen der Gesamtbauelementfläche als Temperaturverteilung über die
Bauelementfläche gegeben ist.
Nach einem weiteren Aspekt der Erfindung wird ein Halbleiter-Leistungsbauelement, welches aus einer Vielzahl (funktional) gleich aufgebauter Einzelzellen besteht und bei dem mehrere der Einzelzellen zusammen jeweils ein Teilgebiet des Bauelementes bilden, das einen eigenen - für die Zellen des Teilgebietes gemeinsamen - Gateanschluss besitzt und bezüglich der Gateelektroden anderer Teilbereiche (sprich: Teilgebiete) elektrisch isoliert ist bereit gestellt. Dies zur Messung mehrerer temperaturabhängiger Widerstände der Gateelektrode zum Zweck der Temperaturbestimmung jedes Teilgebiets als Temperaturverteilung während des Betriebes. In jedem Teilbereich des Halbleiter- Leistungsbauelementes ist mindestens ein Paar von Kontaktpunkten der Gateelektrode des MOS-Leistungsbauelements mit entsprechenden Kontakten (beinhaltet Zuleitungen) vorhanden, wobei die Kontaktpunkte eines Kontaktpunktpaares einen bestimmten Abstand voneinander aufweisen. Dadurch ist jeweils eine bestimmte Messstrecke definiert und durch das Vorhandensein mehrerer solcher Messstrecken in Teilbereichen des Bauelementes die Messstrecken der Kontaktpunktpaare elektrisch eigenständig (oder: durch Trennstellen voneinander isoliert).
Dabei ist weiterhin vorteilhaft, wenn die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung von ggf. unterschiedlichen Gebiets-Temperaturen zu bestimmten Flächenanteilen der Gesamt-Bauelementfläche gegeben ist.
Nach einer weiteren Erfindung (Anspruch 27) hat das Halbleiter-Leistungsbauelement eine Vielzahl funktional gleich aufgebauter paralleler Einzelzellen. Jeweils mehrere der
Vielzahl der Einzelzellen bilden zusammen einen Teilbereich des Leistungsbauelements, wobei jeder Teilbereich als Gebiet einen eigenen für die Zellen des Teilbereiches gemeinsamen Gateanschluss besitzt, so dass mehrere Gebiete mit mehreren Gateanschlüssen gebildet sind. Gateelektroden der (oder in den) Teilbereiche(n) sind voneinander durch Trennstellen elektrisch isoliert, zur Messung eines temperaturabhängigen Widerstandes jeder der Gateelektroden während des Betriebes des Leistungsbauelements. Daraus kann eine Bestimmung einer Temperaturverteilung erfolgen. In jedem der Teilbereiche des Halbleiter-Leistungsbauelementes ist mindestens ein Paar von Kontaktpunkten auf der Gateelektrode des Teilbereichs des MOS- Leistungsbauelements vorhanden und diese mit zugehörigen Zuleitungen und Kontakten von aussen elektrisch leitend zugänglich. Die Kontaktpunkte eines jeweiligen Kontaktpunktpaares haben einen bestimmten Abstand voneinander, wodurch jeweils eine eindeutige Messstrecke zur Messung eines temperaturabhängigen Widerstandes definiert ist.
Dieser Aufbau (Anspruch 27) ermöglicht auch ein Messverfahren (Anspruch 21 ).
Die oben genannten Aspekte und die vorteilhaften Ausgestaltungen weisen die Vorteile auf, dass Betriebstemperaturen genau, ortsnah (gemeint: dem Ort der Entstehung nahe) und mit einer vernachlässigbaren Zeitverzögerung gemessen werden können. Die
Ausbildung von Hot Spots kann schneller erkannt und einem Ausfall des Bauelementes besser vorgebeugt werden. Damit wird die Zuverlässigkeit des Bauelementes verbessert. Während des Betriebes des Bauelementes wird der temperaturabhängige elektrische Widerstand der Gateelektrode oder des sowieso vorhandenen Gateelektroden-Netzwerks gemessen und bei bekanntem Temperaturkoeffizienten des Widerstandes des Gateelektroden-Materials zur Bestimmung der aktuellen Bauelementtemperatur am Messort benutzt. Die ist eine ortsbezogene Messung.
Das üblicherweise nur mit einem Kontakt versehene Gateelektroden-Netzwerk ist zur Widerstandsmessung mit mindestens einem zusätzlichen Kontakt versehen. Eine ortsaufgelöste Erfassung mehrerer Temperaturen geschieht durch mehrere von solchen zusätzlichen Kontaktierungen des Gateelektroden-Netzwerks, so dass durch die
Widerstandsmessung zwischen jeweils zwei - insbesondere benachbarten - Kontakten eine Temperatur im Bauelemente-Bereich zwischen diesen beiden Kontakten bestimmt werden kann. Dazu kann die Gateelektrode bzw. das Gateelektroden-Netzwerk in voneinander isolierte (oder besser: eigenständige) Segmente aufgeteilt sein, die dann unabhängig voneinander (oder: jeweils eigenständig) ohne Störeinflüsse gemessen werden können.
Grundsätzlich ist diese Verfahrensweise bei allen Gateelektroden-Materialien mit einem geeigneten Temperaturkoeffizienten des Widerstandes zu verwenden, bspw. Polysilizium. Da die Gateelektrode zum großen Teil nur über ein dünnes Gateoxid thermisch an das darunter liegende Silizium gekoppelt ist, stellt die gemessene Gateelektrodentemperatur ein gutes Maß für die Temperatur des darunter liegenden Siliziums dar. Außerdem folgt dadurch die Gateelektrodentemperatur mit einer nur sehr geringen Verzögerung einer Temperaturänderung im darunter liegenden Silizium.
Durch die Positionierung der zusätzlichen Gatekontakte besteht eine weitestgehende Flexibilität bezüglich Ausdehnung und Position des durch die Temperaturmessung erfassten Bauelementbereichs. Mit weit auseinander liegenden Kontakten kann die mittlere Temperatur ausgewählter Flächensegmente des Bauelements bestimmt werden, z. B. die Temperatur in konzentrischen ringförmigen oder mehreckigen, insbesondere quadratischen Segmenten (sprich: Gebieten) der Bauelementfläche. Andererseits lässt sich durch sehr nahe beieinander liegende Gatekontakte ein Widerstand und damit die Temperatur mit einer hohen Ortsauflösung bestimmen.
Da die Messspannung zur Bestimmung des Gatewiderstandes klein im Vergleich zur
Gatespannung bei im Betrieb angesteuertem Bauelement gewählt werden kann, ist die Messung des Gatewiderstandes durch eine der Gatespannung überlagerte Hilfsspannung (oder Strom) und damit während des Betriebes des Bauelements möglich. Mit zugehörigen Ansteuer- und Signalauswerteschaltungen lassen sich Gleichspannung oder Wechselspannung als Sonde zur Widerstandsmessung verwenden. Wechselspannungsmessungen (oder solche Strommessungen) besitzen dabei den Vorteil der größeren Empfindlichkeit und besseren Entkopplung der Widerstandsmessung und infolge der Temperaturmessung von der "primären" Gateansteuerung (diejenige zur betrieblichen Ansteuerung).
Die Erfindung wird anhand mehrerer Ausführungsbeispiele unter Zuhilfenahme der schematischen Zeichnung erläutert. Es zeigen
Figur 1 Aufsicht und Schnitt eines konventionellen Ein-Finger-MOS-Transistors mit im Zentrum liegenden Source-Body-Kontakt 1 und zwei dazu symmetrisch angeordnete Driftzonen 2, der dem Stand der Technik entspricht,
Figur 2 einen für ein Beispiel eines erfindungsgemäßen Verfahrens modifizierten, also mit einem zusätzlichen Gatekontakt 9 und Trennstelle 17 versehenen MOS-Transistor sonst gleichen Aufbaus wie in Figur 1 ,
Figur 3 ein mit mehreren zusätzlichen Gatekontakten 9 bis 15 versehenes weiteres Beispiel eines erfindungsgemäßen MOS-Transistors sonst gleichen Aufbaus wie in Figur 2,
Figur 4 die Aufsicht auf einen MOS-Transistor mit einer realen Flächengröße von ca. 0,4 mm x 0,4 mm, der aus einer Vielzahl identischer senkrecht angeordneten fingerförmigen Einzelzellen 20 besteht, die nebeneinander (parallel) verlaufen, wobei 19 ein Randbereich außerhalb des Gate- Netzwerks 4* ist,
Figur 5 ein System von Gateanschlüssen und Kontakten eines weiteren Beispiels eines erfindungsgemäßen MOS-Transistors mit einem vergleichbaren Grundaufbau wie Figur 4, und mit zusätzlichen Gatekontakten und einem modifizierten Gate-Netzwerk 4,
Figur 6 die systematische Aufteilung des in der Figur 5 gezeigten MOS-Transistors in drei konzentrisch liegende Gebiete B1 , B2, B3, welche durch die zusätzlichen Gatekontakte gemäß Figur 5 bezüglich Temperaturmessungen getrennt erfasst werden können,
Figur 7 und
Figur 7a eine Aufsicht und den Schnitt eines MOS-Transistors als weiteres Beispiel der Erfindung mit quadratischen Einzelzellen, die parallel geschaltet sind. Figur 1 zeigt eine Aufsicht auf einen konventionellen langgestreckten Ein-Finger- Transistor mit dem im Zentrum liegenden Source-Body-Komplex 1 und zwei dazu links und rechts symmetrisch angeordnete Driftzonen 2 und Drainzonen 3. Eingezeichnet sind in der schematischen Anordnung die Gateelektrode 4 in Form eines gestreckten Kreisringes und metallische Leitbahnen 5,6 zur Kontaktierung des Sourcebereichs 1 und der Drainbereiche 3 sowie einer Leitbahn 7 (auch Leiterbahn als elektrisch leitfähige Bahn) zu einem Kontaktpunkt 8 auf der Gateelektrode 4. Die Figur zeigt darüber hinaus die typischen Dotierungszonen und Materialschichtfolgen entlang eines Schnittes A-B.
Ein gegenüber dem Transistor der Figur 1 modifizierter MOS-Transistor ist in Figur 2 abgebildet. Die ringförmige Gatelektrode hat einen zusätzlichen Kontaktpunkt 9 und eine daran angeschlossene Leiterbahn 10. Zwischen der Leiterbahn 7 zu dem Kontaktpunkt 8 auf der Gateelektrode 4 und der Leiterbahn 10 kann nun im Rahmen einer Zweipunktmessung der Gateelektrodenwiderstand zwischen den Kontaktpunkten 8 und 9 gemessen und damit auch die Temperatur in diesem Bereich indirekt gemessen werden.
Damit die Widerstandsmessung sich nur auf die in der Abbildung unten liegende Verbindung 4' (als Messstrecke M1 ) zwischen den Kontaktpunkten 8 und 9 bezieht, ist die zweite mögliche stromführende Verbindung 4" durch eine Trennstelle 17 unterbrochen. Die Messung des Gateelektrodenwiderstandes mit einer Zweipunktmessung ist möglich, wenn der Widerstand der Leiterbahnen 7 und 10 vernachlässigbar klein gegen den zu messenden Widerstand desAbschnitts 4' der Gateelektrode 4 ist.
Die Messung erfolgt, wie in Figur 2 bildlich dargestellt. Ein bevorzugt konstanter Strom JM wird zwischen den Kontaktpunkten 8 und 9 auf der eingezeichneten Messstrecke M1 eingespeist. Unter der Annahme, dass die Leiterbahnen 7 und 10 keinen wesentlichen Anteil zu dem Widerstand der Messstrecke M1 beitragen, kann an diesen Leiterbahnen durch eine Spannungsmessung der Widerstand errechnet werden. Bei einem bekannten Temperaturkoeffizient des elektrischen Widerstandes kann daraus die Temperatur bestimmt werden. Die Temperatur bezieht sich dabei auf eine mittlere Temperatur entlang der Messstrecke M1.
Da die Gateelektrode zum großen Teil nur über ein dünnes Gateoxid thermisch an das darunter liegende Silizium gekoppelt ist, stellt die gemessene Gateelektrodentemperatur ein gutes Maß für die Temperatur des darunter liegenden Siliziums dar. Außerdem folgt dadurch die Gateelektrodentemperatur mit einer nur sehr geringen Verzögerung einer Temperaturänderung im darunter liegenden Silizium. Die gemessene Spannung ist symbolisch mit usg dargestellt und folgt aus dem eingeprägten Strom iM. Wählt man die andere Messung, welche nicht eingezeichnet ist, ist eine Spannung anzulegen, aus der ein zu messender Strom folgt, abhängig von dem Widerstand entlang der Messstrecke M1 , also zwischen den Kontaktpunkten 8, 9. Eine Veränderung des Widerstandes, veranlasst durch eine Änderung der Temperatur in dem
Bereich entlang der Messstrecke M1 (im Mittel gesehen), verändert den gemessenen Strom, so dass bei bekannter Spannung ein Widerstand ermittelt werden kann, der über den Temperaturkoeffizienten der Gateelektrode 4 einen unmittelbar errechenbaren Rückschluss auf die Temperatur dieser Strecke erlaubt. Aus dem elektrischen Widerstand wird so die Temperatur des MOS-Halbleiter-Leistungsbauelements, welches schematisch in Figur 2 dargestellt ist, bestimmt.
Diese Temperaturbestimmung erfolgt während eines Betriebs des MOS-Bauelements, welcher durch den Hinweis der Gatespannung symbolisiert wird. Diese Gatespannung UG steuert über die eine Leiterbahn 7 und den Kontaktpunkt 8 das Gate potenzialmäßig an und steuert damit den Transistor auf oder zu (sperrend oder nicht sperrend) und dieser Gatespannung ist die Messspannung, welche oben erläutert wurde und in Figur 2 symbolisch mit u8g dargestellt ist, überlagert.
Diese Überlagerung erfolgt über einen eingeprägten Strom oder über eine eingeprägte
Spannung, und kann als Wechsel- oder Gleichwert, also Gleichstrom oder Wechselstrom, Gleichspannung oder Wechselspannung vorliegen. Diese allgemeine Darstellung soll durch die Gleichgröße oder Wechselgröße begrifflich umschrieben werden, welche veranlasst, dass der Widerstand entlang der Messstrecke M1 , oder andersherum gesprochen, der Widerstand zwischen den Kontaktpunkten 8 und 9 gemessen werden kann. Aus dem gemessenen Widerstand wird über die genannte Umrechnung die Temperatur der Messstrecke M1 berechnet.
Wenn der Widerstand der Leiterbahnen 7,10 nicht vernachlässigbar klein gegen den zu messenden Widerstand der Gateelektrode 4 entlang der Messstrecke ist, kann die
Messung mit einer Vierpunktmethode mit unabhängigen Kontakten zur Messstromeinspeisung und Spannungsmessung erfolgen. In der zugehörigen Figur 3 ist ein mit mehreren zusätzlichen Gatekontakten versehener MOS-Transistor gezeigt, der ansonsten den gleichen Aufbau wie der MOS-Transistor in Figur 2 hat und der für die Widerstandsmessung mit einer Vierpunktmethode mit unabhängigen Kontakten zur
Messstromeinspeisung und Spannungsmessung geeignet ist.
Mit geänderten elektrischen Anschlüssen und einer weiteren Trennstelle oder Isolation (nicht dargestellt) mitten zwischen den vier zusätzlichen Gatekontakten ist der Transistor für eine auf dem mehrfach kontaktierten Zweig der Gateelektrode ortsaufgelöste Temperaturmessung geeignet.
Diese Ausführungsvariante des MOS-Transistors hat mehrere zusätzliche Gatekontakte 10, 12, 14, 16 für die Vierpunktmessung des zwischen den Kontaktpunkten 1 1 und 13 befindlichen Gateelektrodenabschnitts.
Bei Anwendung der Zweipunktmessung kann wahlweise der Widerstand zwischen zwei beliebig wählbaren Kontaktpunkten der Gateelektrode gemessen werden, z. B. zwischen den Kontaktpunkten 8 und 15, zwischen den Kontaktpunkten 15 und 13 oder auch zwischen 15 und 9 und damit jeweils die mittlere Temperatur des durch die Kontaktpunkte eingeschlossenen Bereichs bestimmt werden. Bei Vorhandensein weiterer, nicht dargestellter Trennstellen der Gateelektrode, z. B. zwischen den Kontaktpunkten 8 und 15 sowie 13 und 1 1 , wobei zwei elektrisch isolierte Abschnitte der Gateelektrode entstehen, kann unabhängig voneinander die Betriebstemperatur in den kleineren benachbarten
Abschnitten der Gateelektrode gemessen werden.
Die oben beschriebenen Messungen mit Wechselgrößen oder Gleichgrößen sind auch für die Figur 3 anwendbar und hier symbolisch eingezeichnet. Die eingezeichnete Situation ist diejenige der Vierpunkt-Messung und Einspeisung eines Messstromes iM auf und durch die Kontaktpunkte 15 und 9. Die Messung selbst erfolgt an weiter innen liegenden Kontaktpunkten 1 1 und 13 und ergibt entlang dieser Messstrecke M2 zwischen diesen beiden Kontaktpunkten die gemessene, von dem Strom und der Temperatur der Messstrecke M2 abhängige Spannung un 13.
In entsprechender Anwendung ist das gezeigte Beispiel auch auf die anderen Messungen zwischen anderen Kontaktpunkten, wie zuvor erläutert, möglich und übertragbar.
Erwähnt sein sollte, dass durch die Öffnung der elektrischen Gatebahn an der Trennstelle 17 jeweils ein eindeutiger Pfad oder Weg, sprich eine eindeutige Messstrecke zwischen zwei Kontaktpunkten existiert, sodass eine eindeutige Aussage über die Temperatur und den Ort der Temperatur gegeben werden kann.
In den Figuren 4, 5 und 6 ist ein Beispiel einer weiteren Ausgestaltung eines großflächigen MOS-Leistungstransistors aus einer Vielzahl von parallelen Einzelzellen dargestellt. Der Transistorchip ist in Figur 4 quadratisch mit einer Seitenlänge von ca. 0,4 mm dargestellt. Der aktive Innenbereich ist mit einer großen Zahl identischer, nebeneinander angeordneter fingerförmiger Einzelzellen 20 entsprechend der Figur 1 belegt. Lediglich die Gateelektrodenbahnen eines schematisch als vorhanden dargestellten Gateelektroden-Netzwerkes 4*, das nach Figur 4 über den Einzelzellen 20 liegt, unterscheiden sich in verschiedenen Bereichen des MOS-Leistungstransistors gemäß den folgenden Erläuterungen und Darstellungen zur Ausbildung des neuen Gatenetzwerks 4.
Die Vielzahl der angesteuerten Einzelzellen bildet das Leistungsbauelement. Sie sind funktional gleich. Das in Figur 4 dargestellte Gateelektroden-Netzwerk 4* ist gemäß den folgenden Darstellungen segmentiert und damit nicht mehr strukturell gleich, sondern - bezogen auf alle Segmente - nur noch funktionell (= funktional) gleich.
Das in Figur 5 gezeigte Beispiel zeichnet sich dadurch aus, dass die Bauelementfläche durch fingerförmige parallele Einzelzellen belegt ist und das Gateelektroden-Netzwerk 4 aus nebeneinander liegenden Streifen oder langgestreckten Ringbahnen 60 bis 70 besteht, die durch Trennstellen segmentiert sind.
Die nebeneinander liegenden Gateelektrodenbahnen des Gateelektroden-Netzwerkes sind nach dem Schema der Figur 5 nur zum Teil über Leiterbahnen an dem gemeinsamen Gatekontakt 7 angeschlossen und zum Teil mit zusätzlichen Kontakten 71 .1 und 72.1 oder 71 .2 und 72.2 oder 71 .3 und 72.3 versehen. Zum Teil sind darüber hinaus ursprünglich zusammenhängende Gateelektrodenbahnen, beispielsweise die
Gateelektrodenbahnen 4a, 4b durch Trennstellen 17a, 17b unterbrochen, wodurch sich bestimmte Abschnitte der Gateelektrode ergeben, die an ihren Enden gegeneinander elektrisch isoliert sind. Je an einem ihrer Enden besitzen sie einen Kontaktpunkt, beispielsweise einen dritten Kontaktpunkt 72.3 bzw. 71 .3, mit jeweils einer zusätzlichen Leiterbahn und zusätzlichem Gatekontakt.
Beispielsweise erreichen die zusätzlichen Gatekontakte 71 .1 , 72.1 ein erstes Kontaktpunktpaar 81 .1 und 82.1 , wobei die Gatekontakte 71 .1 , 72.1 über zusätzliche Leiterbahnen mit einer mäanderförmigen Gateelektrodenbahn 74 verbunden sind, die eine innere Messstrecke bildet, die von angrenzenden Gateelektrodenbahnen durch
Trennstellen 17e, 17f getrennt und damit isoliert ist. Die Trennstellen 17e,17f sind streifenförmig und verlaufen quer zu den senkrecht angeordneten Gateelektrodenbahnen.
Die zusätzlichen Gatekontakte 71 .2, 72.2 führen zu einem zweiten Kontaktpunktpaar, wobei diese Gatekontakte 71 .2, 72.2 über zusätzliche Leiterbahnen mit einer (anfangs) mäanderförmigen Gateelektrodenbahn 75 verbunden sind, welche eine weitere Messstrecke bildet und die von angrenzenden Gateelektrodenbahnen durch weitere Trennstellen 17c, 17d getrennt und damit isoliert ist. Die weitere Messstrecke liegt zwischen dem äußeren Bereich B1 und dem inneren Bereich B3, vgl. dazu Figur 6. Diese drei Bereiche aus Figur 6, der innere Bereich B1 , der Zwischenbereich B2 und der äußere Bereich B3, sind konzentrisch. Sie haben hier quadratische Form, was aber nicht als generelles Konzept, sondern als Folge des hier veranschaulichten Anführungsbeispiels zu sehen ist. Die Trennstellen, welche zuvor erläutert wurden, sind horizontal verlaufend (quer zur Längserstreckung der nebeneinander liegenden leitfähigen
Streifen 60 bis 70 oder der langgestreckten leitfähigen Ringbahnen), isolieren die lang gestreckten Bahnen im Bereich von B3 gegenüber dem Bereich B2. Die Bahnen im Bereich B2 werden vom Bereich B1 elektrisch isoliert. Naturgemäß ist dann auch der Bereich B1 elektrisch vom Bereich B3 isoliert. Längs verlaufende "Trennstellen" sind keine gesondert eingefügten Trennstellen, sondern sie ergeben sich aus dem Abstand der
Streifen, der naturgemäß einen isolierenden Bereich zwischen zwei längs verlaufenden, parallelen Bahnen des Gatenetzwerks darstellt.
Innerhalb der Bereiche B1 und B2 verlaufen die Bahnen des Gateelektroden-Netzwerkes deutlich abweichend von Figur 4, die lediglich schematisch und prinzipiell längs gestreckte, parallel verlaufende Bahnen eines Netzwerkes 4 für ein einheitliches Gate zeigte, das genauer in Ausführungsbeispielen der Erfindung, und hier einem spezifischen Beispiel in Figur 5 veranschaulicht wird.
Funktionell gleich sind alle drei Bereiche B1 , B2 und B3, aber in der genauen Gatestruktur des Netzwerkes in einem jeweiligen Bereich sind diese strukturell anders.
So ist der innere Bereich B1 rein mäanderförmig zwischen den beiden
Kontaktpunkten 81 .1 und 82.1 . Der mittlere Bereich B2 trägt zum Teil, sprich nur Anfangs, einen Mäander zwischen den zwei Kontaktpunkten, bestehend aus drei Bahnabschnitten
(abwechselnd aufwärts und abwärts verlaufend), und ist im übrigen Bereich als parallel verlaufendes Netzwerk ausgebildet, entsprechend dem Aufbau rein parallel liegender Streifen oder langgestreckter Ringbahnen, die oben und unten jeweils eine Querverbindung leitender Natur besitzen, wie das für den äußeren Bereich B3 oben und unten deutlicher und mit dickeren Linien dargestellt ist.
In dem äußeren Bereich B3 ist eine potentialmäßig verbindende äußere Struktur mit oben und unten jeweils kurzen Fingern als Leitstruktur ausgebildet, welche oben und unten das Netzwerk bestehend aus den langgestreckten Streifen oder langgestreckten Ringbahnen verbindet. Diese langgestreckten Streifen oder Ringbahnen des Gatenetzwerks sind aus beispielsweise Polysilizium ausgebildet.
Die Trennstellen 17d, 17c, welche den äußeren Bereich B3 und den Zwischenbereich B2 voneinander isolieren, sind quer verlaufend streifenförmig. Das Gateelektroden-Netzwerk des äußeren Bereichs B3 endet im Mittenbereich bei den quer verlaufenden Trennstellen 17d, 17c beispielsweise an quer verlaufenden metallischen Leitern, oder kann auch mit frei bleibenden Streifenenden gestaltet sein. Der Zwischenbereich B2 endet oben und unten weitgehend, bis auf den Mäanderanteil 75, vergleichbar. Dies auch mit oben und unten liegenden, quer verlaufenden
Verbindungsleitern. Ausgespart ist davon nur der innere Bereich B1 , zu dem die quer verlaufenden Trennstellen 17e und 17f abgrenzen (sprich: isolieren).
Der Aufteilung der zusätzlichen Gateanschlüsse und die elektrischen Unterbrechungen des Netzwerks der Gateelektrode liegt eine Aufteilung der Bauelementfläche in drei konzentrische Gebiete als Teilbereich B1 , B2 und B3 nach Figur 6 zugrunde, in denen jeweils getrennt die Temperatur erfasst werden kann, indem der Widerstand jedes Teilbereichs am jeweiligen Gate gemessen wird.
Im dritten Teilbereich B3 von Figur 5 sind alle Gateelektroden als Bahnen 60, 61 ... 70 auf den gemeinsamen Gateanschluss 7 gezogen. Jeweils nur eine Gateelektrodenbahn 4a (als 68) einer fingerförmigen Zelle 20 auf der rechten Seite des Teilbereiches B3 und eine Gateelektrodenbahn 4b (als 62) einer fingerförmigen Zelle 20 auf der linken Seite des Teilbereiches B3 sind zusätzlich durch Leiter von dritten Gatekontakten 72.3 bzw. 71 .3 kontaktiert, zur Temperaturmessung mit der Zweipunktmethode im Teilbereich B3 am
Rand des aktiven Bauelementchips.
Mögliche Messstrecken liegen dabei zwischen einem Kontaktpunkt 8a (zwischen einer Leiterbahn von dem Gatekontakt 7 und der Gateelektrodenbahn 4a) sowie einem zweiten Kontaktpunkt (zwischen dem Leiter von dem Gatekontakt 72.3 und der
Gateelektrodenbahn 4a) einerseits, oder einem Kontaktpunkt 8b (zwischen der Leiterbahn von dem Gatekontakt 7 und der Gateelektrodenbahn 4b) sowie einem vierten Kontaktpunkt (zwischen einer Leiterbahn von dem Gatekontakt 71 .3 und der Gateelektrodenbahn 4b) andererseits, oder der Summe dieser Messstrecken als eine Mittelwertbildung über eine größere Länge von Kontaktpunkt 81 .3 zu Kontaktpunkt 82.3.
Letztere Kombination (Serienschaltung) der Bahnen 4a und 4b verwenden den Widerstand zwischen Gatekontakt 71 .3 und 72.3.
Die Verwendung der Kontakte 7, 71 .3 und 72.3 zur Temperaturmessung im Gebiet B3 kann auch so erfolgen.
Die Temperaturmessung in B3 wird für einen Mittelwert durch Widerstandsmessung zwischen 71 .3 und 72.3 erfolgen. In diesem Fall erhält man eine gemittelte Information über den Widerstand und als Folge eine Aussage über die Temperatur auf der linken und der rechten Seite des Gebiets B3. Wird der Widerstand zwischen 71 .3 und Kontakt 7 bzw. 72.3 und Kontakt 7 gemessen, so erhält man die Information über die Temperatur nur auf der linken bzw. nur auf der rechten Seite des Gebiets B3.
Bei allen Messungen des Widerstandes eines Gatesegments ist es gleichwertig, ob dies durch Einprägung eines bekannten Stromes und Messung des sich ergebenden Spannungsfalls geschieht oder durch Anlegen einer bekannten Spannung und Messung des sich ergebenden Stromes.
Zur Messung durch Spannung oder Strom, Gleichgröße oder Wechselgröße sei auf die
Erläuterung zu Figur 2 verwiesen. Die dortige Messstrecke M1 ist sinngemäß als zumindest drei verschiedene Messstrecken MBi, MB2 und MB3 in den drei Bereichen B1 bis B3 vorhanden, wobei die Messstrecke MB3 in den beschriebenen drei Ausgestaltungen ausgeführt werden kann, als nur linke Seite, nur rechte Seite oder den Gesamtweg aus Abschnitten beider Elektrodenbahnen 4b und 4a, respektive 62 und 68.
Die Trennstelle 17b und 17a in den genannten Bahnen 62 und 68, respektive 4a, 4b sind eine Unterbrechung der eingezeichneten Ringbahn. Dadurch wird die Messstrecke eindeutig. Von der Ringbahn wird in der eingezeichneten Situation der Trennstelle 17b ein Stück nach unten und der ganze Weg nach oben "vereinzelt", und der etwas kürzere
Abschnitt oberhalb der Trennstelle 17b (rechter Ringbahnabschnitt des Bildes) ist nicht Bestandteil der Messstrecke. Von 82.3 bis zum Kontaktpunkt 8b reicht diese Messstrecke auf der linken Seite des Bereiches B3. Der metallische Anschlussleiter zum Gatekontakt 7 ist nicht Bestandteil dieses Widerstandes. Entsprechend spiegelbildlich gegenüber der vertikalen Zentralebene ist auf der rechten Seite von B3 die Unterbrechung 17a vorgesehen, durch welche die beiden Enden an der Unterbrechungsstelle 17a gegeneinander isoliert werden und eine eindeutige Messstrecke entlang der Ringbahn 4a, an sich des verbliebenen Abschnitts der Ringbahn 4a vom Kontaktpunkt 82.3 bis zum Kontaktpunkt 8a erreicht wird. Die Messstrecken können individuell unter Verwendung des Kontakts 7 ausgewertet werden, oder sie können durch eine Hintereinanderschaltung ausgewertet werden.
Die Messbahnen 4b und 4a sind am unteren Ende in Figur 5 nicht an das Leiternetzwerk vom Kontakt 7 zu allen Enden der anderen Bahnen angeschlossen. Auch hier ist je eine isolierende Trennstelle vorgesehen.
Zu den Messverfahren wird auf die Figur 2 verwiesen. Die dort gezeigte Messspannung und der dort gezeigte Messstrom kann als Gleichwert oder Wechselwert Verwendung finden. Die eingezeichneten Messspannungen für den dritten Bereich B3 ergeben sich aus Figur 5.
Der linke Bereich kann über die Bahn 4b gemessen werden. Die zugehörige Spannung ist U3'. Der rechte Abschnitt kann zwischen Kontakt 7 und Kontakt 72.3 mit der Spannung U3" gemessen werden. Die Summenspannung, also die Hintereinanderschaltung dieser beiden Messstrecken, wird durch die Spannung U3 zwischen den Kontakten 71 .3 und 72.3 gemessen. Bei sich ergebender Spannung ist ein Strom eingeprägt worden. Die umgekehrte Messmethode gemäß der Beschreibung zu Figur 2 ist hier ebenso einsetzbar.
Entsprechend ergeben sich die Spannungen ui für B1 und U2 für B2, je zwischen dem zugehörigen Kontaktpaar.
Die in Figur 5 ersichtliche Vielzahl von funktional gleich aufgebauten Einzelzellen 20, die parallel geschaltet sind und sich in ihrer Gatestruktur einerseits unterscheiden, andererseits weitgehend ähnlich sind, werden gemeinsam über den Gatekontakt 7 durch Anlegen einer Gatespannung UG entsprechend Figur 2 angesteuert. Dieser Gatespannung wird die Messspannung, im Beispiel U3 für den äußeren Bereich B3, überlagert. Die Messspannung ist dabei angelegt oder entsteht ursächlich durch einen
Messstrom, der die Messstrecke durchfließt und damit einen Spannungsfall erzeugt, der der Gatespannung für den Betrieb und während des Betriebs des Halbleiter- Leistungsbauelements von Figur 5 überlagert ist.
Alle Gatebereiche können eigenständig angesteuert werden. Der Gatekontakt 7 steuert den Gatebereich B3. Einer der Kontakte 71 .1 und 72.1 kann eine Spannung zur Ansteuerung des inneren Bereichs B1 zur Verfügung stellen, welcher unabhängig von der Spannung am Kontakt 7 eingestellt werden kann, oder vorgebbar ist. Einer der beiden Kontaktpunkte 71 .2 und 72.2 kann zum Zuführen einer weiteren eigenständigen Gatespannung für den Bereich B2 aus Figur 6 dienen. Auch diese Gatespannung ist unabhängig von den anderen genannten Gatespannungen einstellbar oder vorgebbar.
Das Bauteil hat so mehrere Teilbereiche und jeder Teilbereich hat als Gebiet einen eigenen, für die Zellen dieses Gebiets oder Teilbereichs gemeinsamen Gateanschluss, über dessen Potential der MOS-Transistor angesteuert werden kann. Naturgemäß können alle drei Potentiale auch von einem gleichen, einheitlichen Potential angesteuert werden. Werden sie von unterschiedlichen Potentialen angesteuert, können unterschiedliche Einflüsse auf die einzelnen Bereiche stattfinden und eine Gegensteuerung zu Hot Spots erfolgen. Ist im Bereich B1 die Temperatur hoch, kann die steuernde Gatespannung an den Gatekontakten 71.1 und 72.1 kleiner gemacht werden. Entsprechendes gilt für die anderen Bereiche.
Während des Betriebs, also während des Anliegens der drei Gatespannungen wird der temperaturabhängige Widerstand der Messstrecke in jedem der Bereiche gemessen.
Daraus kann eine Temperatur für jeden der Bereiche errechnet werden. Eine Temperaturverteilung ergibt sich über die Gesamtfläche des Leistungs-Bauelementes, das in dem Beispiel der Figur 6 aus drei konzentrischen Bereichen besteht.
In jedem der Teilbereiche ist mindestens ein Paar von Kontaktpunkten vorgesehen. Diese
Kontaktpunkte sind zuvor erläutert worden. Die Kontaktpunkte befinden sich auf der Gateelektrode, respektive dem so bezeichneten Gateelektroden-Netzwerk des jeweiligen Teilbereiches. Jeder der Kontaktpunkte hat eine Zuleitung und einen Kontakt, der ihn von außen elektrisch leitend zugänglich macht. Der Abstand zwischen jeweils einem Kontakt- Punktpaar ist definiert und eindeutig. Es entsteht jeweils eine eindeutige Messstrecke, z.B. von Kontakt 81 .3 zu Kontakt 7, oder von Kontakt 81 .3 zu dem Kontakt 82.3. Damit ist eine eindeutige Messung des temperaturabhängigen Widerstands der Messstrecke möglich, welcher temperaturabhängige Widerstand über den bekannten Temperaturkoeffizienten zur Bestimmung einer Temperatur eines jeweiligen Bereiches während des Betriebs des Bauelements ermöglicht.
Erwähnt werden sollte, dass die Messstrecken so über die Bauelementfläche verteilt sind, dass jeder gemessene Widerstand (entsprechend einer bestimmten Temperatur) einem Flächenanteil der Gesamtbaufläche entspricht. Es ergibt sich eine Temperaturverteilung durch mehrere vorhandene Temperaturpunkte oder -stellen auf der Gesamtfläche des
Bauelements.
Die genannten Teilbereiche des Gatenetzwerks, respektive Untermengen der Einzelzellen 20 sind eindeutig so unterschieden, dass es keine Überlappung gibt (bei symmetrischen Verteilung in beiden Ebenenrichtungen). Eine Einzelzelle des Halbleiter-
Leistungsbauelements gehört dann nur zu einem der mehreren Bereiche, im Ausführungsbeispiel der Figur 6 nur zu einem der dort dargestellten drei Bereiche B1 , B2 und B3. Es handelt sich dabei um echte Untermengen, nicht um überlappende Untermengen. Anders ist die Situation für Gestaltungen von Einzelzellen 20, die in beiden Richtungen der Ebene nicht symmetrisch verlaufen, z.B. die Struktur der lang gestreckten
Finger nach Figur 4. Hier gilt diese Aussage nur in Querrichtung. In Längsrichtung der Einzelzellen kann entlang einer Einzelzelle 20 mehrere eigenständige Gateelektroden vorgesehen sein. Nach Figur 5 hat eine jeweilige Einzelzelle in Längsrichtung so viele unabhängig ansteuernde Gatesegmente, wie Gebiete vorgesehen sind. Die Zellen 20 links und rechts außen als Bahnen 60 und 70 bspw. nur ein Gate, die mittlere Einzelzelle drei Gates, die aber alle eigenständig (oder unabhängig) angesteuert werden, und dazu elektisch nicht miteinander verbunden sind. Es entstehen in Längsrichtung unterschiedlich angesteuerte Einzelzellen 20. Die mehreren Einzelzellen 20 sind zwischen Drain 6 und Source 5 für den Leistungsstrom parallel geschaltet, aber von einem, zwei oder mehreren
Gateanschlüssen ansteuerbar. Ein jeweiliger Gateanschluss steuert eine Gruppe von Einzelzellen oder eben eine Gruppe von benachbarten Längsabschnitten der Einzelzellen, soweit diese im Gebiet der Gateelektrode des jeweiligen Teilbereichs liegen, mit der zugehörigen Gatespannung an. Die Messspannung ist für jedes Gebiet der Gatespannung überlagert.
Die Gateelektrodenabschnitte in den Teilbereichen B1 bis B3 sind und bleiben immer unabhängig voneinander messbar. Die Gateelektroden im Teilbereich B1 mit den Kontakten 71 .1 und 72.1 erlauben, eine von z.B. den Teilbereichen B2 und B3 unabhängige Temperaturerfassung im Teilbereich B1 , wobei der gesamte Bereich messend erfassbar ist. Im Teilbereich B2 ist nur der Teil 75 der Gateelektrode dieses Bereichs B2 zur Temperaturmessung kontaktiert.
Das in Figur 5 gezeigte Beispiel zeichnet sich dadurch aus, dass die Bauelementfläche durch fingerförmige parallele Einzelzellen belegt ist und das Gateelektroden-Netzwerk aus nebeneinander liegenden Streifen oder langgestreckten Ringbahnen besteht.
Für alle Verfahren oder das Leistungsbauelement (als MOS-Leistungsbauelement), wie oben beschrieben, kann dieser Bestandteil einer - nicht dargestellten - integrierten Schaltung sein. Diese integrierte Schaltung kann auch weitere Schaltungsabschnitte beinhalten. Eine Bewertungsschaltung (zur Auswertung des oder der Messwerte von der oder den Temperaturmessstrecke(n)), und eine Ansteuerschaltung (für die Steuerung der Leistungsbeaufschlagung des Bauelementes über die Gateanschlüsse). Diese Ansteuerung erfolgt automatisch und abhängig von der Temperaturerfassung und -auswertung.
Grundsätzlich sind auch Transistortopologien möglich, insbesondere bei Einzeltransistoren mit vertikaler Stromführung, bei denen die aktive Bauelementfläche mit einer Vielzahl von quadratischen oder hexagonalen Einzelzellen belegt ist. Das Gateelektroden-Netzwerk hat in diesem Fall die Struktur einer über die gesamte
Bauelementfläche ausgedehnten Platte, in der im Zentrum der periodisch wiederholten Grundzellen jeweils eine Aussparung vorgenommen wurde. Auch hier ist es möglich, mit Hilfe zusätzlicher Gateelektroden-Kontakte den Widerstand der Gateelektrode zu messen und damit die Bauelementtemperatur während des Betriebes zu bestimmen. Die zusätzlichen Kontakte werden hierbei vorteilhaft in einer so genannten Van-der Pauw- Geometrie an der Peripherie eines zusammenhängenden Netzwerkbereiches angeordnet, vgl. Pauw et al., "Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form", Philips Techn. Rundschau, No. 20, 230, 1959.
Aus der Figur 7 ist in einem vertikalen Schnitt X - X der obersten Reihe des Transistors die Figur 7a entstanden; respektive anders herum, wobei die Schnittebene Y - Y aus der Figur 7a die Aufsicht, dann in Form eines Schnittes der Figur 7, zeigt.
Die bei der Widerstandsmessung verwendeten Stromeinspeisungskontakte 71.4 und 74.4 und Kontakte 73.4 und 72.4 zur Spannungsmessung von U7 sind in der in der Figur 7 gezeigten Form angeordnet. Wenn die Darstellung in Figur 7 sich auf die gesamte Oberfläche des Bauelements bezieht, wird bei der Widerstandsmessung nur eine über die gesamte Bauelementfläche gemittelte Aussage über die Temperatur gemacht.
Zur lokalisierten Temperaturerfassung einer Verteilung wäre sinngemäß die gesamte Bauelementoberfläche in Segmente oder Gebiete zu unterteilen, deren Gateelektroden- Netzwerke durch passende Trennstellen voneinander isoliert sind. Dies erfolgt so, wie in Figur 5 für die Gebiete B1 , B2, B3 gezeigt.
Die Darstellung der Figur 7 entspricht einer Vierpunkt-Messung, wie sie zuvor anhand der Figur 3 erläutert war, mit gesonderten Kontakten für die Stromeinspeisung und gesonderten Kontakten für die Spannungsmessung, welche Spannung im Betrieb des Bauelements der Figur 7 der Gatespannung überlagert ist.
** * * *

Claims

Ansprüche.
1. Verfahren zur Betriebstemperaturmessung eines MOS-Halbleiter- Leistungsbauelementes mit einer Gateelektrode (4) aus einem Material, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, wobei die Gateelektrode (4) zwei in einem bestimmten Abstand auf der Gateelektrode (4) angeordnete Kontaktpunkte (8,9) aufweist, zwischen denen eine eindeutige elektrisch leitende Messstrecke (M1 ) definiert ist, und wobei der elektrische Widerstand der Gateelektrode (4) direkt an der Gateelektrode (4) während des Betriebes des Halbleiter-
Leistungsbauelementes bei anliegender Gatespannung zwischen den Kontaktpunkten (8,9) mittels einer der Gatespannung (UG) überlagerten Messspannung (u89) gemessen wird, und wobei aus dem elektrischen Widerstand die Temperatur des MOS-Halbleiter- Leistungsbauelementes bestimmt wird.
2. Verfahren nach Anspruch 1 , wobei die Gateelektrode (4) in mehrere Messstrecken mit Kontaktpunkten (9, 1 1 , 13, 15), die jeweils mit Leiterbahnen (10, 12, 14, 16) verbunden sind, unterteilt ist, und wobei die Kontaktpunkte jedes Kontaktpunktpaares einen bestimmten Abstand haben.
3. Verfahren nach Anspruch 1 oder 2, wobei die Messstrecke dadurch definiert wird, dass wenigstens eine Trennstelle (17) andere leitende Pfade (4") entlang der Gateelektrode zur elektrischen Isolation der Messstrecke (M1 , M2) unterbricht.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei als Messspannung eine Wechselspannung angelegt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, wobei es sich um ein diskretes MOS- Leistungsbauelement handelt.
6. Verfahren nach einem der Ansprüche 1 bis 5, wobei es ohne Vorhandensein eines zusätzlichen, dafür gesondert ausgebildeten Temperatursensors ausgeführt wird.
6a. Verfahren nach Anspruch 1 , wobei der elektrische Widerstand eines Abschnitts (4') der Gateelektrode (4) gemessen wird.
7. Verfahren zur ortsbezogenen elektrischen Messung der Betriebstemperatur eines MOS-Leistungsbauelementes mit einem Gateelektroden-Netzwerk aus einem Material, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, wobei das Gateelektroden-Netzwerk in mehrere Messstrecken mit Kontaktpunktpaaren, die jeweils mit Kontakten (71 .1 , 72.1 ; 71 .2, 72.2; 71 .3,7;
72.3,7) verbunden sind, unterteilt ist, wobei die Kontaktpunkte jedes Kontaktpunktpaares einen bestimmten Abstand haben und jede der zwischen den Kontaktpunktpaaren liegenden Messstrecken jeweils von den anderen Messstrecken elektrisch isoliert sind, so dass keine elektrische Beeinflussung zwischen den Messstrecken gegeben ist; wobei die elektrischen Widerstände der Messstrecken direkt an dem Gateelektroden-Netzwerk während des Betriebes des Halbleiter- Leistungsbauelementes bei anliegenden Gatespannungen zwischen den Kontaktpunkten der Gateelektrode (4) mit den Gatespannungen überlagerten Messspannungen (ui,U2,U3) gemessen werden, wobei aus den elektrischen Widerständen der Messstrecken die Temperaturen des MOS-Halbleiter-Leistungsbauelementes an den Messstrecken bestimmt werden.
8. Verfahren nach Anspruch 7, wobei die Messstrecken dadurch definiert werden, dass
Trennstellen (17a, 17b; 17c,17d; 17e,17f) andere leitende Pfade entlang der Gateelektrode zur elektrischen Isolation der Messstrecken unterbrechen.
9. Verfahren nach Anspruch 7 oder 8, wobei als Messspannung eine Wechselspannung angelegt wird.
10. Verfahren nach einem der Ansprüche 7 bis 9, wobei es sich um ein MOS- Leistungsbauelement handelt, welches aus einer Vielzahl funktional gleich aufgebauter Einzelzellen besteht.
1 1 . Verfahren nach einem der Ansprüche 7 bis 10, wobei es ohne Vorhandensein eines zusätzlichen, dafür gesondert ausgebildeten Temperatursensors ausgeführt wird.
12. Verfahren nach einem der Ansprüche 7 bis 1 1 , wobei das MOS- Leistungsbauelement Bestandteil einer integrierten Schaltung ist und die
Temperaturerfassung und -bewertung der Temperaturmessstrecke oder -messstrecken sowie die Leistungsbeaufschlagung des Bauelementes automatisch durch eine entsprechende Schaltung als Bestandteil der Integrierten Schaltung geschieht.
13. Verfahren nach einem der Ansprüche 7 bis 12, wobei die Kontaktpunktpaare so über eine Bauelementfläche verteilt sind, dass eine Zuordnung von Temperaturen zu bestimmten Flächenanteilen der Gesamtbauelementfläche für eine Temperaturverteilung über die Gesamtbauelementfläche gegeben ist.
14. Halbleiter-Leistungsbauelement zur elektrischen Messung des temperaturabhängigen Widerstandes einer Gateelektrode (4) zum Zweck der Temperatursteuerung während des Betriebes, wobei zusätzlich zu der Leiterbahn (7) zu einem Kontaktpunkt (8) auf der Gateelektrode (4) mindestens an einem weiteren Kontaktpunkt (9) der Gateelektrode (4) des MOS-Leistungsbauelementes ein zusätzlicher Kontakt an der Gateelektrode (4) vorhanden ist, so dass ein bestimmter Abstand der Kontaktpunkte (8,9) auf der Gateelektrode (4) bestimmt ist und eine Messstrecke an der Gateelektrode (4) zwischen Kontaktpunkt und Kontaktpunkt gebildet ist, wobei die die Messstrecke von anderen Teilen der Gateelektrode (4) isoliert ist.
15. Halbleiter-Leistungsbauelement nach Anspruch 14, wobei die Gateelektrode (4) in mehrere Messstrecken mit Kontaktpunkten (9, 1 1 , 13, 15), die jeweils mit
Leiterbahnen (10, 12, 14, 16) verbunden sind, unterteilt ist, und wobei die Kontaktpunkte jedes Kontaktpunktpaares einen bestimmten Abstand haben.
16. Halbleiter-Leistungsbauelement nach Anspruch 14 oder 15, wobei die Messstrecke dadurch definiert ist, dass wenigstens eine Trennstelle (17) andere leitende Pfade entlang der Gateelektrode zur elektrischen Isolation der Messstrecke unterbricht.
17. Halbleiter-Leistungsbauelement nach einem der Ansprüche 14 bis 16, wobei es sich um ein diskretes MOS-Leistungsbauelement handelt.
18. Halbleiter-Leistungsbauelement, welches aus einer Vielzahl funktional gleich aufgebauter Einzelzellen mit einem Gateelektroden-Netzwerk als Gateelektrode (4) besteht, zur ortsbezogenen elektrischen Messung des temperaturabhängigen Widerstandes während eines aktiven Bauelementbetriebes, - wobei mehrere paarweise zusammengehörende zusätzliche Kontaktpunkte an dem Gateelektroden-Netzwerk mit Kontakten (71 .1 ,72.1 ; 71.2,72.2; 71 .3,72.3) vorhanden sind, die auf unterschiedliche Teilbereiche oder Teilgebiete (B1 ,B2,B3) des Gateelektroden-Netzwerks als Gateelektrode (4) des Halbleiter-Leistungsbauelementes verteilt sind, - wobei die Kontaktpunkte jedes Kontaktpunktpaares jeweils einen bestimmten
Abstand voneinander aufweisen, wodurch jeweils eine bestimmte Messstrecke definiert ist und die verschiedenen definierten Messstrecken zwischen den Kontaktpunktpaaren elektrisch durch Trennstellen (17c, 17d; 17e,17f) voneinander isoliert sind.
19. Halbleiter-Leistungsbauelement nach Anspruch 18, wobei mehrere gegeneinander elektrisch isolierte Teilstrecken der Gateelektrode (4) vorhanden sind, die jeweils an ihren Enden an Kontaktpunkten ansetzende Kontakte haben.
20. Halbleiter-Leistungsbauelement nach Anspruch 18 oder 19, wobei die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung von Temperaturen zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist, zur Messung einer Temperaturverteilung.
20a. Halbleiter-Leistungsbauelement nach Anspruch 18, welches mehrere
Gateanschlüsse (7, 71 .1 , 71 .2) besitzt und je ein Gateanschluss einem Teilbereich oder Teilgebiet (B1 , B2, B3) zugeordnet ist.
20b. Halbleiter-Leistungsbauelement nach Anspruch 20a, wobei die mehreren Gateanschlüsse elektrisch nicht verbunden sind.
21. Verfahren zur Messung von temperaturabhängigen Widerständen von Gateelektroden für eine Bestimmung einer Temperaturverteilung während des Betriebes eines Halbleiter-Leistungsbauelement, welches aus einer Vielzahl funktional gleich aufgebauter paralleler Einzelzellen besteht, bei dem jeweils mehrere der Vielzahl der Einzelzellen zusammen einen Teilbereich (B1 ,B2,B3) des
Leistungsbauelements bilden, wobei jeder Teilbereich als Gebiet einen eigenen für die Zellen des Teilbereiches gemeinsamen Gateanschluss besitzt, so dass mehrere Gebiete mit mehreren Gateanschlüssen gebildet sind, und Gateelektroden der Teilbereiche (B1 ,B2,B3) voneinander durch Trennstellen (17c,17d;17e,17f) elektrisch isoliert sind; wobei in jedem der Teilbereiche (B1 ,B2,B3) des Halbleiter- Leistungsbauelementes mindestens ein Paar von Kontaktpunkten (81 .3, 82.3) auf der Gateelektrode (4) des Teilbereichs des MOS-Leistungsbauelementes vorhanden ist, mit zugehörigen Zuleitungen und Kontakten (71.3,72.3); die Kontaktpunkte eines Kontaktpunktpaares einen bestimmten Abstand voneinander aufweisen, wodurch jeweils entlang einer eindeutigen Messstrecke (81 .3 zu 7; 81.3 zu 82.3; 81.1 zu 82.1 ) gemessen wird.
22. Verfahren nach Anspruch 21 , wobei die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung von bestimmten Temperaturen zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.
23. Halbleiter-Leistungsbauelement oder Verfahren nach einem der vorigen Ansprüche, wobei die Gateelektrode zum großen Teil über ein dünnes Gateoxid thermisch an ein darunter liegende Silizium gekoppelt ist, so dass die jeweils gemessene Gate-Elektrodentemperatur eines Gebiets (B1 , B2, B3) ein gutes Maß für die Temperatur eines darunter liegenden Siliziums darstellt.
24. Verfahren nach Anspruch 21 , wobei die mehreren Einzelzellen für jeden der
Teilbereiche als Teilgebiete eine echte, nicht überlappende Untermenge der Vielzahl bilden.
25. Verfahren nach Anspruch 21 , wobei die elektrisch isolierenden
Trennstellen (17c, 17d) quer zu einer Erstreckungsrichtung von Fingern (60, 61 , 62) der Gateelektroden (4) verlaufen.
26. Verfahren nach Anspruch 21 oder 22, wobei eine Trennstelle (17a, 17b) eine Bahn einer Gateelektrode auftrennt und elektrisch isolierte Enden beidseits der Auftrennstelle schafft, um die eindeutige Messstrecke je Teilgebiet festzulegen.
27. Halbleiter-Leistungsbauelement, welches aus einer Vielzahl funktional gleich aufgebauter paralleler Einzelzellen besteht, wobei mehrere
Teilbereiche (B1 , B2, B3) des Leistungsbauelements gebildet werden und jeder Teilbereich als Gebiet einen eigenen, für die vom Teilbereich erfassten Einzelzellen gemeinsamen Gateanschluss besitzt, so dass mehrere Gebiete mit mehreren Gateanschlüssen gebildet sind, und Gateelektroden der Teilbereiche (B1 ,B2, B3) voneinander durch Trennstellen (17c, 17d;17e,17f) elektrisch isoliert sind, zur Messung eines temperaturabhängigen Widerstandes jeder der Gateelektroden während des Betriebes des Leistungsbauelements für eine Bestimmung einer Temperaturverteilung; wobei in jedem der Teilbereiche (B1 ,B2,B3) des Halbleiter- Leistungsbauelementes mindestens ein Paar von Kontaktpunkten (81 .3,82.3) auf der Gateelektrode (4) des Teilbereichs des MOS- Leistungsbauelements vorhanden ist und mit zugehörigen Zuleitungen und Kontakten (71 .3, 72.3) von aussen elektrisch leitend zugänglich ist; zwischen den Kontaktpunkten eines jeweiligen Kontaktpunktpaares eine jeweils eindeutige Messstrecke (M1 ; M2; 81 .3 zu 82.3) zur Messung eines temperaturabhängigen Widerstandes definiert ist.
28. Halbleiter-Leistungsbauelement nach Anspruch 27, wobei die mehreren Einzelzellen (20) zwischen Drain (6) und Source (5) parallel geschaltet sind, aber von einem, zwei oder mehreren Gateanschlüssen ansteuerbar sind, wobei ein jeweiliger Gateanschluss die Einzelzellen oder Längsabschnitte der
Einzelzellen (20) im Gebiet der Gateelektrode des jeweiligen Teilbereichs ansteuert.
29. Halbleiter-Leistungsbauelement nach Anspruch 27, wobei die elektrisch isolierenden Trennstellen (17c,17d) quer zu einer Erstreckungsrichtung von
Fingern (60, 61 , 62) der Gateelektroden (4) verlaufen.
30. Halbleiter-Leistungsbauelement nach Anspruch 27 oder 28, wobei eine Trennstelle (17a, 17b) eine Bahn einer Gateelektrode auftrennt und elektrisch isolierte Enden beidseits der Auftrennstelle schafft, um die eindeutige Messstrecke je Teilgebiet festzulegen.
31 . Halbleiter-Leistungsbauelement nach Anspruch 27 oder 30, wobei ein Betrieb des Leistungsbauelements eine Ansteuerung der Gateelektroden der Teilbereiche
(B1 ,B2, B3) mit einer Spannung zum Schalten des Leistungsbauelements beinhaltet.
32. Halbleiter-Leistungsbauelement nach Anspruch 27 oder 31 , wobei die Ansteuerung jeder Gateelektrode jedes Teilbereichs (B1 ,B2, B3) eigenständig erfolgt oder die Gateelektroden der Teilbereiche (B1 ,B2, B3) unabhängig angesteuert werden.
PCT/EP2009/056070 2008-05-19 2009-05-19 Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens WO2009141347A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/993,559 US20110182324A1 (en) 2008-05-19 2009-05-19 Operating temperature measurement for an mos power component, and mos component for carrying out the method

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE102008023216A DE102008023216A1 (de) 2008-05-19 2008-05-19 Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
DE102008023216.5 2008-05-19
DE102008023215A DE102008023215A1 (de) 2008-05-19 2008-05-19 Verfahren zur Betriebstemperatursteuerung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
DE102008023217.3 2008-05-19
DE102008023215.7 2008-05-19
DE102008023217A DE102008023217A1 (de) 2008-05-19 2008-05-19 Elektrisches Verfahren zur ortsbezogenen Betriebstemperatureinstellung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens

Publications (1)

Publication Number Publication Date
WO2009141347A1 true WO2009141347A1 (de) 2009-11-26

Family

ID=40983927

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2009/056070 WO2009141347A1 (de) 2008-05-19 2009-05-19 Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens

Country Status (2)

Country Link
US (1) US20110182324A1 (de)
WO (1) WO2009141347A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120298994A1 (en) * 2011-05-24 2012-11-29 Sumitomo Electric Industries, Ltd. Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102034823B (zh) * 2009-09-30 2013-01-02 意法半导体研发(深圳)有限公司 用于spu和stog良好性能的功率晶体管的布局和焊盘布图规划
US10156512B2 (en) * 2013-03-01 2018-12-18 Futurewei Technologies, Inc. System and method for measuring thermal reliability of multi-chip modules
EP3382357B1 (de) * 2017-03-31 2021-03-24 Mitsubishi Electric R & D Centre Europe B.V. Vorrichtung und verfahren zur steuerung der temperatur eines mehrchip-leistungsmoduls
US10545055B2 (en) 2017-06-13 2020-01-28 Semiconductor Components Industries, Llc Electronic device including a temperature sensor
US10403623B2 (en) * 2017-07-06 2019-09-03 General Electric Company Gate networks having positive temperature coefficients of resistance (PTC) for semiconductor power conversion devices
DE102020212212A1 (de) 2020-09-28 2022-03-31 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Bestimmung einer Temperaturänderung eines Leistungshalbleiterbauelements
US20240035898A1 (en) * 2022-07-27 2024-02-01 Globalfoundries U.S. Inc. Built-in temperature sensors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2322709A (en) * 1997-02-12 1998-09-02 Int Rectifier Corp Method and circuit to sense temperature in power semiconductor devices
US20030210507A1 (en) * 2002-05-08 2003-11-13 Eric Pihet Temperature sensor for a MOS circuit configuration

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9206058D0 (en) * 1992-03-20 1992-05-06 Philips Electronics Uk Ltd A semiconductor switch and a temperature sensing circuit for such a switch
DE102006005033B4 (de) * 2006-02-03 2013-12-05 Infineon Technologies Ag Halbleiterbauelementanordnung mit einem Leistungstransistor und einer Temperaturmessanordnung
US8057094B2 (en) * 2007-11-16 2011-11-15 Infineon Technologies Ag Power semiconductor module with temperature measurement
DE102008023217A1 (de) * 2008-05-19 2009-11-26 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Verfahren zur ortsbezogenen Betriebstemperatureinstellung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
JP5439968B2 (ja) * 2009-06-18 2014-03-12 富士電機株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2322709A (en) * 1997-02-12 1998-09-02 Int Rectifier Corp Method and circuit to sense temperature in power semiconductor devices
US20030210507A1 (en) * 2002-05-08 2003-11-13 Eric Pihet Temperature sensor for a MOS circuit configuration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120298994A1 (en) * 2011-05-24 2012-11-29 Sumitomo Electric Industries, Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20110182324A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
WO2009141347A1 (de) Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE102013111154B4 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
DE112013005295B4 (de) Halbleitervorrichtung
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE112010002754B4 (de) Halbleitervorrichtung
DE102008023216A1 (de) Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
DE102010022316A1 (de) Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz
DE102010061189A1 (de) Halbleiterbauelement
DE112013004262T5 (de) Zündstift, Zündstiftsteuerverfahren und Verbrennungsmotor-Zündvorrichtung
EP3197241B1 (de) Heizeinrichtung und verfahren zur temperaturmessung an der heizeinrichtung
WO2009141350A2 (de) Ortsbezogene einstellung von betriebstemperaturverteilung oder leistungsverteilung eines halbleiter-leistungsbauelements und bauelement zur durchfuehrung des verfahrens
DE102019213509A1 (de) Halbleitervorrichtung
WO2005085829A1 (de) Feldeffekttransistor für messungen an biokomponenten
DE102014112823A1 (de) Halbleiterschalter mit integriertem Temperatursensor
DE10246960A1 (de) Feldeffektleistungstransistor
DE69409597T2 (de) Leistungshalbleiterbauelement
EP0838856A2 (de) Integrierte Überlastschutzeinrichtung
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
EP0704889A2 (de) Leistungshalbleiterbauelement mit monolithisch integriertem Messwiderstand und Verfahren zu dessen Herstellung
DE102005043271B4 (de) Vorrichtung zur Messung der Temperatur in vertikal aufgebauten Halbleiterbauelementen bei laufendem Betrieb und kombinierte Teststruktur zur Erfassung der Zuverlässigkeit
WO2009141336A2 (de) Verfahren zur steuerung der betriebstemperatur eines halbleiter-leistungsbauelementes und bauelement zur ausfuehrung des verfahrens
EP3380821A1 (de) Halbleiterbauelement mit einem ersten temperaturmesselement sowie verfahren zum bestimmen eines durch ein halbleiterbauelement fliessenden stromes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09749837

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12993559

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 09749837

Country of ref document: EP

Kind code of ref document: A1