DE102010022316A1 - Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz - Google Patents

Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz Download PDF

Info

Publication number
DE102010022316A1
DE102010022316A1 DE102010022316A DE102010022316A DE102010022316A1 DE 102010022316 A1 DE102010022316 A1 DE 102010022316A1 DE 102010022316 A DE102010022316 A DE 102010022316A DE 102010022316 A DE102010022316 A DE 102010022316A DE 102010022316 A1 DE102010022316 A1 DE 102010022316A1
Authority
DE
Germany
Prior art keywords
transistor
pilot
power
power transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010022316A
Other languages
English (en)
Inventor
James E. Gillberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE102010022316A1 publication Critical patent/DE102010022316A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein Leistungsschalter umfasst einen ersten Leistungstransistor mit einer ersten Source-Elektrode, einer ersten Gate-Elektrode und einer ersten Drain-Elektrode und einen zweiten Leistungstransistor mit einer zweiten Source-Elektrode, einer zweiten Gate-Elektrode und einer zweiten Drain-Elektrode. Der Leistungsschalter umfasst ferner einen ersten Pilottransistor mit einer dritten Source-Elektrode, einer dritten Gate-Elektrode und einer dritten Drain-Elektrode. Die erste, zweite und dritte Drain-Elektrode sind elektrisch miteinander verbunden. Die erste und zweite Source-Elektrode sind elektrisch miteinander verbunden. Die erste und dritte Gate-Elektrode sind elektrisch miteinander verbunden und können unabhängig von der zweiten Gate-Elektrode vorgespannt sein. Der erste Leistungstransistor ist gleich groß wie oder kleiner als der zweite Leistungstransistor und der erste Leistungstransistor ist größer als der erste Pilottransistor. Der erste Leistungstransistor, der zweite Leistungstransistor und der erste Pilottransistor sind monolithisch in einem integrierten Schaltkreis integriert.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein Halbleiterleistungseinrichtungen und insbesondere eine Vorrichtung und ein Verfahren für einen Dual-Gate-Leistungsschalter mit niedriger Impedanz, der eine genaue Stromerfassung ermöglicht und verbesserte Wärmedissipationseigenschaften aufweist.
  • Fortschritte in der Leistungseinrichtungstechnologie führten zu Leistungstransistoren, wie beispielsweise MOSFETs und IGBTs, mit einem sehr geringen Drain-Source-Widerstand oder RDS(ON). Ein niedriger RDS(ON) ist erwünscht, da er einen höheren Stromtrieb und eine geringere Wärmedissipation ermöglicht, was zu einem reduzierten Leistungsverlust in dem Leistungstransistor führt.
  • Stromerfassungsschemas werden verwendet, um den Strom durch den Leistungstransistor zu detektieren, um eine permanente Beschädigung zu verhindern. Erfassungsverstärker, die zum Detektieren des Stroms durch Leistungstransistoren verwendet werden, weisen typischerweise einen Offset-Fehler auf. Damit der Erfassungsverstärker den Strom durch den Leistungstransistor genau erfassen kann, muss das Signal, das erfasst wird, hinreichend größer als der Offset-Fehler des Verstärkers sein, sodass der Erfassungsverstärker den Strom durch den Leistungstransistor genau messen kann. Mit einem im Wesentlichen reduzierten RDS(ON) reduzierte sich jedoch der Spannungsabfall über dem Leistungstransistor derart, dass die Verstärker-Offset-Spannung zu einem signifikanten Prozentanteil des Spannungsabfalls über dem Leistungstransistor wurde, wodurch das Vermögen des Verstärkers, den Strom durch den Leistungstransistor genau zu erfassen, beeinträchtigt wird. Es wurde versucht, Verstärker mit niedrigen Offset-Spannungen zu entwerfen, wobei diese Verstärker jedoch komplex und teuer sind.
  • Somit besteht Bedarf an einer Technik, die eine genaue Messung des Stroms durch Leistungstransistoren mit niedriger Impedanz ohne die Notwendigkeit einer komplizierten Erfassungsschaltung ermöglicht.
  • KURZZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der Erfindung umfasst ein Leistungsschalter einen ersten Leistungstransistor mit einer ersten Source-Elektrode, einer ersten Gate-Elektrode und einer ersten Drain-Elektrode und einen zweiten Leistungstransistor mit einer zweiten Source-Elektrode, einer zweiten Gate-Elektrode und einer zweiten Drain-Elektrode. Der Leistungsschalter umfasst ferner einen ersten Pilottransistor, der eine dritte Source-Elektrode, eine dritte Gate-Elektrode und eine dritte Drain-Elektrode aufweist. Die erste, die zweite und die dritte Drain-Elektrode sind elektrisch miteinander verbunden. Die erste und die zweite Source-Elektrode sind elektrisch miteinander verbunden. Die erste und die dritte Gate-Elektrode sind elektrisch miteinander verbunden und können unabhängig von der zweiten Gate-Elektrode vorgespannt sein. Der erste Leistungstransistor ist gleich groß wie der zweite Leistungstransistor oder kleiner, und der erste Leistungstransistor ist größer als der erste Pilottransistor. Der erste Leistungstransistor, der zweite Leistungstransistor und der erste Pilottransistor sind monolithisch in einem integrierten Schaltkreis integriert.
  • Bei einer Ausführungsform ist während des Betriebs, wenn der erste Leistungstransistor und der erste Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den ersten Leistungstransistor fließt, zu einem Strom, der durch den ersten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des ersten Leistungstransistors zur Größe des Pilottransistors.
  • Bei einer anderen Ausführungsform umfasst der Leistungsschalter ferner einen zweiten Pilottransistor mit einer vierten Source-Elektrode, einer vierten Gate-Elektrode und einer vierten Drain-Elektrode. Die erste Drain, die zweite Drain, die dritte Drain und die vierte Drain sind elektrisch miteinander verbunden, und das zweite Gate und das vierte Gate sind elektrisch miteinander verbunden. Der zweite Leistungstransistor ist größer als der zweite Pilottransistor. Der erste und der zweite Leistungstransistor und der erste und der zweite Pilottransistor sind alle monolithisch in einem integrierten Schaltkreis integriert.
  • Bei einer anderen Ausführungsform ist während des Betriebs, wenn der zweite Leistungstransistor und der zweite Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den zweiten Leistungstransistor fließt, zu einem Strom, der durch den zweiten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des zweiten Leistungstransistors zur Größe des zweiten Pilottransistors.
  • Gemäß einer anderen Ausführungsform der Erfindung umfasst ein Leistungsschalter einen ersten Leistungstransistor mit einer ersten Mehrzahl von Polysiliziumbändern, die einen Gate-Anschluss des ersten Leistungstransistors bilden, und einen zweiten Leistungstransistor mit einer zweiten Mehrzahl von Polysiliziumbändern, die einen Gate-Anschluss des zweiten Leistungstransistors bilden. Die Drain-Gebiete des ersten und zweiten Leistungstransistors sind miteinander verbunden, und ihre Source-Gebiete sind miteinander verbunden, ihre Gate-Anschlüsse sind jedoch voneinander isoliert, sodass der erste und zweite Leistungstransistor unabhängig ein- und ausgeschaltet werden können. Die erste Mehrzahl von Polysiliziumbändern und die zweite Mehrzahl von Polysiliziumbändern sind verschachtelt, um den thermischen Widerstand des Leistungsschalters zu reduzieren, wenn nur einer des ersten und zweiten Leistungstransistors eingeschaltet ist.
  • Bei einer Ausführungsform ist ein Abstand zwischen benachbarten Polysiliziumbändern kleiner als eine Dicke eines Chips, der den ersten und zweiten Transistor enthält.
  • Bei einer anderen Ausführungsform umfasst der Leistungsschalter ferner einen ersten Pilottransistor, der ein oder mehrere Polysiliziumbänder mit einer Länge umfasst, die im Wesentlichen gleich einer Länge der ersten Mehrzahl von Polysiliziumbändern ist. Das eine oder die mehreren Polysiliziumbänder des ersten Pilottransistors sind mit der ersten Mehrzahl von Polysiliziumbändern verbunden. Der erste Pilottransistor weist ein gemeinsames Drain-Gebiet mit dem ersten und zweiten Transistor auf, und die Source-Gebiete des ersten Pilottransistors sind mit einem ersten Pilot-Source-Pad verbunden.
  • Bei einer anderen Ausführungsform umfasst der Leistungsschalter ferner einen zweiten Pilottransistor, der ein oder mehrere Polysiliziumbänder mit einer Länge umfasst, die im Wesentlichen gleich einer Länge der zweiten Mehrzahl von Polysiliziumbändern ist. Das eine oder die mehreren Polysiliziumbänder des zweiten Pilottransistors sind mit der zweiten Mehrzahl von Polysiliziumbändern verbunden. Der zweite Pilottransistor weist ein gemeinsames Drain-Gebiet mit dem ersten und zweiten Transistor auf, und die Source-Gebiete des zweiten Pilottransistors sind mit einem zweiten Pilot-Source-Pad verbunden.
  • Gemäß einer weiteren Ausführungsform der Erfindung umfasst ein geschützter Leistungsschalter einen Dual-Gate-Leistungsschalter, der wiederum einen parallel verbundenen ersten und zweiten Leistungstransistor und einen ersten Pilottransistor umfasst. Die Drain-Anschlüsse des ersten Leistungstransistors, des zweiten Leistungstransistors und des ersten Pilottransistors sind miteinander verbunden. Ein Gate-Anschluss des ersten Leistungstransistors und ein Gate-Anschluss des ersten Pilottransistors sind miteinander verbunden, und die Source-Anschlüsse des ersten und zweiten Leistungstransistors sind miteinander verbunden. Der erste Leistungstransistor, der zweite Leistungstransistor und der erste Pilottransistor sind monolithisch in einem integrierten Schaltkreis integriert. Der geschützte Leistungsschalter umfasst ferner einen Treiberschaltkreis, der gekoppelt ist, um die beiden Gates des Dual-Gate-Leistungsschalters zu treiben, und einen Erfassungsverstärker, der mit dem ersten Pilottransistor gekoppelt ist und ausgestaltet ist, um die Menge an Strom zu detektieren, der durch den ersten Leistungstransistor im Ein-Zustand fließt, und in Ansprechen auf die detektierte Menge an Strom zu bewirken, dass der Treiberschaltkreis den ersten Leistungstransistor im Ein-Zustand hält, oder den ersten Leistungstransistor ausschaltet oder den zweiten Leistungstransistor ein- oder ausschaltet.
  • Bei einer Ausführungsform ist während des Betriebs, wenn der erste Leistungstransistor und der erste Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den ersten Leistungstransistor fließt, zu einem Strom, der durch den ersten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des ersten Leistungstransistors zur Größe des Pilottransistors.
  • Bei einer anderen Ausführungsform schaltet der Treiberschaltkreis beim Einschalten des Leistungsschalters den ersten Leistungstransistor und den Pilottransistor ein und hält den zweiten Leistungstransistor im Aus-Zustand, und detektiert der Erfassungsverstärker die Menge an Strom, die durch den ersten Leistungstransistor fließt, über den Pilottransistor, und schaltet der Treiberschaltkreis den zweiten Leistungstransistor ein, wenn die Menge an Strom unter einer vorbestimmten Menge liegt.
  • Bei einer anderen Ausführungsform umfasst der geschützte Leistungsschalter ferner einen zweiten Pilottransistor. Ein Drain-Anschluss des zweiten Pilottransistors ist mit den Drain-Anschlüssen des ersten Leistungstransistors, des zweiten Leistungstransistors und des ersten Pilottransistors verbunden, und ein Gate-Anschluss des zweiten Pilottransistors ist mit dem Gate-Anschluss des zweiten Leistungstransistors verbunden. Der erste und der zweite Leistungstransistor sind zusammen mit dem ersten und zweiten Pilottransistor monolithisch in einem integrierten Schaltkreis integriert.
  • Bei einer anderen Ausführungsform ist während des Betriebs, wenn der zweite Leistungstransistor und der zweite Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den zweiten Leistungstransistor fließt, zu einem Strom, der durch den zweiten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des zweiten Leistungstransistors zur Größe des zweiten Pilottransistors.
  • Bei einer anderen Ausführungsform umfasst der geschützte Leistungsschalter ferner eine Pilotlast, die zwischen einer Source-Elektrode des ersten Pilottransistors und einem Massepotential verbunden ist, und weist der Erfassungsverstärker zwei Eingangselektroden auf, die über der Pilot last verbunden sind, um einen Spannungsabfall über der Pilotlast während des Betriebs zu detektieren.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1A–1B sind vereinfachte Schemas von Dual-Gate-Leistungsschaltern gemäß Ausführungsformen der Erfindung;
  • 2 ist ein schematisches Symbol, das einen Dual-Gate-Leistungsschalter gemäß einer Ausführungsform der Erfindung darstellt;
  • 3A ist ein vereinfachtes Blockdiagramm einer Anwendung, die einen monolithisch integrierten Dual-Gate-Leistungsschalter umfasst, gemäß einer Ausführungsform der Erfindung;
  • 3B ist ein Zeitdiagramm, das Wellenformverläufe an verschiedenen Anschlüssen des Leistungsschalters zeigt, der in dem Blockdiagramm von 3A gezeigt ist;
  • 4 ist eine vereinfachte Querschnittsansicht eines monolithisch integrierten Dual-Gate-Leistungsschalters gemäß einer Ausführungsform der Erfindung; und
  • 5 ist ein vereinfachtes Layout-Diagramm eines monolithisch integrierten Dual-Gate-Leitungsschalters gemäß einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Gemäß Ausführungsformen der vorliegenden Erfindung ermöglicht ein monolithisch integrierter Dual-Gate-Leitungsschalter mit niedriger Impedanz mit einem oder mehreren Stromerfassungselementen eine genaue Erfassung des Stromflusses durch den Leistungsschalter. Bei einer Ausführungsform umfasst der monolithisch integrierte Dual-Gate-Leitungsschalter mit niedriger Impedanz zwei parallel verbundene Leistungstransistoren mit Gates, die unabhängig vorgespannt sein können. Die beiden Leistungstransistoren können derart dimensioniert sein, dass einer größer ist als der andere und somit einer eine niedrigere Impedanz aufweist als der andere. Ein Stromerfassungselement ist mit dem kleineren Transistor gekoppelt und ist ausgestaltet, um ein Erfassen des Stroms durch den kleineren Transistor zu vereinfachen. Während des Betriebs wird, wenn der Leistungsschalter eingeschaltet werden soll, anfänglich der kleinere Transistor eingeschaltet, während der größere Transistor im Aus-Zustand gehalten wird. Dies lässt den Leistungsschalter für die Erfassungsschaltung in der Tat aussehen, als hätte er eine höhere Impedanz, was den Fehler beim Erfassen des Stroms durch den Schalter vorteilhaft minimiert. Sobald der Ausgang des Schalters einen Zielwert erreicht hat, kann der größere Transistor eingeschaltet werden, sodass das volle Stromvermögen des Leistungsschalters zum Treiben der Last zur Verfügung steht, und um den Leistungsverlust des Schalters zu reduzieren. Bei einer Layout-Ausführungsform sind die Gates des kleineren und größeren Transistors verschachtelt, sodass der thermische Widerstand des Schalters während der Zeit, in der nur der kleinere Transistor eingeschaltet ist, im Wesentlichen dem ähnlich ist, wenn sowohl der kleinere als auch der größere Transistor eingeschaltet sind. Diese und andere Merkmale und Vorteile der Erfindung werden in Bezug auf die verschiedenen Ausfüh rungsformen, die als nächstes beschrieben werden, ausführlicher beschrieben.
  • 1A ist eine vereinfachte schematische Darstellung eines monolithisch integrierten Dual-Gate-Leitungs-MOSFET-Schalters 100a mit niedriger Impedanz gemäß einer Ausführungsform der vorliegenden Erfindung. Der Leistungsschalter 100a umfasst zwei Feldeffekttransistoren FET1 110 und FET2 120. FET1 110 ist kleiner als oder gleich groß wie FET2 120. FET1 110 und FET2 120 sind parallel elektrisch verbunden. Das heißt, die Drain 112 von FET1 und die Drain 122 von FET2 sind elektrisch miteinander und mit einem Drain-Anschluss 170 verbunden, und die Source 116 von FET1 und die Source 126 von FET2 sind elektrisch miteinander und mit einem Source-Anschluss 180 verbunden. Das Gate 114 von FET1 und das Gate 124 von FET2 sind mit separaten Gate-Anschlüssen GATE1 150 bzw. GATE2 160 verbunden, sodass FET1 und FET2 unabhängig ein- und ausgeschaltet werden können.
  • Ein Pilottransistor P1 130 ist elektrisch mit FET1 110 verbunden. Der Pilottransistor P1 130 umfasst einen Bruchteil der Größe von FET1. Der Pilottransistor P1 130 dient als Stromerfassungselement. Die Drain 132 und das Gate 134 des Pilottransistors P1 130 sind mit der Drain 112 bzw. dem Gate 114 des FET1 110 verbunden. Die Source 136 des Pilottransistors P1 130 ist elektrisch mit dem Pilotanschluss PILOT1 190 verbunden. Wie es gezeigt und nachstehend ausführlicher beschrieben ist, sind die Transistoren FET1 110, FET2 120 und P1 130 monolithisch in einem einzelnen Chip integriert.
  • Beim Einschalten des Leistungsschalters 100a wird eine positive Spannung an GATE1 150 angelegt, was FET1 110 und P1 130 einschaltet, während FET2 ausgeschaltet bleibt. Ein Einschalten lediglich eines Teils des Leistungsschalters 100a führt zu einem höheren Widerstand zwischen dem Drain-Anschluss 170 und dem Source-Anschluss 180 als wenn sowohl FET1 als auch FET2 eingeschaltet sind. Der höhere Widerstand führt wiederum zu einem höheren Spannungsabfall über dem Schalter 100a, was ein genaueres Erfassen des Stroms, der durch den Schalter 100a fließt, ermöglicht. Es wird ein Beispiel verwendet, um die Verbesserung der Erfassungsgenauigkeit darzustellen.
  • Um den Strom durch den Pilottransistor zu überwachen, ist eine Last zwischen der Source des Pilottransistors und dem Massepotential verbunden. Der Strom, der durch den Pilottransistor fließt, fließt auch durch die Pilotlast und entwickelt somit eine Spannung über der Pilotlast, die dann durch einen Erfassungsverstärker detektiert wird. Die Impedanz der Pilotlast kann erhöht werden, um die Spannung zu erhöhen, die der Verstärker detektiert, wobei jedoch jeder Spannungsabfall über der Pilotlast im Vergleich zu dem Leistungsschalter tatsächlich von der Drain-Source-Spannung Vds des Pilottransistors subtrahiert wird. Wenn sich die Spannung über der Pilotlast erhöht, was die Vds des Pilottransistors reduziert, verringert sich der Strom in dem Pilottransistor, was das Erfassungsverhältnis weniger genau macht. Der Spannungsabfall über der Pilotlast muss im Vergleich zu der Vds des Leistungsschalters klein sein, andernfalls beginnt die höhere Spannung an der Source des Pilottransistors, den Leistungsschalter auszuschalten. Wenn der Leistungsschalter eine Impedanz von 2 mΩ aufweist, die Offset-Spannung des Verstärkers 10 mV ist und der Spannungsabfall über der Pilotlast aus Genauigkeitsgründen nicht größer als 1/5 der Vds des Leistungsschalters sein darf, kann der Erfassungsverstärker keinen Strom, der kleiner als 25 A ist, mit einer Genauigkeit detektieren. Durch Einschalten nur eines Teils des Leistungsschalters (z. B. FET1), der eine Impedanz von beispielsweise 5 mΩ aufweist, kann der Erfassungsverstärker jedoch einen Strom von 10 A genau detektieren und wird die Notwendigkeit der Verwendung komplexer Erfassungsschemas beseitigt. Nach dem Erfassungszyklus kann der zweite Transistor FET2, wenn der gewünschte Zustand erreicht ist (z. B. der Ausgang hat den Zielwert erreicht oder es wird ermittelt, dass sich der Schalter 100a nicht in einem Überstromzustand befindet), eingeschaltet werden, um das volle Stromvermögen des Schalters bereitzustellen und den Leistungsverlust in dem Schalter 100a zu minimieren.
  • Zusätzlich zu der verbesserten Erfassungsgenauigkeit hat die Technik des anfänglichen Einschaltens nur eines Teils des Leistungsschalters den Vorteil einer reduzierten Eingangskapazität im Vergleich dazu, wenn der gesamte Schalter 100a eingeschaltet wird. Auch hat die Miller-Kapazität nur eine Auswirkung, während ein Transistor schaltet. Es wird somit eine geringere Miller-Kapazität erhalten, da zu dem Zeitpunkt, wenn der FET2 eingeschaltet wird, der Ausgang bereits geschaltet wurde. Eine geringere Miller-Kapazität bedeutet, dass ein kleinerer Treiber verwendet werden kann, um GATE1 150 zu treiben, oder alternativ der Treiber, der ursprünglich für den gesamten Leistungsschalter 100a dimensioniert war, den Leistungsschalter 100a schneller einschalten kann. Ferner werden die Treiberanforderungen der Ladungspumpe, die das Gate des Leistungsschalters treibt, mit einer kleineren Eingangskapazität im Wesentlichen entspannt. Somit werden wesentliche Verbesserungen sowohl hinsichtlich minimierter Komplexität als auch reduzierter Chip-Größe erhalten.
  • Während der obige Betrieb des Schalters 100a ein Einschalten von FET2 einige Zeit nach dem Einschalten von FET1 in Betracht zieht, müssen die beiden FETs nicht auf diese Weise betrieben werden. Beispielsweise muss FET2 überhaupt nicht eingeschaltet werden, wenn der Laststrom gering ist und FET1 den Laststrom selbst bereitstellen kann. Wenn jedoch der Laststrom größer ist als der, den FET1 bereitstellen kann, kann FET2 ein geschaltet werden, um die notwendige Stromkapazität bereitzustellen und den Leistungsverlust des Schalters zu minimieren.
  • Nun auf 1B Bezug nehmend kann ein optionaler zweiter Pilottransistor P2 140 monolithisch in einem Leistungsschalter 100b integriert sein. Der Pilottransistor P2 140 dient zusammen mit dem Pilottransistor P1 130 bei dieser Ausführungsform als Stromerfassungselement. Der Pilottransistor P2 140 ist elektrisch mit FET2 120 verbunden. Die Drain 142 und das Gate 144 des Pilottransistors P2 140 sind mit der Drain 122 bzw. dem Gate 124 von FET2 120 verbunden. Die Source 146 von P2 140 ist elektrisch mit einem zweiten Pilotanschluss Pilot2 195 verbunden. Bei einer Betriebsart kann der Leistungsschalter 100b ausgeschaltet werden, um eine Beschädigung des Leistungsschalters 100b zu verhindern, wenn sowohl FET1 als auch FET2 eingeschaltet sind und der über die Pilottransistoren P1 und P2 erfasste Strom eine Grenze übersteigt.
  • 2 ist ein Leistungsschaltersymbol 200 für den Leistungsschalter, der in 1A und 1B gezeigt ist. Der Leistungsschalter 200 weist duale Gates GATE1 150 und GATE2 160, einen Drain-Anschluss 170, einen Source-Anschluss 180, einen Pilotanschluss Pilot1 190 (1A) und optional einen zweiten Pilotanschluss Pilot2 195 (1B) auf. Der Leistungstransistor 200 kann zusätzliche Anschlüsse für eine Temperaturerfassung aufweisen, die nicht gezeigt sind.
  • 3A ist ein vereinfachtes Blockdiagramm eines geschützten Leistungsschalters, in dem der in 1B gezeigte Leistungsschalter 100b umfasst ist. 3B ist ein vereinfachtes Zeitdiagramm, das Wellenformverläufe an verschiedenen Anschlüssen des Leistungsschalters 100b während des Betriebs zeigt. In 3A sind die Pilotanschlüsse Pilot 190 und Pilot2 195 über eine Last (nicht gezeigt) mit Masse gekoppelt. Ein Stromerfassungs block 320 ist ausgestaltet, um den Strom durch die Last zu messen, der dem Strom durch Pilot1 190 und Pilot2 195 entspricht. Die verschiedenen Blöcke in 3A (z. B. die Ladungspumpe, der Strombegrenzungsblock, der Gate-Schutzblock, der UVLO- & Steuerlogikblock etc.) und ihre Funktionen sind in der Technik weithin bekannt und werden somit hierin nicht beschrieben. 3A und 3B werden jedoch verwendet, um den Betrieb des Leistungsschalters 100b zu beschreiben.
  • In 3B wird der Ein-Zyklus (d. h. der Zyklus, während dessen der Leistungsschalter 100b eingeschaltet ist), verwendet, um den Betrieb des Leistungsschalters 100b zu beschreiben. Vor dem Zeitpunkt t0 ist der Leistungsschalter 100b ausgeschaltet, liegt der Source-Anschluss 180 an einem niedrigen Referenzpotential und werden die Pilotanschlüsse Pilot 190 und Pilot2 195 durch eine zwischen den Pilotanschlüssen und dem Massepotential angebundene Last auf Low gezogen. Zum Zeitpunkt t0 hebt der Treiberblock 330 die Spannung an GATE1 150 an, während GATE2 160 auf Low gehalten wird. Auf der Grundlage der Spannung bei Pilot 190 ermittelt der Stromerfassungsblock 320 die Menge an Strom, der durch FET1 110 fließt. Wenn der durch den Stromerfassungsblock 320 gemessene Strom unter einem vorbestimmten Wert liegt, der angibt, dass sich der Schalter 100b nicht im Überstromzustand befindet, hält der Treiberblock 330 FET1 eingeschaltet. Zum Zeitpunkt t1, wenn das Potential an der Source 180 des Schalters 100b einen vorbestimmten Wert erreicht, kann der zweite Transistor FET2 120 in Abhängigkeit von dem Laststrom eingeschaltet werden. Wenn der Laststrom groß ist, kann der zweite Transistor FET2 120 eingeschaltet werden, um den notwendigen Strom bereitzustellen und den Leistungsverbrauch zu minimieren. Wenn der Laststrom klein ist, kann der zweite Transistor FET2 120 im Aus-Zustand gehalten werden (die horizontalen gestrichelten Linien in 3B reflektieren diesen Zustand).
  • Die Verzögerung zwischen t0 und t1 kann derart festgelegt werden, dass zu dem Zeitpunkt, zu dem FET2 eingeschaltet wird, das Schalten des Ausgangs größtenteils abgeschlossen ist. Dies stellt sicher, dass bei FET2 ein geringer oder kein dynamischer Verlust auftritt, wenn er zum Zeitpunkt t1 eingeschaltet wird. Wie es durch die Stromwellenformen IPILOT1 (die den transienten Strom durch FET1 reflektiert) und IPILOT2 (die den transienten Strom durch FET2 reflektiert) gezeigt ist, liefert FET1 zwischen den Zeitpunkten t0 und t1, wenn nur FET1 eingeschaltet ist, den Laststrom für die Last 340. Nach dem Zeitpunkt t1 kann, wenn sowohl FET1 als auch FET2 eingeschaltet ist, da FET2 ein größerer Transistor mit einem geringeren RDS(ON) sein kann als FET1, eine wesentliche Menge des Laststroms durch FET2 geliefert werden. In diesem Fall wird ein kleinerer Anteil des Laststroms (in 3B als I1 gezeigt) durch FET1 geliefert.
  • Während des Betriebs des Leistungsschalters 100b detektiert der Stromerfassungsblock 320 die Menge an Strom, die durch FET1 und FET2 fließt, auf der Grundlage der Spannung, die durch den kombinierten Strom durch die Pilotanschlüsse Pilot1 190 und Pilot2 195 erzeugt wird. Wenn die Menge an Strom über einem Wert liegt, der eine übermäßige Stromaufnahme angibt, wird der Schalter 100b ausgeschaltet, um eine Überstrombeschädigung des Schalters 100b zu verhindern.
  • Wie zuvor angegeben bilden FET1, FET2 und P1 (1A) einen monolithisch integrierten MOSFET. 4 ist eine vereinfachte Querschnittsansicht solch eines Leistungs-MOSFET. Die Transistoren FET1, FET2 und P1 umfassen ein gemeinsames Drain-Gebiet, das eine rückseitige Drain-Verbindung 432 umfasst (die z. B. Metall umfasst). Der MOSFET umfasst ein n+-Substrat 418 mit einer darüberliegenden n-leitenden Epitaxieschicht 417. Die Abschnitte der Epitaxieschicht 417, die sich zwischen Body-Gebieten 414 und zwischen den Body-Gebieten und dem Substrat 418 erstrecken, bilden ein Gebiet, das herkömmlich als Driftgebiet 416 bezeichnet wird. P-leitende Body-Gebiete 414 erstrecken sich in die Epitaxieschicht 417. N+-Source-Gebiete 426 und p+-Heavy-Body-Gebiete 412 erstrecken sich in die Body-Gebiete 414. Polysilizium-Gate-Elektroden 406, 408 und 420 des FET1, FET2 bzw. P1 erstrecken sich lateral über der Epitaxieschicht 417 und sind durch eine Gate-Dielektrikumschicht 407 von dieser isoliert. Bei der in 4 gezeigten beispielhaften Ausführungsform sind die Gate-Elektrode 406 für FET1 und die Gate-Elektrode 408 für FET2 abwechselnd angeordnet und mit separaten Gate-Metallverbindungen verbunden, die nicht gezeigt sind. Wie es in Bezug auf 5 nachstehend ausführlich beschrieben ist, können die Gate-Elektroden für FET1 und FET2 in anderen Ausgestaltungen angeordnet sein (z. B. kann eine Gate-Elektrode für FET1 jeweils für vier benachbarte Gate-Elektroden für FET2 ausgebildet sein). Die Source-Gebiete 426 und die Body-Gebiete 414 von FET1 und FET2 sind mit der Source-Metallverbindung 402 verbunden, die als gemeinsamer Source-Anschluss für FET1 und FET2 dient. Die Source-Gebiete 426 und die Body-Gebiete 412 des Pilottransistors P1 sind mit der Pilot-Source-Metallverbindung 404 verbunden, die von der FET1/FET2-Source-Metallverbindung 402 isoliert ist. Die Pilot-Source-Metallverbindung 404 und die FET1/FET2-Source-Metallverbindung 402 sind von den entsprechenden Polysilizium-Gate-Elektroden 406, 408, 420 durch eine Dielektrikumschicht 419 isoliert. Die Polysilizium-Gate-Elektrode 420 des Pilottransistors P1 ist mit der gleichen Gate-Metallverbindung (nicht gezeigt) verbunden, mit der die Gate-Elektrode 406 von FET1 verbunden ist.
  • Während die Ausführungsform von 4 einen vertikalen MOSFET mit planarem Gate zeigt, wäre ein Realisieren des Dual-Gate-Schalters mit einem oder mehreren Pilottransistoren in anderen Typen von MOSFET- Aufbauten, wie beispielsweise Trench-Gate-MOSFETs (bei denen die Gate-Elektroden in Gräben eingebettet sind, die sich in die Epitaxieschicht 417 erstrecken), laterale MOSFETs (bei denen der Drain-Anschluss entlang der oberen Seite des Chips ausgebildet ist) und IGBT- und P-Kanal-Abwandlungen dieser MOSFETs, für Fachleute angesichts dieser Offenbarung offensichtlich.
  • 5 ist eine vereinfachte Draufsicht eines Leistungs-MOSFET 500, die ein beispielhaftes Layout-Diagramm entsprechend der Ausführungsform von 1B zeigt. Der Leistungstransistor 500 weist duale Gates auf, die sich lateral erstreckende Polysilizium-Gate-Bänder 514 und 524 umfassen, die mit den Gate-Pads GATE1 510 bzw. GATE2 520 über Metall-Gate-Kanäle 512 bzw. 522 verbunden sind. Das Gate-Pad GATE1 510 entspricht dem Gate-Anschluss GATE1 150 von FET1 in 1B, und das Gate-Pad GATE2 520 entspricht dem Gate-Anschluss GATE2 160 von FET2 in 1B. Die Source-Kontakte 530 sind zwischen den Polysilizium-Gate-Bändern 514, 524 ausgebildet und verbinden die darunterliegenden Source- und Heavy-Body-Gebiete (die z. B. den Source-Gebieten 426 und den Heavy-Body-Gebieten 412 in 4 entsprechen) elektrisch mit der Source-Metallverbindung, die sich über dem aktiven Gebiet erstreckt (z. B. entsprechend der FET1/FET2-Source-Metallverbindung 402 in 4). Auf diese Weise bildet die Source-Metallverbindung einen gemeinsamen Source-Anschluss für FET1 und FET2. Eine gemeinsame Drain-Metallverbindung (z. B. entsprechend dem Drain-Metall 432 in 4) erstreckt sich entlang der Rückseite des Transistors 500 und bildet einen gemeinsamen Drain-Anschluss für FET1 und FET2 (für das Beispiel des vertikalen Transistors).
  • In 5 erstreckt sich der Metall-Gate-Kanal 512 für FET1 durch den mittleren Bereich und erstrecken sich die Metall-Gate-Kanäle 522 für FET2 entlang dem äußeren Rand. Diese Ausgestaltung könnte umgekehrt werden. Es ist auch gezeigt, dass die Polysilizium-Gate-Bänder 514 für FET1 auf eine abwechselnde Weise mit den Polysilizium-Gate-Bändern 524 für FET2 verschachtelt sind. Dies führt dazu, dass FET1 und FET2 die gleiche Größe aufweisen, wobei die Erfindung jedoch nicht darauf beschränkt ist. In Abhängigkeit von den Zielgrößen von FET1 und FET2 sowie anderen Entwurfsbetrachtungen können die Polysilizium-Gate-Bänder 514 und 524 auf andere Weise als abwechselnd verschachtelt sein. Wenn beispielsweise die Größe von FET1 ein Viertel der Größe von FET2 betragen soll, kann die Verschachtelung derart rekonfiguriert werden, dass pro vier benachbarter Polysilizium-Gate-Bänder 524 ein Polysilizium-Gate-Band 514 eingesetzt wird.
  • In 5 bildet das oberste Polysilizium-Gate-Band 514 das Gate des Pilottransistors P1. Das Gate des Pilottransistors P1 ist somit elektrisch mit GATE 510 von FET1 verbunden. Die Drain des Pilottransistors P1 ist üblicherweise an der Rückseite mit dem Drain-Metall verbunden (nicht gezeigt). Die Source-Kontakte 560 des obersten Polysilizium-Gate-Bands 514 werden jedoch zu einem als Pilot 540 bezeichneten Pad geführt, auf das von extern zugegriffen werden kann. Das Pilot-Pad Pilot 540 entspricht dem Pilotanschluss Pilot1 190 in 1B. In Abhängigkeit von dem gewünschten Größenverhältnis zwischen FET1 und dem Pilottransistor P1 können mehr Polysilizium-Gate-Bänder 514 für den Pilottransistor P1 vorgesehen sein, wobei ihre jeweiligen Source-Kontakte zu dem Pilot-Pad Pilot1 540 geführt werden. Die in 5 gezeigte bestimmte Layout-Ausgestaltung erlaubt vorteilhaft ein Anpassen der Größe des Pilottransistors P1 lediglich durch Ändern der Metallmaske. Wie in 5 gezeigt kann der Pilottransistor P2 optional durch Verwenden eines oder mehrerer der obersten Polysilizium-Gate-Bänder 524 auf ähnliche Weise wie bei dem Pilottransistor P1 ausgebildet werden. Durch monolithisches Integrieren der Piloteinrichtung(en) in dem Leistungsschalter auf die in 5 gezeigte Weise wird vorteilhaft eine ausgezeichnete Pilotanpassung erhalten.
  • In dem Layout des in 5 gezeigten Leistungstransistors 500 sind die Gate-Bänder 514 von FET1 und die Gate-Bänder 524 von FET2 vorteilhaft verschachtelt, sodass sich beim Anschalten, wenn nur FET1 eingeschaltet wird, die durch FET1 erzeugte Wärme durch den Leistungstransistor 500 ausbreitet, der mit Gebieten des Transistors, die nicht aktiv sind, durchsetzt ist. Bei einer Ausführungsform ist der Abstand der Gate-Bänder 514, 524 nicht größer als die Dicke des Chips, der den Leistungstransistor 500 enthält. Wärme diffundiert unter einem Winkel von ungefähr 45° durch das Silizium. Somit steht ein größerer Bereich der Einrichtung zur Verfügung, um Wärme zu dissipieren, und die thermische Impedanz des Leistungsschalters, wenn nur ein Teil davon eingeschaltet ist, ist ähnlich wie wenn der gesamte Transistor eingeschaltet ist.
  • Obwohl eine Anzahl von spezifischen Ausführungsformen oben gezeigt und beschrieben wurde, sind die Ausführungsformen der Erfindung nicht darauf beschränkt. Daher sollte der Schutzumfang der vorliegenden Erfindung nicht in Bezug auf die obige Beschreibung bestimmt werden, sondern sollte in Bezug auf die beigefügten Ansprüche, zusammen mit ihrem vollen Schutzumfang von Äquivalenten, bestimmt werden.

Claims (14)

  1. Leistungsschalter, umfassend: einen ersten Leistungstransistor mit einer ersten Source-Elektrode, einer ersten Gate-Elektrode und einer ersten Drain-Elektrode; einen zweiten Leistungstransistor mit einer zweiten Source-Elektrode, einer zweiten Gate-Elektrode und einer zweiten Drain-Elektrode; und einen ersten Pilottransistor mit einer dritten Source-Elektrode, einer dritten Gate-Elektrode und einer dritten Drain-Elektrode, wobei: die erste, zweite und dritte Drain-Elektrode elektrisch miteinander verbunden sind, die erste und zweite Source-Elektrode elektrisch miteinander verbunden sind, die erste und dritte Gate-Elektrode elektrisch miteinander verbunden sind und unabhängig von der zweiten Gate-Elektrode vorgespannt sein können, der erste Leistungstransistor gleich groß wie oder kleiner als der zweite Leistungstransistor ist, und der erste Leistungstransistor größer ist als der erste Pilottransistor, und der erste Leistungstransistor, der zweite Leistungstransistor und der erste Pilottransistor monolithisch in einem integrierten Schaltkreis integriert sind.
  2. Leistungsschalter nach Anspruch 1, wobei während des Betriebs, wenn der erste Leistungstransistor und der erste Pilottransistor gleichzeitig eingeschaltet sind, ein Verhält nis eines Stroms, der durch den ersten Leistungstransistor fließt, zu einem Strom, der durch den ersten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des ersten Leistungstransistors zur Größe des Pilottransistors ist.
  3. Leistungsschalter nach Anspruch 1, ferner umfassend: einen zweiten Pilottransistor mit einer vierten Source-Elektrode, einer vierten Gate-Elektrode und einer vierten Drain-Elektrode, wobei die erste Drain, die zweite Drain, die dritte Drain und die vierte Drain elektrisch miteinander verbunden sind, das zweite Gate und das vierte Gate elektrisch miteinander verbunden sind, der erste und zweite Leistungstransistor und der erste und zweite Pilottransistor monolithisch in einem integrierten Schaltkreis integriert sind, und der zweite Leistungstransistor größer ist als der zweite Pilottransistor.
  4. Leistungsschalter nach Anspruch 3, wobei während des Betriebs, wenn der zweite Leistungstransistor und der zweite Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den zweiten Leistungstransistor fließt, zu einem Strom, der durch den zweiten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des zweiten Leistungstransistors zur Größe des zweiten Pilottransistors ist.
  5. Leistungsschalter, umfassend: einen ersten Leistungstransistor mit einer ersten Mehrzahl von Polysiliziumbändern, die einen Gate-Anschluss des ersten Leistungstransistors bilden; und einen zweiten Leistungstransistor mit einer zweiten Mehrzahl von Polysiliziumbändern, die einen Gate-Anschluss des zweiten Leistungstransistors bilden, wobei die Drain-Gebiete des ersten und zweiten Leistungstransistors miteinander verbunden sind und ihre Source-Gebiete miteinander verbunden sind, ihre Gate-Anschlüsse jedoch voneinander isoliert sind, sodass der erste und zweite Leistungstransistor unabhängig ein- und ausgeschaltet werden können; wobei die erste Mehrzahl von Polysiliziumbändern und die zweite Mehrzahl von Polysiliziumbändern verschachtelt sind, um den thermischen Widerstand des Leistungsschalters zu reduzieren, wenn nur einer des ersten und zweiten Leistungstransistors eingeschaltet ist.
  6. Leistungseinrichtung nach Anspruch 5, wobei ein Abstand zwischen benachbarten Polysiliziumbändern kleiner ist als eine Dicke eines Chips, der den ersten und zweiten Transistor enthält.
  7. Leistungsschalter nach Anspruch 6, ferner umfassend einen ersten Pilottransistor, der mindestens ein Polysiliziumband mit einer Länge umfasst, die im Wesentlichen gleich einer Länge der ersten Mehrzahl von Polysiliziumbändern ist, wobei das mindestens eine Polysiliziumband des ersten Pilottransistors mit der ersten Mehrzahl von Polysiliziumbändern verbunden ist, der erste Pilottransistor ein gemeinsames Drain-Gebiet mit dem ersten und zweiten Transistor aufweist, und die Source-Gebiete des ersten Pilottransistors mit einem ersten Pilot-Source-Pad verbunden sind.
  8. Leistungseinrichtung nach Anspruch 7, ferner umfassend einen zweiten Pilottransistor, der mindestens ein Polysiliziumband mit einer Länge aufweist, die im Wesentlichen gleich einer Länge der zweiten Mehrzahl von Polysiliziumbändern ist, wobei das mindestens eine Polysiliziumband des zweiten Pilottransistors mit der zweiten Mehrzahl von Polysiliziumbändern verbunden ist, der zweite Pilottransistor ein gemeinsames Drain-Gebiet mit dem ersten und zweiten Transistor aufweist und die Source-Gebiete des zweiten Pilottransistors mit einem zweiten Pilot-Source-Pad verbunden sind.
  9. Geschützter Leistungsschalter, umfassend: einen Dual-Gate-Leistungsschalter mit einem parallel verbundenen ersten und zweiten Leistungstransistor und einem ersten Pilottransistor, wobei die Drain-Anschlüsse des ersten Leistungstransistors, des zweiten Leistungstransistors und des ersten Pilottransistors miteinander verbunden sind, ein Gate-Anschluss des ersten Leistungstransistors und ein Gate-Anschluss des ersten Pilottransistors miteinander verbunden sind und die Source-Anschlüsse des ersten und zweiten Leistungstransistors miteinander verbunden sind und der erste Leistungstransistor, der zweite Leistungstransistor und der erste Pilottransistor monolithisch in einem integrierten Schaltkreis integriert sind, einen Treiberschaltkreis, der gekoppelt ist, um die beiden Gates des Dual-Gate-Leistungsschalters zu treiben; und einen Erfassungsverstärker, der mit dem ersten Pilottransistor gekoppelt ist und ausgeschaltet ist, um die Menge an Strom, die durch den ersten Leistungstransistor im Ein-Zustand fließt, zu detektieren, und in Ansprechen auf die detektierte Menge an Strom zu bewirken, dass der Treiberschaltkreis den ersten Leistungstransistor im Ein-Zustand hält oder den ersten Leistungstransistor ausschaltet oder den zweiten Leistungstransistor ein- oder ausschaltet.
  10. Geschützter Leistungsschalter nach Anspruch 9, wobei während des Betriebs, wenn der erste Leistungstransistor und der erste Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den ersten Leistungstransistor fließt, zu einem Strom, der durch den ersten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des ersten Leistungstransistors zur Größe des Pilottransistors ist.
  11. Geschützter Leistungsschalter nach Anspruch 10, wobei der Treiberschaltkreis beim Einschalten des Leistungsschalters den ersten Leistungstransistor und den Pilottransistor einschaltet und den zweiten Leistungstransistor im Aus-Zustand hält, und der Erfassungsverstärker die Menge an Strom, der durch den ersten Leistungstransistor fließt, über den Pilottransistor detektiert, und wenn die Menge an Strom unter einer vorbestimmten Menge liegt, der Treiberschaltkreis den zweiten Leistungstransistor einschaltet.
  12. Geschützter Leistungsschalter nach Anspruch 9, ferner umfassend einen zweiten Pilottransistor, wobei ein Drain-Anschluss des zweiten Pilottransistors mit den Drain-Anschlüssen des ersten Leistungstransistors, des zweiten Leistungstransistors und des ersten Pilottransistors verbunden ist, und ein Gate-Anschluss des zweiten Pilottransistors mit dem Gate-Anschluss des zweiten Leistungstransistors verbunden ist, und der erste und zweite Leistungstransistor zusammen mit dem ersten und zweiten Pilottransistor monolithisch in einem integrierten Schaltkreis integriert sind.
  13. Geschützter Leistungsschalter nach Anspruch 12, wobei während des Betriebs, wenn der zweite Leistungstransistor und der zweite Pilottransistor gleichzeitig eingeschaltet sind, ein Verhältnis eines Stroms, der durch den zweiten Leistungstransistor fließt, zu einem Strom, der durch den zweiten Pilottransistor fließt, proportional zu einem Verhältnis der Größe des zweiten Leistungstransistors zur Größe des zweiten Pilottransistors ist.
  14. Geschützter Leistungsschalter nach Anspruch 11, ferner umfassend eine Pilotlast, die zwischen einer Source-Elektrode des ersten Pilottransistors und einem Massepotential verbunden ist, und wobei der Erfassungsverstärker zwei Eingangselektroden aufweist, die über der Pilotlast verbunden sind, um einen Spannungsabfall über der Pilotlast während des Betriebs zu detektieren.
DE102010022316A 2009-06-05 2010-06-01 Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz Withdrawn DE102010022316A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/479,613 US8183892B2 (en) 2009-06-05 2009-06-05 Monolithic low impedance dual gate current sense MOSFET
US12/479,613 2009-06-05

Publications (1)

Publication Number Publication Date
DE102010022316A1 true DE102010022316A1 (de) 2010-12-23

Family

ID=43123158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010022316A Withdrawn DE102010022316A1 (de) 2009-06-05 2010-06-01 Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz

Country Status (4)

Country Link
US (2) US8183892B2 (de)
KR (1) KR20100131392A (de)
CN (1) CN101908545B (de)
DE (1) DE102010022316A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522675B2 (en) * 2012-01-25 2019-12-31 Infineon Technologies Ag Integrated circuit including field effect transistor structures with gate and field electrodes and methods for manufacturing and operating an integrated circuit
EP2704326B1 (de) * 2012-08-29 2018-05-23 Siemens Aktiengesellschaft Ausgabebaugruppe und Verfahren zum Betrieb
EP2747285A1 (de) * 2012-12-19 2014-06-25 Nxp B.V. Stromüberwachungsschaltungen und Verfahren und Transistoranordnung
JP5937503B2 (ja) * 2012-12-26 2016-06-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US9372210B1 (en) 2013-06-20 2016-06-21 Silego Technology, Inc. Dynamic power FET switching
WO2015118768A1 (ja) * 2014-02-06 2015-08-13 日立オートモティブシステムズ株式会社 負荷駆動回路
US10103724B2 (en) * 2016-04-25 2018-10-16 Infineon Technologies Ag Dimension regulation of power device to eliminate hot spot generation
JP6165368B1 (ja) * 2016-07-25 2017-07-19 三菱電機株式会社 半導体装置
JP6740831B2 (ja) * 2016-09-14 2020-08-19 富士電機株式会社 半導体装置
DE102017200787A1 (de) * 2017-01-19 2018-07-19 Robert Bosch Gmbh Schalteranordnung sowie Verfahren zum Betrieb einer solchen Schalteranordnung
US10756538B2 (en) * 2017-04-24 2020-08-25 Silicon Laboratories Inc. Current limiting for high current drivers
US10809777B2 (en) 2017-05-04 2020-10-20 Silicon Laboratories Inc. Energy estimation for thermal management
CN114552954A (zh) 2020-11-20 2022-05-27 力智电子股份有限公司 具有电流感测的电源开关电路
CN113066852B (zh) * 2021-03-15 2022-09-09 无锡新洁能股份有限公司 感测功率半导体器件
CN115656765B (zh) * 2022-12-29 2023-04-07 佛山市联动科技股份有限公司 一种场效应管晶圆的阻抗测试电路

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
EP0051693B1 (de) 1980-11-12 1985-06-19 Ibm Deutschland Gmbh Elektrisch umschaltbarer Festwertspeicher
US4725746A (en) 1981-10-20 1988-02-16 Kabushiki Kaisha Toshiba MOSFET buffer circuit with an improved bootstrapping circuit
DE3240778A1 (de) 1982-11-04 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Elektronischer schalter
US4454454A (en) 1983-05-13 1984-06-12 Motorola, Inc. MOSFET "H" Switch circuit for a DC motor
US4618872A (en) 1983-12-05 1986-10-21 General Electric Company Integrated power switching semiconductor devices including IGT and MOSFET structures
US4593213A (en) 1984-05-25 1986-06-03 United Technologies Corporation Current-limited MOSFET switch
US4554512A (en) 1984-08-27 1985-11-19 Aerotech, Inc. Switching amplifier with MOSFET driver circuit
US4654769A (en) 1984-11-02 1987-03-31 California Institute Of Technology Transformerless dc-to-dc converters with large conversion ratios
US4616305A (en) 1985-02-11 1986-10-07 Eaton Corporation AC/DC power MOSFET reversing H-drive system
US4882663A (en) 1985-12-23 1989-11-21 Nilssen Ole K MOSFET flyback converter
US4728826A (en) 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4689731A (en) 1986-08-07 1987-08-25 Honeywell Inc. MOSFET inverter gate drive circuit
US4748351A (en) 1986-08-26 1988-05-31 American Telephone And Telegraph Company, At&T Bell Laboratories Power MOSFET gate driver circuit
US4853563A (en) 1987-04-10 1989-08-01 Siliconix Incorporated Switch interface circuit for power mosfet gate drive control
US5023678A (en) 1987-05-27 1991-06-11 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4866495A (en) 1987-05-27 1989-09-12 International Rectifier Corporation High power MOSFET and integrated control circuit therefor for high-side switch application
US4758941A (en) 1987-10-30 1988-07-19 International Business Machines Corporation MOSFET fullbridge switching regulator having transformer coupled MOSFET drive circuit
US4888504A (en) 1988-10-07 1989-12-19 International Rectifier Corporation Bidirectional MOSFET switching circuit with single gate bias
US5227781A (en) 1991-03-01 1993-07-13 Litton Systems, Inc. Mosfet switch matrix
US5124595A (en) 1991-06-10 1992-06-23 Josh Mandelcorn Gate drive bias circuit for MOSFET power switches
US5543632A (en) * 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor
US5204563A (en) 1992-01-22 1993-04-20 Jason Barry L Mosfet output circuit with improved protection method
US5332938A (en) 1992-04-06 1994-07-26 Regents Of The University Of California High voltage MOSFET switching circuit
US5264736A (en) 1992-04-28 1993-11-23 Raytheon Company High frequency resonant gate drive for a power MOSFET
US5399908A (en) 1992-06-26 1995-03-21 Kollmorgen Corporation Apparatus and method for forced sharing of parallel MOSFET switching losses
US5323044A (en) 1992-10-02 1994-06-21 Power Integrations, Inc. Bi-directional MOSFET switch
US5570276A (en) 1993-11-15 1996-10-29 Optimun Power Conversion, Inc. Switching converter with open-loop input voltage regulation on primary side and closed-loop load regulation on secondary side
US5416387A (en) 1993-11-24 1995-05-16 California Institute Of Technology Single stage, high power factor, gas discharge lamp ballast
US5510747A (en) 1993-11-30 1996-04-23 Siliconix Incorporated Gate drive technique for a bidirectional blocking lateral MOSFET
US5635867A (en) 1994-07-20 1997-06-03 Lucent Technologies Inc. High performance drive structure for MOSFET power switches
US5550412A (en) 1994-09-12 1996-08-27 United Technologies Corporation Isolated MOSFET gate drive
JP3485655B2 (ja) 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5973367A (en) 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
JPH09130218A (ja) * 1995-10-31 1997-05-16 Mitsubishi Electric Corp 演算増幅器およびディジタル信号伝達回路
US5689144A (en) 1996-05-15 1997-11-18 Siliconix Incorporated Four-terminal power MOSFET switch having reduced threshold voltage and on-resistance
US5734258A (en) 1996-06-03 1998-03-31 General Electric Company Bidirectional buck boost converter
US5796274A (en) 1996-10-16 1998-08-18 Lockheed Martin Corporation Fault tolerant MOSFET driver
US5959442A (en) 1997-09-30 1999-09-28 Intel Corporation Buck converter
US5867014A (en) * 1997-11-20 1999-02-02 Impala Linear Corporation Current sense circuit having multiple pilot and reference transistors
US5909108A (en) 1998-02-23 1999-06-01 Lucent Technologies Inc. Current-sharing circuit for parallel-coupled switches and switch-mode power converter employing the same
US6115267A (en) 1998-06-09 2000-09-05 Herbert; Edward AC-DC converter with no input rectifiers and power factor correction
EP1050951B1 (de) 1999-04-14 2015-08-05 Infineon Technologies AG Schaltungsanordnung für eine getaktete Stromversorgung
JP2001016083A (ja) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品
US6215288B1 (en) 2000-02-25 2001-04-10 Cadence Design Systems, Inc. Ultra-low power switching regulator method and apparatus
US6400579B2 (en) 2000-03-24 2002-06-04 Slobodan Cuk Lossless switching DC to DC converter with DC transformer
US6249111B1 (en) 2000-06-22 2001-06-19 Intel Corporation Dual drive buck regulator
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6930473B2 (en) 2001-08-23 2005-08-16 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
US6906536B2 (en) * 2003-04-02 2005-06-14 Intersil Americans Inc. Time division multiplexed, piloted current monitoring in a switched mode DC—DC voltage converter and phase current measurement calibration for a multiphase converter
US7271626B1 (en) * 2004-10-27 2007-09-18 National Semiconductor Corporation Suppression of parasitic ringing at the output of a switched capacitor DC/DC converter
JP4740576B2 (ja) * 2004-11-08 2011-08-03 パナソニック株式会社 電流駆動装置
JP4311340B2 (ja) * 2004-11-10 2009-08-12 ソニー株式会社 定電流駆動装置
US7319314B1 (en) * 2004-12-22 2008-01-15 Cypress Semiconductor Corporation Replica regulator with continuous output correction
US7710168B2 (en) * 2007-08-17 2010-05-04 National Semiconductor Corporation Apparatus and method for two tier output stage for switching devices
US7511534B1 (en) * 2007-10-05 2009-03-31 Micron Technology, Inc. Circuits, devices, systems, and methods of operation for a linear output driver
US7782080B2 (en) * 2008-09-09 2010-08-24 Promos Technologies Pte.Ltd. High capacitive load and noise tolerant system and method for controlling the drive strength of output drivers in integrated circuit devices

Also Published As

Publication number Publication date
US20120223745A1 (en) 2012-09-06
US8358157B2 (en) 2013-01-22
US8183892B2 (en) 2012-05-22
CN101908545B (zh) 2014-10-15
KR20100131392A (ko) 2010-12-15
CN101908545A (zh) 2010-12-08
US20100308872A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
DE102010022316A1 (de) Monolithischer Dual-Gate-Stromerfassungs-MOSFET mit niedriger Impedanz
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
DE69525824T2 (de) Zusammengesetzter Leistungs-MOSFET
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102006029499B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102009037487B4 (de) Halbleitervorrichtung
DE102008064686B4 (de) Halbleitervorrichtung
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
DE69534581T2 (de) Feld-Effekt-Halbleiterbauelement und sein Herstellungsverfahren
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE102013213447A1 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102007046705B3 (de) Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode
DE102014112823B4 (de) Halbleiterschalter mit integriertem Temperatursensor
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE19814675A1 (de) Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung
DE10240914B4 (de) Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung und Verfahren zur Ermittlung des Laststroms eines Lasttransistors sowie Verwendung eines Halbleiterbauelements
WO2009141347A1 (de) Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens
DE102008044411B4 (de) Integrierte Schaltung mit einem Leistungs-MOS-Transistor, System und Verfahren zum Schalten einer Last
DE102016113846A1 (de) Halbleiterbauelemente, elektrische Bauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE60004008T2 (de) Halbleiterschaltung mit einem Bauelement mit isoliertem Gate und einer zugehörigen Kontrollschaltung
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor
DE19731714A1 (de) Integrierte Halbleiterschaltungseinrichtung
DE10301693A1 (de) MOSFET-Schaltung mit reduzierten Ausgangsspannungs-Schwingungen bei einem Abschaltvorgang
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE102010020884B4 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee