JP5937503B2 - 半導体集積回路およびその動作方法 - Google Patents

半導体集積回路およびその動作方法 Download PDF

Info

Publication number
JP5937503B2
JP5937503B2 JP2012282341A JP2012282341A JP5937503B2 JP 5937503 B2 JP5937503 B2 JP 5937503B2 JP 2012282341 A JP2012282341 A JP 2012282341A JP 2012282341 A JP2012282341 A JP 2012282341A JP 5937503 B2 JP5937503 B2 JP 5937503B2
Authority
JP
Japan
Prior art keywords
transistor
switch element
side switch
semiconductor chip
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012282341A
Other languages
English (en)
Other versions
JP2014128097A (ja
Inventor
貴弘 野見山
貴弘 野見山
立野　孝治
孝治 立野
近藤　大介
大介 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012282341A priority Critical patent/JP5937503B2/ja
Priority to US14/064,522 priority patent/US9257907B2/en
Priority to CN201310725908.4A priority patent/CN103904893B/zh
Publication of JP2014128097A publication Critical patent/JP2014128097A/ja
Application granted granted Critical
Publication of JP5937503B2 publication Critical patent/JP5937503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Description

本発明は、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータに使用される半導体集積回路およびその動作方法に関し、特にゼロボルトスイッチング(ＺＶＳ)の動作原理からの逸脱を低減してスイッチング損失を低減するのに有効な技術に関するものである。
ノートＰＣ(Personal Computer)等の電池駆動の電子機器には、ＡＣアダプタまたは電池からのＤＣ電圧をノートＰＣの中央処理ユニット(ＣＰＵ)、すなわちマイクロプロセッサである負荷に供給されるＤＣ電圧に変換するＤＣ−ＤＣコンバータが使用される。
近年、地球規模の環境問題対策として省エネルギー化が重要視されており、種々の電子機器に使用されるスイッチング電源の高効率化・低消費電力化、特に待機消費電力の低減がクローズアップされている。
従来から、ＤＣ−ＤＣコンバータは、ＰＷＭ(Pulse Width Modulation)制御やＰＦＭ(Pulse Frequency Modulation)制御等を実行するスイッチングレギュレータを使用することで、高い変換効率を実現するものである。すなわち、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、負荷に供給されるＤＣ電圧を所定の目標値に維持するように、半導体スイッチのオン・オフ制御をフィードバック制御するものである。
下記特許文献１の図３１とそれに関係する開示とには、エラーアンプとコンパレータと三角波発生回路とドライバ回路とハイサイドスイッチ素子とローサイドスイッチ素子とインダクターとコンデンサを具備する電圧モード型のＤＣ−ＤＣコンバータが記載されている。
エラーアンプの非反転入力端子には基準電圧が供給され、エラーアンプの反転入力端子にはインダクターとコンデンサの接続ノードの出力電圧が供給される。コンパレータの非反転入力端子にはエラーアンプの出力電圧が供給され、コンパレータの反転入力端子には三角波発生回路から発生される三角波信号が供給され、コンパレータの出力信号はドライバ回路に供給される。ドライバ回路はハイサイドスイッチ素子とローサイドスイッチ素子を相補的に駆動するので、ハイサイドスイッチ素子のオン・オフ動作とローサイドスイッチ素子のオン・オフ動作とは逆動作となる。
下記特許文献２には、トランジスタや電界効果トランジスタ等のスイッチング半導体素子においては、一般的にスイッチング速度(オン状態とオフ状態との切り替え速度)とオン抵抗(飽和電圧)とがトレードオフの関係にあるので、一つの素子でスイッチング速度の高速化とオン抵抗の低減を両立できないことが記載されている。下記特許文献２には、電力損失を低減するためにスイッチング速度の速い第１トランジスタとオン抵抗の低い第２トランジスタとを並列接続して、第１と第２のトランジスタを併用して導電路の通電状態と非通電状態とを切り替えることが記載されている。非通電状態から通電状態への切り替え時には、最初に、スイッチング速度の速い第１トランジスタをオンさせ、この素子が飽和するタイミングでオン抵抗の低い第２トランジスタをオンさせ、通電状態から非通電状態への切り替え時には、第２トランジスタをオフさせた後に第１トランジスタをオフさせることが記載されている。更に下記特許文献２の図１７とそれに関係する開示とには、第１トランジスタと第２トランジスタと制御回路とを、半導体チップの第１領域６４ａと第２領域６４ｂと第３領域６４ｃに形成することが記載されている。
下記特許文献３には、チョッパ型スイッチング電源において、電力の経路上に電流容量の小さな第１トランジスタと電流容量の大きな第２トランジスタとを並列接続して、電流容量の大きな第２トランジスタに対して流容量の小さな第１トランジスタを遅らせてオフ状態に制御する。これにより、スイッチングの過程で、ＭＯＳトランジスタのソース・ドレイン間電圧をゼロに保ち、スイッチング素子における電力損失を抑えるとしている。
特開２０００−１９７３４８号 公報 特開２００１−０１６０８３号 公報 特開２００４−０４０８５４号 公報
本発明者等は本発明に先立って、低損失のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの開発に従事した。特に、この開発では、ハイサイドスイッチ素子とローサイドスイッチ素子と平滑インダクターと平滑コンデンサとデカップリングインダクターとデカップリングコンデンサとを具備するスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、ハイサイドスイッチ素子のスイッチング損失を低減することが要求された。
図６は、本発明に先立って本発明者等により検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。
図６に示すように、本発明に先立って本発明者等により検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２と、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２と、平滑インダクターＬｏｕｔと、平滑コンデンサＣｏｕｔとコントーラＣＮＴを具備する。更に図６に示すスイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、デカップリングインダクターＬｉｎと、デカップリングコンデンサＣｉｎと、寄生インダクターＬ１１、Ｌ１２を具備するものである。ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２は同一の素子サイズに設定することも可能であるが、図６の破線の円形に示したようにトランジスタＱ１１を大きな素子サイズに設定する一方、トランジスタＱ１２を小さな素子サイズに設定することが可能である。
図６に示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、デカップリングインダクターＬｉｎの一端には入力電圧ＶＩＮが供給され、デカップリングインダクターＬｉｎの他端はＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインとデカップリングコンデンサＣｉｎの一端に接続され、デカップリングコンデンサＣｉｎの他端は接地電位に接続される。ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースはローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のドレインと平滑インダクターＬｏｕｔの一端に接続され、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のソースは接地電位に接続される。平滑インダクターＬｏｕｔの他端は平滑コンデンサＣｏｕｔの一端に接続され、平滑コンデンサＣｏｕｔの他端は接地電位に接続される。
一方、図６に示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、ＮチャネルＭＯＳトランジスタＱ１１はデカップリングコンデンサＣｉｎに近接して配置されているのに対し、ＮチャネルＭＯＳトランジスタＱ１２はデカップリングコンデンサＣｉｎから無視できない距離で離間して配置される。すなわち、図６の回路図の下部に示したように、ＮチャネルＭＯＳトランジスタＱ１１はデカップリングコンデンサＣｉｎに近接して配置され、ＮチャネルＭＯＳトランジスタＱ１２はデカップリングコンデンサＣｉｎから距離で離間して配置される。その結果、図６に示したように、ＮチャネルＭＯＳトランジスタＱ１１のドレインとデカップリングコンデンサＣｉｎの一端との間は１個の寄生インダクターＬ１１のみの小さな寄生インダクターとなるのに対し、ＮチャネルＭＯＳトランジスタＱ１２のドレインとデカップリングコンデンサＣｉｎの一端との間は２個の寄生インダクターＬ１１、Ｌ１２の大きな寄生インダクターとなる。
コントーラＣＮＴはＮチャネルＭＯＳトランジスタＱ１１のゲートとＮチャネルＭＯＳトランジスタＱ１１のゲートとに第１ハイサイド駆動信号ＨＧ１１と第２ハイサイド駆動信号ＨＧ１２とをそれぞれ供給する一方、ＮチャネルＭＯＳトランジスタＱ２のゲートにローサイド駆動信号ＬＧとを供給する。尚、第１ハイサイド駆動信号ＨＧ１１と第２ハイサイド駆動信号ＨＧ１２とは略同相とされて、その一方で第１と第２のハイサイド駆動信号ＨＧ１１、ＨＧ１２とローサイド駆動信号ＬＧは略逆相とされる。従って、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２がオン状態に設定される期間ではローサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ２がオフ状態に設定されて、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２がオフ状態に設定される期間ではローサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ２がオン状態に設定される。
その結果、平滑インダクターＬｏｕｔの一端から生成される図６に示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のオン期間Ｔｏｎとオフ期間Ｔｏｆｆと入力電圧ＶＩＮとによって、次式により与えられる。
Ｖｏｕｔ＝Ｔｏｎ・ＶＩＮ／(Ｔｏｎ＋Ｔｏｆｆ) …(１式)
一方、上記特許文献２と上記特許文献３とに記載された並列接続された２個のトランジスタの時間差駆動の技術に従って、大素子サイズに設定されたトランジスタＱ１１に対して小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を、本発明に先立って本発明者等は検討したものである。
図７は、図６に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、大素子サイズに設定されたトランジスタＱ１１に対し小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を示す動作波形図である。
従って、図７に示したように、大素子サイズに設定されたトランジスタＱ１１を駆動するハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングよりも、小素子サイズに設定されたトランジスタＱ１２を駆動するハイサイド駆動信号ＨＧ１２がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングが遅延して設定されたものである。その結果、大素子サイズのトランジスタＱ１１がオン状態からオフ状態に変化しても、この変化のタイミングでは小素子サイズのトランジスタＱ１２がオン状態であるので、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトに維持され、ゼロボルトスイッチング(ＺＶＳ：Zero Volt Switching)の動作原理によりスイッチング損失の低減が可能となる。
図７には、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の電流波形と、小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の電流波形と、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流波形と、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧波形とが示されている。
図７に示したように、ハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングにおいて、デカップリングコンデンサＣｉｎに近接して配置されて小さな１個の寄生インダクターＬ１１を有する大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１が減少を開始する。一方、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値は一定値に維持されようとするので、ドレイン電流Ｉｄｓ１１の減少と反比例関係で小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２が増加を開始する。しかし、小素子サイズのトランジスタＱ１２はデカップリングコンデンサＣｉｎから無視不可の距離で離間配置されて大きな寄生インダクターＬ１１、Ｌ１２を有するので、小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の増加が大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の減少と比較して比較的大きな時間で遅延するものとなる。その結果、図７に示したように、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値が、比較的大きな時間の期間に斜線で示したように一定値よりも大幅に低下するものとなる。従って、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値も、図７に示したように比較的大きな時間の期間に斜線で示したように一定電圧値の入力電圧ＶＩＮよりも大幅に低下するものとなる。すなわち、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値が一定電圧値の入力電圧ＶＩＮに維持される場合には、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトに維持されて、ゼロボルトスイッチング(ＺＶＳ)の動作原理によりスイッチング損失の低減が可能となる。しかしながら、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値が図７に示したように比較的大きな時間の期間に斜線で示したように一定電圧値の入力電圧ＶＩＮよりも大幅に低下する。その結果、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトから大きく逸脱してゼロボルトスイッチング(ＺＶＳ)の動作原理から大きく逸脱してスイッチング損失の低減が不可能となることが本発明に先立った本発明者等による検討によって明らかとされた。
図８は、本発明に先立って本発明者等により検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。
図８に示す本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータが、図６に示した本発明に先立って本発明者等により検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータと相違するのは下記の点である。
すなわち、図８に示す本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、ＮチャネルＭＯＳトランジスタＱ１２はデカップリングコンデンサＣｉｎに近接して配置されているのに対し、ＮチャネルＭＯＳトランジスタＱ１１はデカップリングコンデンサＣｉｎから無視できない距離で離間して配置される。すなわち、図８の回路図の下部に示したように小素子サイズのＮチャネルＭＯＳトランジスタＱ１２はデカップリングコンデンサＣｉｎに近接して配置されて、大素子サイズのＮチャネルＭＯＳトランジスタＱ１１はデカップリングコンデンサＣｉｎから距離で離間して配置される。その結果、図８に示したように、小素子サイズのＮチャネルＭＯＳトランジスタＱ１２のドレインとデカップリングコンデンサＣｉｎの一端との間は、１個の寄生インダクターＬ１２のみの小さな寄生インダクターとなる。それに対し、大素子サイズのＮチャネルＭＯＳトランジスタＱ１１のドレインとデカップリングコンデンサＣｉｎの一端との間は、２個の寄生インダクターＬ１１、Ｌ１２の大きな寄生インダクターとなる。
図９は、図８に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、大素子サイズに設定されたトランジスタＱ１１に対し小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を示す動作波形図である。
従って、図９に示したように、大素子サイズに設定されたトランジスタＱ１１を駆動するハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングよりも、小素子サイズに設定されたトランジスタＱ１２を駆動するハイサイド駆動信号ＨＧ１２がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングが遅延して設定されたものである。その結果、大素子サイズのトランジスタＱ１１がオン状態からオフ状態に変化しても、この変化のタイミングでは小素子サイズのトランジスタＱ１２がオン状態であるので、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトに維持され、ゼロボルトスイッチング(ＺＶＳ：Zero Volt Switching)の動作原理によりスイッチング損失の低減が可能となる。
図９には、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の電流波形と、小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の電流波形と、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流波形と、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧波形とが示されている。
図９に示したように、ハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングと比較すると、デカップリングコンデンサＣｉｎから無視不可の距離で離間配置され大きな寄生インダクターＬ１１、Ｌ１２を有する大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１が減少を開始するタイミングは遅延する。一方、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値は一定値に維持されようとするので、ドレイン電流Ｉｄｓ１１の減少と反比例の関係で小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２が増加を開始する。一方、小素子サイズのトランジスタＱ１２はデカップリングコンデンサＣｉｎに近接配置されて小さな寄生インダクターＬ１２を有するので、小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の増加が大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の減少と比較して比較的小さな時間で遅延する。その結果、図９に示したように、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値が、比較的大きな時間の期間に斜線で示したように一定値よりも若干低下するものとなる。従って、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値も、図９に示したように比較的大きな時間の期間に斜線で示したように一定電圧値の入力電圧ＶＩＮよりも若干低下する。すなわち、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値が一定電圧値の入力電圧ＶＩＮに維持される場合には、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトに維持され、ゼロボルトスイッチング(ＺＶＳ)の動作原理によりスイッチング損失の低減が可能となる。しかし、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値が図９に示したように比較的大きな時間の期間に斜線で示したように一定電圧値の入力電圧ＶＩＮより若干低下する。その結果、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトから若干逸脱してゼロボルトスイッチング(ＺＶＳ)の動作原理から若干逸脱してスイッチング損失の低減が不可能となることが本発明に先立った本発明者等による検討によって明らかとされた。
図１０は、図８と図９に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、大素子サイズのトランジスタＱ１１と小素子サイズのトランジスタＱ１２とを、同一の半導体チップＣｈｉｐに形成した構成を示す図である。図１０の半導体チップＣｈｉｐに示すように、大素子サイズのトランジスタＱ１１と小素子サイズのトランジスタＱ１２とは、所定の幅ΔＷによって分離して形成されている。大素子サイズのトランジスタＱ１１は複数のゲートＧ１１と複数のドレインＤ１１と複数のソースＳ１１を含み、小素子サイズのトランジスタＱ１２は複数のゲートＧ１２と複数のドレインＤ１２と複数のソースＳ１２とを含む。
大素子サイズのトランジスタＱ１１の複数のゲートＧ１１と小素子サイズのトランジスタＱ１２の複数のゲートＧ１２とは略同一のチャネル長Ｌを有し、大素子サイズのトランジスタＱ１１の複数のゲートＧ１１は大きなゲート幅Ｗ１１を有し、小素子サイズのトランジスタＱ１２の複数のゲートＧ１２は小さなゲート幅Ｗ１２を有している。
図１０に示したように、図８と全く同様に、小素子サイズのＮチャネルＭＯＳトランジスタＱ１２はデカップリングコンデンサＣｉｎに近接して配置されて、大素子サイズのＮチャネルＭＯＳトランジスタＱ１１はデカップリングコンデンサＣｉｎから距離で離間して配置される。その結果、図１０に示したように、小素子サイズのＮチャネルＭＯＳトランジスタＱ１２のドレインとデカップリングコンデンサＣｉｎの一端との間は、１個の寄生インダクターＬ１２のみの小さな寄生インダクターとなる。それに対して、大素子サイズのＮチャネルＭＯＳトランジスタＱ１１のドレインとデカップリングコンデンサＣｉｎの一端との間は、２個の寄生インダクターＬ１１、Ｌ１２の大きな寄生インダクターとなる。
その結果、大素子サイズのトランジスタＱ１１と小素子サイズのトランジスタＱ１２とが同一の半導体チップＣｈｉｐに形成された図１０に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいても、図８と図９とに示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータと同様な課題が生じるものである。すなわち、図１０に示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータでも、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトから若干逸脱して、ゼロボルトスイッチング(ＺＶＳ)の動作原理から若干逸脱してスイッチング損失の低減が不可能となることが本発明に先立った本発明者等による検討によって明らかとされた。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
すなわち、代表的な実施の形態による半導体集積回路は、ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)と、ローサイドスイッチ素子(Ｑ２)と、コントローラ(ＣＮＴ)とを具備する。
ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の一端と接地電位との間に、デカップリングコンデンサ(Ｃｉｎ)が接続される。
ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)は、電流経路が並列接続された第１トランジスタ(Ｑ１１)と第２トランジスタ(Ｑ１２)とを含む。
ハイサイドスイッチ素子をオン状態からオフ状態に変化する際に、コントローラ(ＣＮＴ)は第１トランジスタ(Ｑ１１)に対して第２トランジスタ(Ｑ１２)を遅らせてオン状態からオフ状態に制御する。
第１トランジスタ(Ｑ１１)と第２トランジスタ(Ｑ１２)の各トランジスタは、半導体チップ(Ｃｈｉｐ１)の内部に複数に分割されて形成される。
第１トランジスタ(Ｑ１１)が分割された複数の部分第１トランジスタと第２トランジスタ(Ｑ１２)が分割された複数の部分第２トランジスタとは、半導体チップ(Ｃｈｉｐ１)の内部において第１トランジスタ(Ｑ１１)と第２トランジスタ(Ｑ１２)の配置方向で交互に配置されたことを特徴とする(図１参照)。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
すなわち、本半導体集積回路によれば、ゼロボルトスイッチング(ＺＶＳ)の動作原理からの逸脱を低減してスイッチング損失を低減することができる。
図１は、実施の形態１のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。 図２は、図１に示した実施の形態１によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、コントローラＣＮＴが大素子サイズに設定されたトランジスタＱ１１に対し小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を示す動作波形図である。 図３は、実施の形態２のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。 図４は、実施の形態３のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。 図５は、図１と図３と図４に示した実施の形態１と実施の形態２と実施の形態３のいずれによるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、コントローラＣＮＴがハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２とローサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ２とを駆動する動作波形図である。 図６は、本発明に先立って本発明者等により検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。 図７は、図６に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、大素子サイズに設定されたトランジスタＱ１１に対し小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を示す動作波形図である。 図８は、本発明に先立って本発明者等により検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。 図９は、図８に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、大素子サイズに設定されたトランジスタＱ１１に対し小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を示す動作波形図である。 １０は、図８と図９に示した本発明に先立って本発明者等によって検討されたスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、大素子サイズのトランジスタＱ１１と小素子サイズのトランジスタＱ１２とを、同一の半導体チップＣｈｉｐに形成した構成を示す図である。
１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕代表的な実施の形態による半導体集積回路は、ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)と、ローサイドスイッチ素子(Ｑ２)と、コントローラ(ＣＮＴ)とを具備する。
前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の一端には、デカップリングインダクター(Ｌｉｎ)を介して入力電圧(ＶＩＮ)が供給可能とされ、前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の他端と前記ローサイドスイッチ素子(Ｑ２)の一端とはスイッチングノード(ＶＳＷ)に接続され、前記ローサイドスイッチ素子(Ｑ２)の他端は接地電位に接続可能とされる。
前記コントローラ(ＣＮＴ)は、前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)をオン状態とオフ状態に駆動可能である。
前記スイッチングノード(ＶＳＷ)は、平滑インダクター(Ｌｏｕｔ)と平滑コンデンサ(Ｃｏｕｔ)とを含むローパスフィルタに接続可能とされる。
前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の前記一端と前記接地電位との間に、デカップリングコンデンサ(Ｃｉｎ)が接続可能とされる。
前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)は、前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間に電流経路が並列接続された第１トランジスタ(Ｑ１１)と第２トランジスタ(Ｑ１２)とを含む。
前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間をオン状態からオフ状態に変化する際に、前記コントローラ(ＣＮＴ)は前記第１トランジスタ(Ｑ１１)に対して前記第２トランジスタ(Ｑ１２)を遅らせて前記オン状態から前記オフ状態に制御する。
前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)の各トランジスタは、半導体チップ(Ｃｈｉｐ１)の内部に複数に分割されて形成される。
前記第１トランジスタ(Ｑ１１)が分割された複数の部分第１トランジスタと前記第２トランジスタ(Ｑ１２)が分割された複数の部分第２トランジスタとは、前記半導体チップ(Ｃｈｉｐ１)の内部において前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)の配置方向で交互に配置されたことを特徴とするものである(図１参照)。
前記実施の形態によれば、ゼロボルトスイッチング(ＺＶＳ)の動作原理からの逸脱を低減してスイッチング損失を低減することができる。
好適な実施の形態では、前記ローサイドスイッチ素子は、前記スイッチングノード(ＶＳＷ)と前記接地電位との間に電流経路が接続された第３トランジスタ(Ｑ２)を含むことを特徴とするものである(図１参照)。
他の好適な実施の形態は、前記コントローラ(ＣＮＴ)は、前記第１トランジスタ(Ｑ１１)の制御入力端子を駆動する第１ハイサイド駆動信号(ＨＧ１１)と、前記第２トランジスタ(Ｑ１２)の制御入力端子を駆動する第２ハイサイド駆動信号(ＨＧ１２)と、前記第３トランジスタ(Ｑ２)の制御入力端子を駆動するローサイド駆動信号(ＬＧ)とを生成する。
前記第１ハイサイド駆動信号(ＨＧ１１)と前記第２ハイサイド駆動信号(ＨＧ１２)とは略同相であり、前記第１ハイサイド駆動信号(ＨＧ１１)および前記第２ハイサイド駆動信号(ＨＧ１２)と前記ローサイド駆動信号(ＬＧ)とは略逆位相であることを特徴とするものである(図１参照)。
更に他の好適な実施の形態では、前記ハイサイドスイッチ素子が前記オン状態であるオン期間(Ｔｏｎ)と、前記ハイサイドスイッチ素子が前記オフ状態であるオフ期間(Ｔｏｆｆ)と、前記入力電圧(ＶＩＮ)によって、前記ローパスフィルタ(Ｌｏｕｔ、Ｃｏｕｔ)から生成されるＤＣ−ＤＣコンバータの出力電圧(Ｖｏｕｔ)が設定されることを特徴とする(図１参照)。
より好適な実施の形態では、前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)と前記第３トランジスタ(Ｑ２)とは、それぞれＮチャネルＭＯＳトランジスタであることを特徴とする(図１参照)。
他のより好適な実施の形態では、前記ハイサイドスイッチ素子としての前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)とは第１半導体チップ(Ｃｈｉｐ１)に形成され、前記ローサイドスイッチ素子としての前記第３トランジスタ(Ｑ２)は第２半導体チップ(Ｃｈｉｐ２)に形成され、前記コントローラ(ＣＮＴ)は第３半導体チップ(Ｃｈｉｐ３)に形成される。
前記第１半導体チップ(Ｃｈｉｐ１)と前記第２半導体チップ(Ｃｈｉｐ２)と前記第３半導体チップ(Ｃｈｉｐ３)とは、１個のパッケージ(ＱＦＮ＿ＰＫＧ)に封止されたことを特徴とするものである(図３参照)。
更に他のより好適な実施の形態では、前記ハイサイドスイッチ素子としての前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)とは、トレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成されている。
前記第１トランジスタ(Ｑ１１)の複数のトレンチゲート(Ｇ１１)と前記第２トランジスタ(Ｑ１２)の複数のトレンチゲート(Ｇ１２)とは、前記第１半導体チップ(Ｃｈｉｐ１)の内部において前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)の前記配置方向で交互に配置されたことを特徴とする(図３参照)。
別のより好適な実施の形態では、前記ローサイドスイッチ素子としての前記第３トランジスタ(Ｑ２)は、前記トレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成されたことを特徴とするものである。
更に別のより好適な実施の形態では、前記１個のパッケージ(ＱＦＮ＿ＰＫＧ)と前記デカップリングインダクター(Ｌｉｎ)と前記デカップリングコンデンサ(Ｃｉｎ)と前記平滑インダクター(Ｌｏｕｔ)と前記平滑コンデンサ(Ｃｏｕｔ)とは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータを構成することを特徴とするものである。
更に別のより好適な実施の形態では、前記ハイサイドスイッチ素子としての前記第１トランジスタ(Ｑ１１)および前記第２トランジスタ(Ｑ１２)と、前記ローサイドスイッチ素子としての前記第３トランジスタ(Ｑ２)と、前記コントローラ(ＣＮＴ)とは、単一の半導体チップ(Ｃｈｉｐ)に集積化されて形成される。
前記単一の半導体チップ(Ｃｈｉｐ)は、１個のパッケージ(ＱＦＮ＿ＰＫＧ)に封止されたことを特徴とするものである(図４参照)。
具体的な実施の形態では、前記ハイサイドスイッチ素子としての前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)とは、プレーナ型Ｎチャネル横型ＭＯＳトランジスタ構造によって形成されている。
前記第１トランジスタ(Ｑ１１)の複数のゲート(Ｇ１１)と前記第２トランジスタ(Ｑ１２)の複数のゲート(Ｇ１２)とは、前記単一の半導体チップ(Ｃｈｉｐ)の内部において前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)の前記配置方向で交互に配置されたことを特徴とするものである。
更に他の具体的な実施の形態では、前記ローサイドスイッチ素子としての前記第３トランジスタ(Ｑ２)は、前記プレーナ型Ｎチャネル横型ＭＯＳトランジスタ構造によって前記単一の半導体チップ(Ｃｈｉｐ)の内部に形成されたことを特徴とするものである。
最も具体的な実施の形態では、前記単一の半導体チップ(Ｃｈｉｐ)と前記デカップリングインダクター(Ｌｉｎ)と前記デカップリングコンデンサ(Ｃｉｎ)と前記平滑インダクター(Ｌｏｕｔ)と前記平滑コンデンサ(Ｃｏｕｔ)とは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータを構成することを特徴とするものである。
〔２〕別の観点の代表的な実施の形態は、ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)と、ローサイドスイッチ素子(Ｑ２)と、コントローラ(ＣＮＴ)とを具備する半導体集積回路の動作方法である。
前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の一端には、デカップリングインダクター(Ｌｉｎ)を介して入力電圧(ＶＩＮ)が供給可能とされ、前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の他端と前記ローサイドスイッチ素子(Ｑ２)の一端とはスイッチングノード(ＶＳＷ)に接続され、前記ローサイドスイッチ素子(Ｑ２)の他端は接地電位に接続可能とされる。
前記コントローラ(ＣＮＴ)は、前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)をオン状態とオフ状態に駆動可能である。
前記スイッチングノード(ＶＳＷ)は、平滑インダクター(Ｌｏｕｔ)と平滑コンデンサ(Ｃｏｕｔ)とを含むローパスフィルタに接続可能とされる。
前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)の前記一端と前記接地電位との間に、デカップリングコンデンサ(Ｃｉｎ)が接続可能とされる。
前記ハイサイドスイッチ素子(Ｑ１１、Ｑ１２)は、前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間に電流経路が並列接続された第１トランジスタ(Ｑ１１)と第２トランジスタ(Ｑ１２)とを含む。
前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間をオン状態からオフ状態に変化する際に、前記コントローラ(ＣＮＴ)は前記第１トランジスタ(Ｑ１１)に対して前記第２トランジスタ(Ｑ１２)を遅らせて前記オン状態から前記オフ状態に制御する。
前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)の各トランジスタは、半導体チップ(Ｃｈｉｐ１)の内部に複数に分割されて形成される。
前記第１トランジスタ(Ｑ１１)が分割された複数の部分第１トランジスタと前記第２トランジスタ(Ｑ１２)が分割された複数の部分第２トランジスタとは、前記半導体チップ(Ｃｈｉｐ１)の内部において前記第１トランジスタ(Ｑ１１)と前記第２トランジスタ(Ｑ１２)の配置方向で交互に配置されたことを特徴とするものである(図１参照)。
前記実施の形態によれば、ゼロボルトスイッチング(ＺＶＳ)の動作原理からの逸脱を低減してスイッチング損失を低減することができる。
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
［実施の形態１］
《ＤＣ−ＤＣコンバータの構成》
図１は、実施の形態１のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。
図１に示すように、実施の形態１によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２と、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２と、平滑インダクターＬｏｕｔと、平滑コンデンサＣｏｕｔとコントーラＣＮＴを具備する。更に、図１に示すスイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、デカップリングインダクターＬｉｎと、デカップリングコンデンサＣｉｎと、寄生インダクターＬ１１、Ｌ１２を具備する。従って、デカップリングインダクターＬｉｎとデカップリングコンデンサＣｉｎとのローパスフィルタ機能によって、入力電圧ＶＩＮの高周波リップル成分が低減されたＤＣ入力電圧ＶＩＮ´が、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインに供給される。ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２は同一の素子サイズに設定することも可能であるが、図１の破線の円形に示したようにトランジスタＱ１１を大きな素子サイズに設定する一方、トランジスタＱ１２を小さな素子サイズに設定することが可能である。更にローサイドスイッチ素子は、ＮチャネルＭＯＳトランジスタＱ２ではなく、ダイオードを使用することも可能である。好ましくは、電力損失を低減するために低い順方向電圧を持つショットキーダイオードを使用して、そのアノードを接地電位に接続して、そのカソードをハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースに接続する。
図１に示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、デカップリングインダクターＬｉｎの一端には入力電圧ＶＩＮが供給され、デカップリングインダクターＬｉｎの他端はＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインとデカップリングコンデンサＣｉｎの一端に接続され、デカップリングコンデンサＣｉｎの他端は接地電位に接続される。ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースはローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のドレインと平滑インダクターＬｏｕｔの一端に接続され、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のソースは接地電位に接続される。平滑インダクターＬｏｕｔの他端は平滑コンデンサＣｏｕｔの一端に接続され、平滑コンデンサＣｏｕｔの他端は接地電位に接続される。
一方、図１に示したスイッチングレギュレータ方式のＤＣ−ＤＣコンバータでは、ＮチャネルＭＯＳトランジスタＱ１１とデカップリングコンデンサＣｉｎの間の配置距離は、ＮチャネルＭＯＳトランジスタＱ１２とデカップリングコンデンサＣｉｎの間の配置距離と実質的に等しくなるように、ＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２とデカップリングコンデンサＣｉｎが配置される。すなわち、図１の回路図の下部に示したように、半導体チップＣｈｉｐ１の内部において、ＮチャネルＭＯＳトランジスタＱ１１は複数に分割されて形成され、ＮチャネルＭＯＳトランジスタＱ１２も複数に分割されて形成されている。ここで、ＮチャネルＭＯＳトランジスタＱ１１とデカップリングコンデンサＣｉｎとの間の配線距離と配線寄生インダクターとは、ＮチャネルＭＯＳトランジスタＱ１１とデカップリングコンデンサＣｉｎの間の配置距離に比例する。またＮチャネルＭＯＳトランジスタＱ１２とデカップリングコンデンサＣｉｎとの間の配線距離と配線寄生インダクターとは、ＮチャネルＭＯＳトランジスタＱ１２とデカップリングコンデンサＣｉｎの間の配置距離に比例する。
特に、実施の形態１のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの半導体チップＣｈｉｐ１では、第１トランジスタＱ１１と前記第２トランジスタＱ１２の各トランジスタは、半導体チップＣｈｉｐ１の内部に複数に分割されて形成される。図１に示したように、第１トランジスタＱ１１が分割された複数の部分第１トランジスタと第２トランジスタＱ１２が分割された複数の部分第２トランジスタとは、第１トランジスタＱ１１と第２トランジスタＱ１２の配置方向で交互に配置される。
図１に示した例では、四角形の半導体チップＣｈｉｐ１の右側短辺にデカップリングコンデンサＣｉｎが配置され、複数に分割されたトランジスタＱ１１とデカップリングコンデンサＣｉｎの間の寄生インダクターと、複数に分割されたトランジスタＱ１２とデカップリングコンデンサＣｉｎの間の寄生インダクターとは実質的に等しくなる。その結果、図１に示したように、トランジスタＱ１１とトランジスタＱ１２との間の寄生インダクターＬ１１の値は実質的に無視可能な値となり、トランジスタＱ１１、Ｑ１２の両ドレインとデカップリングコンデンサＣｉｎとの間は１個の寄生インダクターＬ１２のみとなる。その他の例では、四角形の半導体チップＣｈｉｐ１の上側長辺にデカップリングコンデンサＣｉｎが配置され、トランジスタＱ１１の分割数とトランジスタＱ１２の分割数とをそれぞれ１０個以上の大きな分割個数に設定する。この場合にも、図１に示したように、トランジスタＱ１１とトランジスタＱ１２との間の寄生インダクターＬ１１の値は実質的に無視可能な値となり、トランジスタＱ１１、Ｑ１２の両ドレインとデカップリングコンデンサＣｉｎとの間は１個の寄生インダクターＬ１２のみとなる。
コントーラＣＮＴはＮチャネルＭＯＳトランジスタＱ１１のゲートとＮチャネルＭＯＳトランジスタＱ１１のゲートとに第１ハイサイド駆動信号ＨＧ１１と第２ハイサイド駆動信号ＨＧ１２とをそれぞれ供給する一方、ＮチャネルＭＯＳトランジスタＱ２のゲートにローサイド駆動信号ＬＧとを供給する。尚、第１ハイサイド駆動信号ＨＧ１１と第２ハイサイド駆動信号ＨＧ１２とは略同相とされて、その一方で第１と第２のハイサイド駆動信号ＨＧ１１、ＨＧ１２とローサイド駆動信号ＬＧは略逆相とされる。従って、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２がオン状態に設定される期間ではローサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ２がオフ状態に設定されて、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２がオフ状態に設定される期間ではローサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ２がオン状態に設定される。
その結果、平滑インダクターＬｏｕｔの一端から生成される図１に示した実施の形態１によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの出力電圧Ｖｏｕｔは、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のオン期間Ｔｏｎとオフ期間Ｔｏｆｆと入力電圧ＶＩＮとによって、次式により与えられる。
Ｖｏｕｔ＝Ｔｏｎ・ＶＩＮ／(Ｔｏｎ＋Ｔｏｆｆ) …(２式)
《動作波形図》
図２は、図１に示した実施の形態１によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、コントローラＣＮＴが大素子サイズに設定されたトランジスタＱ１１に対し小素子サイズに設定されたトランジスタＱ１２を遅らせてオフ状態に制御する方式を示す動作波形図である。尚、トランジスタＱ１１の素子サイズ(分割個数)は、トランジスタＱ１２の素子サイズ(分割個数)と同一とすることも可能である。
従って、図２に示したように、大素子サイズに設定されたトランジスタＱ１１を駆動するハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングよりも、小素子サイズに設定されたトランジスタＱ１２を駆動するハイサイド駆動信号ＨＧ１２がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングが遅延して設定されたものである。その結果、大素子サイズのトランジスタＱ１１がオン状態からオフ状態に変化しても、この変化のタイミングでは小素子サイズのトランジスタＱ１２がオン状態であるので、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトに維持され、ゼロボルトスイッチング(ＺＶＳ)の動作原理によりスイッチング損失の低減が可能となる。
図２には、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の電流波形と、小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の電流波形と、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流波形と、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧波形とが示されている。
図２に示したように、ハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングにおいて、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１が減少を開始する。一方、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値は一定値に維持されようとするので、ドレイン電流Ｉｄｓ１１の減少と反比例関係で小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２が増加を開始する。
特に、図１に示した実施の形態１によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいては、大素子サイズのトランジスタＱ１１と小素子サイズのトランジスタＱ１２とは１個の寄生インダクターＬ１２のみを有して、トランジスタＱ１１とトランジスタＱ１２の間の寄生インダクターＬ１１の値は実質的に無視可能な値となる。その結果、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の減少速度と小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の増加速度とは、実質的に等しいものとなる。従って、図２に示したように、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値が、比較的短い時間の期間に斜線で示したように一定値よりも若干低下するものとなる。従って、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値も、図２に示したように比較的短い時間の期間に斜線で示したように一定電圧値の入力電圧ＶＩＮよりも若干低下するものとなる。その結果、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトから大きく逸脱することが軽減され、ゼロボルトスイッチング(ＺＶＳ)の動作原理からの逸脱に起因するスイッチング損失の低減が可能となるものである。
［実施の形態２］
図３は、実施の形態２のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。
図３に示す実施の形態２のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータが、図１に示した実施の形態１によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータと相違するのは、下記の点である。
図３に示すように、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２と、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２と、コントーラＣＮＴとは、ＱＦＮ(Quad Flat Package)型パッケージＱＦＮ＿ＰＫＧの封止樹脂内部に封止されている。ＱＦＮ型パッケージは、矩形パッケージの各辺に複数の金属接続端子が形成されたものである。
ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２は第１半導体チップＣｈｉｐ１に集積化されて、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２は第２半導体チップＣｈｉｐ２に集積化されて、コントーラＣＮＴは第３半導体チップＣｈｉｐ３に集積化されている。コントーラＣＮＴの第３半導体チップＣｈｉｐ３とハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２の第１半導体チップＣｈｉｐ１とは、ハイサイド駆動信号配線ＨＧ１１、ＨＧ１２により相互に接続されている。コントーラＣＮＴの第３半導体チップＣｈｉｐ３とローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２の第２半導体チップＣｈｉｐ２とは、ローサイド駆動信号配線ＬＧにより相互に接続されている。
ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２の第１半導体チップＣｈｉｐ１を搭載した第１タブリードＴａｂ＿Ｌｅａｄ１は、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータの配線基板に形成されたＤＣ入力電圧配線ＶＩＮ´に電気的に接続される。ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２の第２半導体チップＣｈｉｐ２を搭載した第２タブリードＴａｂ＿Ｌｅａｄ２は、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータの配線基板に形成されたスイッチング電圧配線ＶＳＷに電気的に接続される。コントーラＣＮＴの第３半導体チップＣｈｉｐ３は、第３タブリードＴａｂ＿Ｌｅａｄ３に搭載されている。接地配線として機能する第４タブリードＴａｂ＿Ｌｅａｄ４は、スイッチングレギュレータ方式のＤＣ−ＤＣコンバータの配線基板に形成された接地電位配線ＧＮＤに電気的に接続される。ＤＣ入力電圧配線ＶＩＮ´と接地電位配線ＧＮＤには２個のチップコンデンサによって構成されたデカップリングコンデンサＣｉｎが接続され、入力電圧配線ＶＩＮとＤＣ入力電圧配線ＶＩＮ´にはチップインダクターにより構成されたデカップリングインダクターＬｉｎが接続されている。
また、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインである第１半導体チップＣｈｉｐ１の下部底面は、第１タブリードＴａｂ＿Ｌｅａｄ１を介して、配線基板のＤＣ入力電圧配線ＶＩＮ´に電気的に接続される。第１半導体チップＣｈｉｐ１の上部主面に形成されたトランジスタＱ１１、Ｑ１２のソースは、第１金属リードＭｅｔａｌ＿Ｌｅａｄ１を介して第２タブリードＴａｂ＿Ｌｅａｄ２に電気的に接続される。ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のドレインである第２半導体チップＣｈｉｐ２の下部底面は、第２タブリードＴａｂ＿Ｌｅａｄ２に電気的に接続される。第２半導体チップＣｈｉｐ２の上部主面に形成されたトランジスタＱ２のソースは、第２金属リードＭｅｔａｌ＿Ｌｅａｄ２と第４タブリードＴａｂ＿Ｌｅａｄ４とを介して接地電位配線ＧＮＤに電気的に接続される。
図３の左下に示したように、第１半導体チップＣｈｉｐ１には、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２が集積化されて形成されている。ＮチャネルＭＯＳトランジスタＱ１１は複数に分割されて形成されたゲート電極Ｇ１１を有し、ＮチャネルＭＯＳトランジスタＱ１２も複数に分割されて形成されたゲート電極Ｇ１２を有している。第１ハイサイド駆動信号ＨＧ１１が供給される第１パッドは図３では図示されていないがＮチャネルＭＯＳトランジスタＱ１１の複数のゲート電極Ｇ１１に接続され、第２ハイサイド駆動信号ＨＧ１２が供給される第２パッドは図３では図示されていないがＮチャネルＭＯＳトランジスタＱ１２の複数のゲート電極Ｇ１２に接続される。更に、図３の左下に示したように、ゲート電極Ｇ１１とゲート電極Ｇ１２との間には、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースとしてのＮ＋領域Ｎ＋(Source)が形成されている。
図３の右下で詳述するように、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２は、いわゆるトレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成されている。
図３の右下には、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２が集積化されて形成された第１半導体チップＣｈｉｐ１の断面構造が示されている。図３の右下に示したように、第１半導体チップＣｈｉｐ１の下部底面はハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインＮ(Drain)として機能する。ＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインＮ(Drain)の上部には、Ｐ型ウェル領域Ｐ−Ｗｅｌｌが形成される。Ｐ型ウェル領域Ｐ−Ｗｅｌｌの表面からドレインＮ(Drain)に到達するように、複数のトレンチ(溝)が形成される。複数のトレンチ(溝)の内部にはゲート絶縁膜とゲート電極とが順次に形成されて、図３の例では複数のトレンチ(溝)の内部に形成されたゲート電極は、ＭＯＳトランジスタＱ１１のゲート電極Ｇ１１とＭＯＳトランジスタＱ１２のゲート電極Ｇ１２とが順番に反復形成されている。ＮチャネルＭＯＳトランジスタＱ１１の複数のゲート電極Ｇ１１は第１ハイサイド駆動信号ＨＧ１１が供給される第１パッドに接続され、チャネルＭＯＳトランジスタＱ１２の複数のゲート電極Ｇ１２は第２ハイサイド駆動信号ＨＧ１２が供給される第２パッドに接続される。複数のトレンチ(溝)の間には、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースとしてのＮ＋領域Ｎ＋(Source)が形成されている。図３の右下では、図示していないが、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２も、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２と全く同様に、いわゆるトレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成されている。その結果、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２が集積化された第２半導体チップＣｈｉｐ２の下部底面は、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のドレインＮ(Drain)として機能する。
第１パッドに高電圧の第１ハイサイド駆動信号ＨＧ１１が供給される場合には、ＮチャネルＭＯＳトランジスタＱ１１の複数のゲート電極Ｇ１１が形成された複数のトレンチ(溝)の内部側壁のＰ型ウェル領域Ｐ−ＷｅｌｌにＮ型反転チャネルが形成され、ＮチャネルＭＯＳトランジスタＱ１１のソースとドレインとの間が電気的に導通状態となる。
第２パッドに高電圧の第２ハイサイド駆動信号ＨＧ１２が供給される場合には、ＮチャネルＭＯＳトランジスタＱ１２の複数のゲート電極Ｇ１２が形成された複数のトレンチ(溝)の内部側壁のＰ型ウェル領域Ｐ−ＷｅｌｌにＮ型反転チャネルが形成され、ＮチャネルＭＯＳトランジスタＱ１２のソースとドレインとの間が電気的に導通状態となる。
図３に示したように、実施の形態２のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、３個のチップＣｈｉｐ１、Ｃｈｉｐ２、Ｃｈｉｐ３を内蔵するので、比較的高出力電力の用途に使用されることが可能なものである。
［実施の形態３］
図４は、実施の形態３のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータの構成を示す図である。
図４に示す実施の形態３のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータが、図３に示した実施の形態２によるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータと相違するのは、下記の点である。
図４に示したように、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２と、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２と、コントーラＣＮＴとは、単一の半導体チップＣｈｉｐに集積化されている。コントーラＣＮＴの複数の外部端子はＱＦＮパッケージＱＦＮ＿ＰＫＧの上辺に形成された複数の金属接続端子に接続されて、ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のドレインはＱＦＮパッケージＱＦＮ＿ＰＫＧの左辺に形成された複数の金属接続端子を介してＤＣ入力電圧配線ＶＩＮ´に接続される。ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースとローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のドレインとは、ＱＦＮパッケージＱＦＮ＿ＰＫＧの右辺に形成された複数の金属接続端子を介してスイッチング電圧配線ＶＳＷに電気的に接続される。更に、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２のソースは、ＱＦＮパッケージＱＦＮ＿ＰＫＧの下辺に形成された複数の金属接続端子を介して接地電位配線ＧＮＤに電気的に接続される。
図４の左下に示したように、単一の半導体チップＣｈｉｐには、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２が集積化されて形成されている。ＮチャネルＭＯＳトランジスタＱ１１は複数に分割されて形成されたゲート電極Ｇ１１を有し、ＮチャネルＭＯＳトランジスタＱ１２も複数に分割されて形成されたゲート電極Ｇ１２を有している。第１ハイサイド駆動信号ＨＧ１１が供給される第１パッドは図４に図示のようにＮチャネルＭＯＳトランジスタＱ１１の複数のゲート電極Ｇ１１に接続され、第２ハイサイド駆動信号ＨＧ１２が供給される第２パッドは図４に図示のようにＮチャネルＭＯＳトランジスタＱ１２の複数のゲート電極Ｇ１２に接続される。更に、図４の左下に示したように、ゲート電極Ｇ１１とゲート電極Ｇ１２との間には、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２のソースまたはドレインとしてのＮ＋領域Ｎ＋(Source or Drain)が形成されている。また図４の左下の例では、ＭＯＳトランジスタＱ１１の２本・１組のゲート電極Ｇ１１とＭＯＳトランジスタＱ１２の２本・１組のゲート電極Ｇ１２とが順番に反復形成されている。
図４の右下で詳述するように、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２は、いわゆるプレーナ型Ｎチャネル横型ＭＯＳトランジスタ構造によって形成されている。
図４の右下には、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２が集積化されて形成された単一の半導体チップＣｈｉｐの断面構造が示されている。図４の右下に示したように、単一の半導体チップＣｈｉｐの下部はＰ型シリコン基板Ｐ−Ｓｕｂであり、Ｐ型シリコン基板Ｐ−Ｓｕｂの上部には、Ｎ型不純物層Ｎ−Ｌａｙｅｒが形成される。Ｎ型不純物層Ｎ−Ｌａｙｅｒの上部にはＰ型ウェル領域Ｐ−Ｗｅｌｌが形成され、Ｐ型ウェル領域Ｐ−Ｗｅｌｌの表面にハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２の複数のゲート絶縁膜と複数のゲート電極の積層構造とソースＮ＋領域Ｎ＋(Source)とドレインＮ＋領域Ｎ＋(Drain)とが形成されている。図４の右下では、図示していないが、ローサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ２も、ハイサイドスイッチ素子としてのＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２と全く同様に、いわゆるプレーナ型Ｎチャネル横型ＭＯＳトランジスタ構造によって単一の半導体チップＣｈｉｐの内部に形成されている。
第１パッドに高電圧の第１ハイサイド駆動信号ＨＧ１１が供給される場合には、ＮチャネルＭＯＳトランジスタＱ１１の複数のゲート電極直下のＰ型ウェル領域Ｐ−Ｗｅｌｌの表面にＮ型反転チャネルが形成され、ＮチャネルＭＯＳトランジスタＱ１１のソースとドレインとの間が電気的に導通状態となる。
第２パッドに高電圧の第２ハイサイド駆動信号ＨＧ１２が供給される場合には、ＮチャネルＭＯＳトランジスタＱ１２の複数のゲート電極直下のＰ型ウェル領域Ｐ−Ｗｅｌｌの表面にＮ型反転チャネルが形成され、ＮチャネルＭＯＳトランジスタＱ１２のソースとドレインとの間が電気的に導通状態となる。
図４に示したように、実施の形態３のスイッチングレギュレータ方式のＤＣ−ＤＣコンバータは、単一の半導体チップＣｈｉｐを内蔵するので、比較的低出力電力の用途に使用されることが可能なものである。
《動作波形図》
図５は、図１と図３と図４に示した実施の形態１と実施の形態２と実施の形態３のいずれによるスイッチングレギュレータ方式のＤＣ−ＤＣコンバータにおいて、コントローラＣＮＴがハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ１１、Ｑ１２とローサイドスイッチ素子のＮチャネルＭＯＳトランジスタＱ２とを駆動する動作波形図である。
図５に示すように、最初にスイッチング速度が速く小素子サイズに設定されたトランジスタＱ１２をオフ状態からオン状態に変化するために、コントローラＣＮＴはハイサイド駆動信号ＨＧ１２をローレベル“Ｌ”からハイレベル“Ｈ”に変化する。その結果、ハイサイド駆動信号ＨＧ１２のローレベル“Ｌ”からハイレベル“Ｈ”への変化に応答して、小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の電流波形と平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流波形とが増加を開始して、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧波形が増加を開始する。
その後に、オン抵抗が小さく大素子サイズに設定されたトランジスタＱ１１をオフ状態からオン状態に変化するために、コントローラＣＮＴはハイサイド駆動信号ＨＧ１１をローレベル“Ｌ”からハイレベル“Ｈ”に変化する。その結果、ハイサイド駆動信号ＨＧ１１のローレベル“Ｌ”からハイレベル“Ｈ”への変化に応答して、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の電流波形が増加を開始して、更に平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流波形と平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧波形とが２度目の増加を開始する。
その後に、大素子サイズに設定されたトランジスタＱ１１を駆動するハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングよりも、小素子サイズに設定されたトランジスタＱ１２を駆動するハイサイド駆動信号ＨＧ１２がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングが遅延して設定される。その結果、大素子サイズのトランジスタＱ１１がオン状態からオフ状態に変化してもこの変化のタイミングでは小素子サイズのトランジスタＱ１２がオン状態であるので、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトに維持され、ゼロボルトスイッチング(ＺＶＳ)の動作原理によりスイッチング損失の低減が可能となる。
ハイサイド駆動信号ＨＧ１１がハイレベル“Ｈ”からローレベル“Ｌ”に変化するタイミングにおいて、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１が減少を開始する。一方、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値は一定値に維持されようとするので、ドレイン電流Ｉｄｓ１１の減少と反比例関係で小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２が増加を開始する。
特に、図１と図３と図４に示した実施の形態１と実施の形態２と実施の形態３のいずれにおいても、大素子サイズのトランジスタＱ１１と小素子サイズのトランジスタＱ１２とは１個の寄生インダクターＬ１２のみを有して、トランジスタＱ１１とトランジスタＱ１２の間の寄生インダクターＬ１１の値は実質的に無視可能な値となる。その結果、大素子サイズのトランジスタＱ１１のドレイン電流Ｉｄｓ１１の減少速度と小素子サイズのトランジスタＱ１２のドレイン電流Ｉｄｓ１２の増加速度とは、実質的に等しいものとなる。従って、図５に示したように、平滑インダクターＬｏｕｔに流れる合計ドレイン電流Ｉｄｓ１１＋Ｉｄｓ１２の電流値が、比較的短い時間の期間に、斜線で示したように一定値よりも若干低下する。従って、平滑インダクターＬｏｕｔの一端のスイッチング電圧ＶＳＷの電圧値も、図５に示したように比較的短時間の期間に斜線で示したように一定電圧値の入力電圧ＶＩＮより若干低下するものとなる。その結果、大素子サイズのトランジスタＱ１１のドレイン・ソース間電圧がゼロボルトから大きく逸脱することが軽減され、ゼロボルトスイッチング(ＺＶＳ)の動作原理からの逸脱に起因するスイッチング損失の低減が可能となるものである。
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、ハイサイドスイッチ素子としてのトランジスタＱ１１、Ｑ１２とローサイドスイッチ素子としてのトランジスタＱ２とは、ＮチャネルＭＯＳトランジスタのみに限定されるものではない。すなわち、ハイサイドスイッチ素子としてのトランジスタＱ１１、Ｑ１２とローサイドスイッチ素子としてのトランジスタＱ２とは、ＮＰＮ型バイポーラトランジスタで構成することも可能であり、ＩＧＢＴ(絶縁ゲートバイポーラトランジスタ)で構成することも可能である。
Ｑ１１、Ｑ１２…ハイサイドスイッチ素子のＮチャネルＭＯＳトランジスタ
Ｑ２…ローサイドスイッチ素子のＮチャネルＭＯＳトランジスタ
ＣＮＴ…コントーラ
Ｃｈｉｐ１…半導体チップ
Ｌｏｕｔ…平滑インダクター
Ｃｏｕｔ…平滑コンデンサ
Ｌｉｎ…デカップリングインダクター
Ｃｉｎ…デカップリングコンデンサ
Ｌ１１、Ｌ１２…寄生インダクター

Claims (20)

  1. 半導体集積回路は、ハイサイドスイッチ素子と、ローサイドスイッチ素子と、コントローラとを具備して、
    前記ハイサイドスイッチ素子の一端には、デカップリングインダクターを介して入力電圧が供給可能とされ、前記ハイサイドスイッチ素子の他端と前記ローサイドスイッチ素子の一端とはスイッチングノードに接続され、前記ローサイドスイッチ素子の他端は接地電位に接続可能とされ、
    前記コントローラは、前記ハイサイドスイッチ素子をオン状態とオフ状態に駆動可能であり、
    前記スイッチングノードは、平滑インダクターと平滑コンデンサとを含むローパスフィルタに接続可能とされ、
    前記ハイサイドスイッチ素子の前記一端と前記接地電位との間に、デカップリングコンデンサが接続可能とされ、
    前記ハイサイドスイッチ素子は、前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間に電流経路が並列接続された第１トランジスタと第２トランジスタとを含み、
    前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間をオン状態からオフ状態に変化する際に、前記コントローラは前記第１トランジスタに対して前記第２トランジスタを遅らせて前記オン状態から前記オフ状態に制御して、
    前記第１トランジスタと前記第２トランジスタの各トランジスタは、半導体チップの内部に複数に分割されて形成され、
    前記第１トランジスタが分割された複数の部分第１トランジスタと前記第２トランジスタが分割された複数の部分第２トランジスタとは、前記半導体チップの内部において前記第１トランジスタと前記第２トランジスタの配置方向で交互に配置された
    半導体集積回路。
  2. 請求項１において、
    前記ローサイドスイッチ素子は、前記スイッチングノードと前記接地電位との間に電流経路が接続された第３トランジスタを含む
    半導体集積回路。
  3. 請求項２において、
    前記コントローラは、前記第１トランジスタの制御入力端子を駆動する第１ハイサイド駆動信号と、前記第２トランジスタの制御入力端子を駆動する第２ハイサイド駆動信号と、前記第３トランジスタの制御入力端子を駆動するローサイド駆動信号とを生成して、
    前記第１ハイサイド駆動信号と前記第２ハイサイド駆動信号とは略同相であり、前記第１ハイサイド駆動信号および前記第２ハイサイド駆動信号と前記ローサイド駆動信号とは略逆位相である
    半導体集積回路。
  4. 請求項３において、
    前記ハイサイドスイッチ素子が前記オン状態であるオン期間と、前記ハイサイドスイッチ素子が前記オフ状態であるオフ期間と、前記入力電圧によって、前記ローパスフィルタから生成されるＤＣ−ＤＣコンバータの出力電圧が設定される
    半導体集積回路。
  5. 請求項４において、
    前記第１トランジスタと前記第２トランジスタと前記第３トランジスタとは、それぞれＮチャネルＭＯＳトランジスタである
    半導体集積回路。
  6. 請求項５において、
    前記ハイサイドスイッチ素子としての前記第１トランジスタと前記第２トランジスタとは第１半導体チップに形成され、前記ローサイドスイッチ素子としての前記第３トランジスタは第２半導体チップに形成され、前記コントローラは第３半導体チップに形成され、
    前記第１半導体チップと前記第２半導体チップと前記第３半導体チップとは、１個のパッケージに封止された
    半導体集積回路。
  7. 請求項６において、
    前記ハイサイドスイッチ素子としての前記第１トランジスタと前記第２トランジスタとは、トレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成され、
    前記第１トランジスタの複数のトレンチゲートと前記第２トランジスタの複数のトレンチゲートとは、前記第１半導体チップの内部において前記第１トランジスタと前記第２トランジスタの前記配置方向で交互に配置された
    半導体集積回路。
  8. 請求項７において、
    前記ローサイドスイッチ素子としての前記第３トランジスタは、前記トレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成された
    半導体集積回路。
  9. 請求項８において、
    前記１個のパッケージと前記デカップリングインダクターと前記デカップリングコンデンサと前記平滑インダクターと前記平滑コンデンサとは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータを構成する
    半導体集積回路。
  10. 請求項５において、
    前記ハイサイドスイッチ素子としての前記第１トランジスタおよび前記第２トランジスタと、前記ローサイドスイッチ素子としての前記第３トランジスタと、前記コントローラとは、単一の半導体チップに集積化されて形成され、
    前記単一の半導体チップは、１個のパッケージに封止された
    半導体集積回路。
  11. 請求項１０において、
    前記ハイサイドスイッチ素子としての前記第１トランジスタと前記第２トランジスタとは、プレーナ型Ｎチャネル横型ＭＯＳトランジスタ構造によって形成され、
    前記第１トランジスタの複数のゲートと前記第２トランジスタの複数のゲートとは、前記単一の半導体チップの内部において前記第１トランジスタと前記第２トランジスタの前記配置方向で交互に配置された
    半導体集積回路。
  12. 請求項１１において、
    前記ローサイドスイッチ素子としての前記第３トランジスタは、前記プレーナ型Ｎチャネル横型ＭＯＳトランジスタ構造によって前記単一の半導体チップの内部に形成された
    半導体集積回路。
  13. 請求項１２において、
    前記単一の半導体チップと前記デカップリングインダクターと前記デカップリングコンデンサと前記平滑インダクターと前記平滑コンデンサとは、スイッチング・レギュレータ方式のＤＣ−ＤＣコンバータを構成する
    半導体集積回路。
  14. ハイサイドスイッチ素子と、ローサイドスイッチ素子と、コントローラとを具備する半導体集積回路の動作方法であって、
    前記ハイサイドスイッチ素子の一端には、デカップリングインダクターを介して入力電圧が供給可能とされ、前記ハイサイドスイッチ素子の他端と前記ローサイドスイッチ素子の一端とはスイッチングノードに接続され、前記ローサイドスイッチ素子の他端は接地電位に接続可能とされ、
    前記コントローラは、前記ハイサイドスイッチ素子をオン状態とオフ状態に駆動可能であり、
    前記スイッチングノードは、平滑インダクターと平滑コンデンサとを含むローパスフィルタに接続可能とされ、
    前記ハイサイドスイッチ素子の前記一端と前記接地電位との間に、デカップリングコンデンサが接続可能とされ、
    前記ハイサイドスイッチ素子は、前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間に電流経路が並列接続された第１トランジスタと第２トランジスタとを含み、
    前記ハイサイドスイッチ素子の前記一端と前記ハイサイドスイッチ素子の前記他端との間をオン状態からオフ状態に変化する際に、前記コントローラは前記第１トランジスタに対して前記第２トランジスタを遅らせて前記オン状態から前記オフ状態に制御して、
    前記第１トランジスタと前記第２トランジスタの各トランジスタは、半導体チップの内部に複数に分割されて形成され、
    前記第１トランジスタが分割された複数の部分第１トランジスタと前記第２トランジスタが分割された複数の部分第２トランジスタとは、前記半導体チップの内部において前記第１トランジスタと前記第２トランジスタの配置方向で交互に配置された
    半導体集積回路の動作方法。
  15. 請求項１４において、
    前記ローサイドスイッチ素子は、前記スイッチングノードと前記接地電位との間に電流経路が接続された第３トランジスタを含む
    半導体集積回路の動作方法。
  16. 請求項１５において、
    前記コントローラは、前記第１トランジスタの制御入力端子を駆動する第１ハイサイド駆動信号と、前記第２トランジスタの制御入力端子を駆動する第２ハイサイド駆動信号と、前記第３トランジスタの制御入力端子を駆動するローサイド駆動信号とを生成して、
    前記第１ハイサイド駆動信号と前記第２ハイサイド駆動信号とは略同相であり、前記第１ハイサイド駆動信号および前記第２ハイサイド駆動信号と前記ローサイド駆動信号とは略逆位相である
    半導体集積回路の動作方法。
  17. 請求項１６において、
    前記ハイサイドスイッチ素子が前記オン状態であるオン期間と、前記ハイサイドスイッチ素子が前記オフ状態であるオフ期間と、前記入力電圧によって、前記ローパスフィルタから生成されるＤＣ−ＤＣコンバータの出力電圧が設定される
    半導体集積回路の動作方法。
  18. 請求項１７において、
    前記第１トランジスタと前記第２トランジスタと前記第３トランジスタとは、それぞれＮチャネルＭＯＳトランジスタである
    半導体集積回路の動作方法。
  19. 請求項１５において、
    前記ハイサイドスイッチ素子としての前記第１トランジスタと前記第２トランジスタとは第１半導体チップに形成され、前記ローサイドスイッチ素子としての前記第３トランジスタは第２半導体チップに形成され、前記コントローラは第３半導体チップに形成され、
    前記第１半導体チップと前記第２半導体チップと前記第３半導体チップとは、１個のパッケージに封止された
    半導体集積回路の動作方法。
  20. 請求項１９において、
    前記ハイサイドスイッチ素子としての前記第１トランジスタと前記第２トランジスタとは、トレンチゲート型Ｎチャネル縦型ＭＯＳトランジスタ構造によって形成され、
    前記第１トランジスタの複数のトレンチゲートと前記第２トランジスタの複数のトレンチゲートとは、前記第１半導体チップの内部において前記第１トランジスタと前記第２トランジスタの前記配置方向で交互に配置された
    半導体集積回路の動作方法。
JP2012282341A 2012-12-26 2012-12-26 半導体集積回路およびその動作方法 Active JP5937503B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012282341A JP5937503B2 (ja) 2012-12-26 2012-12-26 半導体集積回路およびその動作方法
US14/064,522 US9257907B2 (en) 2012-12-26 2013-10-28 Semiconductor integrated circuit and method for operating the same
CN201310725908.4A CN103904893B (zh) 2012-12-26 2013-12-25 半导体集成电路及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012282341A JP5937503B2 (ja) 2012-12-26 2012-12-26 半導体集積回路およびその動作方法

Publications (2)

Publication Number Publication Date
JP2014128097A JP2014128097A (ja) 2014-07-07
JP5937503B2 true JP5937503B2 (ja) 2016-06-22

Family

ID=50973893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012282341A Active JP5937503B2 (ja) 2012-12-26 2012-12-26 半導体集積回路およびその動作方法

Country Status (3)

Country Link
US (1) US9257907B2 (ja)
JP (1) JP5937503B2 (ja)
CN (1) CN103904893B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6320875B2 (ja) * 2014-08-25 2018-05-09 ルネサスエレクトロニクス株式会社 半導体装置、電力制御装置および電子システム
US9467122B2 (en) * 2014-08-29 2016-10-11 Freescale Semiconductor, Inc. Switching scheme to extend maximum input voltage range of a DC-to-DC voltage converter
TWI571055B (zh) * 2015-10-14 2017-02-11 茂達電子股份有限公司 可降低電磁干擾與電源擾動之切換式驅動器
US9882490B2 (en) * 2016-05-20 2018-01-30 Texas Instruments Incorporated Parallel high side switches for a buck converter
CN106126470B (zh) * 2016-06-30 2021-09-17 唯捷创芯(天津)电子技术股份有限公司 一种实现芯片重用的可变信号流向控制方法及通信终端
US10128173B2 (en) 2016-10-06 2018-11-13 Infineon Technologies Americas Corp. Common contact leadframe for multiphase applications
US10147703B2 (en) * 2017-03-24 2018-12-04 Infineon Technologies Ag Semiconductor package for multiphase circuitry device
US10530260B2 (en) 2018-01-19 2020-01-07 Dialog Semiconductor Inc. Adaptive control for zero-voltage switching in a multi-switch switching power converter
CN113964195B (zh) * 2021-09-18 2022-11-08 珠海妙存科技有限公司 去耦合电容电路结构

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5372583A (en) * 1976-12-10 1978-06-28 Nec Corp Semiconductor device
JP3335587B2 (ja) 1998-12-25 2002-10-21 富士通株式会社 Ｄｃ−ｄｃコンバータ回路
JP2001016083A (ja) * 1999-06-29 2001-01-19 Taiyo Yuden Co Ltd スイッチング制御方法及びスイッチング回路並びにスイッチング用電子部品及びスイッチング制御用電子部品
JP3752943B2 (ja) * 2000-01-31 2006-03-08 株式会社日立製作所 半導体素子の駆動装置及びその制御方法
US7183616B2 (en) * 2002-03-31 2007-02-27 Alpha & Omega Semiconductor, Ltd. High speed switching MOSFETS using multi-parallel die packages with/without special leadframes
JP2003309968A (ja) * 2002-04-16 2003-10-31 Hitachi Ltd スイッチング電源回路
JP2004040854A (ja) * 2002-06-28 2004-02-05 Shindengen Electric Mfg Co Ltd スイッチング電源
US6825641B2 (en) * 2003-01-22 2004-11-30 Freescale Semiconductor, Inc. High efficiency electrical switch and DC-DC converter incorporating same
JP2005086931A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp スイッチング電源装置とそれに用いられる半導体集積回路
US7138698B2 (en) * 2003-12-18 2006-11-21 Kabushiki Kaisha Toshiba Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof
TW200525869A (en) * 2004-01-28 2005-08-01 Renesas Tech Corp Switching power supply and semiconductor IC
JP4489485B2 (ja) * 2004-03-31 2010-06-23 株式会社ルネサステクノロジ 半導体装置
JP2005304210A (ja) * 2004-04-14 2005-10-27 Renesas Technology Corp 電源ドライバ装置及びスイッチング電源装置
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
US20070114983A1 (en) * 2005-11-21 2007-05-24 Micrel, Inc. Switching regulator with hysteretic mode control using zero-ESR output capacitors
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
JP4875380B2 (ja) * 2006-02-24 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置
US7994769B2 (en) * 2007-11-29 2011-08-09 Rohm Co., Ltd. Switching regulator and control circuit thereof
JP2009136045A (ja) * 2007-11-29 2009-06-18 Rohm Co Ltd スイッチングレギュレータおよびその制御回路
US8183892B2 (en) * 2009-06-05 2012-05-22 Fairchild Semiconductor Corporation Monolithic low impedance dual gate current sense MOSFET
JP4995873B2 (ja) * 2009-08-05 2012-08-08 株式会社東芝 半導体装置及び電源回路
JP5481161B2 (ja) * 2009-10-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
JP2011152011A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置及びそれを用いた電源装置
JP2012170232A (ja) * 2011-02-15 2012-09-06 Fujitsu Ten Ltd 直流電圧変換装置及びその制御方法
JP5727300B2 (ja) * 2011-05-31 2015-06-03 トランスフォーム・ジャパン株式会社 電圧レギュレータ
JP5794855B2 (ja) * 2011-08-05 2015-10-14 トランスフォーム・ジャパン株式会社 電源装置の駆動回路及び電源装置
TW201336214A (zh) * 2012-02-20 2013-09-01 Hon Hai Prec Ind Co Ltd 電源裝置
US9590502B2 (en) * 2012-12-04 2017-03-07 Qorvo Us, Inc. Regulated switching converter

Also Published As

Publication number Publication date
US9257907B2 (en) 2016-02-09
CN103904893A (zh) 2014-07-02
US20140176093A1 (en) 2014-06-26
JP2014128097A (ja) 2014-07-07
CN103904893B (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
JP5937503B2 (ja) 半導体集積回路およびその動作方法
US9136761B2 (en) Semiconductor device and power supply device
US8018255B2 (en) DC-DC converter, driver IC, and system in package
US7514731B2 (en) Switch elements and a DC/DC converter using the same
US8519687B2 (en) Semiconductor device and power source device with a current detection circuit
JP4671275B2 (ja) 電源制御装置、電源用電子部品及び電源装置
TWI360218B (ja)
US8643102B2 (en) Control device of semiconductor device
US11050348B2 (en) Semiconductor device
JP2011152011A (ja) 半導体装置及びそれを用いた電源装置
JP5191689B2 (ja) 半導体装置
Kar et al. Design, analysis, fabrication & testing of sic device based high frequency synchronous dc-dc converters
US8669648B2 (en) Power semiconductor module
WO2021059585A1 (ja) 電力変換回路、パワーモジュール、コンバータ、及びインバータ
JP5439532B2 (ja) 電子装置
Nakamura et al. 20A 5V single chip DC-DC converter IC with 5mohm MOSFET switch

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160512

R150 Certificate of patent or registration of utility model

Ref document number: 5937503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150